JP2009252885A - 電力半導体装置 - Google Patents

電力半導体装置 Download PDF

Info

Publication number
JP2009252885A
JP2009252885A JP2008097087A JP2008097087A JP2009252885A JP 2009252885 A JP2009252885 A JP 2009252885A JP 2008097087 A JP2008097087 A JP 2008097087A JP 2008097087 A JP2008097087 A JP 2008097087A JP 2009252885 A JP2009252885 A JP 2009252885A
Authority
JP
Japan
Prior art keywords
frame portion
power semiconductor
integrated circuit
frame
control integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008097087A
Other languages
English (en)
Other versions
JP5062005B2 (ja
Inventor
Akira Sho
明 商
Toru Iwagami
徹 岩上
Tomonori Tanaka
智典 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008097087A priority Critical patent/JP5062005B2/ja
Publication of JP2009252885A publication Critical patent/JP2009252885A/ja
Application granted granted Critical
Publication of JP5062005B2 publication Critical patent/JP5062005B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】スイッチング素子の発熱を正確かつ速やかに検出しつつ、コスト、工数の増加や組立性の低下が伴わない電力半導体装置を提供する。
【解決手段】電力半導体素子４，５を搭載する第１フレーム部２aと対向する位置に載置された放熱板１４を、制御用集積回路６が載置される第２フレーム部２ｃの下面部まで延伸し、その厚みが放熱板１４の前記第１フレーム部２ａと対向している部分より厚くし前記第２フレーム部２ｃと近接させた延伸部１５を有している。
【選択図】図１

Description

本発明は、電力半導体装置に係る発明であって、特に、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の電力半導体素子および制御用集積回路等が搭載されたトランスファーモールド型電力半導体装置に関するものである。
産業・自動車・ＯＡ・家電製品などの電力制御やモータ制御に、ＩＧＢＴなど複数のスイッチング素子やフリーホイールダイオードなどの電力半導体素子と、前記スイッチング素子の駆動や短絡・過熱などの異常状態からの保護を行う制御用集積回路を１パッケージに搭載した電力半導体装置、いわゆるＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ Ｐｏｗｅｒ Ｍｏｄｕｌｅ）が使用されている。こうしたＩＰＭにおいては、制御用集積回路内に集積されたダイオードなどの感温素子や別途ＩＰＭ内に設けられたサーミスタなどの温度センサによって電力半導体素子の発熱が検知され、電力半導体素子が過熱状態にある場合は前記制御用集積回路によってその駆動が速やかに停止させられる。
上記のような電力半導体装置においては、スイッチング素子で発生した熱を感温素子や温度センサに効率よく伝導し、精度よく温度を測定することが必要である。そこで、電力半導体装置の放熱板と電力半導体素子が載置される金属配線層の間に、放熱板よりも熱伝導率の高い材料よりなる良熱伝導層を設けて、この良熱伝導層に温度センサを取りつけるようにすることで、スイッチング素子の作動時に発生する熱が、金属配線層及び良熱伝導層を介して効率よく温度センサに伝達されるといった構造が提案されている（たとえば特許文献１参照）。
特開２００４−３１４８５号公報 （段落０００６、第２図）
しかし、従来技術に係る電力半導体装置では、以下のような解決すべき問題があった。
（１）特許文献１記載の従来技術においては発熱部であるスイッチング素子と温度センサとの距離が比較的遠く、スイッチング素子で発生した熱が金属配線層及び良熱伝導層を介して温度センサに伝達するまで時間がかかるため、過熱状態の検出に時間的遅れが生じる。一般に半導体素子であるスイッチング素子が過熱状態になった場合は速やかにその駆動を停止させる必要があるため、前記時間的遅れは信頼性上問題となる。
（２）また、特許文献１記載の従来技術においては良熱伝導層を載置したりさらには放熱板に凹み加工を施す必要があり、工数、コストが増加する。
本発明においては、上記問題を解決するために、電力半導体素子と、前記電力半導体素子を制御するための制御用集積回路と、前記電力半導体素子が一方主面に搭載される第１フレーム部、前記制御用集積回路が一方主面に搭載される第２フレーム部、前記第１フレーム部に接続される第１リード端子および前記第２フレーム部に接続される第２リード端子を有するリードフレーム部と、前記電力半導体素子および前記制御用集積回路を含む前記リードフレーム部を封止するモールド樹脂と、前記第１フレーム部の一方主面と反対側の他方主面と対向して配置される放熱板とを備え、前記第１フレーム部は、前記第１リード端子とリード段差部を介して支持され、前記第２フレーム部と略平行かつ、前記第２フレーム部よりも前記モールド樹脂の外面に接近するように配置され、前記放熱板は、前記第１フレーム部と対向する第１面と反対側の第２面を有し、前記第２面の少なくとも一部が前記モールド樹脂の外部に露出するとともに、少なくとも一部が前記第２フレーム部側に延伸している延伸部を有し、前記延伸部の前記第２フレーム部と対向する面と、前記第２フレーム部の一方主面と反対側の他方主面との距離が、前記第１フレーム部の他方主面と前記放熱板の第１面との距離以下であり、前記制御用集積回路には、温度を検出する感温素子が集積されることを特徴とする半導体装置が提供される。
本発明の電力半導体装置は、スイッチング素子で発生した熱が放熱板および延伸部を伝わり、さらに延伸部の近傍に載置された制御用集積回路に効率よく伝達されるため、精度よく温度を測定することができる。
また、放熱板の延伸部はスイッチング素子や制御用集積回路とともにモールド樹脂内に封止されており、スイッチング素子で発生した熱の制御用集積回路への伝達経路が比較的短いため、スイッチング素子が過熱状態になった場合において速やかにその駆動を停止させることができる。
また、本発明の実現には放熱板の一部を延伸し延伸部とするだけでよく、追加の部材や切削加工などは必要でないため、工数やコストの増加を防ぐことができる。
実施の形態１
この発明を実施するための実施の形態１における電力半導体装置について以下説明する。電力半導体装置の側面断面図を図１に示し、半導体素子搭載およびワイヤボンディング後の電力半導体装置における内部構成を示す平面図を図４に示す。
既に背景技術の項で説明した通り、電力半導体装置においては、ＩＧＢＴなど複数のスイッチング素子やフリーホイールダイオードなどの電力半導体素子と、前記スイッチング素子の駆動や短絡・過熱などの異常状態からの保護を行う制御用集積回路が１パッケージに搭載されている。これらの電力半導体素子と制御用集積回路は、例えばエポキシ樹脂などのモールド樹脂によって封止されている。また、電力半導体装置の使用者によって、電力半導体装置の裏面に接触するように放熱フィン（図示せず）が設置される。
図４を参照して、本実施の形態に係る電力半導体装置の内部構造について詳細に説明する。
電力半導体素子としてのＩＧＢＴチップ４およびフリーホイールダイオード５は第１フレーム部２ａの一方主面に搭載され、所定のリード端子にアルミニウム線のボンディングワイヤ１０によって電気的に接続される。また制御用集積回路６は同様に第２フレーム部２ｃの一方主面に搭載され、所定のリード端子に金線などのボンディングワイヤ８によって電気的に接続される。なお、金線ボンディングワイヤ８のフレーム側接続点には接着性および電気伝導性向上の目的で部分銀メッキ処理が施されている。
ＩＧＢＴチップ４と制御用集積回路６との接続は中継リード２ｆによって行う。すなわち、制御用集積回路６と中継リード２ｆが金線ボンディングワイヤ８にて接続され、同じ中継リード２ｆとＩＧＢＴチップ４がアルミニウム線ボンディングワイヤにて接続される。
図１を参照して、本実施の形態に係る電力半導体装置の側面から見た内部構造について詳細に説明する。
既に図４にて説明した通り、ＩＧＢＴチップ４およびフリーホイールダイオード５はアルミニウム線のボンディングワイヤ１０によってに所定のリードフレームと電気的に接続され、また制御用集積回路６は金線ボンディングワイヤ８によって所定のリードフレームと電気的に接続される。
ここで前記第１フレーム部２ａ、前記第２フレーム部２ｃ、前記第１フレーム部に接続される第１リード端子２ｂおよび前記第２フレーム部に接続される第２リード端子２ｄを含むリードフレーム部２の製造行程を説明する。
前記リードフレーム部２は、導電性、熱伝導性に優れた銅などの材質が用いられ、一枚板状の銅板をパンチングなどによって所定の形状に打ち抜かれると同時に、次の段落で説明する前記第１フレーム部２ａの沈め加工が施される。さらに、前記第１フレーム部２ａ、前記第２フレーム部２ｃの一方主面およびボンディングワイヤ８が接続される所定のリードフレームのボンディング領域に銀などでメッキ処理が施される。
前記第１フレーム部２ａは、第１リード端子２ｂから延伸されたリード段差部２ｅを介して支持され、前記第１リード端子２ｂよりモールド樹脂１２の下面寄りに沈められ、前記第２フレーム部２ｃと略平行であるように配置される。
また、前記第１フレーム部２ａの他方主面と、その一方主面が近接して対向するように放熱板１４が配置される。前記放熱板１４は熱伝導性に優れた銅・アルミなどが使用される。前記放熱板１４の他方主面はモールド樹脂１２の外部に露出しており、図示しない放熱フィンなどが接触するように設けられる。
前記第１フレーム部２ａと前記放熱板１４との間には、０．２ｍｍ程度の厚さである電気絶縁性と熱伝導性に優れた絶縁シート１３が介在し、両者間を電気的に絶縁するとともに熱的に結合させる。絶縁シート１３と放熱板１４は少なくとも第１フレーム部２ａと対向する範囲全面にある。
前記絶縁シート１３は例えば、基剤としてエポキシ樹脂を使用し、熱伝導率を調整するフィラーとしてＢＮ、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、ＡｌＮのいずれかを含む。前記絶縁シート１３の熱伝導率は３〜１５Ｗ／ｍ・Ｋ程度であることが望ましい。
また前記放熱板１４は、前記第２フレーム部２ｃ側すなわち制御用集積回路６が載置されている方向に延伸し、その厚みが放熱板１４の前記第１フレーム部２ａと対向している部分の厚みより大である延伸部１５を有している。
前記延伸部１５は前記第２フレーム部２ｃの下側に潜り込むように延伸され、さらに第２フレーム部２ｃの他方主面と近接するよう電力半導体装置の内部方向に厚くなっている。すなわち、前記放熱板１４および延伸部１５は半導体装置の外面側は面一となっており、放熱フィンなどの取り付けに支障をきたすことはない。
前記延伸部１５と前記第２フレーム部２ｃとの間隔ｈ２は、両者を熱結合させる必要があるため少なくとも前記絶縁シート１３の厚みｈ１以下であることが望ましい。一般に延伸部１５を含む放熱板１４と、第２フレーム部２ｃは同電位（接地電位）であるため、ｈ２＝０すなわち両者が接触してもよい。さらに好ましくは前記絶縁シート１３を前記延伸部１５と前記第２フレーム部２ｃ間に介し両者を接触させることが望ましい。
なお、前記延伸部１５を含む放熱板１４は、一様板状の金属板などをプレス加工などにより、一体成型することができる。
このような構造により、ＩＧＢＴチップ１４にて発生した熱は、図１の矢印で示した経路の通り、第１リードフレーム部２ａ、絶縁シート１３、放熱板１４、延伸部１５、第２フレーム部２ｃを通って制御用集積回路６内の感温素子に効率よく速やかに伝達されるため、ＩＧＢＴチップ６の温度を精度よく測定することができる。
実施の形態２
図２に本発明の実施の形態２における電力半導体装置の側面断面図を示す。なお、各図において実施の形態１と同一の構成には同一の符号を付し、重複する説明については省略する。
本実施の形態２においては、温度測定のために制御用集積回路６内に設けた感温素子の代わりにサーミスタなどの個別の温度センサ７を別途設けている。温度センサ７は前記延伸部１５の上面に直に載置されるとともに、前記制御用集積回路６とボンディングワイヤ８によって電気的に接続され、温度センサ７が感知した温度データは制御用集積回路６に送られる。
また、延伸部１５は上部に前記温度センサ７を載置し、ワイヤボンディングする必要があるため、実施の形態１のように第２フレーム部２ｃの下側に潜り込むように延伸する必要はなく、第１フレーム２ａとの間に位置するよう延伸すれば良い。
さらに、前記延伸部１５のモールド樹脂１２外面からの厚みｈ４は、モールド樹脂１２外面から前記第１フレーム部２ａの一方主面までの高さｈ３と同一にしている。これにより、前記温度センサ７のボンディング高さがＩＧＢＴチップ４およびフリーホイールダイオード５のボンディング高さと同一とすることができる。
このような構成により、個別の温度センサ７が延伸部１５の上面に直に載置されることで熱結合がさらに密となるため、ＩＧＢＴチップ４の発熱をより精度よく検出することができる。さらに、前記温度センサ７のボンディング高さがＩＧＢＴチップ４およびフリーホイールダイオード５のボンディング高さと同一としたため、ワイヤボンディング条件を同一とすることができ、組立性の低下を防止することができる。
実施の形態３
図３に本発明の実施の形態２における電力半導体装置の側面断面図を示す。なお、各図において実施の形態１、２と同一の構成には同一の符号を付し、重複する説明については省略する。
本実施の形態３においては、実施の形態２と同様、延伸部１５の上面に温度センサ７を別途設けているが、前記延伸部１５のモールド樹脂１２外面からの厚みｈ５は、モールド樹脂１２外面から前記第２フレーム部２ｃの一方主面までの高さｈ６と同一にしている。これにより、前記温度センサ７のボンディング高さが制御用集積回路６のボンディング高さと同一としてもよい。
このような構成により、実施の形態２と同様、高精度な温度測定および組立性低下の防止といった効果だけでなく、温度センサ７と制御用集積回路６との距離が比較的小さいため、両者を電気的に接続するボンディングワイヤ８の長さが短くすることができ、材料費上昇の防止や温度データへのノイズ混入を防止するといった効果を奏する。
以上、本発明の具体的な実施の形態を説明したが、本発明はこれに限らず種々の変形が可能である。例えば、本発明ではスイッチング素子としてＩＧＢＴを用いる例を示したが、その他ＭＯＳＦＥＴやパワートランジスタなどの他のスイッチング素子を用いてもよいので本発明に含まれる。また、実施の形態２，３において温度センサ７が感知した温度データは制御用集積回路６に送られる例を説明したが、温度データを直接電力半導体装置外部に出力するような構成としてもよく、温度センサ７と外部出力用のリード端子をボンディングワイヤにて接続するようなことは当業者にとって容易に想到可能であるので、本発明の範囲に含まれる。
本発明の実施の形態１に係る電力半導体装置の側面断面図である。 本発明の実施の形態２に係る電力半導体装置の側面断面図である。 本発明の実施の形態３に係る電力半導体装置の側面断面図である。 本発明の実施の形態に１〜３に係る電力半導体装置の半導体素子搭載およびワイヤボンディング後の内部構成を示す平面図である。
符号の説明
２ａ． 第１フレーム部 ２ｂ．第１リード端子 ２ｃ．第２フレーム部 ２ｄ．第２リード端子 ２ｅ．リード段差部 ４．ＩＧＢＴチップ ５．フリーホイールダイオード ６．制御用集積回路 ７．温度センサ １２．モールド樹脂 １３．絶縁シート １４．放熱板 １５．延伸部

Claims (4)

  1. 電力半導体素子と、
    前記電力半導体素子を制御するための制御用集積回路と、
    前記電力半導体素子が一方主面に搭載される第１フレーム部、前記制御用集積回路が一方主面に搭載される第２フレーム部、前記第１フレーム部に接続される第１リード端子および前記第２フレーム部に接続される第２リード端子を有するリードフレーム部と、
    前記電力半導体素子および前記制御用集積回路を含む前記リードフレーム部を封止するモールド樹脂と、
    前記第１フレーム部の一方主面と反対側の他方主面と対向して配置される放熱板と、
    を備え、
    前記第１フレーム部は、前記第１リード端子とリード段差部を介して支持され、前記第２フレーム部と略平行かつ、前記第２フレーム部よりも前記モールド樹脂の外面に接近するように配置され、
    前記放熱板は、前記第１フレーム部と対向する第１面と反対側の第２面を有し、前記第２面の少なくとも一部が前記モールド樹脂の外部に露出するとともに、少なくとも一部が前記第２フレーム部側に延伸している延伸部を有し、
    前記延伸部の前記第２フレーム部と対向する面と、前記第２フレーム部の一方主面と反対側の他方主面との距離が、前記第１フレーム部の他方主面と前記放熱板の第１面との距離以下であり、
    前記制御用集積回路には、温度を検出する感温素子が集積されることを特徴とする半導体装置。
  2. 電力半導体素子と、
    前記電力半導体素子を制御するための制御用集積回路と、
    前記電力半導体素子が一方主面に搭載される第１フレーム部、前記制御用集積回路が一方主面に搭載される第２フレーム部、前記第１フレーム部に接続される第１リード端子および前記第２フレーム部に接続される第２リード端子を有するリードフレーム部と、
    前記電力半導体素子および前記制御用集積回路を含む前記リードフレーム部を封止するモールド樹脂と、
    前記第１フレーム部の一方主面と反対側の他方主面と対向して配置される放熱板と、
    を備え、
    前記第１フレーム部は、前記第１リード端子とリード段差部を介して支持され、前記第２フレーム部と略平行かつ、前記第２フレーム部よりも前記モールド樹脂の外面に接近するように配置され、
    前記放熱板は、前記第１フレーム部と対向する第１面と反対側の第２面を有し、前記第２面の少なくとも一部が前記モールド樹脂の外部に露出するとともに、少なくとも一部が前記第２フレーム部側に延伸している延伸部を有し、
    前記延伸部上に温度センサをさらに設け、
    前記温度センサは、検知した温度に応じた電気信号を前記制御用集積回路に出力することを特徴とする半導体装置。
  3. 前記延伸部の厚みは、前記放熱板の外部に露出している面から前記第１フレーム部の前記電力半導体素子が搭載されている面までの距離と略同一であることを特徴とする請求項２に記載の半導体装置。
  4. 前記延伸部の厚みは、前記放熱板の外部に露出している面から前記第２フレーム部の前記制御用集積回路が搭載されている面までの距離と略同一であることを特徴とする請求項２に記載の半導体装置。
JP2008097087A 2008-04-03 2008-04-03 電力半導体装置 Active JP5062005B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008097087A JP5062005B2 (ja) 2008-04-03 2008-04-03 電力半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008097087A JP5062005B2 (ja) 2008-04-03 2008-04-03 電力半導体装置

Publications (2)

Publication Number Publication Date
JP2009252885A true JP2009252885A (ja) 2009-10-29
JP5062005B2 JP5062005B2 (ja) 2012-10-31

Family

ID=41313325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008097087A Active JP5062005B2 (ja) 2008-04-03 2008-04-03 電力半導体装置

Country Status (1)

Country Link
JP (1) JP5062005B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199149A (ja) * 2010-03-23 2011-10-06 Sanken Electric Co Ltd 半導体装置
JP2012212863A (ja) * 2011-03-30 2012-11-01 Internatl Rectifier Corp 温度センサーを具えたデュアルコンパートメント半導体パッケージ
CN102820288A (zh) * 2011-06-10 2012-12-12 三菱电机株式会社 功率模块及其制造方法
KR101222831B1 (ko) 2011-09-16 2013-01-15 삼성전기주식회사 전력 모듈 패키지
WO2013091141A1 (zh) * 2011-12-21 2013-06-27 武汉飞恩微电子有限公司 功率器件封装结构及封装工艺
JP2014007203A (ja) * 2012-06-21 2014-01-16 Panasonic Corp 実装基板およびその製造方法、ｌｅｄモジュール
JP2014146751A (ja) * 2013-01-30 2014-08-14 Mitsubishi Electric Corp 半導体装置の製造方法
US8970261B2 (en) 2012-08-21 2015-03-03 Mitsubishi Electric Corporation Power module
CN110676237A (zh) * 2019-09-15 2020-01-10 天水华天电子集团股份有限公司 基于微小级别ssop封装的散热智能功率半导体模块及其制备方法与应用
US20230014718A1 (en) * 2021-07-14 2023-01-19 Texas Instruments Incorporated Semiconductor package with temperature sensor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139461A (ja) * 1995-11-15 1997-05-27 Mitsubishi Electric Corp 半導体パワーモジュール
JP2002232280A (ja) * 2001-02-06 2002-08-16 Denso Corp 負荷制御装置
JP2005005638A (ja) * 2003-04-15 2005-01-06 Fuji Electric Fa Components & Systems Co Ltd 半導体モジュールおよびその製造方法
JP2007174888A (ja) * 2005-11-25 2007-07-05 Hitachi Ltd 半導体装置とそれを有するモータ及びモータ駆動装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09139461A (ja) * 1995-11-15 1997-05-27 Mitsubishi Electric Corp 半導体パワーモジュール
JP2002232280A (ja) * 2001-02-06 2002-08-16 Denso Corp 負荷制御装置
JP2005005638A (ja) * 2003-04-15 2005-01-06 Fuji Electric Fa Components & Systems Co Ltd 半導体モジュールおよびその製造方法
JP2007174888A (ja) * 2005-11-25 2007-07-05 Hitachi Ltd 半導体装置とそれを有するモータ及びモータ駆動装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199149A (ja) * 2010-03-23 2011-10-06 Sanken Electric Co Ltd 半導体装置
JP2012212863A (ja) * 2011-03-30 2012-11-01 Internatl Rectifier Corp 温度センサーを具えたデュアルコンパートメント半導体パッケージ
US9054119B2 (en) 2011-03-30 2015-06-09 International Rectifier Corporation Dual compartment semiconductor package
US8860198B2 (en) 2011-03-30 2014-10-14 International Rectifier Corporation Semiconductor package with temperature sensor
US8637981B2 (en) 2011-03-30 2014-01-28 International Rectifier Corporation Dual compartment semiconductor package with temperature sensor
CN102820288A (zh) * 2011-06-10 2012-12-12 三菱电机株式会社 功率模块及其制造方法
JP2012256803A (ja) * 2011-06-10 2012-12-27 Mitsubishi Electric Corp パワーモジュールとその製造方法
KR101222831B1 (ko) 2011-09-16 2013-01-15 삼성전기주식회사 전력 모듈 패키지
CN104011855A (zh) * 2011-12-21 2014-08-27 武汉飞恩微电子有限公司 功率器件封装结构及封装工艺
WO2013091141A1 (zh) * 2011-12-21 2013-06-27 武汉飞恩微电子有限公司 功率器件封装结构及封装工艺
JP2014007203A (ja) * 2012-06-21 2014-01-16 Panasonic Corp 実装基板およびその製造方法、ｌｅｄモジュール
US8970261B2 (en) 2012-08-21 2015-03-03 Mitsubishi Electric Corporation Power module
JP2014146751A (ja) * 2013-01-30 2014-08-14 Mitsubishi Electric Corp 半導体装置の製造方法
CN110676237A (zh) * 2019-09-15 2020-01-10 天水华天电子集团股份有限公司 基于微小级别ssop封装的散热智能功率半导体模块及其制备方法与应用
US20230014718A1 (en) * 2021-07-14 2023-01-19 Texas Instruments Incorporated Semiconductor package with temperature sensor

Also Published As

Publication number Publication date
JP5062005B2 (ja) 2012-10-31

Similar Documents

Publication Publication Date Title
JP5062005B2 (ja) 電力半導体装置
US9171773B2 (en) Semiconductor device
US8368203B2 (en) Heat radiation member for a semiconductor package with a power element and a control circuit
US6841866B2 (en) Power semiconductor device
US9355930B2 (en) Semiconductor device
JP5163055B2 (ja) 電力半導体モジュール
JP2014003095A (ja) 半導体装置
JP6053858B2 (ja) パワー半導体装置および車載用回転電機の駆動装置
US20150130042A1 (en) Semiconductor module with radiation fins
US11195775B2 (en) Semiconductor module, semiconductor device, and manufacturing method of semiconductor module
JP7286582B2 (ja) 半導体装置
JP4985809B2 (ja) 半導体装置
JP7099115B2 (ja) 半導体装置
JP2011199148A (ja) 半導体装置
JP5549611B2 (ja) 炭化珪素半導体装置
JP7380062B2 (ja) 半導体モジュール
JP2013113638A (ja) 半導体装置
JP2004031485A (ja) 半導体装置
JP2017203629A (ja) 温度センサの実装構造
JP4375299B2 (ja) パワー半導体装置
JP6507372B2 (ja) 電気素子と温度検知器とを備えた電子装置
JP5558405B2 (ja) 半導体装置
JP2007288044A (ja) 半導体装置
JP7392319B2 (ja) 半導体装置
JP4045404B2 (ja) パワーモジュールおよびその保護システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100607

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120723

R151 Written notification of patent or utility model registration

Ref document number: 5062005

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250