JP4045404B2 - パワーモジュールおよびその保護システム - Google Patents
パワーモジュールおよびその保護システム Download PDFInfo
- Publication number
- JP4045404B2 JP4045404B2 JP2001379232A JP2001379232A JP4045404B2 JP 4045404 B2 JP4045404 B2 JP 4045404B2 JP 2001379232 A JP2001379232 A JP 2001379232A JP 2001379232 A JP2001379232 A JP 2001379232A JP 4045404 B2 JP4045404 B2 JP 4045404B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- power element
- circuit
- module
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、パワー変換回路のスイッチとして使用されるパワーエレクトロニクス回路用パワーモジュールおよびこのパワーモジュールの保護システムに関する。
【０００２】
【従来の技術】
従来のパワーモジュールの外観の斜視図を図６に、上部から見た内部構成図を図７に、そのＡ−Ａ断面図を図８に、その回路図を図９にそれぞれ示す。図６〜図９において、１はＣｕ等からなる金属製の放熱板であり、下面にヒートシンクが固着されて冷却される。
２はセラミクス等からなる絶縁基板であり、両面に放熱板１と同じ材質の金属をロー付けしてあり、半田付け等により放熱板１に固着してある。
３は絶縁基板２の上面に設けた回路配線である。
４は半田で、５は半田４を介して回路配線３上に固着された、スイッチングを行うＩＧＢＴ等の半導体からなるパワー素子である。パワー素子５には、図示しない外部の負荷に対して図示しない外部の電源の正極を接続／遮断するＰ側パワー素子５ａと負極を接続／遮断するＮ側パワー素子５ｂがある。
６はパワー素子５のスイッチングによって生じる還流電流を通電するための還流ダイオードである。還流ダイオード６は、パワー素子５と同様に半田４を介して回路配線３上に固着されており、正極へ電流を還流するＰ側還流ダイオード６ａと負極から電流を還流するＮ側還流ダイオード６ｂとがある。
７はパワー素子５の温度に近い絶縁基板２の温度を検出するサーミスタであり、その両端を半田４により回路配線３に固着されている。
８は図示しない外部の電源と負荷を接続するための電極であり、電源の正極に接続されるＰ側電極８ａ、負極に接続されるＮ側電極８ｂ、負荷に接続される負荷側電極８ｃがある。
９は図示しない外部の制御回路と接続される信号電極であり、パワー素子５にスイッチング信号を伝えるためにパワー素子５のゲートとエミッタに接続されるゲート電極９ａとエミッタ電極９ｂ、サーミスタ７からの過熱信号を外部の制御回路へ伝達するための温度検出電極９ｃがある。
１０はＡｌ等からなる配線用のワイヤであり、ボンディングによってその端部をパワー素子５や還流ダイオード６に固着されており、パワー素子５と還流ダイオード６、パワー素子５と信号電極９、回路配線３と電極８、サーミスタ７と温度検出電極９ｃ等を電気的に接続している。
１１は樹脂からなるケースであり内面側と上面側に端部が突出するように電極８と信号電極９を内部に埋め込んであり、下面を放熱板１に接着剤等で固着してある。
１２はケース１１内部に充填されるシリコーン等からなる絶縁性の充填材であり、ケース１１内部の絶縁性保持およびワイヤ１０の機械的保持を行っている。
１３は蓋であり、ケース１１に接着剤等で固着されている。
【０００３】
次に、このような従来のパワーモジュールの電気的動作を図６〜図９を用いて説明する。図示しない外部の制御回路から入力される制御信号は、信号電極９、ワイヤ１０を介してパワー素子５に伝えられ、Ｐ側パワー素子５ａとＮ側パワー素子５ｂが交互にＯＮ／ＯＦＦのスイッチ動作を行う。その結果、図示しない外部の電源がパワー素子５によって負荷と接続／遮断されて負荷に電力が供給される。
この時、Ｐ側パワー素子５ａとＮ側パワー素子５ｂが同時にＯＮすると電源短絡となるため、これを避けるため制御信号にはスイッチＯＮを遅らせるオンディレイ時間が設けてある。オンディレイ期間中パワー素子５はどちらもＯＦＦとなっている。そのため、オンディレイ期間中は電源から負荷への電流はＮ側還流ダイオード６ｂを介して流れ、負荷から電源への電流はＰ側還流ダイオード６ａを介して流れる。ここで、パワー素子５および還流ダイオード６にはオン電圧があるため、電流を通電すると素子自身に通電ロスを生じるとともに、ＯＮ／ＯＦＦのスイッチング時にはスイッチングロスが生じる結果、パワー素子５と還流ダイオード６が発熱する。その熱は、絶縁基板２を介して放熱板１へ伝わり外部へ放熱されると同時にサーミスタ７を温めるため、外部の制御回路においてサーミスタの抵抗値の変化を監視することでパワー素子５の温度を検出することができる。これにより、パワー素子５が過熱した場合はＰ側パワー素子５ａとＮ側パワー素子５ｂを両方ともＯＦＦしてパワー素子５の過熱による破壊から保護している。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のパワーモジュールでは、パワー素子５の温度検出を行うサーミスタ７を回路配線や絶縁上の制約からパワー素子５から離れた絶縁基板２の端部にしか配置できない。このため、パワー素子５の正確な温度を検出できない上、パワー素子５が過熱してからサーミスタ７で検出するまでに時間がかかり、パワー素子５の温度が急に上昇した場合過熱検出が遅れてパワー素子５が熱暴走して破壊してしまうという問題があった。
また、パワー素子５と半田４と絶縁基板３はそれぞれ熱膨張率が異なるため、通電の発熱によるパワー素子５の寸法変化量と絶縁基板３の寸法変化量とは異なる。このため、半田３は絶縁基板３側の寸法はほとんど変化しないのに対し、パワー素子５側では横方向への引っ張られて応力が加わる。その結果、パワー素子５の間欠通電による発熱と放熱が繰り返されることで、半田３には繰り返し応力が加わって、半田３内部に亀裂が入ったりパワー素子５または絶縁基板３との接合面に剥離を生じたりする。この結果、パワー素子５と絶縁基板３間の熱伝達率が悪化してパワー素子５の放熱ができなくなり、パワー素子５が熱暴走して破壊してしまうという問題があった。
したがって本発明の目的は、パワー素子の過熱を即座に正確に検出し、さらにパワー素子５を冷却して温度調節することでパワー素子を破壊させない、信頼性の高いパワーモジュールおよびその保護システムを提供することである。
【０００５】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載のパワーモジュールの発明は、金属製放熱板と、前記金属製放熱板上に固着され、熱電変換する熱電半導体素子を複数個直列に配線上に並べ上下両面に絶縁基板を設けた熱電モジュールと、前記絶縁基板上に載置された回路配線と、前記回路配線上に固着されたパワー素子と、を備えたパワーエレクトロニクス回路用パワーモジュールにおいて、前記配線を２組に分割して温度検出部と冷却部とを構成し、前記温度検出部を前記熱電モジュールの中央部かつ前記パワー素子の直下に、また前記冷却部を前記温度検出部の周辺部に配置し、更に、前記温度検出部および前記冷却部と、前記パワー素子の過熱を保護する外部保護システム部とが接続可能な外部端子を前記熱電モジュールに設けたことを特徴とする。
請求項２記載の発明は、請求項１記載のパワーモジュールにおいて、前記熱電モジュールの外周にシール材を設けたことを特徴とする。
【０００６】
請求項３記載のパワーモジュールの保護システムの発明は、請求項１又は２記載のパワーモジュールと、前記パワーモジュール内のパワー素子の過熱を保護する保護システム部と、を備えた前記パワーモジュールの保護システムにおいて、前記保護システム部が、前記温度検出部の出力電圧と予め設定された境界値との比較に基づいて前記パワー素子の過熱を判断する判断回路と、前記判断回路の判断結果に基づいて前記冷却部に電力を供給する電源およびその供給をオンオフさせるスイッチを有した保護回路と、を備え、前記保護回路が、前記判断回路の判断結果に応じて前記スイッチをオンオフさせると共に、前記スイッチをオン後、予め設定された時間が経過すると前記スイッチをオフすることを特徴とする。
【０００７】
以上のような構成によれば、パワー素子の直下または放熱板にパワー素子の温度を検出する熱電モジュールを設けたので、パワー素子の温度を即座に精度よく検出できるとともに、パワー素子の過熱時には熱電モジュールによりパワー素子を冷却することができる。したがって、パワー素子を破壊させずに保護することができる。
【０００８】
【発明の実施の形態】
以下、本発明の第１の実施の形態（ただし、本願明細書の「特許請求の範囲」で請求はしていない。）を図１に基づいて説明する。図１は本発明の第１実施例を示すパワーモジュールの側断面図である。同図において、３は回路配線、４は半田で、５は半田４を介して回路配線３上に固着された、スイッチングを行うＩＧＢＴ等の半導体からなるパワー素子である。１はＣｕ等からなる金属製の放熱板であり、下面にヒートシンクが固着されて冷却される。８ａは図示しない外部電源の正極に接続されるＰ側電極８ａである。９ｃは図示しない外部の制御回路へ伝達するための温度検出電極である。１０は配線用のワイヤであり、ボンディングによってその端部をパワー素子５に固着されており、パワー素子５と電極等を電気的に接続している。１１は樹脂からなるケースであり内面側と上面側に端部が突出するように電極８ａと信号電極９ｃを内部に埋め込んであり、下面を放熱板１に接着剤等で固着してある。１２はケース１１内部に充填されるシリコーン等からなる絶縁性の充填材であり、ケース１１内部の絶縁性保持およびワイヤ１０の機械的保持を行っている。１３は蓋であり、ケース１１に接着剤等で固着されている。
【０００９】
１４は本発明で採用する熱電モジュールであり、熱電半導体素子１４ａ、絶縁基板１４ｂ、絶縁基板１４ｃ、リード線１４ｄ、端子１４ｆからなる。この熱電モジュール１４は、Ｎ型およびＰ型の熱電半導体素子１４ａを順番に並べて絶縁基板１４ｂ、絶縁基板１４ｃで挟み込んでいる。熱電半導体素子１４ａ側となる絶縁基板１４ｂの下面、および絶縁基板１４ｃの上面には熱電半導体素子１４ａが各々直列に接続されるように回路配線が施してあり、熱電半導体素子１４ａと絶縁基板１４ｂ、絶縁基板１４ｃは半田等によって固着されている。リード線１４ｄは、一方の端部が絶縁基板１４ｃ上の熱電半導体素子１４ａが接続された回路配線の始点と終点に接続され、他端をケース１１に設けた端子１４ｆに接続されている。絶縁基板１４ｂの上面には、パワー素子５を介して電源と負荷が接続されるように回路配線３が施してあり、パワー素子５、およびワイヤ１０が固着されている。絶縁基板１４ｃは、半田等によって放熱板１に固着されている。
また、１４ｋは絶縁性のリボンまたは樹脂板等からなるシール材であり、熱電モジュール１４の外周を覆って充填材１２の熱電モジュール１４内部の隙間への浸入を防いでいる。
１５は判定回路１６と保護回路１７からなる保護システム部である。
判定回路１６は熱電モジュール１４の出力電圧をデジタル値へ変換するＡＤコンバータ１６ａとデジタル値へ変換された出力電圧の大小を判定するＣＰＵ１６ｂからなる。
保護回路１７は熱電モジュール１４のパワー素子５側が低温側で放熱板１側が高温側となるように電流を流す直流電源１７ｃ、直流電源１７ｃと熱電モジュール１４を電気的に接続／遮断する半導体スイッチ１７ｂ、ＣＰＵ１６ｂの判定結果に応じてトランジスタ、またはＭＯＳＦＥＴ、またはＩＧＢＴの半導体スイッチ１７ｂをＯＮ／ＯＦＦするゲートドライブ回路１７ａからなる。
【００１０】
次に、本発明の第１の実施の形態の電気的動作を説明する。
図示しない外部の制御回路から入力される制御信号によってパワー素子５がＯＮ／ＯＦＦのスイッチ動作を行い、還流ダイオード６に電流が流れることで、パワー素子５および還流ダイオード６（図９参考）が発熱する。その熱は、熱電モジュール１４を介して放熱板１へ伝わり外部へ放熱される。この時、熱電モジュール１４には、熱源であるパワー素子５側と放熱板１側とで温度勾配が生じ、熱電モジュール１４のゼーベック効果によってパワー素子５側の発熱に応じた電圧を端子１４ｅ間に生じる。端子１４ｅ間に生じた電圧は保護システム部１５の判定回路１６へ入るようになっており、判定回路１６ではＡＤコンバータ１６ａで端子１４ｆ間の電圧をデジタル値へ変換してＣＰＵ１６ｂに取り込む。ここで、ＣＰＵ１６ｂには予め電圧値の大小を判定するプログラムとパワー素子５が過熱により破壊する温度よりも低い温度で生じる電圧値が判定の境界値として入力されており、デジタル値へ変換された電圧値の大小判定を行うようになっている。パワー素子５の発熱によって熱電モジュール１４の端子１４ｆに生じる電圧が大きくなり予め設定しておいた境界値を越すと、ＣＰＵ１６ｂはパワー素子５が過熱したと判断して保護回路１７へ信号を出す。保護回路１７へ出された信号はゲートドライブ回路１７ａに入り、ゲート信号に変換されて通常はＯＦＦしている半導体スイッチ１７ｂをＯＮする。半導体スイッチ１７ｂがＯＮすると、直流電源１７ｃが熱電モジュール１４の端子１４ｆに接続される。直流電源１７ｃは、熱電モジュール１４のパワー素子５側が低温側で放熱板１側が高温側とするように接続されているので、パワー素子５が熱電モジュール１４のペルチェ効果によって冷却される。ここで、ＣＰＵ１６ｂから保護回路１７への信号は予め一定時間持続するように設定してある。このため、半導体スイッチ１７ｂがＯＮして一定時間経過すると、今度は半導体スイッチ１７ｂへＯＦＦ信号が送られて、直流電源１７ｃは端子１４ｆから遮断される。この時パワー素子５がまだ過熱状態にあると端子１４ｆ間の電圧が判定値よりも大きくなるため、ＣＰＵ１６ｂで再度過熱と判断されてパワー素子５は再び冷却される。
このように、熱電モジュール１４をパワー素子５の直下に配置しているので、パワー素子５の過熱をリアルタイムに精度よく検出することができるとともに、パワー素子５を冷却して熱暴走による破壊から保護することができる。
【００１１】
図２は、本発明の第２の実施の形態（ただし、本願明細書の「特許請求の範囲」で請求はしていない。）を示すパワーモジュールの側断面図である。 本実施の形態の特徴は、放熱板の外側面に凹部１ａを設けた構造にある。凹部１ａは、絶縁基板１４ｃの下面が放熱板１の下面と同一となる深さになっており、凹部１ａの上面に絶縁基板１４ｂが固着してある。通電によって生じたパワー素子５と還流ダイオード６（図９参考）の熱は、絶縁基板２、放熱板１を伝わって来るため熱電モジュール１４の上面が高温側となり、放熱板１および絶縁基板１４ｃの下面は図示しないヒートシンクに固着されて冷却されるので熱電モジュールの下面が低温側となって温度勾配が生じる。この結果、熱電モジュール１４のゼーベック効果によってパワー素子５側の発熱に応じた電圧を端子１４ｆ間に生じ、パワー素子５の過熱検出および熱電モジュール１４によるパワー素子５の冷却を行うことができる。ここで、放熱板１はＣｕ等の良伝熱体なので、パワー素子５の過熱をリアルタイムに精度よく検出することができるとともに、パワー素子５を冷却して熱暴走による破壊から保護することができる。
【００１２】
図３は、本発明の第３の実施の形態を示すパワーモジュールの側断面図であり、図４は本発明の熱電モジュールの構成を示す断面図である。図３において、１４は熱電モジュールであり、熱電半導体素子１４ａ、絶縁基板１４ｂ、絶縁基板１４ｃ、リード線１４ｄ１、１４ｄ２、配線１４ｅ、配線１４ｇ、端子１４ｆ、端子１４ｈからなる。そして、図４から分かるように、配線１４ｅ、配線１４ｇはそれぞれ熱電半導体素子１４ａが直列に接続されるよう施してあり、配線１４ｅはエリアＡ１内に敷設され、配線１４ｇはエリアＡ２内に敷設され、配線１４ｅと１４ｇはされぞれ電気的に分離されている。
熱電モジュール１４は、Ｎ型およびＰ型の熱電半導体素子１４ａを順番に配線１４ｅと配線１４ｇ上に並べて絶縁基板１４ｂ、絶縁基板１４ｃで挟み込み、半田等によって固着されている。リード線１４ｄは、一方の端部が絶縁基板１４ｃ上の熱電半導体素子１４ａが接続された配線１４ｅ、配線１４ｇのそれぞれの始点と終点に接続され、他端をケース１１に設けた端子１４ｆと端子１４ｈに接続されている。絶縁基板１４ｂの上面には、パワー素子５を介して電源と負荷が接続されるように回路配線３が施してあり、パワー素子５、およびワイヤ１０が固着されている。絶縁基板１４ｃは、半田等によって放熱板１に固着されている。１５は判定回路１６と保護回路１７からなる保護システム部である。判定回路１６は端子１４ｈの出力電圧をデジタル値へ変換するＡＤコンバータ１６ａとデジタル値へ変換された出力電圧の大小を判定するＣＰＵ１６ｂからなる。保護回路１７は端子１４ｆに接続された熱電半導体素子１４ａのパワー素子５側が低温側で放熱板１側が高温側となるように電流を流す直流電源１７ｃ、直流電源１７ｃと熱電モジュール１４を電気的に接続／遮断する半導体スイッチ１７ｂ、ＣＰＵ１６ｂの判定結果に応じてトランジスタ、またはＭＯＳＦＥＴ、またはＩＧＢＴの半導体スイッチ１７ｂをＯＮ／ＯＦＦするゲートドライブ回路１７ａからなる。
【００１３】
次に、本発明の第３の実施の形態の電気的動作について説明する。
図示しない外部の制御回路から入力される制御信号によってパワー素子５がＯＮ／ＯＦＦのスイッチ動作を行い、還流ダイオード６（図９参考）に電流が流れることで、パワー素子５および還流ダイオード６が発熱する。その熱は、熱電モジュール１４を介して放熱板１へ伝わり外部へ放熱される。この時熱電モジュール１４には、熱源であるパワー素子５側と放熱板１側とで温度勾配が生じ、配線１４ｇ部の熱電半導体素子１４ａのゼーベック効果によってパワー素子５側の発熱に応じた電圧を端子１４ｈ間に生じる。端子１４ｈ間に生じた電圧は保護システム部１５の判定回路１６へ入るようになっており、判定回路１６ではＡＤコンバータ１６ａで端子１４ｈ間の電圧をデジタル値へ変換してＣＰＵ１６ｂに取り込む。ここで、ＣＰＵ１６ｂには予め電圧値の大小を判定するプログラムと判定の境界値が入力されており、デジタル値へ変換された電圧値の大小判定を行うようになっている。パワー素子５の発熱によって熱電モジュール１４の端子１４ｈに生じる電圧が大きくなり予め設定しておいた境界値を越すと、ＣＰＵ１６ｂはパワー素子５の温度が上昇したと判断して保護回路１７へＯＮ信号を出す。保護回路１７へ出されたＯＮ信号はゲートドライブ回路１７ａに入り、ゲート信号に変換されて通常はＯＦＦしている半導体スイッチ１７ｂをＯＮする。半導体スイッチ１７ｂがＯＮすると、直流電源１７ｃが熱電モジュール１４の端子１４ｆに接続される。直流電源１７ｃは、配線１４ｅ部の熱電半導体素子１４ａのパワー素子５側が低温側で放熱板１側が高温側とするように接続されているので、パワー素子５が熱電モジュール１４のペルチェ効果によって冷却される。
次に、パワー素子５が冷却されて温度が下がると端子１４ｈの電圧が低下して境界値より小さくなり、ＣＰＵ１６ｂはパワー素子５の温度が低下したと判断して保護回路１７へＯＦＦ信号を出す。保護回路１７へ出されたＯＦＦ信号はゲートドライブ回路１７ａに入り、ゲート信号に変換されてＯＮしている半導体スイッチ１７ｂをＯＦＦして直流電源１７ｃを端子１４ｆから切り離す。
ここで、配線１４ｇは熱電モジュール１４の中央部に図示したが、熱電モジュール１４の端部でもよく、同様の効果がある。
このように、熱電モジュール１４の配線をエリアＡ１とエリアＡ２とに分割して温度検出部と冷却部とに構成しパワー素子５の直下に配置しているので、パワー素子５の過熱をリアルタイムに精度よく検出することができるとともに、パワー素子５を冷却して熱暴走による破壊から保護することができる。
また、精度よく温度上昇を検出して冷却を繰り返すことでパワー素子５、半田４、絶縁基板３を一定の温度範囲に保つことできるので、半田４に加わる繰返し応力をなくして亀裂や剥離の発生を防止することができる。
【００１４】
図５は、本発明の第４の実施の形態（ただし、本願明細書の「特許請求の範囲」で請求はしていない。）を示すパワーモジュールの側断面図である。本実施の形態の特徴は、放熱板の外側面に凹部１ａを設けた構造にある。凹部１ａは、絶縁基板１４ｃの下面が放熱板１の下面と同一となる深さになっており、凹部１ａの上面に絶縁基板１４ｂが固着してある。通電によって生じたパワー素子５と還流ダイオード６の熱は、絶縁基板２、放熱板１を伝わって来るため熱電モジュール１４の上面が高温側となり、放熱板１および絶縁基板１４ｃの下面は図示しないヒートシンクに固着されて冷却されるので熱電モジュールの下面が低温側となって温度勾配が生じる。この結果、配線１４ｇ部の熱電半導体素子１４ａのゼーベック効果によってパワー素子５側の発熱に応じた電圧を配線１４ｄ２間に生じ、パワー素子５の過熱検出および配線１４ｅ部の熱電半導体素子１４ａによるパワー素子５の冷却を行うことができる。ここで、放熱板１はＣｕ等の良伝熱体なので、パワー素子５の過熱をリアルタイムに精度よく検出することができるとともに、パワー素子５を冷却して熱暴走による破壊から保護することができる。ここで、熱電モジュール１４は温度検出用と冷却用の２組の熱電モジュールで構成してもよく、同様の効果を得ることができる。
【００１５】
【発明の効果】
以上述べたように、本発明によればパワー素子の直下または放熱板に熱電モジュールを設け、保護システム部によってパワー素子の過熱検出および冷却を行うようにしたので、パワー素子の過熱をリアルタイムに精度よく検出するとともに冷却することができる。この結果、パワー素子の過熱による破壊を防止して信頼性の高いパワーモジュールとすることができる。
また、熱電モジュールの配線を分割して温度検出部と冷却部とに構成しパワー素子５の直下または放熱板に熱電モジュールを設け、保護システム部によってパワー素子の温度検出および冷却を行うようにしたので、パワー素子の温度上昇をリアルタイムに精度よく検出するとともに冷却することができる。
この結果、パワー素子の過熱による破壊を防止するとともに、パワー素子、半田、絶縁基板を一定の温度範囲に保ち半田に加わる繰返し応力をなくして亀裂や剥離の発生を防止することができ、パワー素子の破壊することの無い信頼性の高いパワーモジュールとすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示すパワーモジュールの側断面図である。
【図２】本発明の第２の実施の形態を示すパワーモジュールの側断面図である。
【図３】本発明の第３の実施の形態を示すパワーモジュールの側断面図である。
【図４】第３の実施の形態に係る２分割熱電モジュールの構成を示す平面断面図である。
【図５】本発明の第４の実施の形態を示すパワーモジュールの側断面図である。
【図６】従来のパワーモジュールを示す斜視図である。
【図７】従来のパワーモジュールを示す内部構成図である。
【図８】従来のパワーモジュールを示す側断面図である。
【図９】従来のパワーモジュールを示す回路図である。
【符号の説明】
１ 放熱板
１ａ 凹部
２ 絶縁基板
３ 回路配線
４ 半田
５ パワー素子
５ａ Ｐ側パワー素子
５ｂ Ｎ側パワー素子
６ 還流ダイオード
６ａ Ｐ側還流ダイオード
６ｂ Ｎ側還流ダイオード
７ サーミスタ
８ 電極
８ａ Ｐ側電極
８ｂ Ｎ側電極
８ｃ 負荷側電極
９ 信号電極
９ａ ゲート電極
９ｂ エミッタ電極
９ｃ 温度検出電極
１０ ワイヤ
１１ ケース
１２ 充填材
１３ 蓋
１４ 熱電モジュール
１４ａ 熱電半導体素子
１４ｂ 絶縁基板
１４ｃ 絶縁基板
１４ｄ、１４ｄ１、１４ｄ２ リード線
１４ｅ 配線
１４ｆ 端子
１４ｇ 配線
１４ｈ 端子
１４ｋ シール材
１５ 保護システム部
１６ 判定回路
１６ａ ＡＤコンバータ
１６ｂ ＣＰＵ
１７ 保護回路
１７ａ ゲートドライブ回路
１７ｂ 半導体スイッチ
１７ｃ 直流電源
【発明の属する技術分野】
本発明は、パワー変換回路のスイッチとして使用されるパワーエレクトロニクス回路用パワーモジュールおよびこのパワーモジュールの保護システムに関する。
【０００２】
【従来の技術】
従来のパワーモジュールの外観の斜視図を図６に、上部から見た内部構成図を図７に、そのＡ−Ａ断面図を図８に、その回路図を図９にそれぞれ示す。図６〜図９において、１はＣｕ等からなる金属製の放熱板であり、下面にヒートシンクが固着されて冷却される。
２はセラミクス等からなる絶縁基板であり、両面に放熱板１と同じ材質の金属をロー付けしてあり、半田付け等により放熱板１に固着してある。
３は絶縁基板２の上面に設けた回路配線である。
４は半田で、５は半田４を介して回路配線３上に固着された、スイッチングを行うＩＧＢＴ等の半導体からなるパワー素子である。パワー素子５には、図示しない外部の負荷に対して図示しない外部の電源の正極を接続／遮断するＰ側パワー素子５ａと負極を接続／遮断するＮ側パワー素子５ｂがある。
６はパワー素子５のスイッチングによって生じる還流電流を通電するための還流ダイオードである。還流ダイオード６は、パワー素子５と同様に半田４を介して回路配線３上に固着されており、正極へ電流を還流するＰ側還流ダイオード６ａと負極から電流を還流するＮ側還流ダイオード６ｂとがある。
７はパワー素子５の温度に近い絶縁基板２の温度を検出するサーミスタであり、その両端を半田４により回路配線３に固着されている。
８は図示しない外部の電源と負荷を接続するための電極であり、電源の正極に接続されるＰ側電極８ａ、負極に接続されるＮ側電極８ｂ、負荷に接続される負荷側電極８ｃがある。
９は図示しない外部の制御回路と接続される信号電極であり、パワー素子５にスイッチング信号を伝えるためにパワー素子５のゲートとエミッタに接続されるゲート電極９ａとエミッタ電極９ｂ、サーミスタ７からの過熱信号を外部の制御回路へ伝達するための温度検出電極９ｃがある。
１０はＡｌ等からなる配線用のワイヤであり、ボンディングによってその端部をパワー素子５や還流ダイオード６に固着されており、パワー素子５と還流ダイオード６、パワー素子５と信号電極９、回路配線３と電極８、サーミスタ７と温度検出電極９ｃ等を電気的に接続している。
１１は樹脂からなるケースであり内面側と上面側に端部が突出するように電極８と信号電極９を内部に埋め込んであり、下面を放熱板１に接着剤等で固着してある。
１２はケース１１内部に充填されるシリコーン等からなる絶縁性の充填材であり、ケース１１内部の絶縁性保持およびワイヤ１０の機械的保持を行っている。
１３は蓋であり、ケース１１に接着剤等で固着されている。
【０００３】
次に、このような従来のパワーモジュールの電気的動作を図６〜図９を用いて説明する。図示しない外部の制御回路から入力される制御信号は、信号電極９、ワイヤ１０を介してパワー素子５に伝えられ、Ｐ側パワー素子５ａとＮ側パワー素子５ｂが交互にＯＮ／ＯＦＦのスイッチ動作を行う。その結果、図示しない外部の電源がパワー素子５によって負荷と接続／遮断されて負荷に電力が供給される。
この時、Ｐ側パワー素子５ａとＮ側パワー素子５ｂが同時にＯＮすると電源短絡となるため、これを避けるため制御信号にはスイッチＯＮを遅らせるオンディレイ時間が設けてある。オンディレイ期間中パワー素子５はどちらもＯＦＦとなっている。そのため、オンディレイ期間中は電源から負荷への電流はＮ側還流ダイオード６ｂを介して流れ、負荷から電源への電流はＰ側還流ダイオード６ａを介して流れる。ここで、パワー素子５および還流ダイオード６にはオン電圧があるため、電流を通電すると素子自身に通電ロスを生じるとともに、ＯＮ／ＯＦＦのスイッチング時にはスイッチングロスが生じる結果、パワー素子５と還流ダイオード６が発熱する。その熱は、絶縁基板２を介して放熱板１へ伝わり外部へ放熱されると同時にサーミスタ７を温めるため、外部の制御回路においてサーミスタの抵抗値の変化を監視することでパワー素子５の温度を検出することができる。これにより、パワー素子５が過熱した場合はＰ側パワー素子５ａとＮ側パワー素子５ｂを両方ともＯＦＦしてパワー素子５の過熱による破壊から保護している。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来のパワーモジュールでは、パワー素子５の温度検出を行うサーミスタ７を回路配線や絶縁上の制約からパワー素子５から離れた絶縁基板２の端部にしか配置できない。このため、パワー素子５の正確な温度を検出できない上、パワー素子５が過熱してからサーミスタ７で検出するまでに時間がかかり、パワー素子５の温度が急に上昇した場合過熱検出が遅れてパワー素子５が熱暴走して破壊してしまうという問題があった。
また、パワー素子５と半田４と絶縁基板３はそれぞれ熱膨張率が異なるため、通電の発熱によるパワー素子５の寸法変化量と絶縁基板３の寸法変化量とは異なる。このため、半田３は絶縁基板３側の寸法はほとんど変化しないのに対し、パワー素子５側では横方向への引っ張られて応力が加わる。その結果、パワー素子５の間欠通電による発熱と放熱が繰り返されることで、半田３には繰り返し応力が加わって、半田３内部に亀裂が入ったりパワー素子５または絶縁基板３との接合面に剥離を生じたりする。この結果、パワー素子５と絶縁基板３間の熱伝達率が悪化してパワー素子５の放熱ができなくなり、パワー素子５が熱暴走して破壊してしまうという問題があった。
したがって本発明の目的は、パワー素子の過熱を即座に正確に検出し、さらにパワー素子５を冷却して温度調節することでパワー素子を破壊させない、信頼性の高いパワーモジュールおよびその保護システムを提供することである。
【０００５】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載のパワーモジュールの発明は、金属製放熱板と、前記金属製放熱板上に固着され、熱電変換する熱電半導体素子を複数個直列に配線上に並べ上下両面に絶縁基板を設けた熱電モジュールと、前記絶縁基板上に載置された回路配線と、前記回路配線上に固着されたパワー素子と、を備えたパワーエレクトロニクス回路用パワーモジュールにおいて、前記配線を２組に分割して温度検出部と冷却部とを構成し、前記温度検出部を前記熱電モジュールの中央部かつ前記パワー素子の直下に、また前記冷却部を前記温度検出部の周辺部に配置し、更に、前記温度検出部および前記冷却部と、前記パワー素子の過熱を保護する外部保護システム部とが接続可能な外部端子を前記熱電モジュールに設けたことを特徴とする。
請求項２記載の発明は、請求項１記載のパワーモジュールにおいて、前記熱電モジュールの外周にシール材を設けたことを特徴とする。
【０００６】
請求項３記載のパワーモジュールの保護システムの発明は、請求項１又は２記載のパワーモジュールと、前記パワーモジュール内のパワー素子の過熱を保護する保護システム部と、を備えた前記パワーモジュールの保護システムにおいて、前記保護システム部が、前記温度検出部の出力電圧と予め設定された境界値との比較に基づいて前記パワー素子の過熱を判断する判断回路と、前記判断回路の判断結果に基づいて前記冷却部に電力を供給する電源およびその供給をオンオフさせるスイッチを有した保護回路と、を備え、前記保護回路が、前記判断回路の判断結果に応じて前記スイッチをオンオフさせると共に、前記スイッチをオン後、予め設定された時間が経過すると前記スイッチをオフすることを特徴とする。
【０００７】
以上のような構成によれば、パワー素子の直下または放熱板にパワー素子の温度を検出する熱電モジュールを設けたので、パワー素子の温度を即座に精度よく検出できるとともに、パワー素子の過熱時には熱電モジュールによりパワー素子を冷却することができる。したがって、パワー素子を破壊させずに保護することができる。
【０００８】
【発明の実施の形態】
以下、本発明の第１の実施の形態（ただし、本願明細書の「特許請求の範囲」で請求はしていない。）を図１に基づいて説明する。図１は本発明の第１実施例を示すパワーモジュールの側断面図である。同図において、３は回路配線、４は半田で、５は半田４を介して回路配線３上に固着された、スイッチングを行うＩＧＢＴ等の半導体からなるパワー素子である。１はＣｕ等からなる金属製の放熱板であり、下面にヒートシンクが固着されて冷却される。８ａは図示しない外部電源の正極に接続されるＰ側電極８ａである。９ｃは図示しない外部の制御回路へ伝達するための温度検出電極である。１０は配線用のワイヤであり、ボンディングによってその端部をパワー素子５に固着されており、パワー素子５と電極等を電気的に接続している。１１は樹脂からなるケースであり内面側と上面側に端部が突出するように電極８ａと信号電極９ｃを内部に埋め込んであり、下面を放熱板１に接着剤等で固着してある。１２はケース１１内部に充填されるシリコーン等からなる絶縁性の充填材であり、ケース１１内部の絶縁性保持およびワイヤ１０の機械的保持を行っている。１３は蓋であり、ケース１１に接着剤等で固着されている。
【０００９】
１４は本発明で採用する熱電モジュールであり、熱電半導体素子１４ａ、絶縁基板１４ｂ、絶縁基板１４ｃ、リード線１４ｄ、端子１４ｆからなる。この熱電モジュール１４は、Ｎ型およびＰ型の熱電半導体素子１４ａを順番に並べて絶縁基板１４ｂ、絶縁基板１４ｃで挟み込んでいる。熱電半導体素子１４ａ側となる絶縁基板１４ｂの下面、および絶縁基板１４ｃの上面には熱電半導体素子１４ａが各々直列に接続されるように回路配線が施してあり、熱電半導体素子１４ａと絶縁基板１４ｂ、絶縁基板１４ｃは半田等によって固着されている。リード線１４ｄは、一方の端部が絶縁基板１４ｃ上の熱電半導体素子１４ａが接続された回路配線の始点と終点に接続され、他端をケース１１に設けた端子１４ｆに接続されている。絶縁基板１４ｂの上面には、パワー素子５を介して電源と負荷が接続されるように回路配線３が施してあり、パワー素子５、およびワイヤ１０が固着されている。絶縁基板１４ｃは、半田等によって放熱板１に固着されている。
また、１４ｋは絶縁性のリボンまたは樹脂板等からなるシール材であり、熱電モジュール１４の外周を覆って充填材１２の熱電モジュール１４内部の隙間への浸入を防いでいる。
１５は判定回路１６と保護回路１７からなる保護システム部である。
判定回路１６は熱電モジュール１４の出力電圧をデジタル値へ変換するＡＤコンバータ１６ａとデジタル値へ変換された出力電圧の大小を判定するＣＰＵ１６ｂからなる。
保護回路１７は熱電モジュール１４のパワー素子５側が低温側で放熱板１側が高温側となるように電流を流す直流電源１７ｃ、直流電源１７ｃと熱電モジュール１４を電気的に接続／遮断する半導体スイッチ１７ｂ、ＣＰＵ１６ｂの判定結果に応じてトランジスタ、またはＭＯＳＦＥＴ、またはＩＧＢＴの半導体スイッチ１７ｂをＯＮ／ＯＦＦするゲートドライブ回路１７ａからなる。
【００１０】
次に、本発明の第１の実施の形態の電気的動作を説明する。
図示しない外部の制御回路から入力される制御信号によってパワー素子５がＯＮ／ＯＦＦのスイッチ動作を行い、還流ダイオード６に電流が流れることで、パワー素子５および還流ダイオード６（図９参考）が発熱する。その熱は、熱電モジュール１４を介して放熱板１へ伝わり外部へ放熱される。この時、熱電モジュール１４には、熱源であるパワー素子５側と放熱板１側とで温度勾配が生じ、熱電モジュール１４のゼーベック効果によってパワー素子５側の発熱に応じた電圧を端子１４ｅ間に生じる。端子１４ｅ間に生じた電圧は保護システム部１５の判定回路１６へ入るようになっており、判定回路１６ではＡＤコンバータ１６ａで端子１４ｆ間の電圧をデジタル値へ変換してＣＰＵ１６ｂに取り込む。ここで、ＣＰＵ１６ｂには予め電圧値の大小を判定するプログラムとパワー素子５が過熱により破壊する温度よりも低い温度で生じる電圧値が判定の境界値として入力されており、デジタル値へ変換された電圧値の大小判定を行うようになっている。パワー素子５の発熱によって熱電モジュール１４の端子１４ｆに生じる電圧が大きくなり予め設定しておいた境界値を越すと、ＣＰＵ１６ｂはパワー素子５が過熱したと判断して保護回路１７へ信号を出す。保護回路１７へ出された信号はゲートドライブ回路１７ａに入り、ゲート信号に変換されて通常はＯＦＦしている半導体スイッチ１７ｂをＯＮする。半導体スイッチ１７ｂがＯＮすると、直流電源１７ｃが熱電モジュール１４の端子１４ｆに接続される。直流電源１７ｃは、熱電モジュール１４のパワー素子５側が低温側で放熱板１側が高温側とするように接続されているので、パワー素子５が熱電モジュール１４のペルチェ効果によって冷却される。ここで、ＣＰＵ１６ｂから保護回路１７への信号は予め一定時間持続するように設定してある。このため、半導体スイッチ１７ｂがＯＮして一定時間経過すると、今度は半導体スイッチ１７ｂへＯＦＦ信号が送られて、直流電源１７ｃは端子１４ｆから遮断される。この時パワー素子５がまだ過熱状態にあると端子１４ｆ間の電圧が判定値よりも大きくなるため、ＣＰＵ１６ｂで再度過熱と判断されてパワー素子５は再び冷却される。
このように、熱電モジュール１４をパワー素子５の直下に配置しているので、パワー素子５の過熱をリアルタイムに精度よく検出することができるとともに、パワー素子５を冷却して熱暴走による破壊から保護することができる。
【００１１】
図２は、本発明の第２の実施の形態（ただし、本願明細書の「特許請求の範囲」で請求はしていない。）を示すパワーモジュールの側断面図である。 本実施の形態の特徴は、放熱板の外側面に凹部１ａを設けた構造にある。凹部１ａは、絶縁基板１４ｃの下面が放熱板１の下面と同一となる深さになっており、凹部１ａの上面に絶縁基板１４ｂが固着してある。通電によって生じたパワー素子５と還流ダイオード６（図９参考）の熱は、絶縁基板２、放熱板１を伝わって来るため熱電モジュール１４の上面が高温側となり、放熱板１および絶縁基板１４ｃの下面は図示しないヒートシンクに固着されて冷却されるので熱電モジュールの下面が低温側となって温度勾配が生じる。この結果、熱電モジュール１４のゼーベック効果によってパワー素子５側の発熱に応じた電圧を端子１４ｆ間に生じ、パワー素子５の過熱検出および熱電モジュール１４によるパワー素子５の冷却を行うことができる。ここで、放熱板１はＣｕ等の良伝熱体なので、パワー素子５の過熱をリアルタイムに精度よく検出することができるとともに、パワー素子５を冷却して熱暴走による破壊から保護することができる。
【００１２】
図３は、本発明の第３の実施の形態を示すパワーモジュールの側断面図であり、図４は本発明の熱電モジュールの構成を示す断面図である。図３において、１４は熱電モジュールであり、熱電半導体素子１４ａ、絶縁基板１４ｂ、絶縁基板１４ｃ、リード線１４ｄ１、１４ｄ２、配線１４ｅ、配線１４ｇ、端子１４ｆ、端子１４ｈからなる。そして、図４から分かるように、配線１４ｅ、配線１４ｇはそれぞれ熱電半導体素子１４ａが直列に接続されるよう施してあり、配線１４ｅはエリアＡ１内に敷設され、配線１４ｇはエリアＡ２内に敷設され、配線１４ｅと１４ｇはされぞれ電気的に分離されている。
熱電モジュール１４は、Ｎ型およびＰ型の熱電半導体素子１４ａを順番に配線１４ｅと配線１４ｇ上に並べて絶縁基板１４ｂ、絶縁基板１４ｃで挟み込み、半田等によって固着されている。リード線１４ｄは、一方の端部が絶縁基板１４ｃ上の熱電半導体素子１４ａが接続された配線１４ｅ、配線１４ｇのそれぞれの始点と終点に接続され、他端をケース１１に設けた端子１４ｆと端子１４ｈに接続されている。絶縁基板１４ｂの上面には、パワー素子５を介して電源と負荷が接続されるように回路配線３が施してあり、パワー素子５、およびワイヤ１０が固着されている。絶縁基板１４ｃは、半田等によって放熱板１に固着されている。１５は判定回路１６と保護回路１７からなる保護システム部である。判定回路１６は端子１４ｈの出力電圧をデジタル値へ変換するＡＤコンバータ１６ａとデジタル値へ変換された出力電圧の大小を判定するＣＰＵ１６ｂからなる。保護回路１７は端子１４ｆに接続された熱電半導体素子１４ａのパワー素子５側が低温側で放熱板１側が高温側となるように電流を流す直流電源１７ｃ、直流電源１７ｃと熱電モジュール１４を電気的に接続／遮断する半導体スイッチ１７ｂ、ＣＰＵ１６ｂの判定結果に応じてトランジスタ、またはＭＯＳＦＥＴ、またはＩＧＢＴの半導体スイッチ１７ｂをＯＮ／ＯＦＦするゲートドライブ回路１７ａからなる。
【００１３】
次に、本発明の第３の実施の形態の電気的動作について説明する。
図示しない外部の制御回路から入力される制御信号によってパワー素子５がＯＮ／ＯＦＦのスイッチ動作を行い、還流ダイオード６（図９参考）に電流が流れることで、パワー素子５および還流ダイオード６が発熱する。その熱は、熱電モジュール１４を介して放熱板１へ伝わり外部へ放熱される。この時熱電モジュール１４には、熱源であるパワー素子５側と放熱板１側とで温度勾配が生じ、配線１４ｇ部の熱電半導体素子１４ａのゼーベック効果によってパワー素子５側の発熱に応じた電圧を端子１４ｈ間に生じる。端子１４ｈ間に生じた電圧は保護システム部１５の判定回路１６へ入るようになっており、判定回路１６ではＡＤコンバータ１６ａで端子１４ｈ間の電圧をデジタル値へ変換してＣＰＵ１６ｂに取り込む。ここで、ＣＰＵ１６ｂには予め電圧値の大小を判定するプログラムと判定の境界値が入力されており、デジタル値へ変換された電圧値の大小判定を行うようになっている。パワー素子５の発熱によって熱電モジュール１４の端子１４ｈに生じる電圧が大きくなり予め設定しておいた境界値を越すと、ＣＰＵ１６ｂはパワー素子５の温度が上昇したと判断して保護回路１７へＯＮ信号を出す。保護回路１７へ出されたＯＮ信号はゲートドライブ回路１７ａに入り、ゲート信号に変換されて通常はＯＦＦしている半導体スイッチ１７ｂをＯＮする。半導体スイッチ１７ｂがＯＮすると、直流電源１７ｃが熱電モジュール１４の端子１４ｆに接続される。直流電源１７ｃは、配線１４ｅ部の熱電半導体素子１４ａのパワー素子５側が低温側で放熱板１側が高温側とするように接続されているので、パワー素子５が熱電モジュール１４のペルチェ効果によって冷却される。
次に、パワー素子５が冷却されて温度が下がると端子１４ｈの電圧が低下して境界値より小さくなり、ＣＰＵ１６ｂはパワー素子５の温度が低下したと判断して保護回路１７へＯＦＦ信号を出す。保護回路１７へ出されたＯＦＦ信号はゲートドライブ回路１７ａに入り、ゲート信号に変換されてＯＮしている半導体スイッチ１７ｂをＯＦＦして直流電源１７ｃを端子１４ｆから切り離す。
ここで、配線１４ｇは熱電モジュール１４の中央部に図示したが、熱電モジュール１４の端部でもよく、同様の効果がある。
このように、熱電モジュール１４の配線をエリアＡ１とエリアＡ２とに分割して温度検出部と冷却部とに構成しパワー素子５の直下に配置しているので、パワー素子５の過熱をリアルタイムに精度よく検出することができるとともに、パワー素子５を冷却して熱暴走による破壊から保護することができる。
また、精度よく温度上昇を検出して冷却を繰り返すことでパワー素子５、半田４、絶縁基板３を一定の温度範囲に保つことできるので、半田４に加わる繰返し応力をなくして亀裂や剥離の発生を防止することができる。
【００１４】
図５は、本発明の第４の実施の形態（ただし、本願明細書の「特許請求の範囲」で請求はしていない。）を示すパワーモジュールの側断面図である。本実施の形態の特徴は、放熱板の外側面に凹部１ａを設けた構造にある。凹部１ａは、絶縁基板１４ｃの下面が放熱板１の下面と同一となる深さになっており、凹部１ａの上面に絶縁基板１４ｂが固着してある。通電によって生じたパワー素子５と還流ダイオード６の熱は、絶縁基板２、放熱板１を伝わって来るため熱電モジュール１４の上面が高温側となり、放熱板１および絶縁基板１４ｃの下面は図示しないヒートシンクに固着されて冷却されるので熱電モジュールの下面が低温側となって温度勾配が生じる。この結果、配線１４ｇ部の熱電半導体素子１４ａのゼーベック効果によってパワー素子５側の発熱に応じた電圧を配線１４ｄ２間に生じ、パワー素子５の過熱検出および配線１４ｅ部の熱電半導体素子１４ａによるパワー素子５の冷却を行うことができる。ここで、放熱板１はＣｕ等の良伝熱体なので、パワー素子５の過熱をリアルタイムに精度よく検出することができるとともに、パワー素子５を冷却して熱暴走による破壊から保護することができる。ここで、熱電モジュール１４は温度検出用と冷却用の２組の熱電モジュールで構成してもよく、同様の効果を得ることができる。
【００１５】
【発明の効果】
以上述べたように、本発明によればパワー素子の直下または放熱板に熱電モジュールを設け、保護システム部によってパワー素子の過熱検出および冷却を行うようにしたので、パワー素子の過熱をリアルタイムに精度よく検出するとともに冷却することができる。この結果、パワー素子の過熱による破壊を防止して信頼性の高いパワーモジュールとすることができる。
また、熱電モジュールの配線を分割して温度検出部と冷却部とに構成しパワー素子５の直下または放熱板に熱電モジュールを設け、保護システム部によってパワー素子の温度検出および冷却を行うようにしたので、パワー素子の温度上昇をリアルタイムに精度よく検出するとともに冷却することができる。
この結果、パワー素子の過熱による破壊を防止するとともに、パワー素子、半田、絶縁基板を一定の温度範囲に保ち半田に加わる繰返し応力をなくして亀裂や剥離の発生を防止することができ、パワー素子の破壊することの無い信頼性の高いパワーモジュールとすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示すパワーモジュールの側断面図である。
【図２】本発明の第２の実施の形態を示すパワーモジュールの側断面図である。
【図３】本発明の第３の実施の形態を示すパワーモジュールの側断面図である。
【図４】第３の実施の形態に係る２分割熱電モジュールの構成を示す平面断面図である。
【図５】本発明の第４の実施の形態を示すパワーモジュールの側断面図である。
【図６】従来のパワーモジュールを示す斜視図である。
【図７】従来のパワーモジュールを示す内部構成図である。
【図８】従来のパワーモジュールを示す側断面図である。
【図９】従来のパワーモジュールを示す回路図である。
【符号の説明】
１ 放熱板
１ａ 凹部
２ 絶縁基板
３ 回路配線
４ 半田
５ パワー素子
５ａ Ｐ側パワー素子
５ｂ Ｎ側パワー素子
６ 還流ダイオード
６ａ Ｐ側還流ダイオード
６ｂ Ｎ側還流ダイオード
７ サーミスタ
８ 電極
８ａ Ｐ側電極
８ｂ Ｎ側電極
８ｃ 負荷側電極
９ 信号電極
９ａ ゲート電極
９ｂ エミッタ電極
９ｃ 温度検出電極
１０ ワイヤ
１１ ケース
１２ 充填材
１３ 蓋
１４ 熱電モジュール
１４ａ 熱電半導体素子
１４ｂ 絶縁基板
１４ｃ 絶縁基板
１４ｄ、１４ｄ１、１４ｄ２ リード線
１４ｅ 配線
１４ｆ 端子
１４ｇ 配線
１４ｈ 端子
１４ｋ シール材
１５ 保護システム部
１６ 判定回路
１６ａ ＡＤコンバータ
１６ｂ ＣＰＵ
１７ 保護回路
１７ａ ゲートドライブ回路
１７ｂ 半導体スイッチ
１７ｃ 直流電源
Claims (3)
- 金属製放熱板と、前記金属製放熱板上に固着され、熱電変換する熱電半導体素子を複数個直列に配線上に並べ上下両面に絶縁基板を設けた熱電モジュールと、前記絶縁基板上に載置された回路配線と、前記回路配線上に固着されたパワー素子と、を備えたパワーエレクトロニクス回路用パワーモジュールにおいて、
前記配線を２組に分割して温度検出部と冷却部とを構成し、前記温度検出部を前記熱電モジュールの中央部かつ前記パワー素子の直下に、また前記冷却部を前記温度検出部の周辺部に配置し、更に、前記温度検出部および前記冷却部と、前記パワー素子の過熱を保護する外部保護システム部とが接続可能な外部端子を前記熱電モジュールに設けたことを特徴とするパワーモジュール。 - 前記熱電モジュールの外周にシール材を設けたことを特徴とする請求項１記載のパワーモジュール。
- 請求項１又は２記載のパワーモジュールと、前記パワーモジュール内のパワー素子の過熱を保護する保護システム部と、を備えた前記パワーモジュールの保護システムにおいて、
前記保護システム部が、前記温度検出部の出力電圧と予め設定された境界値との比較に基づいて前記パワー素子の過熱を判断する判断回路と、
前記判断回路の判断結果に基づいて前記冷却部に電力を供給する電源およびその供給をオンオフさせるスイッチを有した保護回路と、を備え、
前記保護回路が、前記判断回路の判断結果に応じて前記スイッチをオンオフさせると共に、前記スイッチをオン後、予め設定された時間が経過すると前記スイッチをオフすることを特徴とするパワーモジュールの保護システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001379232A JP4045404B2 (ja) | 2001-12-12 | 2001-12-12 | パワーモジュールおよびその保護システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001379232A JP4045404B2 (ja) | 2001-12-12 | 2001-12-12 | パワーモジュールおよびその保護システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003179196A JP2003179196A (ja) | 2003-06-27 |
| JP4045404B2 true JP4045404B2 (ja) | 2008-02-13 |
Family
ID=19186688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001379232A Expired - Fee Related JP4045404B2 (ja) | 2001-12-12 | 2001-12-12 | パワーモジュールおよびその保護システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4045404B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4600753B2 (ja) * | 2005-03-18 | 2010-12-15 | ソニー株式会社 | マルチチップモジュール装置及びマルチチップのシャットダウン制御方法 |
| JP4992317B2 (ja) * | 2006-06-27 | 2012-08-08 | 株式会社明電舎 | 基板の冷却構造 |
| JP2008061375A (ja) * | 2006-08-31 | 2008-03-13 | Daikin Ind Ltd | 電力変換装置 |
| JP5018702B2 (ja) * | 2008-08-28 | 2012-09-05 | トヨタ自動車株式会社 | 半導体装置 |
| JP6015280B2 (ja) * | 2012-09-20 | 2016-10-26 | 富士電機株式会社 | アダプタ電源装置 |
-
2001
- 2001-12-12 JP JP2001379232A patent/JP4045404B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003179196A (ja) | 2003-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6563211B2 (en) | Semiconductor device for controlling electricity | |
| US9116532B2 (en) | Power semiconductor device module | |
| US8610263B2 (en) | Semiconductor device module | |
| KR100536115B1 (ko) | 전력 반도체장치 | |
| JP3345241B2 (ja) | 半導体装置 | |
| JP7380062B2 (ja) | 半導体モジュール | |
| JP5062005B2 (ja) | 電力半導体装置 | |
| JP2012105419A (ja) | 電力変換装置 | |
| JP6745991B2 (ja) | 半導体パワーモジュール | |
| US20150130042A1 (en) | Semiconductor module with radiation fins | |
| JP5369868B2 (ja) | 半導体装置 | |
| JP2021141222A (ja) | 半導体モジュール | |
| WO2022215357A1 (ja) | 半導体装置 | |
| US11195775B2 (en) | Semiconductor module, semiconductor device, and manufacturing method of semiconductor module | |
| US20230135461A1 (en) | Semiconductor device | |
| JP2007049810A (ja) | 電力変換装置用半導体装置及び同半導体装置を有する温度保護機能付き電力変換装置 | |
| JP3889562B2 (ja) | 半導体装置 | |
| JP4045404B2 (ja) | パワーモジュールおよびその保護システム | |
| JP2004031485A (ja) | 半導体装置 | |
| JP2002270742A (ja) | 半導体装置 | |
| JP2004221381A (ja) | 半導体装置 | |
| JP7392319B2 (ja) | 半導体装置 | |
| US20240203931A1 (en) | Semiconductor device, drive device for semiconductor device, manufacturing method for semiconductor device | |
| WO2024122399A1 (ja) | 半導体装置 | |
| WO2024122343A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041118 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070501 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071106 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |