JP7392319B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7392319B2
JP7392319B2 JP2019148404A JP2019148404A JP7392319B2 JP 7392319 B2 JP7392319 B2 JP 7392319B2 JP 2019148404 A JP2019148404 A JP 2019148404A JP 2019148404 A JP2019148404 A JP 2019148404A JP 7392319 B2 JP7392319 B2 JP 7392319B2
Authority
JP
Japan
Prior art keywords
semiconductor device
case
wiring
heat receiving
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019148404A
Other languages
English (en)
Other versions
JP2021034384A (ja
Inventor
尚毅 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019148404A priority Critical patent/JP7392319B2/ja
Priority to CN202010596917.8A priority patent/CN112397472A/zh
Publication of JP2021034384A publication Critical patent/JP2021034384A/ja
Application granted granted Critical
Publication of JP7392319B2 publication Critical patent/JP7392319B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

本発明は、半導体装置に関する。
半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等の半導体チップを含んで、例えば、電力変換装置として利用されている。このような半導体装置は、熱可塑性樹脂を用いてリードフレームがインサート成形されたケースに、半導体チップ及び制御ＩＣ（Integrated Circuit）等が設置された回路基板を収納して、トランスファー成形を用いて封止部材で封止されて構成されている。
特開２０１４－１４６７０４号公報
しかし、上記半導体装置では、半導体チップ並びに制御ＩＣの動作に伴う発熱により装置内部の熱応力が増加する。これにより、例えば、リードフレームと半導体チップ並びに制御ＩＣとを電気的に接続するボンディングワイヤのボンディング箇所が熱応力を受けて剥離してしまうおそれがある。また、リードフレームに外部機器をはんだにより接合する際に、リードフレームとケースと封止部材との３部材の界面を起点として剥離が生じてしまうおそれがある。このような剥離等により、半導体装置の信頼性の低下を招いてしまう。
本発明は、このような点に鑑みてなされたものであり、内部の温度上昇を抑制することができる半導体装置を提供することを目的とする。
本発明の一観点によれば、第１電子部品と、前記第１電子部品に電気的に接続される第１配線部と前記第１配線部が一体的に接続され、電流が印加される第１端子部とを備える第１リードフレームと、前記第１端子部を外部に延伸して前記第１リードフレームが一体成形され、前記第１配線部を表出する第１配線領域を内部に備え、前記第１電子部品を収納するケースと、前記ケース内を封止する封止部材と、を有し、前記第１リードフレームは、前記第１リードフレームと同じ材質により構成され、前記第１配線部に一体的に接続され、前記ケースに埋設された第１受熱部をさらに備える、半導体装置が提供される。
開示の技術によれば、内部の温度上昇を抑制して、半導体装置の信頼性の低下を抑制することができる。
第１の実施の形態の半導体装置の平面図である。 第１の実施の形態の半導体装置の断面図である。 第１の実施の形態の半導体装置の側面図である。 第１の実施の形態の半導体装置の含まれるリードフレームの製造方法を説明するための図である。 第２の実施の形態の半導体装置の断面図である。 第２の実施の形態の半導体装置の含まれるリードフレームの製造方法を説明するための図である。 第１，第２の実施の形態の半導体装置に含まれる受熱部を説明するための図である。 第３の実施の形態の半導体装置の断面図である。 第３の実施の形態の半導体装置の側面図である。 第３の実施の形態の別の半導体装置の断面図である。 第３の実施の形態の半導体装置の含まれるリードフレームの製造方法を説明するための図である。 第４の実施の形態の半導体装置の断面図である。 第４の実施の形態の半導体装置の含まれるリードフレームの製造方法を説明するための図である。
以下、図面を参照して、実施の形態について説明する。なお、以下の説明において、「おもて面」及び「上面」とは、図２の半導体装置１０において、上側を向いた面を表す。同様に、「上」とは、図２の半導体装置１０において、上側の方向を表す。「裏面」及び「下面」とは、図２の半導体装置１０において、下側を向いた面を表す。同様に、「下」とは、図２の半導体装置１０において、下側の方向を表す。必要に応じて他の図面でも同様の方向性を意味する。「おもて面」、「上面」、「上」、「裏面」、「下面」、「下」、「側面」は、相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。
［第１の実施の形態］
第１の実施の形態における半導体装置について、図１～図３を用いて説明する。図１は、第１の実施の形態の半導体装置の平面図であり、図２は、第１の実施の形態の半導体装置の断面図であり、図３は、第１の実施の形態の半導体装置の側面図である。なお、図１では、封止部材３８及びプリント回路基板４０の記載を省略している。図２は、図１における一点鎖線Ｘ－Ｘにおける断面図である。図３は、図２の半導体装置１０の側面３２ｅの要部を表している。
半導体装置１０は、１組の半導体ユニット２０と、複数の制御ＩＣ３７と、１組の半導体ユニット２０及び制御ＩＣ３７を収納し、リードフレーム３３～３６を備えるケース３０とを有している。半導体ユニット２０は、第１半導体チップ２１及び第２半導体チップ２２を６組有している。さらに、１組の第１半導体チップ２１及び第２半導体チップ２２がおもて面にそれぞれ設けられた６つの回路パターン２３と、これらの回路パターン２３がおもて面に形成された絶縁基板２４とを有している。なお、このような半導体ユニット２０では、第１半導体チップ２１及び第２半導体チップ２２と、第１半導体チップ２１及び第２半導体チップ２２がおもて面に配置された回路パターン２３とを１組として、絶縁基板２４上に絶縁基板２４の長辺に沿って、例えば、６組配列されている。なお、図１では、６組の第１半導体チップ２１及び第２半導体チップ２２が設けられている場合を示しているに過ぎない。６組に限らず、半導体装置１０の仕様等に応じた組数を設けることができる。制御ＩＣ３７は、第１半導体チップ２１及び第２半導体チップ２２の２組に対して１つずつ、合計３つ有している。なお、本実施の形態では、複数存在する構成は特に断りがない場合には、そのうちの１つを挙げて説明する。
第１半導体チップ２１は、例えば、ＩＧＢＴ、パワーＭＯＳＦＥＴ等のスイッチング素子を含んでいる。第１半導体チップ２１がＩＧＢＴである場合には、裏面に主電極としてコレクタ電極を、おもて面に、ゲート電極及び主電極としてエミッタ電極をそれぞれ備えている。第１半導体チップ２１がパワーＭＯＳＦＥＴである場合には、裏面に主電極としてドレイン電極を、おもて面に、ゲート電極及び主電極としてソース電極をそれぞれ備えている。上記の第１半導体チップ２１は、その裏面が回路パターン２３上にはんだ（図示を省略）により接合されている。第２半導体チップ２２は、例えば、ＳＢＤ（Schottky Barrier Diode）、ＦＷＤ（Free Wheeling Diode）等のダイオード素子を含んでいる。このような第２半導体チップ２２は、裏面に主電極として出力電極（カソード電極）を、おもて面に主電極として入力電極（アノード電極）をそれぞれ備えている。上記の第２半導体チップ２２は、その裏面が回路パターン２３上にはんだ（図示を省略）により接合されている。なお、第１半導体チップ２１及び第２半導体チップ２２に代えて、ＩＧＢＴとＦＷＤとの機能を合わせ持つＲＣ（Reverse-Conducting）－ＩＧＢＴを用いてもよい。
回路パターン２３は、導電性に優れた銅あるいは銅合金等の金属により構成されている。なお、図１及び図２の回路パターン２３の形状は一例である。このような回路パターン２３は、絶縁基板２４の一方の面に形成された導電性の板または箔をエッチングして生成され、または、導電性の板を絶縁基板２４の一方の面に貼り合わせて生成される。なお、回路パターン２３の厚さは、好ましくは、０．１０ｍｍ以上、１．００ｍｍ以下であり、より好ましくは、０．２０ｍｍ以上、０．５０ｍｍ以下である。絶縁基板２４は、熱抵抗の小さいエポキシ樹脂、液晶ポリマー等の絶縁樹脂と熱伝導率の高い窒化硼素、酸化アルミニウム、酸化珪素等との組み合わせによる有機絶縁層とすることができる。あるいは、熱伝導性に優れた、酸化アルミニウム、窒化アルミニウム、窒化珪素等の高熱伝導性のセラミックスで構成される無機絶縁層とすることができる。
放熱板２５は、熱伝導性に優れた、例えば、アルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成されている。また、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により放熱板の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル－リン合金、ニッケル－ボロン合金等がある。さらに、この放熱板２５の裏面に冷却器（図示を省略）をはんだまたは銀ろう等を介して取り付けて放熱性を向上させることができる。この場合の冷却器は、例えば、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金等により構成されている。また、冷却器として、フィン、または、複数のフィンから構成されるヒートシンク並びに水冷による冷却装置等を適用することができる。また、放熱板２５は、このような冷却器と一体化されてもよい。その場合は、熱伝導性に優れたアルミニウム、鉄、銀、銅、または、少なくともこれらの一種を含む合金により構成される。そして、耐食性を向上させるために、例えば、ニッケル等の材料をめっき処理等により冷却器と一体化された放熱板の表面に形成してもよい。具体的には、ニッケルの他に、ニッケル－リン合金、ニッケル－ボロン合金等がある。なお、放熱板２５の厚さは、好ましくは、１ｍｍ以上、１．５ｍｍ以下である。また、回路パターン２３、絶縁基板２４、放熱板２５の組み合わせは、酸化アルミニウム、窒化アルミニウム、窒化珪素等の無機絶縁層の両面に銅箔が接合されたＤＣＢ（Direct Copper Bond）基板、ＡＭＢ（Active Metal Brazed）基板を用いることができる。なお、このような構成を有する半導体ユニット２０の回路パターン２３の形状、配置位置及び個数、第１半導体チップ２１及び第２半導体チップ２２の配置位置及び個数は一例であり、図１及び図２に限らず、設計等により適宜設定される。
制御ＩＣ３７は、はんだ（図示を省略）を介して、後述するリードフレーム３５の制御配線部３５ａの３か所にそれぞれ接合されている。なお、所望の機能を実現するために、制御ＩＣ３７に代わって、例えば、サーミスタ、コンデンサ、抵抗等の電子部品を適宜用いてもよい。
次に、ケース３０について説明する。ケース３０は、枠型状の筐体である上部枠体部３１と、上部枠体部３１が一体的に形成された下部本体部３２と、下部本体部３２に設けられたリードフレーム３３～３６とを有している。下部本体部３２は、平面視で矩形状を成した平板状をしており、おもて面から裏面を貫通し、底面に形成された、半導体ユニット２０が取り付けられる収納開口部３２ａ（収納領域）を備えている。さらに、下部本体部３２は、収納開口部３２ａを挟んで両側に対向して第１配線領域３２ｂと第２配線領域３２ｃとを備えている。
複数のリードフレーム３３～３５は、ケース３０の図１中左側の側面３２ｄから側面３２ｄに垂直に延出している。下部本体部３２の側面３２ｄに複数のリードフレーム３３～３５が一列に配列した状態で固着されている。リードフレーム３３～３５は、制御配線部３３ａ～３５ａと制御配線部３３ａ～３５ａに一体的に接続された制御端子部３３ｂ～３５ｂとを備える。制御端子部３３ｂ～３５ｂは、途中で屈曲して半導体装置１０の上方に向かっている。なお、半導体装置１０の図１中左側の側面３２ｄに設けられた、リードフレーム３４，３５を除いた全てがリードフレーム３３である。各リードフレーム３３の制御端子部３３ｂは、下部本体部３２の側面３２ｄから外部空間に突出し、制御配線部３３ａは、第１配線領域３２ｂに表出している。また、下部本体部３２の一方の側面３２ｄにリードフレーム３４，３５も複数のリードフレーム３３に対して一列に配列した状態で固着されている。リードフレーム３４，３５の制御端子部３４ｂ，３５ｂは、下部本体部３２の側面３２ｄから外部空間に突出し、制御配線部３４ａ，３５ａは、第１配線領域３２ｂに表出して側面３２ｄに沿って配線されている。そして、制御ＩＣ３７がはんだ（図示を省略）を介して、第１配線領域３２ｂ内のリードフレーム３５の制御配線部３５ａの３か所にそれぞれ接合されている。この際、リードフレーム３５は、接地されている。制御ＩＣ３７は、リードフレーム３３～３５の制御配線部３３ａ～３５ａに対して適宜、ボンディングワイヤ２６により電気的に接続されている。
また、例えば、リードフレーム３５の制御配線部３５ａには受熱部３５ｃが設けられている。受熱部３５ｃは、制御端子部３５ｂと制御ＩＣ３７との間に流れる電流の経路を拡張しないように設けられている。電流の経路を拡張しないように設けられるとは、例えば、受熱部３５ｃが制御ＩＣ３７と制御端子部３５ｂとを電気的に結ぶ最短経路ではない部分に設けられていることを意味する。また、例えば、受熱部３５ｃを設けたリードフレーム３５と、設けないリードフレーム３５とにおいて、制御配線部３５ａの制御ＩＣ３７が設けられた箇所から、制御端子部３５ｂの端部までの電気抵抗を比較した場合に、受熱部３５ｃを設けたリードフレーム３５の方が電気抵抗が小さい。このような受熱部３５ｃは、平板状であって、半導体装置１０の底面側に突出している。また、受熱部３５ｃは、制御配線部３５ａの端部から距離ｂ、離間している。また、受熱部３５ｃの制御配線部３５ａの延伸方向に平行な幅は、幅ｃである。また、受熱部３５ｃの下端部は、ケース３０の底面まで距離ａ、離間している。なお、この際、距離ａ＞距離ｂ、幅ｃ＞距離ｂである。
このような構成のリードフレーム３５では、制御ＩＣ３７で発生した熱が、制御配線部３５ａを経由して制御端子部３５ｂに伝導する際に、制御配線部３５ａに設けられた受熱部３５ｃに伝導して、受熱部３５ｃに貯留する。このため、リードフレーム３５の、特に、制御配線部３５ａの受熱部３５ｃの取り付け箇所から外側の部分及び制御端子部３５ｂの温度上昇を抑制することができる。他のリードフレーム３３，３４の制御配線部３３ａ，３４ａにも同様に受熱部（図示を省略）が設けられている。これらの受熱部もまた上記受熱部３５ｃと同様の機能を果たす。このため、半導体装置１０の内部における温度上昇を抑制することができる。
また、下部本体部３２の側面３２ｄの反対側にある側面３２ｅに複数のリードフレーム３６が一列に配列した状態で一体化されている。リードフレーム３６は、主電流配線部３６ａと主電流配線部３６ａに一体的に接続された主電流端子部３６ｂとを備える。主電流端子部３６ｂは、途中で屈曲して半導体装置１０の上方に向かっている。なお、半導体装置１０の図１中右側の側面３２ｅに設けられた全てがリードフレーム３６である。各リードフレーム３６の主電流端子部３６ｂは、下部本体部３２の側面３２ｅから垂直に外部空間に突出し、主電流配線部３６ａは、第２配線領域３２ｃに表出している。また、リードフレーム３６の主電流配線部３６ａには受熱部３６ｃが設けられている。受熱部３６ｃもまた、受熱部３５ｃと同様の構成であってリードフレーム３６に対して同様の機能を果たし、半導体装置１０の内部における温度上昇を抑制することができる。すなわち、リードフレーム３６の温度上昇を抑制するために、例えば、外部空間に突出した主電流端子部３６ｂに対して加工等を施して放熱部を形成する必要がない。このため、図３に示されるように、リードフレーム３６の空間絶縁間隔である間隔ｅを最小限に抑えることができる。なお、主電流端子部３６ｂの幅は幅ｄとする。また、図示を省略するものの、リードフレーム３３～３５についても同様に、制御端子部３３ｂ～３５ｂの間隔ｅを最小限に抑えることができる。したがって、リードフレーム３３～３６の間隔を最小限に抑えることができるために、半導体装置１０の小型化を促進することができる。
上部枠体部３１は、板状であって、下部本体部３２の外周縁に対応した環状を成している。上部枠体部３１は、下部本体部３２のおもて面の外周縁に一体的に形成されている。上面視で、上部枠体部３１の外周は下部本体部３２の外周と同じであってよい。また、上面視で、上部枠体部３１の内周は下部本体部３２の内周よりも大きくてよい。リードフレーム３３～３６は、それぞれの一部が上部枠体部３１の裏面と下部本体部３２の第１配線領域３２ｂ及び第２配線領域３２ｃに挟まれていてよい。さらに、リードフレーム３３～３６は、上部枠体部３１の内周側において、下部本体部３２上に露出していてよい。上部枠体部３１及び下部本体部３２は、いずれも同種の熱硬化性樹脂により構成されている。このような樹脂として、マレイミド変性エポキシ樹脂、マレイミド変性フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂と熱硬化性樹脂に含有される充填材とを含んでいる。その具体例として、エポキシ樹脂があり、エポキシ樹脂にフィラーとして酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウム等の充填材を含んでいる。プリント回路基板４０は、所定の回路配線層と当該回路配線層が主面に設けられた絶縁層とを備えている。このようなプリント回路基板４０は、リードフレーム３３～３６の制御端子部３３ｂ～３５ｂ及び主電流端子部３６ｂの先端部が勘合されて電気的に接続されている。
このようなケース３０に収納された半導体ユニット２０において、第１半導体チップ２１と第２半導体チップ２２とリードフレーム３３～３６と制御ＩＣ３７との間が適宜ボンディングワイヤ２６により電気的に接続されている。なお、ボンディングワイヤ２６に限らず、リボンやリードフレーム等の導電性の配線部材で接続してもよい。これにより、半導体装置１０において所望の回路が構成される。そして、下部本体部３２の収納開口部３２ａ及び上部枠体部３１で囲まれる第１，第２配線領域３２ｂ，３２ｃ内が封止部材３８により封止されている。すなわち、ケース３０内の半導体ユニット２０、リードフレーム３３～３６の制御配線部３３ａ～３５ａ及び主電流配線部３６ａ、ボンディングワイヤ２６、制御ＩＣ３７等が封止部材３８により封止されている。封止部材３８は、マレイミド変性エポキシ樹脂、マレイミド変性フェノール樹脂、マレイミド樹脂等の熱硬化性樹脂と熱硬化性樹脂に含有される充填材とを含んでいる。その具体例として、エポキシ樹脂があり、エポキシ樹脂にフィラーとして酸化シリコン、酸化アルミニウム、窒化ホウ素または窒化アルミニウム等の充填材を含んでいる。または、封止部材３８として、シリコーンゲルを用いてもよい。この場合には、封止部材３８で封止した後、ケース３０上にケース蓋（図示を省略）を設けて、ケース３０を閉じる。
次に、半導体装置１０に含まれるリードフレーム３３～３６の製造方法について、図４を用いて説明する。図４は、第１の実施の形態の半導体装置の含まれるリードフレームの製造方法を説明するための図である。なお、ここでは、一例として、リードフレーム３６の場合について説明する。
まず、板金５０を用意する（図４（Ａ））。なお、図４（Ａ）には、板金５０に主電流配線部３６ａに接続された受熱部３６ｃ近傍の打ち抜き領域を破線で示している。次いで、板金５０に対してこの破線に沿って打ち抜くことで、受熱部３６ｃが両側部に同一平面に形成された主電流端子部３６ｂを含むリードフレーム３６が得られる（図４（Ｂ））。このようなリードフレーム３６において、受熱部３６ｃを主電流配線部３６ａの主面に対して垂直に折り曲げる（図４（Ｃ））。主電流配線部３６ａの主面に対して垂直に起立した受熱部３６ｃの先端部をさらに主電流配線部３６ａの主面側に略直角に折り曲げる（図４（Ｄ））。なお、このような受熱部３６ｃの折り曲げ方は一例である。この場合に限らず、受熱部３６ｃを長めに切り出し、複数回、同方向に折り曲げ、または、ジグザグ状に折り曲げて、複数層に構成されてもよい。または、一方の受熱部３６ｃを主電流配線部３６ａの主面に重なるように折り曲げて、他方の受熱部３６ｃを、折り曲げた一方の受熱部３６ｃに重なるように折り曲げてもよい。このようにして半導体装置１０に備えられるリードフレーム３６の受熱部３６ｃ（図２を参照）が構成される。また、図示は省略するものの、リードフレーム３３～３５についても、図４に示したリードフレーム３６と同様にして形成することができる。
上記半導体装置１０は、第１，第２半導体チップ２１，２２、制御ＩＣ３７（第１電子部品）と、リードフレーム３３～３６と、リードフレーム３３～３６が一体成形されたケース３０と、ケース３０内を封止する封止部材３８とを備える。リードフレーム３３～３５は、制御ＩＣ３７に電気的に接続される制御配線部３３ａ～３５ａと制御配線部３３ａ～３５ａが一体的に接続され、電流が印加される制御端子部３３ｂ～３５ｂとを備える。リードフレーム３６は、第１，第２半導体チップ２１，２２に電気的に接続される主電流配線部３６ａと主電流配線部３６ａが一体的に接続され、電流が印加される主電流端子部３６ｂとを備える。ケース３０は、制御端子部３３ｂ～３５ｂ及び主電流端子部３６ｂを外部に延伸してリードフレーム３３～３６が一体成形され、制御配線部３３ａ～３５ａ及び主電流配線部３６ａを表出する第１，第２配線領域３２ｂ，３２ｃを内部に備え、第１，第２半導体チップ２１，２２を収納する。この際、リードフレーム３３～３６は、制御配線部３３ａ～３５ａ及び主電流配線部３６ａに接続され、ケース３０に埋設された受熱部３５ｃ，３６ｃ（リードフレーム３３，３４に接続された受熱部の図示は省略）をさらに備える。このため、リードフレーム３３～３６では、制御ＩＣ３７及び第１，第２半導体チップ２１，２２で発生した熱が、制御配線部３３ａ～３５ａ及び主電流配線部３６ａを経由して制御端子部３３ｂ～３５ｂ及び主電流端子部３６ｂに伝導する際に、制御配線部３３ａ～３５ａ及び主電流配線部３６ａに設けられた受熱部３５ｃ，３６ｃに伝導して、受熱部３５ｃ，３６ｃに貯留する。このため、リードフレーム３３～３６の、特に、制御配線部３３ａ～３５ａ及び主電流配線部３６ａの受熱部３５ｃ，３６ｃの取り付け箇所から外側の部分及び制御端子部３３ｂ～３５ｂ及び主電流端子部３６ｂの温度上昇を抑制することができる。さらには、半導体装置１０の内部における温度上昇を抑制することができる。この結果、半導体装置１０の内部の熱応力の発生を低減でき、ボンディングワイヤ２６の剥離等を抑制して、半導体装置１０の信頼性の低下を抑制することができる。なお、このような半導体装置１０では、第１，第２半導体チップ２１，２２は、リードフレーム３６に対してボンディングワイヤ２６を介して電気的に接続されている。一方、制御ＩＣ３７は、リードフレーム３５に直接配置されている。このため、リードフレーム３５の方がリードフレーム３６よりも温度上昇が大きい。また、リードフレーム３５の温度上昇に伴ってリードフレーム３３，３４も温度上昇してしまう可能性が高い。このため、受熱部３５ｃ（リードフレーム３３，３４の受熱部は図示を省略する）は、少なくとも、リードフレーム３３～３５に設けることが好ましい。なお、これは、以下に説明する半導体装置でも同様である。
［第２の実施の形態］
第２の実施の形態では、第１の実施の形態において受熱部の別の形態の場合について図５を用いて説明する。図５は、第２の実施の形態の半導体装置の断面図である。なお、第２の実施の形態の半導体装置１０ａは、第１の実施の形態の半導体装置１０に対して、受熱部以外は同様の構成を成しており、それらの構成の説明は省略する。
半導体装置１０ａでは、リードフレーム３３～３６の制御配線部３３ａ～３５ａ及び主電流配線部３６ａに形成される受熱部は、側面視で櫛歯型を成している。例えば、図５に示されるように、リードフレーム３５の制御配線部３５ａ及びリードフレーム３６の主電流配線部３６ａに形成された受熱部３５ｃ１，３６ｃ１（リードフレーム３３，３４の受熱部は図示を省略）は側面視で櫛歯型を成している。この場合も半導体装置１０の受熱部３５ｃ，３６ｃと同様の効果が得られる。
次に、半導体装置１０ａに含まれるリードフレーム３３～３６の製造方法について、図６を用いて説明する。図６は、第２の実施の形態の半導体装置の含まれるリードフレームの製造方法を説明するための図である。なお、ここでは、一例として、リードフレーム３６の場合について説明する。
まず、第１の実施の形態と同様に、板金５０を用意する（図６（Ａ））。なお、図６（Ａ）には、板金５０に主電流配線部３６ａに接続された受熱部３６ｃ１近傍の打ち抜き領域を破線で示している。次いで、板金５０に対してこの破線に沿って打ち抜くことで、受熱部３６ｃ１が両側部に同一平面に形成された主電流端子部３６ｂを含むリードフレーム３６が得られる（図６（Ｂ））。このようなリードフレーム３６においても、第１の実施の形態と同様に、受熱部３６ｃ１を主電流配線部３６ａの主面に対して垂直に折り曲げ、さらに、主電流配線部３６ａの主面に対して垂直に起立した受熱部３６ｃ１の先端部をさらに主電流配線部３６ａの主面側に略直角に折り曲げる（図４（Ｃ），（Ｄ）を参照）。なお、この場合も、この折り曲げ方は一例であり、第１の実施の形態と同様に複数回折り曲げて、複数層に構成されてもよい。また、図示は省略するものの、リードフレーム３３～３５についても、図５に示したリードフレーム３６と同様にして形成することができる。
ここで、第１，第２の実施の形態の受熱部の別の例として、平板状ではなく、ブロック状である場合について、図７を用いて説明する。図７は、第１，第２の実施の形態の半導体装置に含まれる受熱部を説明するための図である。なお、ここでは、一例として、リードフレーム３６の場合について説明する。図７（Ａ），（Ｃ）は、リードフレーム３６の主電流配線部３６ａの平面図、図７（Ｂ）は、図７（Ａ）における一点鎖線Ｘ－Ｘにおける断面図をそれぞれ表している。
半導体装置１０のリードフレーム３６の主電流配線部３６ａに設けられる受熱部３６ｃは、図２及び図７（Ａ），（Ｂ）に示されるように、ケース３０の底面に突出したブロック状を成している。また、半導体装置１０ａのリードフレーム３６の主電流配線部３６ａに設けられる受熱部３６ｃ１は、図５及び図７（Ｃ）に示されるように、ケース３０の底面に突出した櫛歯型のブロック状を成している。なお、リードフレーム３３～３５の制御配線部３３ａ～３５ａに設けられる受熱部についても同様に構成することができる。このような受熱部を備える半導体装置１０，１０ａでも上記と同様の効果が得られる。
［第３の実施の形態］
第３の実施の形態では、第１，第２の実施の形態において受熱部の別の形態の場合について図８～図１０を用いて説明する。図８は、第３の実施の形態の半導体装置の断面図である。図９は、第３の実施の形態の半導体装置の側面図である。また、図１０は、第３の実施の形態の別の半導体装置の断面図である。なお、図９は、図８の半導体装置１０ｂの図８中右側の側面３２ｅの要部を表している。また、第３の実施の形態の半導体装置１０ｂは、第１の実施の形態の半導体装置１０に対して、受熱部３５ｃ２，３６ｃ２以外は同様の構成を成しており、それらの構成の説明は省略する。
半導体装置１０ｂでは、リードフレーム３３～３６の制御配線部３３ａ～３５ａ及び主電流配線部３６ａに形成される受熱部の端部が、制御端子部３３ｂ～３５ｂ及び主電流端子部３６ｂが延伸するケース３０の側面３２ｄ，３２ｅから露出するように構成されている。例えば、図８に示されるように、リードフレーム３５の制御配線部３５ａ及びリードフレーム３６の主電流配線部３６ａにそれぞれ設けられた受熱部３５ｃ２，３６ｃ２の端部がケース３０の側面３２ｄ，３２ｅから露出されている。このため、リードフレーム３５の制御配線部３５ａ及びリードフレーム３６の主電流配線部３６ａの受熱部３５ｃ２，３６ｃ２は、第１の実施の形態と同様の効果が得られ、さらに、受熱部３５ｃ２，３６ｃ２の放熱性が向上する。なお、このような受熱部３５ｃ２，３６ｃ２は、リードフレーム３５の制御配線部３５ａ及びリードフレーム３６の主電流配線部３６ａの両側部に設けられている。このため、例えば、図９に示されるように、ケース３０の側面３２ｅの、リードフレーム３６の主電流端子部３６ｂの図９中下側から受熱部３６ｃ２が露出している。このため、リードフレーム３６の幅ｄは、例えば、第１の実施の形態の場合（図３を参照）と同様の幅ｄを維持することができる。これにより、リードフレーム３６の空間絶縁間隔である間隔ｅを最小限に抑えることができる。なお、図示を省略するものの、リードフレーム３３～３５についても同様に、制御端子部３３ｂ～３５ｂの間隔ｅを最小限に抑えることができる。したがって、リードフレーム３３～３６の間隔ｅを最小限に抑えることができるために、半導体装置１０ｂの小型化に寄与することができる。また、半導体装置１０ｂは、図１０に示されるように、リードフレーム３５の制御配線部３５ａ及びリードフレーム３６の主電流配線部３６ａにそれぞれ設けられた受熱部３５ｃ２，３６ｃ２の端部がケース３０の側面３２ｄ，３２ｅから露出され、さらに、側面３２ｄ，３２ｅから延伸していてもよい。これにより、図１０の半導体装置１０ｂは、図８に示した半導体装置１０ｂの場合よりも、受熱部３５ｃ２，３６ｃ２による放熱性がより向上する。
次に、半導体装置１０ｂに含まれるリードフレーム３３～３６の製造方法について、図１１を用いて説明する。図１１は、第３の実施の形態の半導体装置の含まれるリードフレームの製造方法を説明するための図である。なお、ここでは、一例として、リードフレーム３６の場合について説明する。
まず、第１の実施の形態と同様に、板金５０を用意する（図１１（Ａ））。なお、図１１（Ａ）には、板金５０に主電流配線部３６ａに接続されたＬ字状の受熱部３６ｃ２近傍の打ち抜き領域を破線で示している。次いで、板金５０に対してこの破線に沿って打ち抜くことで、受熱部３６ｃ２が両側部に同一平面に形成された主電流端子部３６ｂを含むリードフレーム３６が得られる（図１１（Ｂ））。このようなリードフレーム３６において、受熱部３６ｃ２を主電流配線部３６ａの主面に対して垂直に折り曲げる（図４（Ｃ）を参照）。このようにして半導体装置１０ｂに備えられるリードフレーム３６の受熱部３６ｃ２（図８を参照）が構成される。また、図示は省略するものの、リードフレーム３３～３５についても、図１１に示したリードフレーム３６と同様にして受熱部を形成することができる。また、図１１（Ａ）に示した板金５０において、受熱部３６ｃ２のサイズを適宜変更することで、図１０に示した半導体装置１０ｂの受熱部３６ｃ２が得られる。
［第４の実施の形態］
第４の実施の形態では、第１～第３の実施の形態において受熱部の別の形態の場合について図１２を用いて説明する。図１２は、第４の実施の形態の半導体装置の断面図である。また、第４の実施の形態の半導体装置１０ｃは、第１の実施の形態の半導体装置１０に対して、受熱部３５ｃ３以外は同様の構成を成しており、それらの構成の説明は省略する。
半導体装置１０ｃは、ケース３０の裏面に、冷却器である、例えば、複数のフィンが設けられたヒートシンク３９が設けられている。この場合において、半導体装置１０ｃでは、リードフレーム３３～３６のうち、図１２に示されるように、接地されているリードフレーム３５の制御配線部３５ａに受熱部３５ｃ３が形成されている。この受熱部３５ｃ３は、その端部が、ケース３０の裏面から露出して、ヒートシンク３９に熱的に接続されるように構成されている。このため、リードフレーム３５の制御配線部３５ａの受熱部３５ｃ３は、第１の実施の形態と同様の効果が得られ、さらに、受熱部３５ｃ３の放熱性が向上する。なお、このような受熱部３５ｃ３、リードフレーム３５の制御配線部３５ａの両側部に設けられている。このように受熱部３５ｃ３は、リードフレーム３５の制御配線部３５ａの幅ｄを空けてケース３０の底面に向けて垂直に延伸している。このため、リードフレーム３５とそれに隣接するリードフレーム３４との間隔ｅに何ら影響することはない。これにより、リードフレーム３５とリードフレーム３４との空間絶縁間隔である間隔ｅを最小限に抑えることができる。
次に、半導体装置１０ｃに含まれるリードフレーム３５の製造方法について、図１３を用いて説明する。図１３は、第４の実施の形態の半導体装置の含まれるリードフレームの製造方法を説明するための図である。まず、第１の実施の形態と同様に、板金５０を用意する（図１３（Ａ））。なお、図１３（Ａ）には、板金５０に制御配線部３５ａに接続された直線状の受熱部３５ｃ３近傍の打ち抜き領域を破線で示している。次いで、板金５０に対してこの破線に沿って打ち抜くことで、受熱部３５ｃ３が両側部に同一平面に形成された制御配線部３５ａを含むリードフレーム３５が得られる（図１３（Ｂ））。このようなリードフレーム３５において、受熱部３５ｃ３を制御配線部３５ａの主面に対して垂直に折り曲げる。このようにして半導体装置１０ｃに備えられるリードフレーム３５の受熱部３５ｃ３（図１２参照）が構成される。なお、第４の実施の形態の受熱部３５ｃ３は、第１～第３の実施の形態の半導体装置１０，１０ａ，１０ｂのリードフレーム３５の受熱部３５ｃ，３５ｃ１，３５ｃ２に代えて取り付けてもよい。
１０，１０ａ，１０ｂ，１０ｃ 半導体装置
２０ 半導体ユニット
２１ 第１半導体チップ
２２ 第２半導体チップ
２３ 回路パターン
２４ 絶縁基板
２５ 放熱板
２６ ボンディングワイヤ
３０ ケース
３１ 上部枠体部
３２ 下部本体部
３２ａ 収納開口部
３２ｂ 第１配線領域
３２ｃ 第２配線領域
３２ｄ，３２ｅ 側面
３３，３４，３５，３６ リードフレーム
３３ａ，３４ａ，３５ａ 制御配線部
３３ｂ，３４ｂ，３５ｂ 制御端子部
３５ｃ，３５ｃ１，３５ｃ２，３５ｃ３，３６ｃ，３６ｃ１，３６ｃ２ 受熱部
３６ａ 主電流配線部
３６ｂ 主電流端子部
３７ 制御ＩＣ
３８ 封止部材
３９ ヒートシンク
４０ プリント回路基板
５０ 板金

Claims (14)

  1. 第１電子部品と、
    前記第１電子部品に電気的に接続される第１配線部と前記第１配線部が一体的に接続され、電流が印加される第１端子部とを備える第１リードフレームと、
    前記第１端子部を外部に延伸して前記第１リードフレームが一体成形され、前記第１配線部を表出する第１配線領域を内部に備え、前記第１電子部品を収納するケースと、
    前記ケース内を封止する封止部材と、
    を有し、
    前記第１リードフレームは、前記第１リードフレームと同じ材質により構成され、前記第１配線部に一体的に接続され、前記ケースに埋設された第１受熱部をさらに備える、
    半導体装置。
  2. 前記第１受熱部は、前記第１端子部と前記第１電子部品との間に流れる電流の経路を拡張しない、
    請求項１に記載の半導体装置。
  3. 前記第１配線部は平板状であって前記第１配線部の主面が前記ケースの底面に対向し、前記第１受熱部は平板状であって、前記第１配線部の少なくとも一方の側部から前記底面に向けて突出している、
    請求項１または２に記載の半導体装置。
  4. 前記第１受熱部は、前記第１配線部の延伸方向に対して直交する側に折れ曲がっている、
    請求項３に記載の半導体装置。
  5. 前記第１配線部は平板状であって前記第１配線部の主面が前記ケースの底面に対向し、前記第１受熱部はブロック状であって、前記第１配線部の前記主面から前記底面に向けて突出している、
    請求項１または２に記載の半導体装置。
  6. 前記第１受熱部は、側面視で櫛歯状である、
    請求項３または５に記載の半導体装置。
  7. 前記第１受熱部の端部は、前記第１端子部が延伸する前記ケースの面から露出している、
    請求項１または２に記載の半導体装置。
  8. 前記第１受熱部の前記端部は、さらに、前記ケースの前記面から突出している、
    請求項７に記載の半導体装置。
  9. 前記第１電子部品は、制御部品を含んでいる、
    請求項１乃至８のいずれかに記載の半導体装置。
  10. 第２電子部品と、
    前記第２電子部品に電気的に接続される第２配線部と前記第２配線部が一体的に接続され、電流が印加される第２端子部とを備える第２リードフレームをさらに備え、
    前記第２端子部を外部に延伸して前記第２リードフレームが前記ケースに一体成形され、前記ケースが前記内部に備える第２配線領域に前記第２配線部が表出されている、
    請求項９に記載の半導体装置。
  11. 前記第２電子部品は、半導体チップであり、
    前記ケースは前記第２電子部品を収納する収納領域を備える、
    請求項１０に記載の半導体装置。
  12. 前記第２配線部に接続され、前記ケースに埋設された第２受熱部をさらに備える、
    請求項１１に記載の半導体装置。
  13. 前記ケースは平面視で矩形状であって、前記第１配線領域及び前記第２配線領域が前記収納領域を挟んで対向し、
    前記ケースの一方の一辺から前記第１端子部が延出し、前記一方の一辺に対向する他方の一辺から前記第２端子部が延出する、
    請求項１１または１２に記載の半導体装置。
  14. 前記第１配線部に接続されている前記第１受熱部の端部が前記ケースから表出されることなく、前記ケースに埋設されている、
    請求項１に記載の半導体装置。
JP2019148404A 2019-08-13 2019-08-13 半導体装置 Active JP7392319B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019148404A JP7392319B2 (ja) 2019-08-13 2019-08-13 半導体装置
CN202010596917.8A CN112397472A (zh) 2019-08-13 2020-06-28 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019148404A JP7392319B2 (ja) 2019-08-13 2019-08-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2021034384A JP2021034384A (ja) 2021-03-01
JP7392319B2 true JP7392319B2 (ja) 2023-12-06

Family

ID=74602969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019148404A Active JP7392319B2 (ja) 2019-08-13 2019-08-13 半導体装置

Country Status (2)

Country Link
JP (1) JP7392319B2 (ja)
CN (1) CN112397472A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023195325A1 (ja) * 2022-04-04 2023-10-12 三菱電機株式会社 パワーモジュールおよび電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068426A (ja) 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体装置
JP2000332179A (ja) 1999-05-18 2000-11-30 Fujitsu Ten Ltd 端子の固定構造
WO2015166696A1 (ja) 2014-04-30 2015-11-05 富士電機株式会社 半導体モジュールおよびその製造方法
WO2017168756A1 (ja) 2016-04-01 2017-10-05 三菱電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068426A (ja) 1998-08-25 2000-03-03 Mitsubishi Electric Corp 半導体装置
JP2000332179A (ja) 1999-05-18 2000-11-30 Fujitsu Ten Ltd 端子の固定構造
WO2015166696A1 (ja) 2014-04-30 2015-11-05 富士電機株式会社 半導体モジュールおよびその製造方法
WO2017168756A1 (ja) 2016-04-01 2017-10-05 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2021034384A (ja) 2021-03-01
CN112397472A (zh) 2021-02-23

Similar Documents

Publication Publication Date Title
JP6237912B2 (ja) パワー半導体モジュール
JP6354845B2 (ja) 半導体モジュール
JP4902560B2 (ja) パワー半導体モジュール
US8373197B2 (en) Circuit device
US20120235162A1 (en) Power converter
JP6218898B2 (ja) 電力用半導体装置
JP5678884B2 (ja) 電力変換装置
JP5017332B2 (ja) インバータ
US11133271B2 (en) Semiconductor device
US11456244B2 (en) Semiconductor device
US11177236B2 (en) Semiconductor device having case to which circuit board is bonded by bonding material and method of manafacturing thereof
JPWO2018087890A1 (ja) 半導体装置、インバータユニット及び自動車
JP7379886B2 (ja) 半導体装置
CN110771027B (zh) 功率半导体装置及使用该装置的电力转换装置
JP4403166B2 (ja) パワーモジュールおよび電力変換装置
US11239131B2 (en) Semiconductor module
JP7392319B2 (ja) 半導体装置
JP2009130055A (ja) 半導体装置
CN112530915A (zh) 半导体装置
JP2020184561A (ja) 半導体装置
JP2013214596A (ja) 半導体デバイス
US20210358835A1 (en) Semiconductor device
JP2022162192A (ja) 半導体装置及びそれを用いた半導体モジュール
US20220375818A1 (en) Semiconductor device
US11721633B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220713

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231106

R150 Certificate of patent or registration of utility model

Ref document number: 7392319

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150