JP2020184561A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020184561A
JP2020184561A JP2019087266A JP2019087266A JP2020184561A JP 2020184561 A JP2020184561 A JP 2020184561A JP 2019087266 A JP2019087266 A JP 2019087266A JP 2019087266 A JP2019087266 A JP 2019087266A JP 2020184561 A JP2020184561 A JP 2020184561A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit pattern
snubber capacitor
substrate
metal plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019087266A
Other languages
English (en)
Other versions
JP7215316B2 (ja
Inventor
洋 江草
Hiroshi Ekusa
洋 江草
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2019087266A priority Critical patent/JP7215316B2/ja
Publication of JP2020184561A publication Critical patent/JP2020184561A/ja
Application granted granted Critical
Publication of JP7215316B2 publication Critical patent/JP7215316B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】サージ電圧を効果的に低減することが可能な半導体装置を提供する。【解決手段】半導体装置1は、放熱板10と、回路パターン20を有する基板40と、回路パターン20上に配置される半導体チップ51,52,53,54,55,56と、枠体60と、樹脂部71と、回路パターン20上に配置され、回路パターン20から立ち上がる平板状の第1部分41Bを有する第1金属板41と、回路パターン20上に配置され、回路パターン20から立ち上がる平板状の第2部分42Bを有する第2金属板42と、第1金属板41および第2金属板42に電気的に接続されるスナバコンデンサ80と、を備える。第1部分41Bおよび第2部分42Bは樹脂部71の内部から外部にまで延びている。スナバコンデンサ80は樹脂部71の外部に位置する。【選択図】図6

Description

本開示は、半導体装置に関するものである。
回路パターンを有する基板上に半導体チップが配置された構造を有する半導体装置において、サージ電圧を抑制する目的でスナバコンデンサが上記回路パターンに電気的に接続される場合がある(たとえば、特許文献1参照)。特許文献1においては、スナバコンデンサを電源入力部から最も離れた位置に接続することが提案されている。
特開2005−94882号公報
スナバコンデンサを含む半導体装置において、特許文献1に開示されているように半導体チップからスナバコンデンサまでの経路が長くなると、当該経路のインダクタンスが大きくなる。その結果、サージ電圧を抑制する効果が小さくなるという問題が生じる。
そこで、サージ電圧を効果的に低減することが可能な半導体装置を提供することを目的の1つとする。
本開示の従った半導体装置は、第1主面を有する放熱板と、第1主面上に配置され、回路パターンを有する基板と、回路パターン上に配置される半導体チップと、基板の外周を取り囲むように放熱板に固定される枠体と、第1主面上の枠体に取り囲まれる空間の少なくとも一部を充填する樹脂部と、回路パターン上に配置され、回路パターンから立ち上がる平板状の第1部分を有する第1金属板と、回路パターン上に配置され、回路パターンから立ち上がる平板状の第2部分を有する第2金属板と、第1金属板および第2金属板に電気的に接続されるスナバコンデンサと、を備える。第1部分および第2部分は樹脂部の内部から外部にまで延びている。スナバコンデンサは樹脂部の外部に位置する。
上記半導体装置によれば、サージ電圧を効果的に低減することができる。
図1は、半導体装置の概略斜視図である。 図2は、スナバコンデンサモジュールの図示を省略した状態を示す概略斜視図である。 図3は、樹脂部およびスナバコンデンサモジュールの図示を省略した状態を示す概略斜視図である。 図4は、樹脂部、枠体、スナバコンデンサモジュールおよび支持部の図示を省略した状態を示す概略斜視図である。 図5は、樹脂部、スナバコンデンサモジュールおよび支持部の図示を省略した状態を示す概略平面図である。 図6は、図1および図5の線分VI−VIに沿う断面を示す概略断面図である。
[本開示の実施形態の説明]
最初に本開示の実施態様を列記して説明する。本開示の半導体装置は、第1主面を有する放熱板と、第1主面上に配置され、回路パターンを有する基板と、回路パターン上に配置される半導体チップと、基板の外周を取り囲むように放熱板に固定される枠体と、第1主面上の枠体に取り囲まれる空間の少なくとも一部を充填する樹脂部と、回路パターン上に配置され、回路パターンから立ち上がる平板状の第1部分を有する第1金属板と、回路パターン上に配置され、回路パターンから立ち上がる平板状の第2部分を有する第2金属板と、第1金属板および第2金属板に電気的に接続されるスナバコンデンサと、を備える。第1部分および第2部分は樹脂部の内部から外部にまで延びている。スナバコンデンサは樹脂部の外部に位置する。
本開示の半導体装置においては、回路パターンから立ち上がる第1部分を有する第1金属板と、回路パターンから立ち上がる第2部分を有する第2金属板とが、回路パターン上に配置される。そして、スナバコンデンサが第1金属板および第2金属板に電気的に接続される。このような構造を採用することにより、回路パターン上に配置される半導体チップからスナバコンデンサまでの経路を短くすることが容易となる。その結果、半導体チップからスナバコンデンサまでの経路のインダクタンスを低減し、スナバコンデンサの配置によるサージ電圧の効果的な低減を可能とすることができる。このように、本開示の半導体装置によれば、サージ電圧を効果的に低減することができる。
上記半導体装置において、第1部分と第2部分とは互いに平行であってもよい。このような構造を採用し、第1部分および第2部分に互いに逆向きの電流が流れるようにすることにより、第1部分および第2部分に流れる電流によって形成される磁束を互いに打ち消し合うようにすることができる。その結果、サージ電圧を低減することができる。
上記半導体装置は、枠体に接続された支持部をさらに備えていてもよい。スナバコンデンサは、この支持部上に配置されていてもよい。このようにすることにより、スナバコンデンサの設置が容易となる。
上記半導体装置において、枠体は、第1壁部と、第1壁部と向かい合うように配置される第2壁部とを含んでいてもよい。支持部は第1壁部と第2壁部とを繋ぐように配置されていてもよい。このようにすることにより、支持部を形成することが容易となる。
上記半導体装置において、支持部は、第1部分と第2部分とに挟まれる領域にまで延び、絶縁体からなる絶縁部を含んでいてもよい。このようにすることにより、第1部分と第2部分との間をより確実に絶縁することができる。
上記半導体装置において、第1部分は、基板とは反対側の端部に位置し、基板の厚み方向に突出する第1突出部を含んでいてもよい。第2部分は、基板とは反対側の端部に位置し、基板の厚み方向に突出する第2突出部を含んでいてもよい。支持部は、支持部を貫通する第1貫通孔および第2貫通孔を有していてもよい。第1突出部は第1貫通孔を貫通していてもよい。第2突出部は第2貫通孔を貫通していてもよい。第1突出部および第2突出部がスナバコンデンサに電気的に接続されていてもよい。このようにすることにより、支持部上に配置されるスナバコンデンサと第1金属板および第2金属板との電気的な接続を容易に確保することができる。
上記半導体装置において、上記半導体チップは、パワー半導体チップであってもよい。本開示の半導体装置は、大電流が流されることを前提とし、高い耐圧を有するパワー半導体チップを含む半導体装置に好適である。本開示において、パワー半導体チップとは、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、SBD(Schottky Barrier Diode)、IGBT(Insulated Gate Bipolar Transistor)などの半導体チップであって、600V以上の耐圧を有するものをいう。
上記半導体装置において、上記半導体チップは、炭化珪素半導体チップまたは窒化ガリウム半導体チップであってもよい。本開示の半導体装置は、高い耐圧を確保しつつ大電流を流すことが可能な炭化珪素半導体チップまたは窒化ガリウム半導体チップを含む半導体装置に好適である。本開示において、炭化珪素半導体チップとは、炭化珪素(SiC)からなる半導体層を動作層として含む半導体チップをいう。本開示において、窒化ガリウム半導体チップとは、窒化ガリウム(GaN)からなる半導体層を動作層として含む半導体チップをいう。
[本開示の実施形態の詳細]
次に、本開示の半導体装置の一実施形態を、図面を参照しつつ説明する。以下の図面において同一または相当する部分には同一の参照符号を付しその説明は繰り返さない。
本開示の一実施の形態における半導体装置の構成を説明する。図1は、本実施の形態における半導体装置の概略斜視図である。図2は、スナバコンデンサモジュールの図示を省略した状態を示す本実施の形態における半導体装置の概略斜視図である。図3は、樹脂部およびスナバコンデンサモジュールの図示を省略した状態を示す本実施の形態における半導体装置の概略斜視図である。図4は、樹脂部、枠体、スナバコンデンサモジュールおよび支持部の図示を省略した状態を示す本実施の形態における半導体装置の概略斜視図である。図5は、樹脂部、スナバコンデンサモジュールおよび支持部の図示を省略した状態を示す本実施の形態における半導体装置の概略平面図である。図6は、図1および図5の線分VI−VIに沿う断面を示す本実施の形態における半導体装置の概略断面図である。なお、図3および図4においては、理解を容易にする観点から、一部の配線の表示が省略されている。
図1〜図6、特に図6を参照して、本実施の形態の半導体装置1は、放熱板10と、基板40と、枠体60と、樹脂部71と、第1金属板としての第1バスバー41と、第2金属板としての第2バスバー42と、スナバコンデンサモジュール80とを備えている。図5を参照して、本実施の形態の半導体装置1は、半導体チップとしてのショットキーバリアダイオード(SBD)51,52,54,55と、半導体チップとしての金属−酸化物−半導体電界効果型トランジスタ(MOSFET)53,56とをさらに備えている。
放熱板10は、熱伝導率の高い素材からなる。放熱板10は、たとえば金属製である。放熱板は、銅(Cu)製であってもよい。放熱板10の表面は、たとえばニッケル(Ni)めっき層に覆われていてもよい。放熱板10は平板状の形状を有する。放熱板10の平面形状は、半導体装置1の用途等に応じて種々の形状を選択することができる。本実施の形態において、放熱板10の平面形状は長方形である。図6を参照して、放熱板10は、第1主面11と、厚み方向において第1主面11とは反対側に位置する第2主面12とを含む。第2主面12上には、放熱効率を向上させる目的で放熱フィン(図示しない)が設置されてもよい。
基板40は、放熱板10の第1主面11上に配置される。基板40は、回路パターン20を有する。基板40は、平板状の形状を有する絶縁体製の絶縁基板30と、絶縁基板30上に配置された導電体製の回路パターン20とを含む。
絶縁基板30の平面形状は特に限定されるものではない。本実施の形態では、絶縁基板30の平面形状は長方形である。絶縁基板30は、たとえばセラミック製である。絶縁基板30を構成するセラミックとしては、たとえばAlN(窒化アルミニウム)、SiN(窒化珪素)、Al(酸化アルミニウム;アルミナ)などを採用することができる。絶縁基板30は、ガラス製であってもよい。絶縁基板30は、一方の主面である第3主面30Aと、厚み方向において第3主面30Aとは反対側に位置する他方の主面である第4主面30Bとを含む。絶縁基板30は、第4主面30Bにおいて放熱板10の第1主面11に接合されている。
回路パターン20は、絶縁基板30の第3主面30A上に配置される。回路パターン20は、金属製である。回路パターン20は、たとえば銅製である。回路パターン20は、たとえば銅配線である。図6および図5を参照して、回路パターン20は、第1領域21と、第2領域22と、第3領域23と、第4領域24と、第5領域25と、第6領域26と、第7領域27と、第8領域28と、第9領域29と、第10領域31と、第11領域32と、第12領域33と、を含む。
図5を参照して、半導体装置1は、第1ワイヤ部91と、第2ワイヤ部92と、第3ワイヤ部93と、第4ワイヤ部94と、第5ワイヤ部95と、第6ワイヤ部96と、第7ワイヤ部97と、第8ワイヤ部98と、第9ワイヤ部99と、をさらに備える。各ワイヤ部91〜99は、導電体、たとえばアルミニウム(Al)製の複数のワイヤを含む。
図6および図5を参照して、回路パターン20の第3領域23上には、SBD54、SBD55およびMOSFET56が配置されている。SBD54、SBD55およびMOSFET56は、第3領域23と電気的に接続されている。回路パターン20の第5領域25上には、SBD51、SBD52およびMOSFET53が配置されている。SBD51、SBD52およびMOSFET53は、第5領域25と電気的に接続されている。SBD51,52,54,55およびMOSFET53,56と回路パターン20とは、たとえばはんだにより接合されている。SBD51,52,54,55およびMOSFET53,56は、平面形状が長方形(正方形)である平板状の形状を有する。本実施の形態において、SBD51,52,54,55およびMOSFET53,56は、パワー半導体チップである。本実施の形態において、SBD51,52,54,55およびMOSFET53,56は、炭化珪素半導体チップまたは窒化ガリウム半導体チップである。
図6および図5を参照して、枠体60は、基板40の外周を取り囲むように放熱板10に固定されている。より具体的には、放熱板10の第1主面11の外周に沿う領域と枠体60とが接合されている。放熱板10の厚み方向(Z軸方向)に平面的に見て(平面図である図5の視点から見て)、枠体60は長方形状の形状を有する。Z軸方向に平面的に見て、枠体60は、長方形の長辺に対応し、X軸方向に延びる第1壁部61と、第2壁部62とを含む。Z軸方向に平面的に見て、枠体60は、長方形の短辺に対応し、Y軸方向に延びる第3壁部63と、第4壁部64とを含む。枠体60の一方の開口が放熱板10によって閉じられている。枠体60は、絶縁体製である。枠体60は、たとえば樹脂製である。
第1バスバー41は、回路パターン20の第4領域24上に配置されている。第1バスバー41は、第4領域24と電気的に接続されている。第2バスバー42は、回路パターン20の第5領域25上に配置されている。第2バスバー42は、第5領域25と電気的に接続されている。図1〜図5を参照して、半導体装置1は、第3金属板としての第3バスバー43と、第4金属板としての第4バスバー44と、第5金属板としての第5バスバー45と、第6金属板としての第6バスバー46と、をさらに備えている。図5を参照して、第3バスバー43および第4バスバー44は、第3壁部63に設置されている。第5バスバー45および第6バスバー46は、第4壁部64に設置されている。第3バスバー43と回路パターン20の第3領域23とは、第1ワイヤ部91により接続されている。第4バスバー44と第3領域23とは、第2ワイヤ部92により接続されている。第5バスバー45と第10領域31とは、第8ワイヤ部98により接続されている。第6バスバー46と第9領域29とは、第9ワイヤ部99により接続されている。
回路パターン20の第3領域23とMOSFET53とは第3ワイヤ部93により接続されている。第4領域24とMOSFET56とは第4ワイヤ部94により接続されている。第3領域23と第8領域28とは第5ワイヤ部95により接続されている。第4領域24と第9領域29とは第6ワイヤ部96により接続されている。第5領域25と第10領域31とは第7ワイヤ部97により接続されている。
図6および図4を参照して、第1バスバー41は、回路パターン20の第4領域24に接合された平板状のベース部41Aと、ベース部41AのY軸方向における端部に接続され、第4領域24からZ軸方向に立ち上がる平板状の第1部分41Bとを含む。ベース部41Aと第4領域24とは、たとえばはんだ、溶接、溶着、焼結などにより接合されている。第1部分41Bは、第1部分41BのZ軸方向における基板40側とは反対側の端部に配置され、Z軸方向に突出する棒状の第1突出部41Cを含む。第2バスバー42は、回路パターン20の第5領域25に接合された平板状のベース部42Aと、ベース部42AのY軸方向における端部に接続され、第5領域25からZ軸方向に立ち上がる平板状の第2部分42Bとを含む。ベース部42Aと第5領域25とは、たとえばはんだ、溶接、溶着、焼結などにより接合されている。第2部分42Bは、第2部分42BのZ軸方向における基板40側とは反対側の端部に配置され、Z軸方向に突出する棒状の第2突出部42Cを含む。
図4を参照して、第1突出部41Cは、第1部分41BのX軸方向における一方の端部に配置されている。第2突出部42Cは、第2部分42BのX軸方向における端部であって、第1部分41Bにおいて第1突出部41Cが位置する側とは反対側に配置されている。
図6を参照して、樹脂部71は、放熱板10の第1主面11上の枠体60に取り囲まれる空間72の少なくとも一部を充填する。より具体的には、絶縁基板30の第3主面30A、回路パターン20、SBD51,52,54,55、MOSFET53,56、第1バスバー41のベース部41Aおよび第2バスバー42のベース部42Aが樹脂部71により覆われている。第1バスバー41の第1部分41Bおよび第2バスバー42の第2部分42Bは、樹脂部71の内部から外部にまで延びている。第1突出部41Cの突出方向におけるベース部41Aとは反対側の端部は樹脂部71の外部に位置している。第2突出部42Cの突出方向におけるベース部42Aとは反対側の端部は樹脂部71の外部に位置している。樹脂部71を構成する樹脂としては、たとえば熱硬化性樹脂を採用することができる。熱硬化性樹脂は、たとえばエポキシ樹脂であってもよい。樹脂部71を構成する樹脂は、たとえばシリコーン樹脂であってもよい。
図6および図1を参照して、スナバコンデンサモジュール80は、第1バスバー41および第2バスバー42に電気的に接続されている。スナバコンデンサモジュール80は、単体のコンデンサであってもよいが、本実施の形態においてはコンデンサモジュールである。スナバコンデンサモジュール80は、回路基板と、回路基板上に配置された少なくとも1つのスナバコンデンサとを含むコンデンサモジュールである。回路基板上には、スナバコンデンサのほか、たとえばヒューズ、抵抗などの部品が配置されていてもよい。スナバコンデンサとしては、フィルムコンデンサ、セラミックコンデンサなどを採用することができる。スナバコンデンサモジュール80は、第1突出部41Cおよび第2突出部42Cと接続されている。スナバコンデンサモジュール80は、樹脂部71の外部に位置している。
図6および図5を参照して、本実施の形態の半導体装置1においては、回路パターン20から立ち上がる第1部分41Bを有する第1バスバー41と、回路パターン20から立ち上がる第2部分42Bを有する第2バスバー42とが、回路パターン20上に配置される。そして、スナバコンデンサモジュール80が第1バスバー41および第2バスバー42に電気的に接続されている。このような構造を採用することにより、回路パターン20上に配置されるSBD51,52,54,55およびMOSFET53,56からスナバコンデンサモジュール80までの経路が短くなっている。その結果、SBD51,52,54,55およびMOSFET53,56からスナバコンデンサモジュール80までの経路のインダクタンスが低減され、スナバコンデンサモジュール80の配置によるサージ電圧の効果的な低減が可能となっている。このように、本実施の形態の半導体装置1は、サージ電圧が効果的に低減された半導体装置となっている。
また、本実施の形態の半導体装置1においては、スナバコンデンサモジュール80は樹脂部71の外部に位置している。このような構造が採用されることにより、スナバコンデンサモジュール80の交換が容易となっている。その結果、たとえば半導体装置1の用途や使用環境に合わせて、適切な静電容量のスナバコンデンサモジュール80を選択して設置することが容易となっている。また、スナバコンデンサモジュール80を樹脂部71の外部に配置することにより、基板40上へのSBD51,52,54,55およびMOSFET53,56の実装や樹脂部71の形成の後に、スナバコンデンサモジュール80を設置することができる。比較的熱に弱いフィルムコンデンサを採用した場合でも、高温が必要なSBD51,52,54,55およびMOSFET53,56の実装後にスナバコンデンサモジュール80を設置することにより、スナバコンデンサモジュール80に熱による不具合が発生することを抑制することができる。
図6および図4を参照して、本実施の形態における第1部分41Bと第2部分42Bとは互いに平行である。このような構造は、本開示の半導体装置において必須の構造ではない。しかし、このような構造を採用し、第1部分41Bおよび第2部分42Bに互いに逆向きの電流が流れるようにすることにより、第1部分41Bおよび第2部分42Bに流れる電流によって形成される磁束を互いに打ち消し合うようにすることができる。その結果、サージ電圧を低減することができる。第1部分41Bと第2部分42Bとの距離は、たとえば5.0mm以下であることが好ましく、2.0mm以下であることがより好ましい。
図6および図1〜図3を参照して、本実施の形態の半導体装置1は、枠体60に接続された支持部69をさらに備えている。スナバコンデンサモジュール80は支持部69上に配置されている。このような構造は、本開示の半導体装置において必須の構造ではない。しかし、このような構造を採用することにより、スナバコンデンサモジュール80の設置が容易となっている。
本実施の形態の半導体装置1において、枠体60は、第1壁部61と、第1壁部61と向かい合うように配置される第2壁部62とを含んでいる。支持部69は、第1壁部61と第2壁部62とを繋ぐように配置されている。このような構造は、本開示の半導体装置において必須の構造ではない。しかし、このような構造を採用することにより、支持部69を形成することが容易となっている。支持部69は、枠体60と一体であってもよい。
図6を参照して、本実施の形態の半導体装置1において、支持部69は、第1バスバー41の第1部分41Bと第2バスバー42の第2部分42Bとに挟まれる領域にまで延び、絶縁体からなる平板状の絶縁部68を含んでいる。絶縁部68は、たとえば樹脂製である。このような構造は、本開示の半導体装置において必須の構造ではない。しかし、このような構造を採用することにより、第1部分41Bと第2部分42Bとの間がより確実に絶縁されている。また、絶縁部68を含む支持部69が枠体60と一体であることにより、枠体60を放熱板10に設置することで、第1部分41Bと第2部分42Bとのより確実な絶縁を実現することができる。絶縁部68のX軸方向の両端には、絶縁部68よりもY軸方向における厚みの大きい領域(厚肉部67)が形成されている(図3参照)。厚肉部67は、第1部分41Bと第2部分42Bとに挟まれる空間の外部に位置する。このようにすることにより、絶縁部68が撓むことを抑制することができる。加えて、沿面距離を延ばすことができる。また、第1部分41Bと第2部分42Bとをより接近させてインダクタンスを低減するために、支持部69の一部としての絶縁部68に代えて、たとえば絶縁紙を採用してもよい。
本実施の形態の半導体装置1において、第1部分41Bは、Z軸方向において基板40とは反対側の端部に位置し、基板40の厚み方向(Z軸方向)に突出する第1突出部41Cを含んでいる。第2部分42Bは、Z軸方向において基板40とは反対側の端部に位置し、基板40の厚み方向(Z軸方向)に突出する第2突出部42Cを含んでいる。図6および図2を参照して、支持部69は、支持部69をZ軸方向に貫通する第1貫通孔69Aおよび第2貫通孔69Bを有している。第1突出部41Cは第1貫通孔69Aを貫通している。第2突出部42Cは第2貫通孔69Bを貫通している。第1突出部41Cおよび第2突出部42Cがスナバコンデンサモジュール80に到達している。その結果、第1突出部41Cおよび第2突出部42Cがスナバコンデンサモジュール80に電気的に接続されている。このような構造は、本開示の半導体装置において必須の構造ではない。しかし、このような構造を採用することにより、支持部69上に配置されるスナバコンデンサモジュール80と第1バスバー41および第2バスバー42との電気的な接続が容易に確保されている。
スナバコンデンサモジュール80と支持部69とは、たとえばスナバコンデンサモジュール80を構成する回路基板と支持部69とが接着剤により接合されることにより固定されていてもよいし、ねじにより固定されていてもよい。また、回路基板に形成された穴に支持部69に形成された突出部が圧入されることにより、スナバコンデンサモジュール80が支持部69に対して固定されてもよい。また、回路基板に形成された凹部に、支持部69に形成された凸部が支持部69の弾性を利用してはめ込まれることにより(スナップフィットにより)、スナバコンデンサモジュール80が支持部69に対して固定されてもよい。
なお、上記実施の形態においては、支持部69が第1壁部61と第2壁部62とを繋ぐように配置される構造について説明した。しかし、支持部69は、たとえば第1壁部61から第2壁部62に向かって突出し、第2壁部62に到達しなくてもよい。
今回開示された実施の形態はすべての点で例示であって、どのような面からも制限的なものではないと理解されるべきである。本開示の範囲は上記した説明ではなく、特許請求の範囲によって規定され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 半導体装置
10 放熱板
11 第1主面
12 第2主面
20 回路パターン
21 第1領域
22 第2領域
23 第3領域
24 第4領域
25 第5領域
26 第6領域
27 第7領域
28 第8領域
29 第9領域
30 絶縁基板
30A 第3主面
30B 第4主面
31 第10領域
32 第11領域
33 第12領域
40 基板
41 第1バスバー
41A ベース部
41B 第1部分
41C 第1突出部
42 第2バスバー
42A ベース部
42B 第2部分
42C 第2突出部
43 第3バスバー
44 第4バスバー
45 第5バスバー
46 第6バスバー
51 SBD
52 SBD
53 MOSFET
54 SBD
55 SBD
56 MOSFET
60 枠体
61 第1壁部
62 第2壁部
63 第3壁部
64 第4壁部
67 厚肉部
68 絶縁部
69 支持部
69A 第1貫通孔
69B 第2貫通孔
71 樹脂部
72 空間
80 スナバコンデンサモジュール
91 第1ワイヤ部
92 第2ワイヤ部
93 第3ワイヤ部
94 第4ワイヤ部
95 第5ワイヤ部
96 第6ワイヤ部
97 第7ワイヤ部
98 第8ワイヤ部
99 第9ワイヤ部

Claims (8)

  1. 第1主面を有する放熱板と、
    前記第1主面上に配置され、回路パターンを有する基板と、
    前記回路パターン上に配置される半導体チップと、
    前記基板の外周を取り囲むように前記放熱板に固定される枠体と、
    前記第1主面上の前記枠体に取り囲まれる空間の少なくとも一部を充填する樹脂部と、
    前記回路パターン上に配置され、前記回路パターンから立ち上がる平板状の第1部分を有する第1金属板と、
    前記回路パターン上に配置され、前記回路パターンから立ち上がる平板状の第2部分を有する第2金属板と、
    前記第1金属板および前記第2金属板に電気的に接続されるスナバコンデンサと、を備え、
    前記第1部分および前記第2部分は前記樹脂部の内部から外部にまで延びており、
    前記スナバコンデンサは前記樹脂部の外部に位置する、半導体装置。
  2. 前記第1部分と前記第2部分とは互いに平行である、請求項1に記載の半導体装置。
  3. 前記半導体装置は、前記枠体に接続された支持部をさらに備え、
    前記スナバコンデンサは、前記支持部上に配置される、請求項1または請求項2に記載の半導体装置。
  4. 前記枠体は、
    第1壁部と、
    前記第1壁部と向かい合うように配置される第2壁部とを含み、
    前記支持部は、前記第1壁部と前記第2壁部とを繋ぐように配置される、請求項3に記載の半導体装置。
  5. 前記支持部は、前記第1部分と前記第2部分とに挟まれる領域にまで延び、絶縁体からなる絶縁部を含む、請求項3または請求項4に記載の半導体装置。
  6. 前記第1部分は、前記基板とは反対側の端部に位置し、前記基板の厚み方向に突出する第1突出部を含み、
    前記第2部分は、前記基板とは反対側の端部に位置し、前記基板の厚み方向に突出する第2突出部を含み、
    前記支持部は、前記支持部を貫通する第1貫通孔および第2貫通孔を有し、
    前記第1突出部は前記第1貫通孔を貫通し、
    前記第2突出部は前記第2貫通孔を貫通し、
    前記第1突出部および前記第2突出部が前記スナバコンデンサに電気的に接続される、請求項3から請求項5のいずれか1項に記載の半導体装置。
  7. 前記半導体チップは、パワー半導体チップである、請求項1から請求項6のいずれか1項に記載の半導体装置。
  8. 前記半導体チップは、炭化珪素半導体チップまたは窒化ガリウム半導体チップである、請求項1から請求項7のいずれか1項に記載の半導体装置。
JP2019087266A 2019-05-07 2019-05-07 半導体装置 Active JP7215316B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019087266A JP7215316B2 (ja) 2019-05-07 2019-05-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019087266A JP7215316B2 (ja) 2019-05-07 2019-05-07 半導体装置

Publications (2)

Publication Number Publication Date
JP2020184561A true JP2020184561A (ja) 2020-11-12
JP7215316B2 JP7215316B2 (ja) 2023-01-31

Family

ID=73044366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019087266A Active JP7215316B2 (ja) 2019-05-07 2019-05-07 半導体装置

Country Status (1)

Country Link
JP (1) JP7215316B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022158258A1 (ja) * 2021-01-22 2022-07-28 住友電気工業株式会社 半導体装置
CN116830821A (zh) * 2021-02-05 2023-09-29 株式会社明电舍 电气装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01209951A (ja) * 1988-02-18 1989-08-23 Fuji Electric Co Ltd 電力変換装置
JPH11214612A (ja) * 1998-01-26 1999-08-06 Hitachi Ltd パワー半導体モジュール
JP2001144248A (ja) * 1999-11-12 2001-05-25 Fuji Electric Co Ltd 半導体モジュール
JP2009010252A (ja) * 2007-06-29 2009-01-15 Fuji Electric Device Technology Co Ltd 半導体装置
WO2014033857A1 (ja) * 2012-08-29 2014-03-06 株式会社安川電機 電力変換装置
JP2017135873A (ja) * 2016-01-28 2017-08-03 三菱電機株式会社 パワーモジュール
JP2018006697A (ja) * 2016-07-08 2018-01-11 株式会社豊田自動織機 半導体モジュール

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01209951A (ja) * 1988-02-18 1989-08-23 Fuji Electric Co Ltd 電力変換装置
JPH11214612A (ja) * 1998-01-26 1999-08-06 Hitachi Ltd パワー半導体モジュール
JP2001144248A (ja) * 1999-11-12 2001-05-25 Fuji Electric Co Ltd 半導体モジュール
JP2009010252A (ja) * 2007-06-29 2009-01-15 Fuji Electric Device Technology Co Ltd 半導体装置
WO2014033857A1 (ja) * 2012-08-29 2014-03-06 株式会社安川電機 電力変換装置
JP2017135873A (ja) * 2016-01-28 2017-08-03 三菱電機株式会社 パワーモジュール
JP2018006697A (ja) * 2016-07-08 2018-01-11 株式会社豊田自動織機 半導体モジュール

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022158258A1 (ja) * 2021-01-22 2022-07-28 住友電気工業株式会社 半導体装置
CN116830821A (zh) * 2021-02-05 2023-09-29 株式会社明电舍 电气装置
CN116830821B (zh) * 2021-02-05 2024-03-08 株式会社明电舍 电气装置

Also Published As

Publication number Publication date
JP7215316B2 (ja) 2023-01-31

Similar Documents

Publication Publication Date Title
JP6354845B2 (ja) 半導体モジュール
JP4902560B2 (ja) パワー半導体モジュール
JP6218898B2 (ja) 電力用半導体装置
JP5678884B2 (ja) 電力変換装置
JP5217884B2 (ja) 半導体装置
US10163752B2 (en) Semiconductor device
JP2007234690A (ja) パワー半導体モジュール
US11456244B2 (en) Semiconductor device
JP6907931B2 (ja) 半導体モジュール
JP2012175070A (ja) 半導体パッケージ
CN110771027B (zh) 功率半导体装置及使用该装置的电力转换装置
WO2013172183A1 (ja) パワーモジュール
JP7215316B2 (ja) 半導体装置
JP7379886B2 (ja) 半導体装置
JP6480856B2 (ja) 半導体モジュール
JP7237647B2 (ja) 回路基板および電子装置
US20240186221A1 (en) Semiconductor device
WO2019181198A1 (ja) 半導体装置
US20190258302A1 (en) Power supply module
JP7392319B2 (ja) 半導体装置
JP7392308B2 (ja) 半導体装置
JP2020047677A (ja) 半導体装置
WO2023233936A1 (ja) 半導体モジュール
US11600541B2 (en) Semiconductor module
US12021323B2 (en) Semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230102

R150 Certificate of patent or registration of utility model

Ref document number: 7215316

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150