JP6480856B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP6480856B2
JP6480856B2 JP2015242995A JP2015242995A JP6480856B2 JP 6480856 B2 JP6480856 B2 JP 6480856B2 JP 2015242995 A JP2015242995 A JP 2015242995A JP 2015242995 A JP2015242995 A JP 2015242995A JP 6480856 B2 JP6480856 B2 JP 6480856B2
Authority
JP
Japan
Prior art keywords
wiring
electrode
wiring portion
terminal
wiring part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015242995A
Other languages
English (en)
Other versions
JP2017112131A (ja
Inventor
井口　知洋
知洋 井口
陽光 佐々木
陽光 佐々木
山本　哲也
哲也 山本
栂嵜　隆
隆 栂嵜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2015242995A priority Critical patent/JP6480856B2/ja
Priority to DE102016223651.2A priority patent/DE102016223651A1/de
Priority to US15/377,145 priority patent/US20170170150A1/en
Priority to CN201611144609.1A priority patent/CN106972001A/zh
Publication of JP2017112131A publication Critical patent/JP2017112131A/ja
Application granted granted Critical
Publication of JP6480856B2 publication Critical patent/JP6480856B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/29294—Material of the matrix with a principal constituent of the material being a liquid not provided for in groups H01L2224/292 - H01L2224/29291
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3018—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/30181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Rectifiers (AREA)

Description

本発明の実施形態は、半導体モジュールに関する。
インバータ装置などの電力変換装置においては、複数種類の半導体素子を１つの基板に設けた半導体モジュールが用いられている。
この様な半導体モジュールにおいては、できる限り簡易な構成とすることで、小型化、大容量化、低インダクタンス化、低コスト化などを図ることが望まれている。
特開２００６−４９５４２号公報
本発明が解決しようとする課題は、簡易な構成を有する半導体モジュールを提供することである。
実施形態に係る半導体モジュールは、１つの第１の配線部と、前記第１の配線部と対峙して設けられた第２の配線部と、前記第１の配線部と対峙して設けられた第３の配線部と、前記第１の配線部と前記第２の配線部との間に複数設けられ、それぞれが前記第１の配線部と前記第２の配線部に沿うとともに、前記第１の配線部と前記第２の配線部に電気的に接続された第１の半導体装置と、前記第１の配線部と前記第３の配線部との間に複数設けられ、それぞれが前記第１の配線部と前記第３の配線部に沿うとともに、前記第１の配線部と前記第３の配線部に電気的に接続された第２の半導体装置と、を備え、前記複数の第１の半導体装置のそれぞれは、入力端子、出力端子、および制御端子を有する第１のスイッチング素子と、前記第１のスイッチング素子と並列接続された整流素子と、を有し、前記第１のスイッチング素子の前記入力端子が前記第２の配線部に電気的に接続され、前記第１のスイッチング素子の前記出力端子が前記第１の配線部に電気的に接続されることで、複数の前記第１のスイッチング素子が前記第１の配線部と前記第２の配線部により並列接続され、前記整流素子のアノードが前記第１の配線部と電気的に接続され、複数の前記制御端子のそれぞれに個別的に制御信号が印加可能とされ、前記複数の第２の半導体装置のそれぞれは、入力端子、出力端子、および制御端子を有する第２のスイッチング素子と、前記第２のスイッチング素子と並列接続された整流素子と、を有し、前記第２のスイッチング素子の前記出力端子が前記第３の配線部に電気的に接続され、前記第２のスイッチング素子の前記入力端子が前記第１の配線部に電気的に接続されることで、複数の前記第２のスイッチング素子が前記第１の配線部と前記第３の配線部により並列接続され、前記整流素子のカソードが前記第１の配線部と電気的に接続され、複数の前記制御端子のそれぞれに個別的に制御信号が印加可能とされ、前記第１の配線部は、絶縁性を有する基板の上に設けられ、前記第１の配線部の平面形状は、前記基板の平面形状と同じである。
本実施の形態に係る半導体装置１および半導体モジュール１００を例示するための模式平面図である。 図１におけるＡ−Ａ線矢視図である。 図１におけるＢ−Ｂ線断面図である。 半導体装置１および半導体モジュール１００の回路図である。 （ａ）、（ｂ）は、半導体装置１、および半導体装置１と配線部１０３との接続を例示するための模式断面図である。 （ａ）、（ｂ）は、半導体装置１、および半導体装置１と配線部１０４との接続を例示するための模式断面図である。 インバータ装置２００を例示するための模式図である。 （ａ）〜（ｃ）は、比較例に係る半導体モジュール３００を例示するための模式図である。 他の実施形態に係る半導体装置１ａを例示するための模式断面図である。
以下、図面を参照しつつ、実施の形態について例示をする。なお、各図面中、同様の構成要素には同一の符号を付して詳細な説明は適宜省略する。
図１は、本実施の形態に係る半導体装置１および半導体モジュール１００を例示するための模式平面図である。
図２は、図１におけるＡ−Ａ線矢視図である。
図３は、図１におけるＢ−Ｂ線断面図である。
なお、煩雑となるのを避けるために、図３においては半導体装置１の内部構造を省いて描いている。
図４は、半導体装置１および半導体モジュール１００の回路図である。
図１〜図４に示すように、半導体モジュール１００には、基板１０１、配線部１０２（第１の配線部の一例に相当する）、配線部１０３（第２の配線部の一例に相当する）、配線部１０４（第３の配線部の一例に相当する）、接合部１０５、接合部１０６、端子１０７、端子１０８、端子１０９、および半導体装置１が設けられている。
基板１０１は、板状を呈し、絶縁性材料から形成されている。
基板１０１は、例えば、酸化アルミニウムや窒化アルミニウムなどの無機材料（セラミックス）、紙フェノールやガラスエポキシなどの有機材料などから形成することができる。また、基板１０１は、金属板の表面を絶縁体で被覆したものであってもよい。なお、金属板の表面を絶縁体で被覆する場合には、絶縁体は、有機材料からなるものであってもよいし、無機材料からなるものであってもよい。
この場合、基板１０１がガラスエポキシなどの有機材料から形成されるものとすれば、半導体モジュール１００の製造コストを低減させることができる。
また、半導体装置１の発熱量が多い場合には、放熱性を高めるために熱伝導率の高い材料を用いて基板１０１を形成することが好ましい。この様な場合には、例えば、基板１０１は、酸化アルミニウムや窒化アルミニウムなどのセラミックス、金属板の表面を絶縁体で被覆したものなどから形成することが好ましい。
また、基板１０１は、必ずしも必要ではなく、必要に応じて設けるようにすればよい。例えば、配線部１０２の剛性が高い場合には、基板１０１を省くことができる。なお、絶縁性を有する基板１０１を省く場合には、半導体モジュール１００が設けられる装置（例えば、インバータ装置など）に絶縁性部材（例えば、絶縁シートなど）を設けるようにすればよい。
配線部１０２は、基板１０１の一方の表面に設けられている。配線部１０２の平面形状は、基板１０１の平面形状と同様とすることができる。例えば、基板１０１の平面形状が長方形の場合には、配線部１０２の平面形状は、長方形とすることができる。配線部１０２の平面寸法は、基板１０１の平面寸法と同じとすることもできるし、基板１０１の平面寸法より小さくすることもできる。配線部１０２は、基板１０１の表面の全領域に設けることもできる。
配線部１０２は、導電性材料から形成されている。配線部１０２は、例えば、銅、銅合金、アルミニウム、アルミニウム合金などから形成することができる。配線部１０２は、例えば、メッキ法などを用いて基板１０１の一方の表面に形成することができる。メッキ法などを用いて配線部１０２を形成する場合には、配線部１０２の厚みは、一般的な配線パターンの厚みより厚くすることができる。配線部１０２の厚み寸法は、例えば、１００μｍ以上とすることができる。配線部１０２の厚みを厚くすれば、インピーダンスの低減を図ることができる。
また、配線部１０２は、金属板などとしてもよい。配線部１０２を金属板とする場合には、配線部１０２の剛性が高くなるので、基板１０１を省くことができる。配線部１０２を金属板とすれば、インピーダンスの更なる低減を図ることができる。
配線部１０３は、短冊状を呈している。配線部１０３は、配線部１０２と対峙している。配線部１０３の平面形状は、例えば、長方形とすることができる。この場合、配線部１０３の長辺は、配線部１０２の長辺と平行となるようにすることができる。配線部１０３の平面寸法は、配線部１０２の平面寸法よりも小さい。
配線部１０３は、導電性材料から形成されている。配線部１０３は、例えば、金属板とすることができる。配線部１０３は、例えば、銅、銅合金、アルミニウム、アルミニウム合金などから形成することができる。配線部１０３は、例えば、バスバー（busbar）とすることができる。配線部１０３の表面には、ニッケルメッキなどが施されていてもよい。
配線部１０４は、短冊状を呈している。配線部１０４は、配線部１０２と対峙している。配線部１０４の平面形状は、例えば、長方形とすることができる。この場合、配線部１０４の長辺は、配線部１０３の長辺と平行となるようにすることができる。配線部１０４の平面形状および平面寸法は、配線部１０３の平面形状および平面寸法と同じとすることができる。配線部１０４は、導電性材料から形成されている。配線部１０４の材料は、配線部１０３の材料と同じとすることができる。配線部１０４は、例えば、バスバーとすることができる。配線部１０４の表面には、ニッケルメッキなどが施されていてもよい。
接合部１０５は、配線部１０２と半導体装置１との間に設けられている。接合部１０５は、配線部１０２と半導体装置１とを電気的および機械的に接続している。
接合部１０５は、例えば、はんだや、銀ペーストなどの導電性の接合材料から形成されたものとすることができる。
接合部１０６は、配線部１０３と半導体装置１との間に設けられている。接合部１０６は、配線部１０３と半導体装置１とを電気的および機械的に接続している。
また、接合部１０６は、配線部１０４と半導体装置１との間に設けられている。接合部１０６は、配線部１０４と半導体装置１とを電気的および機械的に接続している。
接合部１０６は、例えば、はんだや、銀ペーストなどの導電性の接合材料から形成されたものとすることができる。接合部１０６の材料は、接合部１０５の材料と同じとすることもできるし、接合部１０５の材料と異なるものとすることもできる。
端子１０７は、短冊状を呈している。端子１０７は、配線部１０３が延びる方向に延びている。端子１０７の一方の端部は、配線部１０３に設けられている。端子１０７の他方の端部（配線部１０３側とは反対側の端部）は、平面視において、基板１０１の外側に設けられている。なお、端子１０７の配線部１０３側とは反対側の端部は、平面視において、基板１０１の内側に設けられていてもよい。
端子１０７の配線部１０３側とは反対側の端部の近傍には、配線用の孔を設けることができる。
端子１０７は、配線部１０３に電気的および機械的に接続されている。端子１０７は、例えば、配線部１０３に溶接したり、配線部１０３にロー付けしたり、配線部１０３にはんだ付けしたり、配線部１０３にネジ止めしたりすることができる。また、端子１０７は、配線部１０３と一体化されていてもよい。例えば、配線部１０３を延ばして端子１０７とすることもできる。
端子１０７は、導電性材料から形成されている。端子１０７は、例えば、金属板とすることができる。端子１０７は、例えば、銅、銅合金、アルミニウム、アルミニウム合金などから形成することができる。端子１０７の材料は、配線部１０３の材料と同じとすることができる。
端子１０８は、短冊状を呈している。端子１０８は、配線部１０４が延びる方向に延びている。端子１０８の一方の端部は、配線部１０４に設けられている。端子１０８の他方の端部（配線部１０４側とは反対側の端部）は、平面視において、基板１０１の外側に設けられている。なお、端子１０８の配線部１０４側とは反対側の端部は、平面視において、基板１０１の内側に設けられていてもよい。
端子１０８の配線部１０４側とは反対側の端部の近傍には、配線用の孔を設けることができる。
端子１０８は、配線部１０４に電気的および機械的に接続されている。端子１０８は、例えば、配線部１０４に溶接したり、配線部１０４にロー付けしたり、配線部１０４にはんだ付けしたり、配線部１０３にネジ止めしたりすることができる。また、端子１０８は、配線部１０４と一体化されていてもよい。例えば、配線部１０４を延ばして端子１０８とすることもできる。
端子１０８は、導電性材料から形成されている。端子１０８の材料は、例えば、端子１０７の材料と同じとすることができる。
端子１０９は、平板部１０９ａ、平板部１０９ｂ、および屈曲部１０９ｃを有する。
平板部１０９ａの一方の端部には、屈曲部１０９ｃの一方の端部が接続されている。屈曲部１０９ｃの他方の端部には、平板部１０９ｂの一方の端部が接続されている。
平板部１０９ｂは、平板部１０９ａと平行となるように設けられている。屈曲部１０９ｃは、平板部１０９ａおよび平板部１０９ｂと交差する方向に延びている。
平板部１０９ａ、平板部１０９ｂ、および屈曲部１０９ｃは、一体化されたものとすることができる。端子１０９は、例えば、短冊状の板材をクランク状に折り曲げることで形成されたものとすることができる。
平板部１０９ａは、配線部１０２に電気的および機械的に接続されている。平板部１０９ａは、例えば、配線部１０２に溶接したり、配線部１０２にロー付けしたり、配線部１０２にはんだ付けしたり、配線部１０２にネジ止めしたりすることができる。
平板部１０９ｂの屈曲部１０９ｃ側とは反対側の端部は、平面視において、基板１０１の外側に設けられている。なお、平板部１０９ｂの屈曲部１０９ｃ側とは反対側の端部は、平面視において、基板１０１の内側に設けられていてもよい。
平板部１０９ｂの屈曲部１０９ｃ側とは反対側の端部の近傍には、配線用の孔を設けることができる。
平板部１０９ｂと基板１０１との間の距離は、端子１０７（端子１０８）と基板１０１との間の距離と同じとなるようにすることができる。
端子１０９（平板部１０９ａ、平板部１０９ｂ、および屈曲部１０９ｃ）は、導電性材料から形成されている。端子１０９の材料は、例えば、端子１０７の材料と同じとすることができる。
また、端子１０９は、配線部１０２と一体化されていてもよい。例えば、金属板から配線部１０２を形成する場合には、配線部１０２の一方の端部側を折り曲げて端子１０９を形成することができる。
なお、端子１０９が２つ設けられる場合を例示したが、端子１０９は１つ以上設けられていればよい。
また、短冊状の端子１０７、短冊状の端子１０８、およびクランク状の端子１０９を例示したが、これらの形態は適宜変更することができる。端子１０７、端子１０８、および端子１０９の形態は、半導体モジュール１００の外部に設けられた機器との位置関係などに応じて適宜変更することができる。
次に、半導体装置１、および半導体装置１の接続形態について説明する。
図５（ａ）、（ｂ）は、半導体装置１、および半導体装置１と配線部１０３との接続を例示するための模式断面図である。
なお、図５（ａ）は、図１におけるＣ−Ｃ線断面図である。
図５（ｂ）は、図１におけるＤ−Ｄ線断面図である。
図６（ａ）、（ｂ）は、半導体装置１、および半導体装置１と配線部１０４との接続を例示するための模式断面図である。
なお、図６（ａ）は、図１におけるＥ−Ｅ線断面図である。
図６（ｂ）は、図１におけるＦ−Ｆ線断面図である。
図５（ａ）、図５（ｂ）、図６（ａ）、および図６（ｂ）に示すように、半導体装置１には、電極２（第１の電極の一例に相当する）、電極３（第２の電極の一例に相当する）、スイッチング素子４、整流素子５、接合部６、接合部７、端子８、配線９、および封止部１０が設けられている。
電極２は、平板状を呈している。電極２の平面形状は、例えば、長方形とすることができる。電極２は、導電性材料から形成されている。電極２は、例えば、銅、銅合金、アルミニウム、アルミニウム合金などから形成することができる。
電極３は、電極２と対峙している。電極３の平面形状は、例えば、長方形とすることができる。電極３の、スイッチング素子４および整流素子５に対峙する部分には、凸部３ａが設けられている。凸部３ａの平面寸法は、スイッチング素子４の平面寸法よりも小さくなっている。
凸部３ａの側方には、配線９を設けるためのスペースが設けられている。凸部３ａは、配線９との短絡を防止するために設けられている。そのため、凸部３ａは、少なくともスイッチング素子４に向けて突出するものであればよい。
電極３は、導電性材料から形成されている。電極３は、例えば、銅、銅合金、アルミニウム、アルミニウム合金などから形成することができる。電極３の材料は、電極２の材料と同じとすることもできるし、電極２の材料と異なるものとすることもできる。
スイッチング素子４は、電極２と電極３との間に設けられている。
スイッチング素子４は、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＦＥＴ（Field Effect Transistor）、ＧＴＯ（Gate Turn-Off thyristor）、バイポーラトランジスタ（Bipolar transistor）などとすることができる。ただし、スイッチング素子４は、これらに限定されるわけではない。
なお、図４に例示をしたスイッチング素子４は、ＩＧＢＴである。
整流素子５は、電極２と電極３との間に設けられている。
整流素子５は、電極２および電極３により、スイッチング素子４と並列接続されている。
整流素子５は、例えば、ダイオードとすることができる。
接合部６は、電極２とスイッチング素子４との間に設けられている。また、接合部６は、電極２と整流素子５との間に設けられている。接合部６は、スイッチング素子４および整流素子５と、電極２とを電気的および機械的に接続している。
接合部６は、例えば、はんだや、銀ペーストなどの導電性の接合材料から形成されたものとすることができる。
接合部７は、電極３の凸部３ａとスイッチング素子４との間に設けられている。また、接合部７は、電極３の凸部３ａと整流素子５との間に設けられている。接合部７は、スイッチング素子４および整流素子５と、電極３とを電気的および機械的に接続している。
接合部７は、例えば、はんだや、銀ペーストなどの導電性の接合材料から形成されたものとすることができる。接合部７の材料は、接合部６の材料と同じとすることもできるし、接合部６の材料と異なるものとすることもできる。
なお、スイッチング素子４の厚みと整流素子５の厚みが異なる場合には、接合部６および接合部７の少なくともいずれかの厚みを調整すればよい。また、図示しない導電性のスペーサを用いて厚みの違いに対応することもできる。
端子８は、線状を呈している。端子８の一方の端部は、封止部１０の内部に設けられている。端子８は、封止部１０により、封止部１０の厚み方向における中心位置に保持されている。すなわち、端子８の一方の端部側は、封止部１０の厚み方向における中心位置において封止部１０に保持されている。
端子８は、Ｌ字状の形態を有するものとすることができる。端子８は、例えば、配線部１０３側に向けて屈曲した形態を有するものとすることができる。
端子８は、導電性材料から形成されている。端子８は、例えば、銅、銅合金、アルミニウム、アルミニウム合金などから形成することができる。
配線９は、例えば、金、銅、アルミニウムなどの金属からなる線状体とすることができる。
配線９は、端子８と、スイッチング素子４との間に設けられている。配線９の一方の端部は端子８に電気的に接続されている。配線９の他方の端部は、スイッチング素子４のゲート（または、ベース）に電気的に接続されている。配線９は、例えば、ワイヤーボンディング法を用いて、端子８、およびスイッチング素子４のゲート（または、ベース）に接合することができる。
封止部１０は、電極２と電極３の間を封止している。封止部１０は、絶縁性材料から形成されている。封止部１０は、例えば、エポキシ樹脂などを用いて形成することができる。封止部１０は、例えば、トランスファモールド法などを用いて形成することができる。
電極２の、スイッチング素子４および整流素子５が設けられる側とは反対側の面２ａは、封止部１０から露出している。
電極３の、スイッチング素子４および整流素子５が設けられる側とは反対側の面３ｂは、封止部１０から露出している。
ここで、図４に示すように、半導体装置１においては、整流素子５はスイッチング素子４と並列接続されている。例えば、スイッチング素子４のコレクタと整流素子５のカソードが電極２により電気的に接続されている。スイッチング素子４のエミッタと整流素子５のアノードが電極３により電気的に接続されている。
この様な構成を有する半導体装置１は、例えば、インバータ回路のアームに用いることができる。
そして、半導体モジュール１００においては、配線部１０２と配線部１０３とにより３つの半導体装置１が並列接続され、配線部１０２と配線部１０４とにより３つの半導体装置１が並列接続されている。
この場合、図１に示すように、３つの半導体装置１は、配線部１０３が延びる方向に沿って並べて設けられている。また、３つの半導体装置１は、配線部１０４が延びる方向に沿って並べて設けられている。
なお、並列接続される半導体装置１の数は、要求される電流値などに応じて適宜変更することができる。すなわち、並列接続される半導体装置１の数は、２つ以上とすることができる。
この様な構成を有する半導体モジュール１００は、例えば、インバータ回路のレグに用いることができる。
例えば、三相モータ用のインバータ装置の場合には、３つの半導体モジュール１００が用いられる。
ここで、半導体モジュール１００においては、配線部１０２と配線部１０４との間に設けられた半導体装置１（第２の半導体装置の一例に相当する）は、基板１０１に対する向きが、配線部１０２と配線部１０３との間に設けられた半導体装置１（第１の半導体装置の一例に相当する）と逆になっている。
例えば、図４に示すように、配線部１０２と配線部１０３との間に複数設けられた半導体装置１は、スイッチング素子４のエミッタと整流素子５のアノードが配線部１０２と電気的に接続されている。
配線部１０２と配線部１０４との間に複数設けられた半導体装置１は、スイッチング素子４のコレクタと整流素子５のカソードが配線部１０２と電気的に接続されている。
図７は、インバータ装置２００を例示するための模式図である。
図７に示すように、インバータ装置２００には、半導体モジュール１００、筐体２０１、駆動回路２０２、および冷却部２０３が設けられている。
なお、半導体モジュール１００の端子１０７には、図示しない直流電源のプラス側が接続される。端子１０８には、図示しない直流電源のマイナス側が接続される。
筐体２０１は、箱状を呈したものとすることができる。筐体２０１の内部には、半導体モジュール１００が収納されている。筐体２０１は、例えば、樹脂などの絶縁性材料から形成することができる。
駆動回路２０２は、筐体２０１の外面に設けられている。駆動回路２０２は、半導体モジュール１００の基板１０１側とは反対側（例えば、半導体モジュール１００の上方）に設けられている。
駆動回路２０２は、例えば、端子８を介して制御信号をスイッチング素子４のゲート（または、ベース）に印加する。半導体モジュール１００は、駆動回路２０２からの制御信号に基づいて、図示しない直流電源から供給された直流電力を所望の交流電力に変換する。変換された交流電力は、インバータ装置２００に接続された機器（例えば、三相モータなど）に供給される。
冷却部２０３は、筐体２０１の外面に設けられている。冷却部２０３は、半導体モジュール１００の基板１０１側（例えば、半導体モジュール１００の下方）に設けられている。冷却部２０３は、例えば、放熱フィンなどとすることができる。
前述したように、端子８はＬ字状の形態を有している。そのため、半導体モジュール１００の上方に設けられた駆動回路２０２との接続が容易となる。
次に、半導体モジュール１００の効果についてさらに説明する。
図８（ａ）〜（ｃ）は、比較例に係る半導体モジュール３００を例示するための模式図である。
なお、図８（ａ）は、半導体モジュール３００の模式平面図、図８（ｂ）は図８（ａ）におけるＧ−Ｇ線断面図、図８（ｃ）は図８（ａ）におけるＨ−Ｈ線断面図である。
図８（ａ）〜（ｃ）に示すように、半導体モジュール３００には、基板１０１、配線部３０２、配線部３０３、配線部３０４、接合部１０５、接合部１０６、端子３０７、端子３０８、端子１０９、および半導体装置１が設けられている。
配線部３０２は、配線部３０２ａ、配線部３０２ｂ、および配線部３０２ｃを有する。配線部３０２ａ、配線部３０２ｂ、および配線部３０２ｃは、基板１０１の一方の表面に設けられている。配線部３０２は、パターン配線である。
配線部３０３および配線部３０４は、短冊状の金属板をクランク状に折り曲げることで形成されたものとすることができる。
端子３０７および端子３０８は、短冊状の金属板をクランク状に折り曲げることで形成されたものとすることができる。
半導体装置１は、配線部３０２ｂまたは配線部３０２ｃの上に接合部１０５を介して設けられている。
ここで、複数の半導体装置１は、基板１０１に対して同じ向きに接続されている。例えば、全ての半導体装置１は、スイッチング素子４のコレクタと整流素子５のカソードが基板１０１側となるように、配線部３０２ｂまたは配線部３０２ｃの上に実装されている。 そして、図４に例示をしたような接続は、配線部３０２ａ、配線部３０３、および配線部３０４により行っている。
そのため、半導体モジュール３００の構成が複雑となる。
また、半導体装置１の列と、半導体装置１の列との間を延びる配線部３０２ａは、幅が狭くなる。そのため、インダクタンスが増加するおそれがある。
この場合、配線部３０２ａの幅を広くすると、インダクタンスは小さくすることができるが半導体モジュール３００の大型化を招くことになる。また、半導体モジュール３００の大きさを所定のものとすると、設けることができる半導体装置１の数が少なくなり大容量化が図れなくなるおそれがある。また、半導体モジュール３００の構成が複雑となるため、高コスト化を招くことになる。
これに対して、本実施の形態に係る半導体モジュール１００においては、配線部１０２と配線部１０４との間に設けられた半導体装置１は、基板１０１に対する向きが配線部１０２と配線部１０３との間に設けられた半導体装置１と逆になっている。
そして、図４に例示をした接続は、配線部１０２、配線部１０３、および配線部１０４により行っている。
配線部１０２は、パターン配線とする必要がなく、単なる膜状体とすることができる。 配線部１０３、および配線部１０４は、短冊状の金属板などとすることができる。
そのため、簡易な構成を有する半導体モジュール１００とすることができる。
また、配線部１０２の厚み方向における断面積を大きくすることが容易となるので、インダクタンスを低減させることができる。
また、配線部１０２はパターン配線とする必要がないので、半導体装置１の列と、半導体装置１の列との間の距離を短くすることができる。そのため、半導体モジュール１００の小型化および大容量化を図ることができる。また、簡易な構成を有する半導体モジュール１００とすることができるので、低コスト化を図ることができる。
ここで、配線部１０２と配線部１０４との間に設けられた半導体装置１は、基板１０１に対する向きが配線部１０２と配線部１０３との間に設けられた半導体装置１と逆になっている。
そのため、配線部１０２と配線部１０４との間に設けられた半導体装置１の端子８の屈曲方向が、配線部１０２と配線部１０３との間に設けられた半導体装置１の端子８の屈曲方向と逆となる。
この場合、端子８は、封止部１０の厚み方向における中心位置に保持されている。そのため、端子８を屈曲させる際に同じ金型を用いることが可能となる。また、封止部１０を形成する際に用いる金型で、端子８の屈曲をも行う様にすることもできる。
また、スイッチング素子４および整流素子５において発生した熱は、主に、基板１０１側に伝えられる。
この場合、配線部１０２と配線部１０３との間に設けられた半導体装置１においては、電極２が基板１０１側に設けられる（図５（ａ）、（ｂ）を参照）。
配線部１０２と配線部１０４との間に設けられた半導体装置１においては、電極３が基板１０１側に設けられる（図６（ａ）、（ｂ）を参照）。
電極２は、平板状を呈している。電極３は、凸部３ａを有している。そのため、電極２の熱抵抗と電極３の熱抵抗が異なるものとなる。
電極２の熱抵抗と電極３の熱抵抗が異なると、半導体モジュール１００における温度分布の均一化が図れなくなるおそれがある。
図９は、他の実施形態に係る半導体装置１ａを例示するための模式断面図である。
図９に示すように、半導体装置１ａにおいては、電極２に代えて電極３を設ける様にしている。すなわち、電極２と電極３は、同じ形態を有するものとしている。
この様にすれば、基板１０１に対する半導体装置１ａの向きが逆になったとしても、同じような放熱を行うことができる。
そのため、半導体モジュール１００における温度分布の均一化を図ることができる。
なお、以上においては、スイッチング素子４と、スイッチング素子４と並列接続された整流素子５とを有する半導体装置１、１ａを例示したが、スイッチング素子４のみを有する半導体装置とすることもできる。
以上、本発明のいくつかの実施形態を例示したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更などを行うことができる。これら実施形態やその変形例は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。また、前述の各実施形態は、相互に組み合わせて実施することができる。
１ 半導体装置、１ａ 半導体装置、２ 電極、３ 電極、４ スイッチング素子、５ 整流素子、６ 接合部、７ 接合部、８ 端子、９ 配線、１０ 封止部、１００ 半導体モジュール、１０１ 基板、１０２ 配線部、１０３ 配線部、１０４ 配線部、１０５ 接合部、１０６ 接合部、１０７ 端子、１０８ 端子、１０９ 端子

Claims (7)

  1. １つの第１の配線部と、
    前記第１の配線部と対峙して設けられた第２の配線部と、
    前記第１の配線部と対峙して設けられた第３の配線部と、
    前記第１の配線部と前記第２の配線部との間に複数設けられ、それぞれが前記第１の配線部と前記第２の配線部に沿うとともに、前記第１の配線部と前記第２の配線部に電気的に接続された第１の半導体装置と、
    前記第１の配線部と前記第３の配線部との間に複数設けられ、それぞれが前記第１の配線部と前記第３の配線部に沿うとともに、前記第１の配線部と前記第３の配線部に電気的に接続された第２の半導体装置と、
    を備え、
    前記複数の第１の半導体装置のそれぞれは、入力端子、出力端子、および制御端子を有する第１のスイッチング素子と、前記第１のスイッチング素子と並列接続された整流素子と、を有し、前記第１のスイッチング素子の前記入力端子が前記第２の配線部に電気的に接続され、前記第１のスイッチング素子の前記出力端子が前記第１の配線部に電気的に接続されることで、複数の前記第１のスイッチング素子が前記第１の配線部と前記第２の配線部により並列接続され、前記整流素子のアノードが前記第１の配線部と電気的に接続され、複数の前記制御端子のそれぞれに個別的に制御信号が印加可能とされ、
    前記複数の第２の半導体装置のそれぞれは、入力端子、出力端子、および制御端子を有する第２のスイッチング素子と、前記第２のスイッチング素子と並列接続された整流素子と、を有し、前記第２のスイッチング素子の前記出力端子が前記第３の配線部に電気的に接続され、前記第２のスイッチング素子の前記入力端子が前記第１の配線部に電気的に接続されることで、複数の前記第２のスイッチング素子が前記第１の配線部と前記第３の配線部により並列接続され、前記整流素子のカソードが前記第１の配線部と電気的に接続され、複数の前記制御端子のそれぞれに個別的に制御信号が印加可能とされ、
    前記第１の配線部は、絶縁性を有する基板の上に設けられ、
    前記第１の配線部の平面形状は、前記基板の平面形状と同じである半導体モジュール。
  2. 前記第２の配線部および前記第３の配線部は、金属板である請求項１記載の半導体モジュール。
  3. 前記第２の配線部および前記第３の配線部は、バスバーである請求項１または２に記載の半導体モジュール。
  4. 前記第２の配線部の平面形状は、長方形である請求項１〜３のいずれか１つに記載の半導体モジュール。
  5. 前記第３の配線部の平面形状は、長方形である請求項１〜４のいずれか１つに記載の半導体モジュール。
  6. 前記複数の第１の半導体装置のそれぞれ、および、前記複数の第２の半導体装置のそれぞれは、
    第１の電極と、
    前記第１の電極と対峙して設けられた第２の電極と、
    前記第１の電極と前記第２の電極との間に設けられたスイッチング素子と、
    前記第１の電極と前記第２の電極との間に設けられ、前記第１の電極および前記第２の電極により前記スイッチング素子と並列接続された整流素子と、
    前記第１の電極と前記第２の電極との間を封止する封止部と、
    一方の端部側が、前記封止部の厚み方向における中心位置において前記封止部に保持された端子と、
    を備えた請求項１〜５のいずれか１つに記載の半導体モジュール。
  7. 前記第１の電極と前記第２の電極は、少なくとも前記スイッチング素子に向けて突出する凸部を有し、
    前記第１の電極と前記第２の電極は、同じ形態を有している請求項６記載の半導体モジュール。
JP2015242995A 2015-12-14 2015-12-14 半導体モジュール Active JP6480856B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015242995A JP6480856B2 (ja) 2015-12-14 2015-12-14 半導体モジュール
DE102016223651.2A DE102016223651A1 (de) 2015-12-14 2016-11-29 Halbleitermodul und halbleitervorrichtung
US15/377,145 US20170170150A1 (en) 2015-12-14 2016-12-13 Semiconductor module and semiconductor device
CN201611144609.1A CN106972001A (zh) 2015-12-14 2016-12-13 半导体模块以及半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015242995A JP6480856B2 (ja) 2015-12-14 2015-12-14 半導体モジュール

Publications (2)

Publication Number Publication Date
JP2017112131A JP2017112131A (ja) 2017-06-22
JP6480856B2 true JP6480856B2 (ja) 2019-03-13

Family

ID=58773524

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015242995A Active JP6480856B2 (ja) 2015-12-14 2015-12-14 半導体モジュール

Country Status (4)

Country Link
US (1) US20170170150A1 (ja)
JP (1) JP6480856B2 (ja)
CN (1) CN106972001A (ja)
DE (1) DE102016223651A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7205076B2 (ja) * 2018-05-08 2023-01-17 富士電機株式会社 端子構造、半導体モジュール
TWI710138B (zh) * 2018-06-21 2020-11-11 朋程科技股份有限公司 用於整流器的功率元件
JP6980625B2 (ja) * 2018-09-18 2021-12-15 株式会社東芝 端子板及び半導体装置
JP7059970B2 (ja) * 2019-03-11 2022-04-26 株式会社デンソー 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3879150B2 (ja) * 1996-08-12 2007-02-07 株式会社デンソー 半導体装置
JP3793407B2 (ja) * 2000-09-19 2006-07-05 株式会社日立製作所 電力変換装置
JP2004096004A (ja) * 2002-09-03 2004-03-25 Toshiba Corp マルチチップ圧接型パッケージ
JP2004208411A (ja) * 2002-12-25 2004-07-22 Denso Corp ハーフブリッジ回路用半導体モジュール
JP2011036015A (ja) * 2009-07-31 2011-02-17 Daikin Industries Ltd 電力変換装置
JP5581131B2 (ja) * 2010-06-30 2014-08-27 日立オートモティブシステムズ株式会社 パワーモジュール及びそれを用いた電力変換装置
JP5447453B2 (ja) * 2010-11-03 2014-03-19 株式会社デンソー スイッチングモジュール
JP6028810B2 (ja) * 2012-11-20 2016-11-24 トヨタ自動車株式会社 半導体装置
EP3073641A4 (en) * 2013-11-20 2017-09-13 Rohm Co., Ltd. Switching device and electronic circuit
JP6248803B2 (ja) * 2014-05-20 2017-12-20 富士電機株式会社 パワー半導体モジュール
KR101673680B1 (ko) * 2014-10-16 2016-11-07 현대자동차주식회사 전력 반도체 모듈 및 이의 제조 방법

Also Published As

Publication number Publication date
US20170170150A1 (en) 2017-06-15
CN106972001A (zh) 2017-07-21
DE102016223651A1 (de) 2017-06-14
JP2017112131A (ja) 2017-06-22

Similar Documents

Publication Publication Date Title
EP3107120B1 (en) Power semiconductor module
US9159715B2 (en) Miniaturized semiconductor device
JP6218898B2 (ja) 電力用半導体装置
JP6634778B2 (ja) 半導体装置及びその製造方法
US10217690B2 (en) Semiconductor module that have multiple paths for heat dissipation
US11398448B2 (en) Semiconductor module
US11456244B2 (en) Semiconductor device
KR101642754B1 (ko) 반도체장치
JP6480856B2 (ja) 半導体モジュール
WO2017056176A1 (ja) 半導体装置およびそれを備える半導体モジュール
WO2018096734A1 (ja) 半導体モジュール
WO2015005181A1 (ja) 電力変換部品
KR101734712B1 (ko) 파워모듈
US11315850B2 (en) Semiconductor device
CN110771027B (zh) 功率半导体装置及使用该装置的电力转换装置
US11335660B2 (en) Semiconductor module
EP2178117A1 (en) Power semiconductor module with double side cooling
JP2020184561A (ja) 半導体装置
JP5429413B2 (ja) 半導体装置
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
JP5177174B2 (ja) 半導体装置
JP5682511B2 (ja) 半導体モジュール
JP2017191903A (ja) 半導体装置の放熱構造
JP7118204B1 (ja) 半導体装置
US20230112316A1 (en) Power semiconductor module having a dc voltage connecting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180419

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181022

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190208

R151 Written notification of patent or utility model registration

Ref document number: 6480856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151