JP7205076B2 - 端子構造、半導体モジュール - Google Patents

端子構造、半導体モジュール Download PDF

Info

Publication number
JP7205076B2
JP7205076B2 JP2018090058A JP2018090058A JP7205076B2 JP 7205076 B2 JP7205076 B2 JP 7205076B2 JP 2018090058 A JP2018090058 A JP 2018090058A JP 2018090058 A JP2018090058 A JP 2018090058A JP 7205076 B2 JP7205076 B2 JP 7205076B2
Authority
JP
Japan
Prior art keywords
terminal
uneven shape
plate
bent
bending
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018090058A
Other languages
English (en)
Other versions
JP2019197777A (ja
Inventor
貴紀 杉山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018090058A priority Critical patent/JP7205076B2/ja
Priority to US16/366,251 priority patent/US10886205B2/en
Priority to CN201910258178.9A priority patent/CN110459515A/zh
Publication of JP2019197777A publication Critical patent/JP2019197777A/ja
Application granted granted Critical
Publication of JP7205076B2 publication Critical patent/JP7205076B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Dispersion Chemistry (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Connection Of Batteries Or Terminals (AREA)

Description

本開示は、端子構造、半導体モジュールに関する。
半導体モジュールは、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＦＷＤ（Free Wheeling Diode）等の半導体素子が設けられ、インバータ装置等に利用されている。一般に半導体モジュールの製造工程では、端子ケース内に半導体素子を搭載した基板が収容されて、端子ケースの外部接続用の端子に半導体素子の電極が電気的に接続されている。このような半導体モジュールの端子ケースとして、外部接続用の板状の端子を折り曲げて成形したものが知られている（例えば、特許文献１参照）。
特開２００７－２３４６９６号公報
しかしながら、特許文献１の端子ケースでは、板状の端子が曲げられたときに外側になる板面に引張応力が強く作用し、この端子の外側の板面に亀裂が生じるという問題があった。このため、亀裂によって端子の腐食が進み易くなると共に、端子の断面積が狭くなって電気抵抗が増加してしまっていた。
本開示はかかる点に鑑みてなされたものであり、亀裂を生じさせることなく、端子を良好に曲げることができる端子構造、半導体モジュールを提供することを目的の１つとする。
本開示の一態様の端子構造は、板状の端子を曲げて形成した半導体モジュールの端子構造であって、前記端子の一方の板面には、曲げられたときに外側の曲面に相当する所定領域にピッチが均等な４つ以上の凹形状及びピッチが均等な３つ以上の凸形状を含む凹凸形状が形成されたことを特徴とする。
本開示によれば、一方の板面の所定領域の表面積が凹凸形状によって増加されている。よって、端子が曲げられたときに外側の曲面に相当する所定領域に引張応力が強く作用するが、所定領域の表面積の増加分だけ曲げの外側で伸びが許容される。表面積の増加分が板面の伸びに使用されることで、一方の板面に亀裂が入ることが防止されて、端子腐食の進行及び電気抵抗の増加を抑えつつ、端子を良好に曲げることができる。
本実施の形態の半導体モジュールの斜視図である。 本実施の形態の半導体モジュールの部分断面図である。 比較例の端子の曲げ状態の説明図である。 本実施の形態の端子の三面図である。 本実施の形態の端子の曲げ状態の説明図である。 変形例の端子の凹凸形状の一例を示す図である。 他の変形例の端子の凹凸形状の一例を示す図である。
以下、本実施の形態の半導体モジュールについて説明する。図１は、本実施の形態の半導体モジュールの斜視図である。図２は、本実施の形態の半導体モジュールの部分断面図である。なお、説明の便宜上、図１では封止樹脂及びボンディングワイヤの記載を省略している。また、以下の説明では、本開示の技術を、端子ケースを備えた半導体モジュールに適用した構成について説明するが、端子ケースが無いフルモールド構造の半導体モジュールにも適用可能である。
図１に示すように、半導体モジュール１は、複数の半導体素子１３をパッケージングしたものであり、端子ケース２０内に半導体素子１３を搭載した積層基板１０を収容して構成されている。積層基板１０の表面側は、導体パターンを形成したセラミック回路基板１１になっており、導体パターン上に複数の半導体素子１３が接合されている。積層基板１０の裏面側は、銅ベースの放熱板１２（図２参照）になっており、半導体素子１３からの熱がセラミック回路基板１１を介して放熱板１２に伝導されている。なお、セラミック回路基板１１上には半導体素子１３の他に、各種電子部品や配線材が配置されている。
半導体素子１３は、シリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）等で形成されている。半導体素子１３として、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のスイッチング素子、ＦＷＤ（Free Wheeling Diode）等のダイオードが用いられている。また、半導体素子１３として、ＩＧＢＴとＦＷＤを一体化したＲＣ（Reverse Conducting）－ＩＧＢＴ、逆バイアスに対して十分な耐圧を有するＲＢ（Reverse Blocking）－ＩＧＢＴ等が用いられてもよい。
端子ケース２０は、底面を開口した矩形枠状に形成されており、開口部分から下側に放熱板１２を露出させるようにして積層基板１０を収容している。端子ケース２０の長手方向の両端には、それぞれ一対の端子台２１が設けられている。各端子台２１には収容部２２（図２参照）が形成されており、収容部２２に収容されたナット２３が端子台２１の上面から露出している。端子台２１の近傍には、側面視クランク状に折り曲げられた板状の端子３１がインサート成形されている。端子３１の一端側は半導体素子１３に向かって突出して端子ケース２０内に露出されている。端子３１の他端側は端子ケース２０外に露出され、ナット２３の上面を覆うように曲げられている。
端子３１は、半導体モジュール１と外部装置との入出力電流が流れる外部接続端子である。図２に示すように、端子３１の一端側にはボンディング面３２が形成されており、半導体素子１３の電極に電気的に接続されている。例えば、ボンディング面３２は、ボンディングワイヤ１５を介して、半導体素子１３が搭載されたセラミック回路基板１１の電極に接続されている。端子３１の他端側には外部電極面３３が形成されており、ナット２３のネジ穴と同軸上に開口３４が形成されている。これにより、ネジ止めによって端子３１の外部電極面３３にバスバー等の外部導体（不図示）を接続させることが可能になっている。各端子３１は銅または銅合金製の母材３５を耐食性のめっき層３６で覆って形成されており（図５Ｃ参照）、めっき層３６によって母材３５が外気に触れることがなく、母材３５の硫化や酸化等の腐食の進行が抑えられている。めっき層３６は、ニッケルまたはニッケル合金等で形成される。
また、端子ケース２０内には、シリコーンゲル（silicone gel）等の封止樹脂１６が充填されており、半導体素子１３及びボンディングワイヤ１５が外部の衝撃等から保護されている。端子ケース２０の上面には接着剤でカバー１７が装着されており、端子ケース２０内がカバー１７によって全体的に覆われている。このように構成された半導体モジュール１は、インバータ装置、ＵＰＳ（Uninterruptible Power Supply）、工作機械、産業用ロボット、発電設備の他、自動車の電子制御装置等に用いられており、省エネルギー化、高効率化、高性能化を実現している。
ところで、半導体モジュール１の端子ケース２０の製造工程では、外部電極面３３となる端子３１の他端側を曲げる前に、端子３１が端子ケース２０にインサート成形されている。そして、成形後の端子ケース２０の端子台２１の収容部２２にナット２３が収容され、端子３１の他端側がナット２３側に曲げられてナット２３に蓋がされることで端子ケース２０が製造される。しかしながら、端子３１の曲げによって端子３１に亀裂が入る恐れがあると共に、端子３１の曲げによって端子３１の一端側のボンディング面３２が端子ケース２０の設置面から浮いてしまう恐れがあった。
以下、図３を参照して、半導体モジュール用の端子構造の比較例について詳細に説明する。図３は、比較例の端子の曲げ状態の説明図である。図３Ａは、端子が曲げられた時の端子の部分断面図である。図３Ｂは、端子を曲げる前の半導体モジュールの部分断面図である。図３Ｃは、端子を曲げた後の半導体モジュールの部分断面図である。
より詳細には、図３Ａの比較例に示すように、端子９１の他端側が曲げられると、曲げられたときに外側となる一方の板面９２には引張応力が作用し、曲げられたときに内側となる他方の板面９３には圧縮応力が作用している。一方の板面９２は引張応力によって引き伸ばされるが、一方の板面９２の限界を超えて引き伸ばされることで亀裂Ｃが入り始める。特に、端子９１の母材９４がめっき層９５で覆われているため、亀裂Ｃが入り易いめっき層９５を起点にしてめっき割れ及び母材割れが起こり易くなっている。銅製の母材９４が外部に露出すると、端子９１の硫化及び酸化等の腐食が進んでしまう。
また、図３Ｂの比較例に示すように、端子ケース２０に端子９１がインサート成形されているが、樹脂製のケースに対して端子９１を完全に隙間なく密着させることはできない。例えば、端子９１と端子ケース２０の鉛直部分には僅かに隙間ｔが空けられている。このため、図３Ｃに示すように、端子９１の他端側がボンディング面９６とは逆側に曲げられると、曲げ部分の外側に引張応力が生じて、端子９１の一端側のボンディング面９６に対向する面が端子ケース２０から持ち上げられる。そして、端子９１の一端側と端子ケース２０との間に浮きが生じる。このため、ボンディング時の超音波振動や荷重がボンディングワイヤに適切に伝わらずに、ボンディング面９６に対するボンディングワイヤの接合性が悪化してしまう。
そこで、本実施の形態では、端子３１が曲げられたときに外側の曲面に相当する所定領域に凹凸形状４３が形成されており、表面積が増加されている（図４参照）。これにより、曲げの外側に強い引張応力が作用しても、凹凸形状４３が引き伸ばされることで引張応力が緩和される。すなわち、表面積の増加分が板面４１の伸びに使用されるため、一方の板面４１に亀裂が入り難くなっている。また、端子３１の他端側がボンディング面３２とは逆側に押し曲げられても、曲げの外側の引張応力が緩和されているため、端子３１の一端側が持ち上げられ難くなってボンディング面３２の浮きが抑えられ、ボンディング面３２に対するボンディングワイヤの接合性が悪化することがない。
以下、図４及び図５を参照して、本実施の形態の半導体モジュール用の端子構造について詳細に説明する。図４は、本実施の形態の端子の三面図である。図４Ａは、一方の板面側から見た端子の正面図である。図４Ｂは、一方の板面を垂直な方向から見た端子の側面図である。図４Ｃは、一方の板面を垂直な方向から見た上面図である。図５は、本実施の形態の端子の曲げ状態の説明図である。図５Ａは、端子を曲げる前の半導体モジュールの部分断面図、図５Ｂは、端子が曲げられた時の半導体モジュールの部分断面図である。図５Ｃは、端子が曲げられた時の端子の部分断面図である。図５Ｄは、端子が曲げられた時の端子各部の長さを示す図である。図５Ｅは、端子の凹凸形状の深さ、角度、ピッチを示す図である。なお、ここでは、凹凸形状をＶ溝で形成した一例について説明するが、凹凸形状はＶ溝で形成される構成に限定されない。
図４に示すように、曲げる前の端子３１は、一端側が真横に延び他端側が真上に延びた側面視Ｌ字状に形成されている。端子３１の縦板部分３７の先端側は板幅が広く形成されており、この板幅が広い先端側にはネジ止め用の開口３４が形成されている。縦板部分３７の先端側と基端側の間は板幅が狭く形成され、この板幅が狭くなった箇所は端子３１の曲げの予定位置になっている。端子３１の横板部分３８の表面はボンディングワイヤ１５（図２参照）がボンディングされるボンディング面３２になっており、縦板部分３７の先端側の表面は曲げられた後に外部導体に接続される外部電極面３３になっている。
端子３１の一方の板面４１には曲げられたときに外側の曲面に相当する所定領域４２に凹凸形状４３が形成されており、他方の板面４５には曲げられたときに内側の曲面に相当する所定領域４６に数本のＶ溝４７が形成されている。本実施の形態では、一方の板面４１に６本のＶ溝と５本の凸筋とからなる凹凸形状４３が形成され、他方の板面４５に３本のＶ溝４７が形成されている。凹凸形状４３は所定領域４２の表面積を大きくしており、表面積の増加分が端子３１を曲げたときの伸び代に使用される。凹凸形状４３は、実際の端子割れ形状に合わせて、端子幅方向に延びる細かなＶ溝４４によって形成されている。このため、端子３１の曲げによって端子割れを起こさないように、一方の板面４１をスムーズに伸ばすことができる。
凹凸形状４３のＶ溝４４の溝底は僅かに丸みを帯びて形成されている。これにより、端子３１の曲げたときにＶ溝４４の溝底における応力集中が抑えられ、端子３１に対してＶ溝４４の溝底を起点にした亀裂が入り難くなっている。端子３１の他方の板面４５のＶ溝４７は、端子幅方向に延びており、曲げの起点となって端子３１の曲げ精度を向上すると共に曲げ易くしている。これら凹凸形状４３及びＶ溝４７は一方の板面４１及び他方の板面４５で対向する位置関係で形成されているため、Ｖ溝４７を起点にした端子３１の曲げに合わせて凹凸形状４３を変形させることができる。
このように、一方の板面４１の凹凸形状４３によって表面積を大きくして端子３１の亀裂を抑えることができると共に、他方の板面４５のＶ溝４７によって曲げの起点を形成して端子３１の曲げ精度を向上させることができる。すなわち、曲げの外側の板面４１には表面積を増加させる目的で所定領域４２に対して全体的にＶ溝４４が形成されており、曲げ内側の板面４５には端子３１の曲げ精度を向上させる目的で所定領域４６に対して局所的にＶ溝４７が形成されている。よって、凹凸形状４３の所定領域４２は、対向する所定領域４６に形成されたＶ溝４７を起点に曲げたときに引き伸ばされる箇所となっている。
また、一方の板面４１の所定領域４２の凹凸形状４３が多数のＶ溝４４で形成されているため、個々のＶ溝４４を浅く形成しても表面積を十分に確保することができる。また、Ｖ溝４４が分散されることで、応力集中を抑えることができる。同様に他方の板面４５の所定領域４６に対して複数のＶ溝４７が形成されているため、個々のＶ溝４７を浅く形成しても端子３１を曲げ易さを向上させることができる。また、Ｖ溝４７が分散されることで、応力集中を抑えることができる。このため、凹凸形状４３及びＶ溝４７の形成箇所においても端子３１の板厚を十分に残すことができ、板厚の減少による電気抵抗の増加を抑えることができる。また、端子３１の応力集中を抑えて、局所的な曲げ変形による端子３１の破損を防止することができる。
なお、一方の板面４１のＶ溝４４の深さ、他方の板面４５のＶ溝４７の深さ、端子３１の板厚は、端子割れ、電気抵抗、曲げ易さ等を考慮して設計されている。例えば、板厚０．８０ｍｍの端子３１において、一方の板面４１のＶ溝４４の深さが０．１ｍｍ以下、他方の板面４５のＶ溝４７の深さが０．２ｍｍ以下に設計されていることが好ましい。端子３１の厚みは、曲げたときに少なくとも０．６５ｍｍ以上の厚みが残されるように設計されることが好ましい。好ましくは、一方の板面４１のＶ溝４４の深さは元の板厚の０．１２５倍以下、他方の板面４５のＶ溝４７の深さは元の板厚の０．２５倍以下であり、残された厚みは元の板厚の０．８倍以上であることが好ましい。端子３１に対する凹凸形状４３、Ｖ溝４７の加工方法は特に限定されないが、例えば、プレス加工によって端子３１を圧縮変形させることで形成される。
また、端子３１は母材３５（図５Ｃ参照）の外面にめっき層３６が形成されているが、プレス加工で母材３５に凹凸形状４３及びＶ溝４７を形成した後に母材３５にめっきを施すことが好ましい。プレス加工前に母材３５にめっきを施す場合には、めっき層３６が薄過ぎるとプレス加工によってめっき割れが起き易くなり、めっき層３６が厚すぎると端子３１を曲げたときにめっき割れが起き易くなるからである。ただし、プレス加工時や端子３１を曲げたときのめっき割れが生じないような適度な厚みでめっきできる場合には、プレス加工で凹凸形状４３及びＶ溝４７を形成する前に母材３５にめっきを施すようにしてもよい。
図５Ａに示すように、曲げる前の端子３１は、側面視Ｌ字状の状態で端子ケース２０に対してインサート成形されている。端子３１の横板部分３８は端子ケース２０の内側にボンディング面３２を露出させており、端子３１の縦板部分３７は基端側を除いて端子ケース２０から上方に突出している。縦板部分３７のケース内側を向いた板面４１には、端子ケース２０から表出した位置から所定範囲に亘って、端子幅方向に延びる細かなＶ溝４４によって凹凸形状４３が形成されている。縦板部分３７のケース外側を向いた板面４５には、端子ケース２０から表出した位置から所定範囲に亘って、端子幅方向に延びる数本のＶ溝４７が形成されている。
図５Ｂに示すように、縦板部分３７の先端側がボンディング面３２とは逆側に曲げられて、縦板部分３７の先端側が横板部分３８と平行になるまで押し込まれることで端子３１が側面視クランク状に形成される。このとき、曲げの外側となる板面４１の所定領域４２には引張応力が作用して、所定領域４２の凹凸形状４３を引き伸ばすようにして変形される。凹凸形状４３によって表面積が増加された分だけ所定領域４２で伸びが許容されているため、端子３１の曲げによって引張応力を受けても所定領域４２に亀裂が入り難くなっている。このように、凹凸形状４３によって引張応力を受けたときに亀裂が入り始める伸びの限界値が改善されている。
図５Ｃに示すように、端子３１は母材３５よりも剛性が高いめっき層３６で覆われているが、めっき層３６の表面積も増加しているため、めっき層３６にも亀裂が入り難くなっている。よって、端子３１のめっき割れ及び母材割れが抑制されて端子３１の耐腐食性が向上されている。また、端子３１が曲げられたときに、曲げの外側で引張応力が緩和されているため、端子ケース２０の設置面４９から端子３１の横板部分３８が持ち上げられ難くなっている（図５Ｂ参照）。よって、端子ケース２０の設置面４９と端子３１の横板部分３８の隙間を広げることなく、ボンディング面３２に対してボンディングワイヤ１５（図２参照）を良好にボンディングすることができる。
曲げの内側となる板面４５の所定領域４６には圧縮応力が作用しているが、曲げの内側ではＶ溝４７によって圧縮応力が緩和されているため、内側のＶ溝４７を起点にして端子３１が曲げ易くなっている。曲げの内側となる板面４５に複数のＶ溝４７が形成されているため、端子３１の曲げの角度を緩やかにし、断面積の変化を小さくして電気抵抗の増加が抑えられている。曲げの外側の凹凸形状４３のＶ溝４４及び曲げの内側のＶ溝４７が浅く形成されているため、Ｖ溝４４及びＶ溝４７による断面積の変化による電気抵抗の増加も抑えられている。
凹凸形状４３による表面積の増加分が伸びに使用されるため、凹凸形状４３の表面積は凹凸形状４３を形成しない場合の表面積よりも、少なくとも端子３１を曲げたときの伸びに使用される面積分だけ大きく形成されている。例えば、図５Ｄに示すように、曲げの内側の長さＬ１に対する外側の長さＬ２から必要な凹凸形状４３の表面積を簡易的に求めることができる。ここで、半導体モジュール１には、板厚１．５ｍｍの端子３１を曲げの外半径２．５ｍｍで９０°に曲げたもの、板厚０．８ｍｍの端子３１を曲げ外半径１．２ｍｍで９０°に曲げたものや、板厚２．０ｍｍの端子３１を曲げ外半径６．０ｍｍで９０°に曲げたものが使用される。これらのＬ２／Ｌ１は１．６０倍、１．６７倍、１．５０倍である。そのため、凹凸形状４３の表面積は凹凸形状４３が無い場合の表面積の１．５倍以上に形成されることが好ましい。
表面積の増加のために、凹凸形状４３が形成される。一方、過度な凹凸形状は、電気抵抗の増加や亀裂の起点となるため、適切な凹凸形状４３が形成される。例えば、図５Ｅに示すように、板厚Ｔ＝０．８ｍｍの端子に深さＤ＝０．１ｍｍ、先端角度ａ＝６０°、ピッチＰｉｔｃｈ＝０．１２ｍｍのＶ溝による凹凸形状を形成したもの、板厚Ｔ＝１．５ｍｍの端子に深さＤ＝０．１５ｍｍ、先端角度ａ＝５０°、ピッチＰｉｔｃｈ＝０．２５ｍｍのＶ溝による凹凸形状を形成したものや、板厚Ｔ＝２．０ｍｍの端子に深さＤ＝０．１８ｍｍ、先端角度ａ＝８０°、ピッチＰｉｔｃｈ＝０．３２ｍｍのＶ溝による凹凸形状を形成したものが使用される。これらの凹凸形状の表面積は、凹凸形成なしの表面に対して１．９６倍、１．７６倍、１．５２倍である。そのため、凹凸形状４３の表面積は凹凸形状４３が無い場合の表面積の２．０倍以下であることが好ましい。
なお、図５Ｄに示すように、上記の簡易的な算出方法で求めた凹凸形状４３の表面積は、板厚内で応力が生じない中立面を基準としていない分だけ僅かに大きく形成されるが、表面積が僅かに大きな分には端子割れ、電気抵抗、曲げ易さに影響を与えることがない。また、中立面の長さをＬ３としたときに、凹凸形状４３の表面積が凹凸形状４３が無い場合の表面積のＬ２／Ｌ３倍に形成されてもよい。凹凸形状４３の表面積は、曲げの外側で生じた伸びを吸収可能な大きさであることが好ましいが、曲げの外側で生じた伸びを完全に吸収可能な大きさである構成に限定されない。凹凸形状４３の表面積は、端子の曲げによる伸びを吸収して、少なくとも端子割れを減らすことができる程度の大きさに形成されていればよい。
以上のように、本実施の形態では、一方の板面４１の所定領域４２の表面積が凹凸形状４３によって増加されている。よって、端子３１が曲げられたときに外側の曲面に相当する所定領域４２に引張応力が強く作用するが、所定領域４２の表面積の増加分だけ曲げの外側で伸びが許容される。表面積の増加分が板面４１の伸びに使用されることで、一方の板面４１に亀裂が入ることが防止されて、端子腐食の進行及び電気抵抗の増加を抑えつつ、端子３１を良好に曲げることができる。
以下、図６及び図７を参照して、本実施の形態の半導体モジュール用の端子構造の変形例について詳細に説明する。図６は、変形例の端子の凹凸形状の一例を示す図である。図６Ａ、図６Ｂ及び図６Ｃは、曲げる前の端子の部分断面図である。図６Ｄ、図６Ｅ及び図６Ｆは、図６Ａ、図６Ｂ及び図６Ｃの端子が曲げられた時の部分断面図である。図７は、他の変形例の端子の凹凸形状の一例を示す図である。図７Ａ及び図７Ｂは、端子の凹凸形状を拡大した部分断面図、図７Ｃは、一方の板面側から見た端子の正面図である。
なお、図６Ａ、図６Ｄの変形例に示すように、端子５１の一方の板面５２には、曲げられたときに外側の曲面に相当する所定領域５３に対して、曲げの頂点Ｐから離れるのに従って高低差が小さくなるように凹凸形状５４が形成されてもよい。これにより、曲げの頂点Ｐ付近のように割れ易い箇所では凹凸形状５４の高低差を大きくし、曲げの頂点Ｐから離れた割れ難い箇所では凹凸形状５４の高低差を小さくすることができる。よって、端子５１の割れ易さに応じた表面積で凹凸形状５４を形成することができる。
また、図６Ｂ、図６Ｅの変形例に示すように、端子６１の一方の板面６２には、曲げられたときに外側の曲面に相当する所定領域６３に対して、曲げの頂点Ｐから離れるのに従ってピッチが広くなるように凹凸形状６４が形成されてもよい。これにより、曲げの頂点Ｐ付近のように割れ易い箇所では凹凸形状６４のピッチを狭くし、曲げの頂点Ｐから離れた割れ難い箇所では凹凸形状６４のピッチを広くすることができる。よって、端子６１の割れ易さに応じた表面積で凹凸形状６４を形成することができる。
また、図６Ｃ、図６Ｆの変形例に示すように、端子７１の一方の板面７２には、曲げられたときに外側の曲面に相当する所定領域７３に対して、曲げの頂点Ｐから離れるのに従って高低差が小さくなると共にピッチが広くなるように凹凸形状７４が形成されてもよい。これにより、曲げの頂点Ｐ付近のように割れ易い箇所では凹凸形状７４の高低差を大きくすると共にピッチを狭くし、曲げの頂点Ｐから離れた割れ難い箇所では凹凸形状７４の高低差を小さくすると共にピッチを広くすることができる。よって、端子７１の割れ易さに応じた表面積で凹凸形状７４を形成することができる。
また、凹凸形状は、端子が曲げられたときに外側になる箇所の表面積を増加させるような形状であればよく、凹凸形状は端子幅方向に延びる複数の凹形状によって形成されてもよい。例えば、図７Ａの変形例に示すように、凹凸形状８１が端子幅方向に延びる複数のＵ溝８２によって形成されてもよい。この構成により、Ｕ溝８２の溝底の応力集中を抑えて、曲がられたときに外側になる箇所に亀裂を入り難くすることができる。
また、凹凸形状は凸形状によって形成されてもよい。例えば、図７Ｂの変形例に示すように、凹凸形状８４は複数の凸形状８５によって形成されてもよい。この構成により、凹形状を形成する場合と比較して、板厚を十分に確保できるため、端子を曲げた後も電気抵抗が高くなることがない。
また、図７Ｃの変形例に示すように、凹凸形状８７はドット状に点在した無数の窪み８８によって形成されてもよい。また、図示は省略するが、凹凸形状はドット状に点在した無数の突起によって形成されてもよい。これらの構成であっても、曲げられたときに外側になる箇所の表面積を増加させることができる。
また、本実施の形態では、端子が曲げられたときに内側となる板面の所定領域にＶ溝が形成されたが、曲げの起点となる凹みが形成されていればよく、例えば、凹みとしてＵ溝が形成されてもよい。
また、本実施の形態では、端子が曲げられたときに外側の曲面に相当する所定領域に凹凸形状が形成され、端子が曲げられたときに内側の曲面に相当する所定領域にＶ溝が形成される構成にしたが、少なくとも端子が曲げられたときに外側の曲面に相当する所定領域に凹凸形状が形成されていればよい。
また、本実施の形態では、ボンディング面を有する端子に本開示の技術を適用する構成にしたが、この構成に限定されない。本開示の技術は、半導体モジュールの端子であれば、どのような端子にも適用することができる。したがって、端子形状は側面視でクランク状に形成されてもよいし、側面視でＬ字状に形成されてもよいし、側面視で角張ったＵ字状に形成されてもよい。
また、本実施の形態及び変形例を説明したが、他の実施の形態として、上記実施の形態及び変形例を全体的又は部分的に組み合わせたものでもよい。
また、本実施の形態は上記の実施の形態及び変形例に限定されるものではなく、技術的思想の趣旨を逸脱しない範囲において様々に変更、置換、変形されてもよい。さらに、技術の進歩又は派生する別技術によって、技術的思想を別の仕方で実現することができれば、その方法を用いて実施されてもよい。したがって、特許請求の範囲は、技術的思想の範囲内に含まれ得る全ての実施態様をカバーしている。
下記に、上記の実施の形態における特徴点を整理する。
上記実施の形態に記載の端子構造は、板状の端子を曲げて形成した半導体モジュールの端子構造であって、前記端子の一方の板面には、曲げられたときに外側の曲面に相当する所定領域に複数の凹形状又は複数の凸形状の少なくとも一方を含む凹凸形状が形成されたことを特徴とする。この構成によれば、一方の板面の所定領域の表面積が凹凸形状によって増加されている。よって、端子が曲げられたときに外側の曲面に相当する所定領域に引張応力が強く作用するが、所定領域の表面積の増加分だけ曲げの外側で伸びが許容される。表面積の増加分が板面の伸びに使用されることで、一方の板面に亀裂が入ることが防止されて、端子腐食の進行及び電気抵抗の増加を抑えつつ、端子を良好に曲げることができる。
上記実施の形態に記載の端子構造において、端子は板状の母材をめっき層で覆って形成されている。この構成によれば、端子の母材割れ及びめっき割れを防止することができる。
上記実施の形態に記載の端子構造において、めっきされる前の母材に対してプレス加工で凹凸形状が形成されている。この構成によれば、プレス加工前に母材にめっきする場合のようなプレス加工によるめっき割れを防止することができる。
上記実施の形態に記載の端子構造において、前記端子の他方の板面には、曲げられたときに内側の曲面に相当する所定領域に凹みが形成されており、前記凹凸形状及び前記凹みが対向する位置関係である。この構成によれば、他方の板面の凹みが起点になって曲げ精度が向上されると共に、凹みを起点にした曲げに合わせて凹凸形状を変形させることができる。
上記実施の形態に記載の端子構造において、端子の一方の板面には、所定領域に曲げ頂点から離れるのに従って高低差が小さくなるように、凹凸形状が形成されている。この構成によれば、曲げの頂点付近のように割れ易い箇所では凹凸形状のピッチを狭くし、曲げの頂点から離れた割れ難い箇所では凹凸形状のピッチを広くすることができる。よって、端子の割れ易さに応じた表面積で凹凸形状を形成することができる。
上記実施の形態に記載の端子構造において、端子の一方の板面には、所定領域に曲げ頂点から離れるのに従ってピッチが広がるように、凹凸形状が形成されている。この構成によれば、曲げの頂点付近のように割れ易い箇所では凹凸形状のピッチを狭くし、曲げの頂点から離れた割れ難い箇所では凹凸形状のピッチを広くすることができる。よって、端子の割れ易さに応じた表面積で凹凸形状を形成することができる。
上記実施の形態に記載の端子構造において、凹凸形状の表面積が、凹凸形状を形成しない場合の表面積よりも、少なくとも端子を曲げたときの伸びに使用される面積分だけ大きく形成されている。この構成によれば、凹凸形状の表面積を十分に確保して端子に亀裂が入りことを防止することができる。
上記実施の形態に記載の端子構造において、前記凹凸形状の表面積が、前記凹凸形状を形成しない場合の表面積の１．５倍以上２．０倍以下である。この構成によれば、一般的な半導体モジュールで使用される端子について、端子の凹凸形状の表面積を適度に確保して端子に亀裂が入りことを防止することができる。
上記実施の形態に記載の端子構造において、端子の一端側が半導体素子に電気的に接続されるボンディング面になっており、端子の他端側がボンディング面とは逆側に曲げられている。この構成によれば、端子の他端側が曲げられたときに、曲げの外側に作用する引張応力が緩和されることで、引張応力によってボンディング面となる端子の一端側が端子の設置面から持ち上げられ難くなっている。よって、端子の一端側と設置面の隙間を広げることなく、半導体素子とボンディング面を良好にボンディングすることができる。
上記実施の形態に記載の端子構造において、前記凹凸形状が、端子幅方向に延びる凹形状によって形成されている。この構成によれば、端子の曲げ強度を低下させて曲げ易くすることができる。
上記実施の形態に記載の端子構造において、凹凸形状が、端子幅方向に延びるＶ溝によって形成されている。この構成によれば、実際の端子割れ形状に合わせたＶ溝で凹凸形状を形成することで、曲げの外側をスムーズに伸ばすことができる。
上記実施の形態に記載の端子構造において、Ｖ溝の溝底が丸みを帯びて形成されている。この構成によれば、端子の曲げ時にＶ溝の溝底における応力集中が抑えられ、端子に対してＶ溝の溝底を起点にした亀裂が入り難くなっている。
上記実施の形態に記載の端子構造において、凹凸形状が、端子幅方向に延びるＵ溝によって形成されている。この構成によれば、Ｕ溝の溝底に応力が集中し難くなって亀裂を入り難くすることができる。
上記実施の形態に記載の半導体モジュールは、半導体素子の電極に電気的に接続される板状の端子に対して、上記の端子構造を適用したことを特徴とする。この構成によれば、端子割れを抑えて耐食性及び電気特性を向上した半導体モジュールを提供することができる。
上記実施の形態に記載の端子の製造方法は、端子が取り付けられた半導体モジュールの端子の製造方法であって、端子の母材の一方の板面に、曲げられたときに外側となる所定領域に複数の凹形状又は複数の凸形状の少なくとも一方を含む凹凸形状をプレス加工によって形成するステップと、母材の外面にめっきを施してめっき層を形成するステップとを有することを特徴とする。
１ ：半導体モジュール
１１：セラミック回路基板（回路基板）
１３：半導体素子
２０：端子ケース
３１：端子
３２：ボンディング面
３５：母材
３６：めっき層
４１：一方の板面
４２：一方の板面の所定領域
４３：凹凸形状
４４：Ｖ溝（凹形状）
４５：他方の板面
４６：他方の板面の所定領域
４７：Ｖ溝（凹み）
Ｐ ：曲げ頂点

Claims (10)

  1. 板状の端子を曲げて形成した半導体モジュールの端子構造であって、
    前記端子の一方の板面には、曲げられたときに外側の曲面に相当する所定領域にピッチが均等な４つ以上の凹形状及びピッチが均等な３つ以上の凸形状を含む凹凸形状が形成されたことを特徴とする端子構造。
  2. 前記端子は板状の母材をめっき層で覆って形成されたことを特徴とする請求項１に記載の端子構造。
  3. 前記端子の他方の板面には、曲げられたときに内側の曲面に相当する所定領域に凹みが形成されており、
    前記凹凸形状及び前記凹みが対向する位置関係であることを特徴とする請求項１又は請求項２に記載の端子構造。
  4. 板状の端子を曲げて形成した半導体モジュールの端子構造であって、
    前記端子の一方の板面には、曲げられたときに外側の曲面に相当する所定領域に複数の凹形状又は複数の凸形状の少なくとも一方を含む凹凸形状が形成され、
    前記端子の一方の板面には、所定領域に曲げ頂点から離れるのに従って高低差が小さくなるように、前記凹凸形状が形成されたことを特徴とする端子構造。
  5. 板状の端子を曲げて形成した半導体モジュールの端子構造であって、
    前記端子の一方の板面には、曲げられたときに外側の曲面に相当する所定領域に複数の凹形状又は複数の凸形状の少なくとも一方を含む凹凸形状が形成され、
    前記端子の一方の板面には、所定領域に曲げ頂点から離れるのに従ってピッチが広がるように、前記凹凸形状が形成されたことを特徴とする端子構造。
  6. 板状の端子を曲げて形成した半導体モジュールの端子構造であって、
    前記端子の一方の板面には、曲げられたときに外側の曲面に相当する所定領域に複数の凹形状又は複数の凸形状の少なくとも一方を含む凹凸形状が形成され、
    前記凹凸形状の表面積が、前記凹凸形状を形成しない場合の表面積よりも、少なくとも前記端子を曲げたときの伸びに使用される面積分だけ大きく形成されていることを特徴とする端子構造。
  7. 前記凹凸形状の表面積が、前記凹凸形状を形成しない場合の表面積の１．５倍以上２．０倍以下であることを特徴とする請求項６に記載の端子構造。
  8. 前記端子の一端側が半導体素子に電気的に接続されるボンディング面になっており、前記端子の他端側が前記ボンディング面とは逆側に曲げられていることを特徴とする請求項１から請求項７のいずれかに記載の端子構造。
  9. 前記凹凸形状の前記凹形状は、端子幅方向に延びる凹形状であることを特徴とする請求項１から請求項８のいずれかに記載の端子構造。
  10. 半導体素子の電極に電気的に接続される板状の端子に対して、請求項１から請求項９のいずれかに記載の端子構造を適用したことを特徴とする半導体モジュール。
JP2018090058A 2018-05-08 2018-05-08 端子構造、半導体モジュール Active JP7205076B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018090058A JP7205076B2 (ja) 2018-05-08 2018-05-08 端子構造、半導体モジュール
US16/366,251 US10886205B2 (en) 2018-05-08 2019-03-27 Terminal structure and semiconductor module
CN201910258178.9A CN110459515A (zh) 2018-05-08 2019-04-01 端子构造、半导体模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018090058A JP7205076B2 (ja) 2018-05-08 2018-05-08 端子構造、半導体モジュール

Publications (2)

Publication Number Publication Date
JP2019197777A JP2019197777A (ja) 2019-11-14
JP7205076B2 true JP7205076B2 (ja) 2023-01-17

Family

ID=68464185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018090058A Active JP7205076B2 (ja) 2018-05-08 2018-05-08 端子構造、半導体モジュール

Country Status (3)

Country Link
US (1) US10886205B2 (ja)
JP (1) JP7205076B2 (ja)
CN (1) CN110459515A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112951783B (zh) * 2021-04-02 2022-06-07 深圳市嘉兴南电科技有限公司 一种电动汽车5g信号接收器用二极管
JP7484800B2 (ja) 2021-04-08 2024-05-16 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076255A (ja) 2000-08-29 2002-03-15 Mitsubishi Electric Corp 電力用半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61112650U (ja) * 1984-12-27 1986-07-16
JP2003025019A (ja) 2001-07-16 2003-01-28 Sumitomo Wiring Syst Ltd 金属板の折曲げ方法及びコネクタ用端子
JP2007234696A (ja) 2006-02-28 2007-09-13 Toyota Industries Corp 半導体モジュール
FR2990076B1 (fr) * 2012-04-27 2015-08-21 Labinal Harnais de liaison de retour de courant, ainsi que procede de montage sur un cadre de fuselage composite
JP6480856B2 (ja) * 2015-12-14 2019-03-13 株式会社東芝 半導体モジュール

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002076255A (ja) 2000-08-29 2002-03-15 Mitsubishi Electric Corp 電力用半導体装置

Also Published As

Publication number Publication date
CN110459515A (zh) 2019-11-15
JP2019197777A (ja) 2019-11-14
US10886205B2 (en) 2021-01-05
US20190348349A1 (en) 2019-11-14

Similar Documents

Publication Publication Date Title
JP4455488B2 (ja) 半導体装置
US10170433B2 (en) Insulated circuit board, power module and power unit
CN104821302B (zh) 半导体装置
JP6299120B2 (ja) 半導体モジュール
JP6780635B2 (ja) 半導体モジュール
US8860220B2 (en) Semiconductor device and method for manufacturing the same
JP7040032B2 (ja) 半導体装置
JP7205076B2 (ja) 端子構造、半導体モジュール
JP5218442B2 (ja) 電力用半導体装置
US9859195B1 (en) Semiconductor device
EP1936687A1 (en) Electrical terminal
US10541219B2 (en) Semiconductor module, base plate of semiconductor module, and method of manufacturing semiconductor device
US10468372B2 (en) Semiconductor apparatus
US20160035657A1 (en) Semiconductor device and semiconductor module
JP6272213B2 (ja) 半導体装置
JP2006216641A (ja) 半導体モジュール
JP6834815B2 (ja) 半導体モジュール
JP2015122453A (ja) パワーモジュール
JP4485995B2 (ja) パワー半導体モジュール
JP5602703B2 (ja) パワー半導体モジュール
JP2010093287A (ja) パワー半導体モジュール
US20150179540A1 (en) Semiconductor device
JP7120470B2 (ja) 半導体装置
JP7207611B2 (ja) 半導体モジュール
WO2023119837A1 (ja) 半導体モジュール、半導体装置、及び車両

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221212

R150 Certificate of patent or registration of utility model

Ref document number: 7205076

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150