JP6272213B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6272213B2
JP6272213B2 JP2014238347A JP2014238347A JP6272213B2 JP 6272213 B2 JP6272213 B2 JP 6272213B2 JP 2014238347 A JP2014238347 A JP 2014238347A JP 2014238347 A JP2014238347 A JP 2014238347A JP 6272213 B2 JP6272213 B2 JP 6272213B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
external
region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014238347A
Other languages
English (en)
Other versions
JP2016100544A (ja
Inventor
高橋 卓也
卓也 高橋
義貴 大坪
義貴 大坪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014238347A priority Critical patent/JP6272213B2/ja
Priority to US14/821,301 priority patent/US9455208B2/en
Priority to DE102015223300.6A priority patent/DE102015223300A1/de
Priority to CN201510844574.1A priority patent/CN105633024B/zh
Publication of JP2016100544A publication Critical patent/JP2016100544A/ja
Application granted granted Critical
Publication of JP6272213B2 publication Critical patent/JP6272213B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • H01L23/49844Geometry or layout for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861Lead-frames fixed on or encapsulated in insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage

Description

この発明は、基板固定用のベース板を用いないベース板レス構造の半導体装置に関するものである。
従来、例えば、特許文献1に開示されているように、半導体素子が形成される基板を固定載置するための金属性等のベース板を用いない構造であるベース板レス構造の半導体装置が提案されている。また、従来、特許文献2等に開示されているように、外装ケース上面において外部電極がインサート成型で外装ケースと共に一体成型され、外部電極の一端がケース内部の絶縁基板上の回路導体箔に固着される半導体装置が提案されている。
特開平7−326711号公報(図1,図5) 特開平9−69603号公報(図5)
しかしながら、上述の従来技術による半導体装置においては、以下のように解決すべき問題点があった。
特許文献1に開示の半導体装置においては、ベース板を用いないため剛性が低く、放熱材を塗布し、さらにねじ締めなどにより半導体装置をヒートシンクに固定する際に、絶縁基板に力が及ぼされ、絶縁基板が上に凸状態で反る(以下、「上凸反り」と略記する場合あり)ことがある。絶縁基板に上凸反りが生じると、絶縁基板とヒートシンクとの間の熱抵抗が増加したりするなどの問題点があった。
また、特許文献2に開示の半導体装置においては、電極と外装ケースとの接点は、電極がケース上面を貫通する部分のみである。このため、ケース内部で電極が凸反りを防止できる程度まで強く絶縁基板を押圧することができず、絶縁基板の上凸反りによる特許文献1での問題点を解決できていない。
この発明は上記問題点を解決するためになされたもので、基板固定用のベース板を用いないベース板レス構造において、基板が上に凸状態で反る現象を防止することができる構造の半導体装置を得ることを目的とする。
この発明に係る請求項1記載の半導体装置は、水平方向に沿って形成される一方主面及び他方主面を有し、一方主面側に配線パターンを有する絶縁基板と、前記絶縁基板の一方主面側に形成される半導体素子と、前記配線パターンあるいは前記半導体素子と電気的に接続して、前記絶縁基板の一方主面上に設けられる外部電極と、前記絶縁基板及び前記半導体素子を収容する収容ケースとを備え、前記収容ケースは前記絶縁基板の一方主面側において、前記絶縁基板の一方主面と平面視して完全重複する態様で設けられ、前記外部電極を構成する電極挿入部の少なくとも一部を内部に有する電極挿入領域を有し、前記外部電極は前記水平方向に沿って形成される水平方向電極領域を有し、前記水平方向電極領域の上面が前記電極挿入領域に接する態様で設けられることを特徴とする。
請求項1記載の本願発明である半導体装置は上記特徴を有するため、水平方向電極領域の存在により、垂直方向の応力に対する収容ケースの電極挿入領域の抵抗力が高くなる。すなわち、外部電極によって絶縁基板の上方向への変動を押圧する強い力を加えることが可能となるため、絶縁基板の変形を抑制することができ、その結果、半導体装置の信頼性の向上を図ることができる。
この発明の実施の形態1であるパワーモジュールの上面構造を示す平面図である。 図1のA−A断面における断面構造を示す断面図である。 図1のB−B断面における断面構造を示す断面図である。 この発明の実施の形態2であるパワーモジュールの断面構造を示す断面図である。 この発明の実施の形態3であるパワーモジュールの裏面側構造を示す平面図である。 実施の形態4のパワーモジュールの断面構造を示す断面図である。 実施の形態5のパワーモジュールの上面構造を示す平面図である。 図7のC−C断面における断面構造を示す断面図(その1)である。 図7のC−C断面における断面構造を示す断面図(その2)である。 実施の形態6のパワーモジュールの断面構造を示す断面図である。 実施の形態7のパワーモジュールの上面構造を示す平面図である。 図11のD−D断面における断面構造を示す断面図である。 実施の形態8のパワーモジュールの断面構造を示す断面図である。 実施の形態9のパワーモジュールの断面構造を示す断面図である。 実施の形態10のパワーモジュールの断面構造を示す断面図である。 実施の形態11のパワーモジュールの上面構造を示す平面図である。 実施の形態12のパワーモジュールの上面構造を示す平面図である。 実施の形態13のパワーモジュールの断面構造を示す断面図である。 実施の形態14のパワーモジュールの断面構造を示す断面図である。
<実施の形態1>
図1はこの発明の実施の形態1であるパワーモジュール(半導体装置)の上面構造を示す平面図である。図2は図1のA−A断面における断面構造を示す断面図である。図3は図1のB−B断面における断面構造を示す断面図である。なお、これらの図1〜図3それぞれにXYZ直交座標系を示している。以下、図1〜図3を参照して実施の形態1のパワーモジュールについて説明する。
絶縁基板1は絶縁板10、配線パターン11及び12並びに裏面電極15(内部電極)より構成されている。配線パターン11及び12は絶縁板10の表面上に形成され、裏面電極15は絶縁板10の裏面上に形成される。
さらに、絶縁基板1の配線パターン11上に、シリコン(Si)等を構成材料とした半導体素子2が半田等により接着されて設けられている。図2の構成では、半導体素子2と配線パターン12とがワイヤ51によって電気的に接続される。
このように、絶縁基板1はX方向及びY方向(第1及び第2の方向)で規定される水平方向に沿って形成される表面及び裏面(一方主面及び他方主面)を有し、絶縁板10を基準として表面側に半導体素子2及び配線パターン11及び12を有し、裏面側に裏面電極15を有している。
そして、配線パターン11及び12上に外部電極21及び22(第1及び第2の外部電極)が設けられ、さらに、裏面電極15を開放させつつ、絶縁基板1、半導体素子2及び外部電極21及び22の大部分が収容ケース3自体あるいは収容ケース3内の収容空間5内に収容される。そして、収容ケース3は、絶縁板10の端部領域であるケース接着領域10bと接着剤52を介して接着される。また、収容ケース3の上面は一部開口するとともに、外周の4隅に平面形状が円状の取付穴53が設けられる。
外部電極21及び22はそれぞれ外部接続部E1、電極インサート部E2(電極挿入部)及び基板接続部E3から構成されている。外部接続部E1が収容ケース3の外部である収容ケース3の上面上に形成され、電極インサート部E2は大部分が収容ケース3におけるケース内インサート領域3a内に挿入されており、基板接続部E3は収容ケース3内の収容空間5内に形成され、配線パターン11及び12の表面に接触して設けられる。このように、外部接続部E1は収容ケース3の外部に設けられ、基板接続部E3は絶縁基板1の表面(配線パターン11及び12)と直接接続され、電極インサート部E2は外部接続部E1と基板接続部E3との間に設けられる。また、基板接続部E3には中心に取付穴54が設けられる。
図3に示すように、基板接続部E3は配線パターン11の表面に接触する支持水平電極領域E32とこの支持水平電極領域E32に連続して垂直方向(+Z方向)に延びて形成される支持垂直電極領域E31とにより構成される。電極インサート部E2は支持垂直電極領域E31に連続して、X方向に形成幅を有し水平方向(Y方向)に延びて形成されるケース接触用水平電極領域E22(水平方向電極領域)と、このケース接触用水平電極領域E22に連続して垂直方向に延びて形成されるインサート垂直電極領域E21とにより構成される。
そして、図3に示すように、電極インサート部E2のインサート垂直電極領域E21の全部及びケース接触用水平電極領域E22の一部が収容ケース3を形成するケース内インサート領域3a(電極挿入領域)内にインサート成形される。すなわち、ケース接触用水平電極領域E22は電極インサート部E2の一部としてケース内インサート領域3a内に挿入される。
このように、実施の形態1のパワーモジュールにおける外部電極21及び22は、ケース接触用水平電極領域E22の上面及び下面が共にケース内インサート領域3aに接する態様で設けられる。
このため、ケース接触用水平電極領域E22の存在により、垂直方向の応力に対する収容ケース3のケース内インサート領域3aの抵抗力が高くなる。すなわち、絶縁基板1が垂直方向における上方向(+Z方向)に変動する際、収容ケース3内に電極インサート部E2を挿入することにより固定される外部電極21及び22によって絶縁基板1を下方向(−Z方向)に押圧する強い力を加えることができるため、絶縁基板1の変形を抑制することができ、装置の信頼性の向上を図ることができる。その結果、実施の形態1のパワーモジュールは装置の長寿命化を図ることができる。
さらに、裏面電極15上に図示しない放熱材を設けた場合、外部電極21及び22による押圧力により裏面電極15と放熱材との接触領域を押し広げることができ、絶縁基板1の熱抵抗を改善することができる。また、温度変化による絶縁基板1の変形も抑制されるため、装置の信頼性が向上する。
さらに、実施の形態1のパワーモジュールにおけるケース接触用水平電極領域E22がケース内インサート領域3a内に挿入されることにより、ケース接触用水平電極領域E22の上面及び下面が共にケース内インサート領域3aに接するため、絶縁基板1の垂直方向に沿った下方向の変形に対する上方向の力も加えることができるため、絶縁基板1の下方向への変形をも抑制することができる。
加えて、実施の形態1のパワーモジュールにおける裏面電極15はケース接着領域10bと平面視重複する領域を有している。
このため、絶縁基板1の変形時に絶縁板10のケース接着領域10bの境界に応力が集中する際、ケース接着領域10bに平面視重複する裏面電極15の形成部分によって、絶縁板10を含む絶縁基板1の剛性を効果的に向上させることができるため、上記応力を緩和することができ、パワーモジュールの信頼性の向上を図ることができる。
すなわち、絶縁基板1が変形したときに、絶縁基板1と収容ケース3が接続されているケース接着領域10bの境界に応力が集中するが、ケース接着領域10bに平面視重複する領域に裏面電極15が存在することにより、絶縁基板1におけるセラミック性等の絶縁板10が変形しにくくなり、絶縁板10にクラックが発生しにくくなるため、装置の信頼性が向上する。
さらに、実施の形態1のパワーモジュールは、2つの外部電極21及び22(第1及び第2の外部電極)それぞれの電極インサート部E2をケース内インサート領域3aに挿入することにより、ケース内インサート領域3aの剛性が強くすることができ、絶縁基板1の変形をより抑制することができる。
また、絶縁基板1の表面上における外部電極21及び22の基板接続部E3の形成箇所は、比較的自由度が高いため、外部電極21及び22による押圧箇所の最適化を図ることができる。
なお、配線パターン11及び12や裏面電極15の構成材料として銅(Cu)やアルミニウム(Al)等が用いられるが、熱抵抗を小さくするためにCuを使用することが望ましい。
また、絶縁基板1における絶縁板10の絶縁材料として、窒化アルミニウム(AlN)などよりも破壊耐量の大きい窒化珪素(SiN)を使用することが望ましい。またSiNを使用した場合は、熱抵抗を小さくするために、絶縁基板1の配線パターン11及び12並びに裏面電極15の銅厚を、AlNなどでは作製困難な0.6mm以上とすることが望ましい。また、収容空間5を設けることなく、絶縁のために半導体素子2や絶縁基板1上を封止しても良く、封止材としてゲルや樹脂を利用することが望ましい。
収容ケース3の構成材料となるケース樹脂は、剛性の高いPPS(PolyPhenyleneSulfide)やPBT(PolyButyleneTerephthalate)を用いることが望ましい。また、ケース取付部である取付穴53は1か所以上であれば、配置はどのようにしてもよく、平面形状を円状でなくともよい。
なお、電極インサート部E2及び基板接続部E3の構造は、図3に示すような断面形状以外にも、絶縁基板1が変形する応力による外部電極21及び22の変形が十分少ない構造であればよい。また、外部接続部E1は、絶縁基板1の形成方向である水平方向に沿って形成する構造に限定されず、垂直方向に延びて形成しても良い。
また、半導体素子2と配線パターン11及び12との電気的接続には、ワイヤ51以外に、電極間の半田つけ等、導電性がある部材で行っても良い。加えて、外部電極21及び22と絶縁基板1の配線パターン11及び12と直接の接続には、超音波接合や半田接合、圧接など、導電性が確保できる接続方法で有ればよい。また、絶縁基板1の側面は、収容ケース3で覆われない構造でも良い。絶縁基板1は2枚以上でもよい。
<実施の形態2>
図4はこの発明の実施の形態2であるパワーモジュールの断面構造を示す断面図である。図4にXYZ直交座標系を示している。同図は、実施の形態1で用いた図1のB−B断面に相当する。なお、実施の形態1と同様な構成部は同一符号を付して説明を適宜省略する。
同図に示すように、実施の形態2のパワーモジュールは実施の形態1の外部電極21及び22の少なくとも一つに代えて、外部電極23を設けたことを特徴としている。実施の形態2のパワーモジュールにおける外部電極23は、実施の形態1の外部電極21及び22と同様に外部接続部E1、電極インサート部E2及び基板接続部E3から構成されているが、電極インサート部E2のケース接触用水平電極領域E22はケース内インサート領域3a内に挿入されず、ケース内インサート領域3aの底面とケース接触用水平電極領域E22の上面が接する態様で設けられる。すなわち、電極インサート部E2のインサート垂直電極領域E21の下端がケース内インサート領域3aの底面から突出し、ケース内インサート領域3aの底面に沿ってケース接触用水平電極領域E22を横行させている。
このように、実施の形態2のパワーモジュールにおける外部電極23は、ケース接触用水平電極領域E22の上面がケース内インサート領域3aの底面と接する態様で設けられるため、実施の形態1と同様、絶縁基板1の上方向(+Z方向)への変形を抑制することができる効果を奏する。
さらに、ケース接触用水平電極領域E22はケース内インサート領域3a内に挿入する必要がないため、実施の形態2のパワーモジュールは比較的簡単に製造することができる。
<実施の形態3>
図5はこの発明の実施の形態3であるパワーモジュールの裏面側構造を示す平面図である。図5にXYZ直交座標系を示している。実施の形態1と同様な構成部は同一符号を付して説明を適宜省略する。
同図に示すように、実施の形態3のパワーモジュールは、裏面電極15の下面(他方主面側の面)の外周部において、各々が他の領域より絶縁基板1の表面側(一方主面側)に凹んだ複数のディンプル(凹み部)55が設けられていることを特徴としている。この複数のディンプル55により裏面電極15の境界に生じる応力を緩和することにより、絶縁基板1の絶縁板10にクラックが発生する現象を抑制することができるため、装置の信頼性を向上することができる。また、実施の形態3の外部電極として実施の形態1の外部電極21及び22あるいは実施の形態2の外部電極23のいずれを用いても良い。
このように、実施の形態3のパワーモジュールは、実施の形態1あるいは実施の形態2の効果に加え、複数のディンプル55によって、裏面電極15の境界に生じる応力を緩和することができるため、装置の信頼性向上を図ることができる。
なお、上記応力は、裏面電極15と絶縁板10の裏面との界面において、温度変化による裏面電極15,絶縁板10間における線膨張係数との相違等により生じる水平方向への力が主となる。
また、底面を有する複数のディンプル55に替えて、裏面電極15を貫通させて絶縁板10が露出する複数の貫通口を設けても良い。すなわち、裏面電極15の下面に形成され、各々が少なくとも表面側に凹んだ領域を含む複数の凹み部として、複数のディンプル55あるいは複数の貫通口を設けることにより、実施の形態3の効果を達成することができる。
<実施の形態4>
図6は実施の形態4のパワーモジュールの断面構造を示す断面図である。図6にXYZ直交座標系を示している。なお、図6は図1のA−A断面の断面構造に相当する。実施の形態1と同様な構成部は同一符号を付して説明を適宜省略する。
同図に示すように、実施の形態4のパワーモジュールは実施の形態1の外部電極21及び22あるいは実施の形態2の外部電極23に代えて、外部電極25及び26を設けたことを特徴としている。実施の形態の外部電極25及び26はそれぞれにおいて、電極インサート部E2のX方向における形成幅が、外部接続部E1及び基板接続部E3より広い電極幅を有して形成される。
なお、図6では、収容ケース3の内部構造の理解を容易にするため、ケース内インサート領域3aの図示を省略している。実際には、図2〜図4で示したように、少なくとも電極インサート部E2のインサート垂直電極領域E21の大部分がケース内インサート領域3a内に挿入されている。
このように、実施の形態4のパワーモジュールにおける電極インサート部E2は水平方向を規定するX方向及びY方向のうち一方であるX方向の形成幅が、外部接続部E1及び基板接続部E3より広く設定される。
したがって、実施の形態4のパワーモジュールは、電極インサート部E2の形成幅を広くすることにより、収容ケース3のケース内インサート領域3a内における密着性を高めることができるため、より絶縁基板1の変形を抑制することができる。
<実施の形態5>
図7は実施の形態5のパワーモジュールの上面構造を示す平面図である。図8及び図9は共に図7のC−C断面における断面構造を示す断面図である。なお、これらの図7〜図9にXYZ直交座標系を示している。また、実施の形態1と同様な構成部は同一符号を付して説明を適宜省略する。
同図に示すように、実施の形態5のパワーモジュールは実施の形態1の外部電極21及び22あるいは実施の形態2の外部電極23に代えて、外部電極27及び28(第1及び第2の外部電極)を設けたことを特徴としている。実施の形態5の外部電極27及び28はそれぞれにおいて、実施の形態4の外部電極25及び26と同様、電極インサート部E2のX方向における形成幅が、外部接続部E1及び基板接続部E3より広い電極幅を有して形成される。
さらに、外部電極27の電極インサート部E2はX方向に延びて配線パターン12の上方まで形成されている。その結果、外部電極27の電極インサート部E2と外部電極28の電極インサート部E2との間に、X方向及びZ方向で規定される側面から視て重複した領域が形成されるという電極インサート部E2の側面視重複構造を呈している。
なお、実施の形態1のように電極インサート部E2のケース接触用水平電極領域E22がケース内インサート領域3a内に挿入される断面構造が図8であり、実施の形態2のように電極インサート部E2のケース接触用水平電極領域E22がケース内インサート領域3aの外の底面に形成される断面構造が図9である。また、図8及び図9では電極インサート部E2の重複構造の理解を容易にすべく、外部電極28の電極インサート部E2を点線で示す等、模式的に示しているため、図7のC−C断面として正確でない部分を含んでいる。例えば、外部電極28の電極インサート部E2の底面は、実際には外部電極27の電極インサート部E2の底面と同程度の高さに形成されているが、外部電極28の存在をわかり易く示すため、外部電極28の電極インサート部E2の底面を浅く図示している。
上述した構造の実施の形態5のパワーモジュールは、実施の形態1あるいは実施の形態2及び実施の形態4の効果に加え、以下の効果を奏する。
実施の形態5のパワーモジュールは、外部電極27及び28間における電極インサート部E2の側面視重複構造を呈しているため、ケース内インサート領域3aの剛性がより強くなり、ケース内インサート領域3a内における外部電極27及び28による絶縁基板1への押圧力の増大を図り、さらに絶縁基板1の変形を抑制することができる。
また、外部電極27及び外部電極28のうち、外部電極27から電流が流れ込み、外部電極28から電流が抜ける電気的特性のパワーモジュールを構成した場合、電極インサート部E2の側面視重複領域において外部電極27,28間で磁界を打ち消し効果が働くため、装置のインダクタンスが低下する効果が期待できる。
なお、上述した実施の形態で5では、外部電極27及び28間において電極インサート部E2が側面視重複する態様を示したが、外部電極27及び28間において電極インサート部E2が上面視重複する態様でも良い。すなわち、第1及び第2の外部電極である外部電極27及び28それぞれの電極インサート部E2がケース内インサート領域3a内において、平面視または側面視して少なくとも一部が重複する態様で設けられれば良い。
<実施の形態6>
図10は実施の形態6のパワーモジュールの断面構造を示す断面図である。図10にXYZ直交座標系を示している。なお、図10は実施の形態1の図1のA−A断面に相当し、実施の形態1と同様な構成部は同一符号を付して説明を適宜省略する。
同図に示すように、実施の形態6のパワーモジュールは実施の形態1の外部電極21及び22あるいは実施の形態2の外部電極23に代えて、外部電極29及び30を設けたことを特徴としている。実施の形態6の外部電極29及び30はそれぞれ、基板接続部E3に加え基板接続部E4を有して形成される。外部電極29の基板接続部E3及びE4は配線パターン11に直接接続され、外部電極30の基板接続部E3及びE4は配線パターン12上に直接接続される。
上述した構造の実施の形態6のパワーモジュールは、実施の形態1あるいは実施の形態2に加え、以下の効果を奏する。
実施の形態6では、外部電極29及び30は、それぞれ絶縁基板1の表面に直接接続される2つの基板接続部E3及びE4を有している。このため、外部電極29及び30による絶縁基板1に与える押圧力を増大させて、絶縁基板1の変形をより抑制することができる。
加えて、複数の基板接続部E3及びE4を設けることにより、外部電極29及び30それぞれの電気抵抗の低減化を図り、大電流の供給を可能にすることができる。
<実施の形態7>
図11は実施の形態7のパワーモジュールの上面構造を示す平面図である。図12は図11のD−D断面における断面構造を示す断面図である。図11及び図12それぞれにXYZ直交座標系を示している。なお、実施の形態1と同様な構成部は同一符号を付して説明を適宜省略する。
これらの図に示すように、実施の形態7は実施の形態1の外部電極21及び22に加えて、さらに、信号電極である信号用外部端子40を配線パターン12上に形成している。信号用外部端子40は外部接続部S1が収容ケース3の上面に設けられ、内部接続部S2が配線パターン12に直接接続される。そして、信号用外部端子40(信号端子)の外部接続部S1〜内部接続部S2間(図示せず)が外部電極21及び22の電極インサート部E2と同様に収容ケース3内に挿入されている。
信号用外部端子40は外部電極21及び22に比べ、電流伝搬能力が低く制御信号等に用いられる端子である。具体的には、半導体素子2がIGBT素子の場合、ゲート電極、エミッタ電極、温度測定用端子等に信号用外部端子40を用いることになる。信号用外部端子40は、電流を流す外部電極21及び22よりも、形成幅が狭く、また板厚が薄い構造が一般的でるため、上述したように電流伝搬能力は外部電極21及び22より低くなる。
このように、収容ケース3内に挿入される部分を有する信号用外部端子40の存在によっても、絶縁基板1の垂直方向における上方向への変動を押圧する力が加えられるため、実施の形態1のパワーモジュール以上に絶縁基板1の変形を抑制することができ、装置の信頼性の向上を図ることができる。
なお、上述した実施の形態7では、図1〜図3で示した実施の形態1のパワーモジュールに信号用外部端子40を設けた構造を示したが、同様に、他の実施の形態2〜実施の形態6の構造に信号用外部端子40を設けても良い。
<実施の形態8>
図13は実施の形態8のパワーモジュールの断面構造を示す断面図である。図13にXYZ直交座標系を示している。図13は図1のA−A断面に相当し、実施の形態1と同様な構成部は同一符号を付して説明を適宜省略する。
同図に示すように、実施の形態8のパワーモジュールは実施の形態1の外部電極21及び22あるいは実施の形態2の外部電極23に代えて、外部電極31及び32を設けている。実施の形態8の外部電極31の基板接続部E3は、X方向における形成幅が他の領域より狭く形成された幅狭領域E3xを有することを特徴とする。なお、幅狭領域E3xのY方向における形成幅は他の領域より同等もしくは狭く形成されている。
上述した構造の実施の形態8のパワーモジュールは、実施の形態1あるいは実施の形態2と同様な効果に加え、以下の効果を奏する。
実施の形態8のパワーモジュールは、基板接続部E3の幅狭領域E3xにおける剛性が小さくなることにより、絶縁基板1(配線パターン11及び12)と基板接続部E3との接続界面における応力を緩和できる分、温度変化時に発生する絶縁基板1,外部電極31間の接続界面における応力の低減化を図り、装置の信頼性の向上を図ることができる。
なお、上記応力は、絶縁基板1の表面側の配線パターン11及び12と外部電極31及び32との接続界面において、温度変化による配線パターン11及び12,外部電極31及び32間における線膨張係数との相違等により生じる水平方向への力が主となる。
<実施の形態9>
図14は実施の形態9のパワーモジュールの断面構造を示す断面図である。図14にXYZ直交座標系を示している。なお、実施の形態1と同様な構成部は同一符号を付して説明を適宜省略する。
同図に示すように、実施の形態9のパワーモジュールは実施の形態1の外部電極21及び22あるいは実施の形態2の外部電極23に代えて、外部電極33A,33B及び34(第1、第2及び第3の外部電極)を設けている。外部電極33A及び33Bは配線パターン11上に設けられ、外部電極34は配線パターン12上に設けられる。
実施の形態9において、外部電極33Bは、外部電極33A及び外部電極34に比べ絶縁基板1の中央部側に配置され、外部電極33A及び外部電極34それぞれの基板接続部E3は実施の形態8と同様に幅狭領域E3xを有し、外部電極33Bの基板接続部E3は幅狭領域E3xを有さないことを特徴としている。
上述した構造の実施の形態9のパワーモジュールは、実施の形態1あるいは実施の形態2の効果に加え、以下の効果を奏する。
実施の形態9は上記特徴を有することにより、変位が比較的大きい絶縁基板1の中央部の変動を、幅狭領域E3xを有さない外部電極33Bにより効果的に抑制している。加えて、絶縁基板1の中央部に比べ絶縁基板1,外部電極33A(34)との接続界面における応力が比較的大きい領域に設けられる外部電極33A及び外部電極34のみに幅狭領域E3xを設けて上記応力の低減化を図っている。その結果、外部電極33A,33B及び34による基板接続部E3と絶縁基板1との接続部分に関し、効果的に装置の信頼性の向上を図ることができる。
<実施の形態10>
図15は実施の形態10のパワーモジュールの断面構造を示す断面図である。なお、図15にXYZ直交座標系を示している。なお、図15は図1のA−A断面に相当し、実施の形態1と同様な構成部は同一符号を付して説明を適宜省略する。
同図に示すように、実施の形態10のパワーモジュールは、実施の形態1の構成に加えて、収容ケース3の底面の一部から下方に延びて配線パターン11に接触する基板押え部3hをさらに設けたことを特徴としている。
このように、実施の形態10のパワーモジュールの収容ケース3は上方から下方に延びて形成され、絶縁基板1の表面の配線パターン11と接して設けられる基板押え部3hを有している。
このため、外部電極21及び22が配置されていない絶縁基板1の表面側の領域においても、基板押え部3hによって絶縁基板1の変位を抑制することができる。
なお、上述した実施の形態10では、図1〜図3で示した実施の形態1のパワーモジュールの収容ケース3に基板押え部3hを設けた構造を示したが、同様に、他の実施の形態2〜実施の形態9の収容ケース3に基板押え部3hを設けても良い。
<実施の形態11>
図16は実施の形態11のパワーモジュールの上面構造を示す平面図である。なお、図16にXYZ直交座標系を示している。なお、実施の形態1と同様な構成部は同一符号を付して説明を適宜省略する。
同図に示すように、実施の形態11のパワーモジュールは実施の形態1の外部電極21及び22の基板接続部E3を絶縁基板中心点SCの近くに配置している。具体的には、外部電極21において、絶縁板10の外縁から基板接続部E3までの距離d21より、絶縁基板中心点SCから基板接続部E3までの距離d11の方が短く、外部電極22において、絶縁板10の外縁から基板接続部E3までの距離d22より、絶縁基板中心点SCから基板接続部E3までの距離d12の方が短い。
このように、実施の形態11のパワーモジュールは、外部電極21及び22の基板接続部E3は絶縁基板1の周縁部より中心部に近い領域に設けられることを特徴とする。
実施の形態11は上記特徴を有することにより、温度変化にする変形が最も大きい絶縁基板1の中心部の変形を抑制できるため、装置の信頼性が向上する効果を奏する。
なお、上述した実施の形態11では、図1〜図3で示した実施の形態1のパワーモジュールの外部電極21及び22の配置を示したが、同様に、他の実施の形態2〜実施の形態10の外部電極の配置に適用しても良い。
<実施の形態12>
図17は実施の形態12のパワーモジュールの上面構造を示す平面図である。図17にXYZ直交座標系を示している。なお、実施の形態1と同様な構成部は同一符号を付して説明を適宜省略する。
同図に示すように、実施の形態12のパワーモジュールは絶縁板10上に配線パターン16〜18が設けられ、配線パターン17上に半導体素子2A〜2C(第1の半導体素子)が設けられ、配線パターン18上に半導体素子2D〜2F(第2の半導体素子)が設けられている。例えば、実施の形態12のパワーモジュールがインバータを構成する場合、半導体素子2A〜2Cは高電圧側のP端子に接続される高電圧駆動用のIGBT等の半導体素子であり、半導体素子2D〜2Fは低電圧側のN端子に接続される低電圧駆動用の半導体素子である。すなわち、実施の形態12のパワーモジュールは、互いに異なるレベルの電圧で駆動する2種類の半導体素子2A〜2C及び半導体素子2D〜2Fを有している。
さらに、配線パターン16〜18上に外部電極36〜38が設けられる。そして、外部電極36〜38は平面視直線状の電極形成線LE3に沿って半導体素子2A〜2Cと半導体素子2D〜2Fとの間に設けられる。
このように、実施の形態12のパワーモジュールは、互いに異なるレベルの電圧で駆動する半導体素子2A〜2C及び半導体素子2D〜2Fとの間に設けられる直線状の電極形成線LE3に沿って外部電極36〜38の基板接続部E3が配置されることを特徴とする。なお、外部電極36〜38の基板接続部E3は電極形成線LE3付近に存在すればよく、外部電極37の基板接続部E3のように電極形成線LE3から少し離れていても良い。
実施の形態12は上記特徴を有することにより、半導体素子2A〜2Cと半導体素子2D〜2Fとの間に基板接続部E3の形成分の間隔を設けることができるため、半導体素子2A〜2C,半導体素子2D〜2F間の熱干渉を低下できる分、温度変化に伴う絶縁基板1の変位を抑制することができる。
また、同じ電圧レベルで駆動する半導体素子2A〜2C間あるいは半導体素子2D〜2F間において、IGBT及びダイオードを使用する場合、熱干渉をより減少させるため、IGBT及びダイオードを交互に配置することが望ましい。また、IGBT,ダイオード間の配線パターン17及び18に配線領域を設けるようにしても良い。
<実施の形態13>
図18は実施の形態13のパワーモジュールの断面構造を示す断面図である。なお、図18にXYZ直交座標系を示している。なお、図18は図1のA−A断面に相当し、実施の形態1と同様な構成部は同一符号を付して説明を適宜省略する。
同図に示すように、実施の形態13のパワーモジュールは実施の形態1の半導体素子2に代えて、炭化珪素(SiC)を構成材料とするSiC半導体素子20を設けたことを特徴としている。
上記特徴の実施の形態13のパワーモジュールは、SiC半導体素子20によって高電流密度のパワーモジュールを実現するが、Siを構成材料とした半導体素子2に比べ、温度変化による絶縁基板1の変位がより大きくなる。しかしながら、実施の形態1と同様、外部電極21及び22によって絶縁基板1への押圧力を発揮させることにより、絶縁基板1の変位を抑制できるため、SiC半導体素子20を用いた場合においても装置の信頼性を向上できる。
さらに、SiCはSiよりも損失が小さいため、SiC半導体素子20を用いた実施の形態13のパワーモジュールは省エネルギー化を図ることができる。
なお、上述した実施の形態13は、図1〜図3で示した実施の形態1のパワーモジュールの半導体素子2をSiC半導体素子20に置き換えた構造を示したが、同様に、他の実施の形態2〜実施の形態12の半導体素子2をSiC半導体素子20に置き換えても良い。
<実施の形態14>
図19は実施の形態14のパワーモジュールの断面構造を示す断面図である。なお、図19にXYZ直交座標系を示している。なお、図19は図1のA−A断面に相当し、実施の形態1と同様な構成部は同一符号を付して説明を適宜省略する。
同図に示すように、実施の形態14は実施の形態1の裏面電極15上にさらに放熱材45を設けたことを特徴としている。放熱材45は温度変化により相転位し、常温付近で固体である。この放熱材45にはさらに図示しないヒートシンクが締め付け固定されることが一般的である。
上記特徴の実施の形態14のパワーモジュールは、実施の形態1と同様、外部電極21及び22による絶縁基板1を押圧する構造を採用しており、実施の形態1の効果による絶縁基板1の変位が抑制されている。
このため、常温付近で固体の放熱材45を使用してもヒートシンクの締め付け時に絶縁基板1における絶縁板10の割れが発生せず、液状の放熱材を用いる場合よりよりも高熱伝導であるため熱抵抗を下げることができる効果を奏する。
なお、上述した実施の形態1〜実施の形態14では、配線パターン11,12等上に外部電極21及び22等が形成される構成を示したが、半導体素子2上に外部電極21及び22等が形成される構成でも良い。すなわち、外部電極21及び22等は、配線パターン11及び12等あるいは半導体素子2(SiC半導体素子20を含む)と電気的に接続して、絶縁基板1の一方主面上に設けられれば良い。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
1 絶縁基板、2 半導体素子、3 収容ケース、3a ケース内インサート領域、3h 基板押え部、11,12,16〜18 配線パターン、20 SiC半導体素子、21〜23,25〜32,33A,33B,34,36〜38 外部電極、40 信号用外部端子、45 放熱材、55 ディンプル、E1 外部接続部、E2 電極インサート部、E3,E4 基板接続部、E3x 幅狭領域。

Claims (17)

  1. 水平方向に沿って形成される一方主面及び他方主面を有し、一方主面側に配線パターンを有する絶縁基板と、
    前記絶縁基板の一方主面側に形成される半導体素子と、
    前記配線パターンあるいは前記半導体素子と電気的に接続して、前記絶縁基板の一方主面上に設けられる外部電極と、
    前記絶縁基板及び前記半導体素子を収容する収容ケースとを備え、前記収容ケースは前記絶縁基板の一方主面側において、前記絶縁基板の一方主面と平面視して完全重複する態様で設けられ、前記外部電極を構成する電極挿入部の少なくとも一部を内部に有する電極挿入領域を有し、
    前記外部電極は前記水平方向に沿って形成される水平方向電極領域を有し、前記水平方向電極領域の上面が前記電極挿入領域に接する態様で設けられることを特徴とする、
    半導体装置。
  2. 請求項1記載の半導体装置であって、
    前記水平方向電極領域は前記電極挿入部の一部として前記電極挿入領域内に挿入される、
    半導体装置。
  3. 請求項1記載の半導体装置であって、
    前記水平方向電極領域の上面は前記電極挿入領域の底面に接して設けられる、
    半導体装置。
  4. 請求項1から請求項3のうち、いずれか1項に記載の半導体装置であって、
    前記絶縁基板の一方主面は前記収容ケースと接着するケース接着領域を有し、
    前記絶縁基板は他方主面側に内部電極をさらに有し、
    前記内部電極は前記ケース接着領域と平面視して重複する領域を有することを特徴とする、
    半導体装置。
  5. 請求項4記載の半導体装置であって、
    前記内部電極は他方主面側の外周領域において、各々が他の領域より一方主面側に凹んだ領域を少なくとも含む複数の凹み部を有することを特徴とする、
    半導体装置。
  6. 請求項1から請求項5のうち、いずれか1項に記載の半導体装置であって、
    前記外部電極は
    前記収容ケースの外部に設けられる外部接続部と、
    前記絶縁基板の一方主面と直接接続される基板接続部とを含み、
    前記電極挿入部は、前記外部接続部と前記基板接続部との間に設けられ、
    前記電極挿入部は前記水平方向を規定する第1及び第2の方向のうち少なくとも一方向の幅は、前記外部接続部及び前記基板接続部より広く設定される、
    半導体装置。
  7. 請求項1から請求項5のうち、いずれか1項に記載の半導体装置であって、
    前記外部電極は第1及び第2の外部電極を含み、
    前記第1及び第2の外部電極は、それぞれ
    前記収容ケースの外部に設けられる外部接続部と、
    前記絶縁基板の一方主面と直接接続される基板接続部とを含み、
    前記電極挿入部は、前記外部接続部と前記基板接続部との間に設けられ、
    前記第1及び第2の外部電極それぞれの前記電極挿入部の少なくとも一部は前記電極挿入領域に挿入される、
    半導体装置。
  8. 請求項7記載の半導体装置であって、
    前記第1及び第2の外部電極の前記電極挿入部は、前記電極挿入領域において平面視または側面視して少なくとも一部が重複する態様で設けられることを特徴とする、
    半導体装置。
  9. 請求項1から請求項5のうち、いずれか1項に記載の半導体装置であって、
    前記外部電極は
    前記収容ケースの外部に設けられる外部接続部と、
    前記絶縁基板の一方主面と直接接続される複数の基板接続部とを含み、
    前記電極挿入部は、前記外部接続部と前記複数の基板接続部との間に設けられる、
    半導体装置。
  10. 請求項1から請求項9のうち、いずれか1項に記載の半導体装置であって、
    前記絶縁基板における前記配線パターンに電気的に接続される信号端子をさらに備え、前記信号端子は前記外部電極に比べ電流伝搬能力が低く、
    前記信号端子は少なくとも一部が前記収容ケース内に挿入される、
    半導体装置。
  11. 請求項1から請求項5のうち、いずれか1項に記載の半導体装置であって、
    前記外部電極は、
    前記収容ケースの外部に設けられる外部接続部と、
    前記絶縁基板の一方主面と直接接続される基板接続部とを含み、
    前記電極挿入部は、前記外部接続部と前記基板接続部との間に設けられ、
    前記基板接続部は一部にその形成幅が他の領域より狭く形成された幅狭領域を有することを特徴とする、
    半導体装置。
  12. 請求項11記載の半導体装置であって、
    前記外部電極は各々が前記外部接続部、前記基板接続部及び前記電極挿入部を有する、第1及び第2の外部電極を含み、前記第2の外部電極は、前記第1の外部電極に比べ前記絶縁基板の中央部側に配置され、
    前記第1の外部電極の前記基板接続部は前記幅狭領域を有し、前記第2の外部電極の前記基板接続部は前記幅狭領域を有さないことを特徴とする、
    半導体装置。
  13. 請求項1から請求項12のうち、いずれか1項に記載の半導体装置であって、
    前記収容ケースは上方から下方に延びて形成され、前記絶縁基板の一方主面と接して設けられる基板押え部を有する、
    半導体装置。
  14. 請求項1から請求項5のうち、いずれか1項に記載の半導体装置であって、
    前記外部電極は
    前記収容ケースの外部に設けられる外部接続部と、
    前記絶縁基板の一方主面と直接接続される基板接続部とを含み、
    前記電極挿入部は、前記外部接続部と前記基板接続部との間に設けられ、
    前記基板接続部は前記絶縁基板の周縁部より中心部に近い領域に設けられることを特徴とする、
    半導体装置。
  15. 請求項1から請求項5のうち、いずれか1項に記載の半導体装置であって、
    前記外部電極は複数の外部電極を含み、
    前記複数の外部電極は、それぞれ
    前記絶縁基板の一方主面と直接接続される基板接続部を有し、
    前記複数の外部電極は平面視直線状の電極形成線に沿って設けられ、
    前記半導体素子は第1及び第2の半導体素子を含み、前記第1及び第2の半導体素子は互いに異なるレベルの電圧で駆動し、前記電極形成線を挟んで配置されることを特徴とする、
    半導体装置。
  16. 請求項1から請求項15のうち、いずれか1項に記載の半導体装置であって、
    前記半導体素子は構成材料を炭化珪素とした半導体素子を含む、
    半導体装置。
  17. 請求項1から請求項16のうち、いずれか1項に記載の半導体装置であって、
    前記絶縁基板の他方主面側に常温で固体の放熱材をさらに備える、
    半導体装置。
JP2014238347A 2014-11-26 2014-11-26 半導体装置 Active JP6272213B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014238347A JP6272213B2 (ja) 2014-11-26 2014-11-26 半導体装置
US14/821,301 US9455208B2 (en) 2014-11-26 2015-08-07 Semiconductor device
DE102015223300.6A DE102015223300A1 (de) 2014-11-26 2015-11-25 Halbleitervorrichtung
CN201510844574.1A CN105633024B (zh) 2014-11-26 2015-11-26 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014238347A JP6272213B2 (ja) 2014-11-26 2014-11-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2016100544A JP2016100544A (ja) 2016-05-30
JP6272213B2 true JP6272213B2 (ja) 2018-01-31

Family

ID=55967974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014238347A Active JP6272213B2 (ja) 2014-11-26 2014-11-26 半導体装置

Country Status (4)

Country Link
US (1) US9455208B2 (ja)
JP (1) JP6272213B2 (ja)
CN (1) CN105633024B (ja)
DE (1) DE102015223300A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017183580A1 (ja) 2016-04-19 2017-10-26 ローム株式会社 半導体装置、パワーモジュール及びその製造方法
JP6515886B2 (ja) * 2016-07-08 2019-05-22 株式会社豊田自動織機 半導体モジュール
US10700037B2 (en) * 2017-11-13 2020-06-30 Infineon Technologies Ag Reinforcement for electrical connectors
JP7435415B2 (ja) 2020-11-16 2024-02-21 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3316714B2 (ja) 1994-05-31 2002-08-19 三菱電機株式会社 半導体装置
JPH0969603A (ja) 1995-09-01 1997-03-11 Mitsubishi Electric Corp 電力用半導体装置、その外装ケースとその製造方法
JP3013794B2 (ja) * 1996-12-10 2000-02-28 富士電機株式会社 半導体装置
JPH1197598A (ja) * 1997-09-19 1999-04-09 Toshiba Corp 半導体装置
JPH11330283A (ja) * 1998-05-15 1999-11-30 Toshiba Corp 半導体モジュール及び大型半導体モジュール
JP4461639B2 (ja) * 2001-05-29 2010-05-12 株式会社豊田自動織機 半導体装置
JP2004063604A (ja) * 2002-07-26 2004-02-26 Hitachi Home & Life Solutions Inc パワーモジュール及びこのパワーモジュールを用いた冷蔵庫
JP3852698B2 (ja) * 2003-04-10 2006-12-06 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP4097613B2 (ja) * 2004-03-09 2008-06-11 三菱電機株式会社 半導体装置
JP2008010520A (ja) * 2006-06-28 2008-01-17 Sumitomo Metal Electronics Devices Inc パワーモジュール用基板及びその製造方法
US7768109B2 (en) * 2007-08-24 2010-08-03 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2011199213A (ja) * 2010-03-24 2011-10-06 Daikin Industries Ltd パワーモジュール
JP5387620B2 (ja) * 2011-05-31 2014-01-15 株式会社安川電機 電力変換装置、半導体装置および電力変換装置の製造方法
JP5656907B2 (ja) * 2012-04-11 2015-01-21 三菱電機株式会社 パワーモジュール
JP5939041B2 (ja) * 2012-06-01 2016-06-22 住友電気工業株式会社 半導体モジュール及び半導体モジュールの製造方法
JP2014120657A (ja) * 2012-12-18 2014-06-30 Toshiba Corp 半導体装置
JP2015056614A (ja) * 2013-09-13 2015-03-23 株式会社東芝 半導体装置部品および半導体装置
JP6203095B2 (ja) * 2014-03-20 2017-09-27 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
JP2016100544A (ja) 2016-05-30
DE102015223300A1 (de) 2016-06-02
US20160148852A1 (en) 2016-05-26
US9455208B2 (en) 2016-09-27
CN105633024A (zh) 2016-06-01
CN105633024B (zh) 2019-04-12

Similar Documents

Publication Publication Date Title
JP6233507B2 (ja) パワー半導体モジュールおよび複合モジュール
US10170433B2 (en) Insulated circuit board, power module and power unit
JP2007073743A (ja) 半導体装置
EP2717310A1 (en) Semiconductor device and wiring substrate
US9754855B2 (en) Semiconductor module having an embedded metal heat dissipation plate
US20130241047A1 (en) Power semiconductor module and power unit device
US9433075B2 (en) Electric power semiconductor device
JP6272213B2 (ja) 半導体装置
US10959333B2 (en) Semiconductor device
JP7006812B2 (ja) 半導体装置
JP2007012831A (ja) パワー半導体装置
CN104821302A (zh) 半导体装置
US20210327781A1 (en) Semiconductor module circuit structure
US20150130042A1 (en) Semiconductor module with radiation fins
KR101734712B1 (ko) 파워모듈
JP2012015222A (ja) 半導体装置
JP7379886B2 (ja) 半導体装置
JP6589631B2 (ja) 半導体装置
JP2017017109A (ja) 半導体装置
JP2015122453A (ja) パワーモジュール
JP4046623B2 (ja) パワー半導体モジュールおよびその固定方法
JP5429413B2 (ja) 半導体装置
WO2021029150A1 (ja) 半導体装置
JP2017135144A (ja) 半導体モジュール
JP5732955B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170919

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171228

R150 Certificate of patent or registration of utility model

Ref document number: 6272213

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250