JPH1197598A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1197598A JPH1197598A JP9254811A JP25481197A JPH1197598A JP H1197598 A JPH1197598 A JP H1197598A JP 9254811 A JP9254811 A JP 9254811A JP 25481197 A JP25481197 A JP 25481197A JP H1197598 A JPH1197598 A JP H1197598A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- fixed
- circuit
- power terminal
- external output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Abstract
(57)【要約】
【課題】 実装した複数の半導体素子の発振による破壊
や装置外部の保護回路等の誤動作、破壊等を防止するこ
とができる大電力用の半導体装置を提供する。 【解決手段】 放熱板２上に固着された２枚の実装基板
６ａ，６ｂと、各実装基板６ａ，６ｂの上面の銅層４を
パターニングして設けた第２の導電部８にトランジスタ
１０を搭載してなる少なくとも２つの回路部と、これら
回路部の各出力導体である第１の導電部７に基端部分の
固着端１４ａ，１４ｂを固着し先端部分を外部出力端１
６とした電力端子１３とを具備したもので、電力端子１
３は、中間部分に屈曲弾性部１５を備え、固着端１４
ａ，１４ｂが回路部の各第１の導電部７に対応して２つ
に分割されていると共に、該固着端１４ａ，１４ｂの外
部出力端１６側近傍で一体化された形状となっており、
その結果、２つのトランジスタ１０の特性が厳密に均一
でなくても、第１の導電部７の電位が略等しくなる。
や装置外部の保護回路等の誤動作、破壊等を防止するこ
とができる大電力用の半導体装置を提供する。 【解決手段】 放熱板２上に固着された２枚の実装基板
６ａ，６ｂと、各実装基板６ａ，６ｂの上面の銅層４を
パターニングして設けた第２の導電部８にトランジスタ
１０を搭載してなる少なくとも２つの回路部と、これら
回路部の各出力導体である第１の導電部７に基端部分の
固着端１４ａ，１４ｂを固着し先端部分を外部出力端１
６とした電力端子１３とを具備したもので、電力端子１
３は、中間部分に屈曲弾性部１５を備え、固着端１４
ａ，１４ｂが回路部の各第１の導電部７に対応して２つ
に分割されていると共に、該固着端１４ａ，１４ｂの外
部出力端１６側近傍で一体化された形状となっており、
その結果、２つのトランジスタ１０の特性が厳密に均一
でなくても、第１の導電部７の電位が略等しくなる。
Description
【０００１】
【発明の属する技術分野】本発明は、大電力用の半導体
装置に関する。
装置に関する。
【０００２】
【従来の技術】電力変換、制御等のパワーエレクトロニ
クス分野に使用される大電力用の半導体装置は、一般的
には図６に示すような２個のトランジスタＴｒ1 ，Ｔｒ
2 と２個のダイオードＤ1 ，Ｄ2 からなる等価回路を基
本構成としたものとなっている。このような等価回路を
基本構成に持つ大電力用半導体装置の主な用途は、３相
モータの駆動用で、その駆動用回路は、例えば図７に示
すような結線をなすものとなっている。こうした図７に
示す駆動用回路では、３相モータ駆動のために制御トラ
ンジスタが６個必要であり、図６に示す２個のトランジ
スタと２個のダイオードの等価回路を持つ半導体装置で
は、３つの装置が必要になる。なお、大電力用半導体装
置としては、上記のもの以外に図８や図９に示す１個の
トランジスタと１個のダイオードからなる回路を持つも
のや、６個のトランジスタと６個のダイオードからなる
回路を持つものがある。
クス分野に使用される大電力用の半導体装置は、一般的
には図６に示すような２個のトランジスタＴｒ1 ，Ｔｒ
2 と２個のダイオードＤ1 ，Ｄ2 からなる等価回路を基
本構成としたものとなっている。このような等価回路を
基本構成に持つ大電力用半導体装置の主な用途は、３相
モータの駆動用で、その駆動用回路は、例えば図７に示
すような結線をなすものとなっている。こうした図７に
示す駆動用回路では、３相モータ駆動のために制御トラ
ンジスタが６個必要であり、図６に示す２個のトランジ
スタと２個のダイオードの等価回路を持つ半導体装置で
は、３つの装置が必要になる。なお、大電力用半導体装
置としては、上記のもの以外に図８や図９に示す１個の
トランジスタと１個のダイオードからなる回路を持つも
のや、６個のトランジスタと６個のダイオードからなる
回路を持つものがある。
【０００３】さらに、大電力用の半導体装置のうち、例
えば図１０に示すように、一般に大電流型の半導体装置
では、並列接続した２個のトランジスタＴｒ01，Ｔｒ02
と、各トランジスタＴｒ01，Ｔｒ02のコレクタとエミッ
タの間に２個のダイオードＤ01，Ｄ02をそれぞれ並列に
接続するようにして回路１００が構成されている。こう
した２個のトランジスタＴｒ01，Ｔｒ02を並列接続した
回路１００の半導体装置を用いて構成される例えば図７
に示すようなモータ制御回路では、その制御回路の上下
アーム部が短絡した際に、制御回路を構成する半導体装
置や制御回路に接続されている外部回路の保護のため
に、短絡に起因する異常電流を検出して半導体装置を停
止させるための保護回路（図示せず）が取り付けられて
いる。そして、半導体装置に対しては保護回路が短絡に
よる異常電流を検出した後、停止するまでの間に破壊に
至らないことが要求される。
えば図１０に示すように、一般に大電流型の半導体装置
では、並列接続した２個のトランジスタＴｒ01，Ｔｒ02
と、各トランジスタＴｒ01，Ｔｒ02のコレクタとエミッ
タの間に２個のダイオードＤ01，Ｄ02をそれぞれ並列に
接続するようにして回路１００が構成されている。こう
した２個のトランジスタＴｒ01，Ｔｒ02を並列接続した
回路１００の半導体装置を用いて構成される例えば図７
に示すようなモータ制御回路では、その制御回路の上下
アーム部が短絡した際に、制御回路を構成する半導体装
置や制御回路に接続されている外部回路の保護のため
に、短絡に起因する異常電流を検出して半導体装置を停
止させるための保護回路（図示せず）が取り付けられて
いる。そして、半導体装置に対しては保護回路が短絡に
よる異常電流を検出した後、停止するまでの間に破壊に
至らないことが要求される。
【０００４】また、このような半導体装置においては、
半導体装置内部に並列に接続される各トランジスタＴｒ
01，Ｔｒ02及びダイオードＤ01，Ｄ02の半導体素子間の
特性が違っており、半導体装置内部に寄生するインダク
タンスＬS 、キャパシタンスＣS 及び外部回路に寄生す
るインダクタンスＬ、外部より印加されるゲートバイア
ス電圧ＶG 、コレクタバイアス電圧ＶC の各値が回路１
００の発振条件を満たすような関係になると、ゲートバ
イアス電圧ＶG が発振し、保護回路が動作する前にトラ
ンジスタＴｒ01，Ｔｒ02を破壊に至らしめたり、半導体
装置外部の保護回路や制御回路の誤動作、破壊等を引き
起こしたりする虞があり、極力回路１００の発振条件を
満たさないようにする必要があった。
半導体装置内部に並列に接続される各トランジスタＴｒ
01，Ｔｒ02及びダイオードＤ01，Ｄ02の半導体素子間の
特性が違っており、半導体装置内部に寄生するインダク
タンスＬS 、キャパシタンスＣS 及び外部回路に寄生す
るインダクタンスＬ、外部より印加されるゲートバイア
ス電圧ＶG 、コレクタバイアス電圧ＶC の各値が回路１
００の発振条件を満たすような関係になると、ゲートバ
イアス電圧ＶG が発振し、保護回路が動作する前にトラ
ンジスタＴｒ01，Ｔｒ02を破壊に至らしめたり、半導体
装置外部の保護回路や制御回路の誤動作、破壊等を引き
起こしたりする虞があり、極力回路１００の発振条件を
満たさないようにする必要があった。
【０００５】また、上記のような回路１００の発振条件
を大きく左右するのは、一般に半導体装置内部に並列に
接続されるトランジスタＴｒ01，Ｔｒ02やダイオードＤ
01，Ｄ02等の半導体素子間の特性の違いに基づく内部電
圧のアンバランスによるゲートバイアス電圧ＶG の不均
一性である。このことから、回路１００の発振条件を満
たさないようにするため、半導体装置内部に並列に接続
するトランジスタＴｒ01，Ｔｒ02等の半導体素子間の特
性を均一なものにするよう考慮が払われてきた。しか
し、半導体装置内部に並列に接続されるトランジスタＴ
ｒ01，Ｔｒ02等の半導体素子間の特性を完全に均一なも
のとすることは極めて困難である。
を大きく左右するのは、一般に半導体装置内部に並列に
接続されるトランジスタＴｒ01，Ｔｒ02やダイオードＤ
01，Ｄ02等の半導体素子間の特性の違いに基づく内部電
圧のアンバランスによるゲートバイアス電圧ＶG の不均
一性である。このことから、回路１００の発振条件を満
たさないようにするため、半導体装置内部に並列に接続
するトランジスタＴｒ01，Ｔｒ02等の半導体素子間の特
性を均一なものにするよう考慮が払われてきた。しか
し、半導体装置内部に並列に接続されるトランジスタＴ
ｒ01，Ｔｒ02等の半導体素子間の特性を完全に均一なも
のとすることは極めて困難である。
【０００６】ここで、半導体装置の並列に接続されたト
ランジスタＴｒ01，Ｔｒ02内部のエミッタ電位ＶE1，Ｖ
E2は、図１０中に示す如くコレクタ電流ＩC に対し、各
トランジスタＴｒ01，Ｔｒ02に流れる電流Ｉ1 ，Ｉ2 、
電力端子部Ｅ側の抵抗ＲE1，ＲE2、インダクタンス
ＬE1，ＬE2に対し、半導体装置外部のエミッタ電位をＶ
Eとした時、 ＶE1＝Ｉ1 ・（ＲE1＋ｊωＬE1）＋ＶE ＶE2＝Ｉ2 ・（ＲE2＋ｊωＬE2）＋ＶE で表される。また、このときトランジスタＴｒ01，Ｔｒ
02に印加されるゲートバイアス電圧ＶG1，ＶG2は、半導
体装置外部より印加されるゲートバイアス電圧がＶG で
あるとすると、 ＶG1＝ＶG −ＶE1 ＶG2＝ＶG −ＶE2 で表される。
ランジスタＴｒ01，Ｔｒ02内部のエミッタ電位ＶE1，Ｖ
E2は、図１０中に示す如くコレクタ電流ＩC に対し、各
トランジスタＴｒ01，Ｔｒ02に流れる電流Ｉ1 ，Ｉ2 、
電力端子部Ｅ側の抵抗ＲE1，ＲE2、インダクタンス
ＬE1，ＬE2に対し、半導体装置外部のエミッタ電位をＶ
Eとした時、 ＶE1＝Ｉ1 ・（ＲE1＋ｊωＬE1）＋ＶE ＶE2＝Ｉ2 ・（ＲE2＋ｊωＬE2）＋ＶE で表される。また、このときトランジスタＴｒ01，Ｔｒ
02に印加されるゲートバイアス電圧ＶG1，ＶG2は、半導
体装置外部より印加されるゲートバイアス電圧がＶG で
あるとすると、 ＶG1＝ＶG −ＶE1 ＶG2＝ＶG −ＶE2 で表される。
【０００７】したがってトランジスタＴｒ01，Ｔｒ02に
印加されるゲートバイアス電圧ＶG1，ＶG2は、両トラン
ジスタＴｒ01，Ｔｒ02の間で、ΔＶ＝ＶE1−ＶE2 の電
位差を持つこととなる。また一般に、ゲートバイアス電
圧の変動は、トランジスタ内部を流れる電流に影響を与
えるため、図１０の半導体装置の回路１００を構成する
トランジスタＴｒ01，Ｔｒ02においては、ゲートバイア
ス電圧ＶG1，ＶG2が変動すると、内部を流れる電流
Ｉ1 ，Ｉ2 が変動し、回路１００の発振の原因となる。
印加されるゲートバイアス電圧ＶG1，ＶG2は、両トラン
ジスタＴｒ01，Ｔｒ02の間で、ΔＶ＝ＶE1−ＶE2 の電
位差を持つこととなる。また一般に、ゲートバイアス電
圧の変動は、トランジスタ内部を流れる電流に影響を与
えるため、図１０の半導体装置の回路１００を構成する
トランジスタＴｒ01，Ｔｒ02においては、ゲートバイア
ス電圧ＶG1，ＶG2が変動すると、内部を流れる電流
Ｉ1 ，Ｉ2 が変動し、回路１００の発振の原因となる。
【０００８】このようなことから、従来の大電力用半導
体装置では、並列に接続されるトランジスタ等の半導体
素子間の特性、電力端子部の抵抗やインダクタンスを均
一にすることで半導体素子に印加されるゲートバイアス
電圧を均一なものとし、回路の発振条件を満たさないよ
う対策されてきた。しかし並列に接続される半導体素子
間の特性、電力端子部の抵抗やインダクタンスを完全に
均一にすることは極めて困難であり、回路の発振による
半導体装置の破壊を十分に防止するには至っていない。
体装置では、並列に接続されるトランジスタ等の半導体
素子間の特性、電力端子部の抵抗やインダクタンスを均
一にすることで半導体素子に印加されるゲートバイアス
電圧を均一なものとし、回路の発振条件を満たさないよ
う対策されてきた。しかし並列に接続される半導体素子
間の特性、電力端子部の抵抗やインダクタンスを完全に
均一にすることは極めて困難であり、回路の発振による
半導体装置の破壊を十分に防止するには至っていない。
【０００９】ここで、さらに図面を参照して従来技術を
説明する。先ず、第１１図として内部構成を斜視図で示
す第１の従来例において、大電力用の半導体装置１０１
は、例えば図１０に示すトランジスタＴｒ01，Ｔｒ02を
備えた回路１００を金属製の放熱板１０２上に構成する
ようにしたもので、放熱板１０２上には、ＤＢＣ法（Ｄ
ｉｒｅｃｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ法）により
形成された、例えば窒化アルミニウム（ＡｌＮ）製絶縁
板等の絶縁セラミック板１０３の両面に薄板状の銅層１
０４，１０５が被着されてなる実装基板１０６が半田付
けされている。実装基板１０６の上面側の銅層１０４に
ついては、第１の導電部１０７の両側に対称にそれぞれ
第２の導電部１０８と、第３の導電部１０９とが離間配
置されるようにパターニングされている。各導電部１０
７，１０８，１０９は長方形をしており、第１の導電部
１０７の両側の第２の導電部１０８には、トランジスタ
１１０とダイオード１１１がそれぞれ２個づつ並列に、
トランジスタ１１０はコレクタ領域もしくはドレイン領
域である裏面電極が、またダイオード１１１はカソード
領域である裏面電極が固着されている。
説明する。先ず、第１１図として内部構成を斜視図で示
す第１の従来例において、大電力用の半導体装置１０１
は、例えば図１０に示すトランジスタＴｒ01，Ｔｒ02を
備えた回路１００を金属製の放熱板１０２上に構成する
ようにしたもので、放熱板１０２上には、ＤＢＣ法（Ｄ
ｉｒｅｃｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ法）により
形成された、例えば窒化アルミニウム（ＡｌＮ）製絶縁
板等の絶縁セラミック板１０３の両面に薄板状の銅層１
０４，１０５が被着されてなる実装基板１０６が半田付
けされている。実装基板１０６の上面側の銅層１０４に
ついては、第１の導電部１０７の両側に対称にそれぞれ
第２の導電部１０８と、第３の導電部１０９とが離間配
置されるようにパターニングされている。各導電部１０
７，１０８，１０９は長方形をしており、第１の導電部
１０７の両側の第２の導電部１０８には、トランジスタ
１１０とダイオード１１１がそれぞれ２個づつ並列に、
トランジスタ１１０はコレクタ領域もしくはドレイン領
域である裏面電極が、またダイオード１１１はカソード
領域である裏面電極が固着されている。
【００１０】一方、トランジスタ１１０の表面のエミッ
タ領域もしくはソース領域の電極とダイオード１１１の
アノード領域である表面電極とが、またダイオード１１
１の表面電極と第１の導電部１０７とが、さらにトラン
ジスタ１１０の表面のゲート領域の電極と第３の導電部
１０９とが、それぞれボンディングワイヤ１１２により
所定の回路が形成されるよう接続されている。また第１
の導電部１０７には、全体の縦断面形状が横向きの略Ｍ
字形状の電力端子１１３が、その基端部分の固着端１１
４を半田付けすることにより、図１１中に破線矢印で示
すように固着される。電力端子１１３は、中間部分に固
着端１１４と同幅に形成されＵ字状に曲折しクッション
性を持たせ横配置された屈曲弾性部１１５を備え、先端
部分に外部出力端１１６が形成されている。なお、放熱
板１０２上に固着された実装基板１０６の上方は、トラ
ンジスタ１１０等を実装した後に図示しない外カバーに
よって覆われるが、電力端子１１３の外部出力端１１６
は外カバーから外部に延在した状態となっている。
タ領域もしくはソース領域の電極とダイオード１１１の
アノード領域である表面電極とが、またダイオード１１
１の表面電極と第１の導電部１０７とが、さらにトラン
ジスタ１１０の表面のゲート領域の電極と第３の導電部
１０９とが、それぞれボンディングワイヤ１１２により
所定の回路が形成されるよう接続されている。また第１
の導電部１０７には、全体の縦断面形状が横向きの略Ｍ
字形状の電力端子１１３が、その基端部分の固着端１１
４を半田付けすることにより、図１１中に破線矢印で示
すように固着される。電力端子１１３は、中間部分に固
着端１１４と同幅に形成されＵ字状に曲折しクッション
性を持たせ横配置された屈曲弾性部１１５を備え、先端
部分に外部出力端１１６が形成されている。なお、放熱
板１０２上に固着された実装基板１０６の上方は、トラ
ンジスタ１１０等を実装した後に図示しない外カバーに
よって覆われるが、電力端子１１３の外部出力端１１６
は外カバーから外部に延在した状態となっている。
【００１１】このような構成のものでは、トランジスタ
１１０のエミッタ領域もしくはソース領域は第１の導電
部１０７に接続されているため、各トランジスタ１１０
のエミッタ領域もしくはソース領域の電位は均一で有
り、回路の発振条件を満たさず発振によるトランジスタ
１１０の破壊および半導体装置１０１外部の図示しない
保護回路や制御回路の誤動作、破壊等は発生しない。し
かしながら、大電力用の半導体装置１０１にて複数のト
ランジスタ１１０を並列に接続する際、実装基板１０６
の大きさは大きくなりがちである。実装基板１０６が大
きくなることは、半導体装置１０１の取り付けの際、実
装基板１０６にクラックや割れが生じる確率が大幅に増
加する。さらに、実装基板１０６が大きくなることは基
板自体に反りが生じやすくなり、実装基板１０６と放熱
板１０２の接合に使用する半田中に気泡等発生する確率
が増加し、放熱性悪化の原因となる。
１１０のエミッタ領域もしくはソース領域は第１の導電
部１０７に接続されているため、各トランジスタ１１０
のエミッタ領域もしくはソース領域の電位は均一で有
り、回路の発振条件を満たさず発振によるトランジスタ
１１０の破壊および半導体装置１０１外部の図示しない
保護回路や制御回路の誤動作、破壊等は発生しない。し
かしながら、大電力用の半導体装置１０１にて複数のト
ランジスタ１１０を並列に接続する際、実装基板１０６
の大きさは大きくなりがちである。実装基板１０６が大
きくなることは、半導体装置１０１の取り付けの際、実
装基板１０６にクラックや割れが生じる確率が大幅に増
加する。さらに、実装基板１０６が大きくなることは基
板自体に反りが生じやすくなり、実装基板１０６と放熱
板１０２の接合に使用する半田中に気泡等発生する確率
が増加し、放熱性悪化の原因となる。
【００１２】このため、こうした第１の従来例における
問題点を解決するものとして、図１２に内部構成を斜視
図で示す第２の従来例が考えられている。すなわち、大
電力用の半導体装置１２１は、第１の従来例と同様に、
例えば図１０に示すトランジスタＴｒ01，Ｔｒ02を備え
た回路１００を金属製の放熱板１０２上に構成したもの
で、放熱板１０２上にはＤＢＣ法により形成された、例
えばＡｌＮ製絶縁板等の絶縁セラミック板１２２の両面
に薄板状の銅層１２３，１２４が被着されてなる２枚の
実装基板１２５ａ，１２５ｂが左右対称に離間して半田
付けされている。また、これら実装基板１２５ａ，１２
５ｂの上面側の銅層１２３は、それぞれ長方形状をなす
第１の導電部１２６、第２の導電部１２７、第３の導電
部１２８が、対称配置された際に互いの第１の導電部１
２６を最内側とするようにしてそれぞれ側方に離間配置
されるようパターニングされている。そして、各実装基
板１２５ａ，１２５ｂのそれぞれの第２の導電部１２７
にはトランジスタ１１０とダイオード１１１がそれぞれ
２個づつ並列に、トランジスタ１１０はコレクタ領域も
しくはドレイン領域である裏面電極が、またダイオード
１１１はカソード領域である裏面電極が固着されてい
る。
問題点を解決するものとして、図１２に内部構成を斜視
図で示す第２の従来例が考えられている。すなわち、大
電力用の半導体装置１２１は、第１の従来例と同様に、
例えば図１０に示すトランジスタＴｒ01，Ｔｒ02を備え
た回路１００を金属製の放熱板１０２上に構成したもの
で、放熱板１０２上にはＤＢＣ法により形成された、例
えばＡｌＮ製絶縁板等の絶縁セラミック板１２２の両面
に薄板状の銅層１２３，１２４が被着されてなる２枚の
実装基板１２５ａ，１２５ｂが左右対称に離間して半田
付けされている。また、これら実装基板１２５ａ，１２
５ｂの上面側の銅層１２３は、それぞれ長方形状をなす
第１の導電部１２６、第２の導電部１２７、第３の導電
部１２８が、対称配置された際に互いの第１の導電部１
２６を最内側とするようにしてそれぞれ側方に離間配置
されるようパターニングされている。そして、各実装基
板１２５ａ，１２５ｂのそれぞれの第２の導電部１２７
にはトランジスタ１１０とダイオード１１１がそれぞれ
２個づつ並列に、トランジスタ１１０はコレクタ領域も
しくはドレイン領域である裏面電極が、またダイオード
１１１はカソード領域である裏面電極が固着されてい
る。
【００１３】一方、トランジスタ１１０の表面のエミッ
タ領域もしくはソース領域の電極とダイオード１１１の
アノード領域である表面電極とが、またダイオード１１
１の表面電極と第１の導電部１２６とが、さらにトラン
ジスタ１１０の表面のゲート領域の電極と第３の導電部
１２８とが、それぞれボンディングワイヤ１１２により
所定の回路が形成されるよう接続されている。また、各
実装基板１２５ａ，１２５ｂ上に設けられたそれぞれの
第１の導電部１２６には、全体の縦断面形状が横向きの
略Ｍ字形状の電力端子１２９が、その左右に分割された
基端部分の２つの固着端１３０ａ，１３０ｂを半田付け
することにより、図１２中に破線矢印で示すように固着
される。
タ領域もしくはソース領域の電極とダイオード１１１の
アノード領域である表面電極とが、またダイオード１１
１の表面電極と第１の導電部１２６とが、さらにトラン
ジスタ１１０の表面のゲート領域の電極と第３の導電部
１２８とが、それぞれボンディングワイヤ１１２により
所定の回路が形成されるよう接続されている。また、各
実装基板１２５ａ，１２５ｂ上に設けられたそれぞれの
第１の導電部１２６には、全体の縦断面形状が横向きの
略Ｍ字形状の電力端子１２９が、その左右に分割された
基端部分の２つの固着端１３０ａ，１３０ｂを半田付け
することにより、図１２中に破線矢印で示すように固着
される。
【００１４】電力端子１２９は、中間部分に各固着端１
３０ａ，１３０ｂと同幅に形成されＵ字状に曲折しクッ
ション性を持たせ横配置された屈曲弾性部１３１ａ，１
３１ｂを備え、一体に形成された先端部分に外部出力端
１１６が設けられている。なお、放熱板１０２上に固着
された各実装基板１２５ａ，１２５ｂの上方は、トラン
ジスタ１１０等を実装した後に図示しない外カバーによ
って覆われるが、電力端子１２９の外部出力端１１６は
外カバーから外部に延在した状態となっている。
３０ａ，１３０ｂと同幅に形成されＵ字状に曲折しクッ
ション性を持たせ横配置された屈曲弾性部１３１ａ，１
３１ｂを備え、一体に形成された先端部分に外部出力端
１１６が設けられている。なお、放熱板１０２上に固着
された各実装基板１２５ａ，１２５ｂの上方は、トラン
ジスタ１１０等を実装した後に図示しない外カバーによ
って覆われるが、電力端子１２９の外部出力端１１６は
外カバーから外部に延在した状態となっている。
【００１５】このような構成のものでは、並列接続され
た複数のトランジスタ１１０が２つの実装基板１２５
ａ，１２５ｂに別けて配置された構成であるので、各実
装基板１２５ａ，１２５ｂの大きさが大きくなく、取り
付けの際にクラックや割れが生じ難くなり、また基板自
体の反りも生じ難く、さらに放熱板１０２への半田付け
の際に気泡等が発生し難くなり、放熱性の悪化が防止さ
れる。しかし電力端子１２９は、各実装基板１２５ａ，
１２５ｂに分離配設された第１の導電部１２６に、対応
する分割された固着端１３０ａ，１３０ｂをそれぞれ固
着すると共に、それぞれ屈曲弾性部１３１ａ，１３１ｂ
を間に設けて各固着端１３０ａ，１３０ｂと外部出力端
１１６が接続されているので、２つの実装基板１２５
ａ，１２５ｂにそれぞれ搭載されたトランジスタ１１０
の素子特性が異なっている場合には、各屈曲弾性部１３
１ａ，１３１ｂに流れる電流が等しくならず、２つの屈
曲弾性部１３１ａ，１３１ｂ間で生じる電位差により各
実装基板１２５ａ，１２５ｂでの第１の導電部１２６の
電位が異なったものとなる。
た複数のトランジスタ１１０が２つの実装基板１２５
ａ，１２５ｂに別けて配置された構成であるので、各実
装基板１２５ａ，１２５ｂの大きさが大きくなく、取り
付けの際にクラックや割れが生じ難くなり、また基板自
体の反りも生じ難く、さらに放熱板１０２への半田付け
の際に気泡等が発生し難くなり、放熱性の悪化が防止さ
れる。しかし電力端子１２９は、各実装基板１２５ａ，
１２５ｂに分離配設された第１の導電部１２６に、対応
する分割された固着端１３０ａ，１３０ｂをそれぞれ固
着すると共に、それぞれ屈曲弾性部１３１ａ，１３１ｂ
を間に設けて各固着端１３０ａ，１３０ｂと外部出力端
１１６が接続されているので、２つの実装基板１２５
ａ，１２５ｂにそれぞれ搭載されたトランジスタ１１０
の素子特性が異なっている場合には、各屈曲弾性部１３
１ａ，１３１ｂに流れる電流が等しくならず、２つの屈
曲弾性部１３１ａ，１３１ｂ間で生じる電位差により各
実装基板１２５ａ，１２５ｂでの第１の導電部１２６の
電位が異なったものとなる。
【００１６】このように、２つの第１の導電部１２６の
電位が異なったものとなることは、場合によっては回路
の発振条件を満たすことになり、発振状態になったとき
にはトランジスタ１１０の破壊および、半導体装置１２
１外部の保護回路や制御回路の誤動作、破壊等を引き起
こす虞が出てくる。すなわち、例えば図１３に短絡電圧
３００Ｖでの短絡試験結果を、横軸に時間をとり、縦軸
にゲートバイアス電圧ＶG 、コレクタバイアス電圧
ＶC 、コレクタ電流ＩC をとって示すように、ゲートバ
イアス電圧ＶG をＯＦＦした際にコレクタバイアス電圧
ＶC がパルス状に急増し、その後にゲートバイアス電圧
ＶG が上昇し破壊（図中に矢印Ｘで示す）を起こすと共
にコレクタ電流ＩC が急激に増加する。
電位が異なったものとなることは、場合によっては回路
の発振条件を満たすことになり、発振状態になったとき
にはトランジスタ１１０の破壊および、半導体装置１２
１外部の保護回路や制御回路の誤動作、破壊等を引き起
こす虞が出てくる。すなわち、例えば図１３に短絡電圧
３００Ｖでの短絡試験結果を、横軸に時間をとり、縦軸
にゲートバイアス電圧ＶG 、コレクタバイアス電圧
ＶC 、コレクタ電流ＩC をとって示すように、ゲートバ
イアス電圧ＶG をＯＦＦした際にコレクタバイアス電圧
ＶC がパルス状に急増し、その後にゲートバイアス電圧
ＶG が上昇し破壊（図中に矢印Ｘで示す）を起こすと共
にコレクタ電流ＩC が急激に増加する。
【００１７】そして、こうした状態を回避するにはトラ
ンジスタ１１０の素子特性を均一にする必要があるが、
これは非常に困難である。また、各屈曲弾性部１３１
ａ，１３１ｂで生じる電位を小さくするには、屈曲弾性
部１３１ａ，１３１ｂの断面積を大きくしたり、長さを
短くする必要があるが、これらは屈曲弾性部１３１ａ，
１３１ｂのクッション性を犠牲にすることになる。また
屈曲弾性部１３１ａ，１３１ｂのクッション性が悪化し
た場合には、新たに外部出力端１１６に加わる取り付け
時の外力や使用時の振動、温度変化によって生じる熱膨
張差に伴う力が、固着端１３０ａ，１３０ｂの第１の導
電部１２６への固着部分におよび易くなり、装置の信頼
性を低下させてしまう虞がある。またさらに、各実装基
板１２５ａ，１２５ｂに分離配設された第１の導電部１
２６を独立した導体で接続することは、電位を均一にす
る上で有効ではあるが、部品点数の増加と組み立て工程
の複雑化が伴なう。
ンジスタ１１０の素子特性を均一にする必要があるが、
これは非常に困難である。また、各屈曲弾性部１３１
ａ，１３１ｂで生じる電位を小さくするには、屈曲弾性
部１３１ａ，１３１ｂの断面積を大きくしたり、長さを
短くする必要があるが、これらは屈曲弾性部１３１ａ，
１３１ｂのクッション性を犠牲にすることになる。また
屈曲弾性部１３１ａ，１３１ｂのクッション性が悪化し
た場合には、新たに外部出力端１１６に加わる取り付け
時の外力や使用時の振動、温度変化によって生じる熱膨
張差に伴う力が、固着端１３０ａ，１３０ｂの第１の導
電部１２６への固着部分におよび易くなり、装置の信頼
性を低下させてしまう虞がある。またさらに、各実装基
板１２５ａ，１２５ｂに分離配設された第１の導電部１
２６を独立した導体で接続することは、電位を均一にす
る上で有効ではあるが、部品点数の増加と組み立て工程
の複雑化が伴なう。
【００１８】
【発明が解決しようとする課題】上記のような状況に鑑
みて本発明はなされたもので、実装される複数の半導体
素子の素子特性を厳密に均一にする必要もなく、回路の
各出力導体に接続される電力端子を、その屈曲弾性部に
おけるクッション性を阻害することなく、また回路の発
振条件を満たさぬよう各出力導体の電位が略等しくなる
ように形成することにより、実装した半導体素子の破壊
や装置外部の保護回路や制御回路の誤動作、破壊等を引
き起こす虞のない半導体装置を提供することを目的とす
る。
みて本発明はなされたもので、実装される複数の半導体
素子の素子特性を厳密に均一にする必要もなく、回路の
各出力導体に接続される電力端子を、その屈曲弾性部に
おけるクッション性を阻害することなく、また回路の発
振条件を満たさぬよう各出力導体の電位が略等しくなる
ように形成することにより、実装した半導体素子の破壊
や装置外部の保護回路や制御回路の誤動作、破壊等を引
き起こす虞のない半導体装置を提供することを目的とす
る。
【００１９】
【課題を解決するための手段】本発明の半導体装置は、
放熱板上に固着された実装基板と、この実装基板の上面
側導体層を所定パターンとなるようパターニングして設
けられた素子搭載導体に半導体素子を搭載してなる少な
くとも２つの回路部と、これら回路部の各出力導体に基
端部分を固着し先端部分を外部出力端とした電力端子と
を具備してなる半導体装置において、回路部の各出力導
体が、電力端子により電気的抵抗が最小となるような状
態で接続されていることを特徴とするものであり、ま
た、放熱板上に固着された実装基板と、この実装基板の
上面側導体層を所定パターンとなるようパターニングし
て設けられた素子搭載導体に半導体素子を搭載してなる
少なくとも２つの回路部と、これら回路部の各出力導体
に基端部分を固着端として固着し先端部分を外部出力端
とした電力端子とを具備してなる半導体装置において、
電力端子は、固着端が回路部の各出力導体に対応して複
数に分割されていると共に、該固着端の外部出力端側近
傍で一体化された形状となっていることを特徴とするも
のであり、さらに、電力端子が、一体化された固着端の
近傍と外部出力端との中間部分に屈曲弾性部を備え、屈
曲弾性部の幅が固着端の全幅より狭幅に形成されている
ことを特徴とするものであり、また、放熱板上に固着さ
れた実装基板と、この実装基板の上面側導体層を所定パ
ターンとなるようパターニングして設けられた素子搭載
導体に半導体素子を搭載してなる少なくとも２つの回路
部と、これら回路部の各出力導体に基端部分を固着端と
して固着し先端部分を外部出力端とした電力端子とを具
備してなる半導体装置において、電力端子は、固着端と
外部出力端との中間部分に屈曲弾性部を備え、かつ固着
端と屈曲弾性部とが回路部の各出力導体に対応し複数に
分割されていると共に、分割された固着端が屈曲弾性部
との間に設けられた接続部により短絡するよう接続され
ていることを特徴とするものである。
放熱板上に固着された実装基板と、この実装基板の上面
側導体層を所定パターンとなるようパターニングして設
けられた素子搭載導体に半導体素子を搭載してなる少な
くとも２つの回路部と、これら回路部の各出力導体に基
端部分を固着し先端部分を外部出力端とした電力端子と
を具備してなる半導体装置において、回路部の各出力導
体が、電力端子により電気的抵抗が最小となるような状
態で接続されていることを特徴とするものであり、ま
た、放熱板上に固着された実装基板と、この実装基板の
上面側導体層を所定パターンとなるようパターニングし
て設けられた素子搭載導体に半導体素子を搭載してなる
少なくとも２つの回路部と、これら回路部の各出力導体
に基端部分を固着端として固着し先端部分を外部出力端
とした電力端子とを具備してなる半導体装置において、
電力端子は、固着端が回路部の各出力導体に対応して複
数に分割されていると共に、該固着端の外部出力端側近
傍で一体化された形状となっていることを特徴とするも
のであり、さらに、電力端子が、一体化された固着端の
近傍と外部出力端との中間部分に屈曲弾性部を備え、屈
曲弾性部の幅が固着端の全幅より狭幅に形成されている
ことを特徴とするものであり、また、放熱板上に固着さ
れた実装基板と、この実装基板の上面側導体層を所定パ
ターンとなるようパターニングして設けられた素子搭載
導体に半導体素子を搭載してなる少なくとも２つの回路
部と、これら回路部の各出力導体に基端部分を固着端と
して固着し先端部分を外部出力端とした電力端子とを具
備してなる半導体装置において、電力端子は、固着端と
外部出力端との中間部分に屈曲弾性部を備え、かつ固着
端と屈曲弾性部とが回路部の各出力導体に対応し複数に
分割されていると共に、分割された固着端が屈曲弾性部
との間に設けられた接続部により短絡するよう接続され
ていることを特徴とするものである。
【００２０】
【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。
参照して説明する。
【００２１】先ず、本発明の第１の実施形態である大電
力用の半導体装置を図１乃至図３により説明する。図１
は斜視図であり、図２は電力端子の斜視図であり、図３
は短絡試験結果を示す図であり、図４は電力端子の変形
形態の斜視図である。
力用の半導体装置を図１乃至図３により説明する。図１
は斜視図であり、図２は電力端子の斜視図であり、図３
は短絡試験結果を示す図であり、図４は電力端子の変形
形態の斜視図である。
【００２２】図１乃至図３において、１は大電力用、例
えば定格電流が２００Ａ、定格電圧が１２００Ｖの半導
体装置であり、これは金属製の放熱板２上に、例えば図
１０に示す並列接続されたトランジスタＴｒ01，Ｔｒ02
を備えた回路１００を構成したものである。そして放熱
板２は銅等の良熱伝導性材料により形成された厚さ３．
５ｍｍ程度で縦寸法×横寸法が約９３ｍｍ×約４８ｍｍ
の金属板であり、この放熱板２の片面上には、ＤＢＣ法
（Ｄｉｒｅｃｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ法）に
より形成された、例えば窒化アルミニウム（ＡｌＮ）
製、あるいは酸化アルミニウム（Ａｌ2 Ｏ3 ）製の絶縁
板等でなる縦寸法×横寸法が約４４ｍｍ×約３７ｍｍの
絶縁セラミック板３の両面に薄板状の銅層４，５が被着
されてなる同形状の２枚の実装基板６ａ，６ｂが左右対
称に離間して半田付けされている。また、これら実装基
板６ａ，６ｂの上面側の銅層４は、それぞれ長方形状を
なす出力導体を形成する縦寸法×横寸法が約４０ｍｍ×
約５ｍｍの第１の導電部７、この第１の導電部７より大
面積の素子載置導体の第２の導電部８、ゲート電極導体
の第３の導電部９が、２枚の実装基板６ａ，６ｂを対称
配置した際、絶縁セラミック板３上に互いの第１の導電
部７を最内側とするようにして、それぞれ左右側方に離
間配置されるようパターニングされている。
えば定格電流が２００Ａ、定格電圧が１２００Ｖの半導
体装置であり、これは金属製の放熱板２上に、例えば図
１０に示す並列接続されたトランジスタＴｒ01，Ｔｒ02
を備えた回路１００を構成したものである。そして放熱
板２は銅等の良熱伝導性材料により形成された厚さ３．
５ｍｍ程度で縦寸法×横寸法が約９３ｍｍ×約４８ｍｍ
の金属板であり、この放熱板２の片面上には、ＤＢＣ法
（Ｄｉｒｅｃｔ Ｂｏｎｄｉｎｇ Ｃｏｐｐｅｒ法）に
より形成された、例えば窒化アルミニウム（ＡｌＮ）
製、あるいは酸化アルミニウム（Ａｌ2 Ｏ3 ）製の絶縁
板等でなる縦寸法×横寸法が約４４ｍｍ×約３７ｍｍの
絶縁セラミック板３の両面に薄板状の銅層４，５が被着
されてなる同形状の２枚の実装基板６ａ，６ｂが左右対
称に離間して半田付けされている。また、これら実装基
板６ａ，６ｂの上面側の銅層４は、それぞれ長方形状を
なす出力導体を形成する縦寸法×横寸法が約４０ｍｍ×
約５ｍｍの第１の導電部７、この第１の導電部７より大
面積の素子載置導体の第２の導電部８、ゲート電極導体
の第３の導電部９が、２枚の実装基板６ａ，６ｂを対称
配置した際、絶縁セラミック板３上に互いの第１の導電
部７を最内側とするようにして、それぞれ左右側方に離
間配置されるようパターニングされている。
【００２３】そして、各実装基板６ａ，６ｂのそれぞれ
の第２の導電部８には、チップ状の定格電流が５０Ａ、
定格電圧が１２００Ｖのトランジスタ１０と、同じくチ
ップ状のダイオード１１がそれぞれ２個づつ並列に、ト
ランジスタ１０はコレクタ領域もしくはドレイン領域で
ある裏面電極が、またダイオード１１はカソード領域で
ある裏面電極が固着されている。一方、トランジスタ１
０の表面のエミッタ領域もしくはソース領域の電極とダ
イオード１１のアノード領域である表面電極とが、また
ダイオード１１の表面電極と第１の導電部７とが、さら
にトランジスタ１０の表面のゲート領域の電極と第３の
導電部９とが、超音波ボンディングによってそれぞれＡ
ｌ製のボンディングワイヤ１２により所定の回路が形成
されるよう接続されている。
の第２の導電部８には、チップ状の定格電流が５０Ａ、
定格電圧が１２００Ｖのトランジスタ１０と、同じくチ
ップ状のダイオード１１がそれぞれ２個づつ並列に、ト
ランジスタ１０はコレクタ領域もしくはドレイン領域で
ある裏面電極が、またダイオード１１はカソード領域で
ある裏面電極が固着されている。一方、トランジスタ１
０の表面のエミッタ領域もしくはソース領域の電極とダ
イオード１１のアノード領域である表面電極とが、また
ダイオード１１の表面電極と第１の導電部７とが、さら
にトランジスタ１０の表面のゲート領域の電極と第３の
導電部９とが、超音波ボンディングによってそれぞれＡ
ｌ製のボンディングワイヤ１２により所定の回路が形成
されるよう接続されている。
【００２４】また、各実装基板６ａ，６ｂ上に設けられ
たそれぞれの第１の導電部７には、全体の縦断面形状が
中間部分をＵ字状に曲折した横向きの略Ｍ字形状をなす
電力端子１３が、その左右に分割された基端部分の２つ
の固着端１４ａ，１４ｂを半田付けすることにより固着
されている。この電力端子１３は、例えば厚さｔが１．
２ｍｍで幅ｗが２０ｍｍ、長さｌが６０ｍｍの銅板を曲
折加工してなる全幅が同寸法のもので、基端部分につい
ては幅中央部分を切抜き加工して幅ｗ0 が３ｍｍ、長さ
ｌ0 が５ｍｍの各固着端１４ａ，１４ｂを設けている。
また電力端子１３は、その中間部分の長さ約３０ｍｍの
部分をＵ字状に曲折してクッション性を持たせた屈曲弾
性部１５を備え、さらに先端部分に長さ１９ｍｍの外部
出力端１６が設けられている。そして基端部分と中間部
分との間に第１の曲部１７が、また中間部分と先端部分
との間に第２の曲部１８が形成されており、第１の曲部
１７は固着端１４ａ，１４ｂの先端部分側近傍Ａとなる
０ｍｍ〜１０ｍｍの位置で、分割されていた固着端１４
ａ，１４ｂが一体化されるように形成されている。
たそれぞれの第１の導電部７には、全体の縦断面形状が
中間部分をＵ字状に曲折した横向きの略Ｍ字形状をなす
電力端子１３が、その左右に分割された基端部分の２つ
の固着端１４ａ，１４ｂを半田付けすることにより固着
されている。この電力端子１３は、例えば厚さｔが１．
２ｍｍで幅ｗが２０ｍｍ、長さｌが６０ｍｍの銅板を曲
折加工してなる全幅が同寸法のもので、基端部分につい
ては幅中央部分を切抜き加工して幅ｗ0 が３ｍｍ、長さ
ｌ0 が５ｍｍの各固着端１４ａ，１４ｂを設けている。
また電力端子１３は、その中間部分の長さ約３０ｍｍの
部分をＵ字状に曲折してクッション性を持たせた屈曲弾
性部１５を備え、さらに先端部分に長さ１９ｍｍの外部
出力端１６が設けられている。そして基端部分と中間部
分との間に第１の曲部１７が、また中間部分と先端部分
との間に第２の曲部１８が形成されており、第１の曲部
１７は固着端１４ａ，１４ｂの先端部分側近傍Ａとなる
０ｍｍ〜１０ｍｍの位置で、分割されていた固着端１４
ａ，１４ｂが一体化されるように形成されている。
【００２５】この第１の曲部１７での一体化形状は、両
固着端１４ａ，１４ｂ間で実質的に電位差が生ぜず、こ
れら固着端１４ａ，１４ｂを第１の導電部７にそれぞれ
固着した際の電気的抵抗が最小となるような状態での２
つの第１の導電部７の接続を実現するものである。な
お、放熱板２上に固着された各実装基板６ａ，６ｂの上
方は、トランジスタ１０等を実装した後に合成樹脂製の
外カバー１９によって覆われ、電力端子１３の外部出力
端１６は外カバー１９から外部に延在した状態となって
いる。
固着端１４ａ，１４ｂ間で実質的に電位差が生ぜず、こ
れら固着端１４ａ，１４ｂを第１の導電部７にそれぞれ
固着した際の電気的抵抗が最小となるような状態での２
つの第１の導電部７の接続を実現するものである。な
お、放熱板２上に固着された各実装基板６ａ，６ｂの上
方は、トランジスタ１０等を実装した後に合成樹脂製の
外カバー１９によって覆われ、電力端子１３の外部出力
端１６は外カバー１９から外部に延在した状態となって
いる。
【００２６】このような構成のものでは、並列接続され
た複数のトランジスタ１０が２つの実装基板６ａ，６ｂ
に別けて配置された構成であるので、各実装基板６ａ，
６ｂの大きさが大きくなく、取り付けの際にクラックや
割れが生じ難くなり、また基板自体の反りも生じ難く、
さらに放熱板２への半田付けの際に気泡等が発生し難く
なり、放熱性の悪化が防止される。さらにまた、電力端
子１３は、各実装基板６ａ，６ｂに分離配設された第１
の導電部７に、対応する分割された固着端１４ａ，１４
ｂをそれぞれ固着すると共に、固着端１４ａ，１４ｂの
先端部分側近傍Ａの第１の曲部１７において、分割され
ていた固着端１４ａ，１４ｂを一体化するようにした構
造であるので、２つの実装基板６ａ，６ｂにそれぞれ搭
載されたトランジスタ１０の素子特性が異なっている場
合でも、両固着端１４ａ，１４ｂ間に電位差を生ぜず、
特に別部品等を用いたり組み立て工程を複雑化すること
もなしに各実装基板６ａ，６ｂの第１の導電部７は同電
位となる。
た複数のトランジスタ１０が２つの実装基板６ａ，６ｂ
に別けて配置された構成であるので、各実装基板６ａ，
６ｂの大きさが大きくなく、取り付けの際にクラックや
割れが生じ難くなり、また基板自体の反りも生じ難く、
さらに放熱板２への半田付けの際に気泡等が発生し難く
なり、放熱性の悪化が防止される。さらにまた、電力端
子１３は、各実装基板６ａ，６ｂに分離配設された第１
の導電部７に、対応する分割された固着端１４ａ，１４
ｂをそれぞれ固着すると共に、固着端１４ａ，１４ｂの
先端部分側近傍Ａの第１の曲部１７において、分割され
ていた固着端１４ａ，１４ｂを一体化するようにした構
造であるので、２つの実装基板６ａ，６ｂにそれぞれ搭
載されたトランジスタ１０の素子特性が異なっている場
合でも、両固着端１４ａ，１４ｂ間に電位差を生ぜず、
特に別部品等を用いたり組み立て工程を複雑化すること
もなしに各実装基板６ａ，６ｂの第１の導電部７は同電
位となる。
【００２７】この結果、両方の第１の導電部７の電位が
異なったものとならないため、トランジスタ１０の内部
におけるエミッタ電位が安定し、トランジスタ１０に印
加されるゲートバイアスが安定したものとなる。これに
より２つ以上のトランジスタ１０を並列接続して大電流
を高速スイッチングするような場合でも回路の発振条件
を満たすことがなくなり、発振状態になることによるト
ランジスタ１０の破壊および、半導体装置１外部の保護
回路や制御回路の誤動作、破壊等を引き起こす虞がなく
なる。これは、例えば図３に短絡電圧３００Ｖでの短絡
試験結果を、横軸に時間をとり、縦軸にゲートバイアス
電圧ＶG 、コレクタバイアス電圧ＶC 、コレクタ電流Ｉ
C をとって示すように、ゲートバイアス電圧ＶG をＯＦ
Ｆした際にコレクタバイアス電圧ＶC が急増することが
なく、その後、減衰振動をしながら定常状態に復する。
コレクタ電流ＩC についても同様である。
異なったものとならないため、トランジスタ１０の内部
におけるエミッタ電位が安定し、トランジスタ１０に印
加されるゲートバイアスが安定したものとなる。これに
より２つ以上のトランジスタ１０を並列接続して大電流
を高速スイッチングするような場合でも回路の発振条件
を満たすことがなくなり、発振状態になることによるト
ランジスタ１０の破壊および、半導体装置１外部の保護
回路や制御回路の誤動作、破壊等を引き起こす虞がなく
なる。これは、例えば図３に短絡電圧３００Ｖでの短絡
試験結果を、横軸に時間をとり、縦軸にゲートバイアス
電圧ＶG 、コレクタバイアス電圧ＶC 、コレクタ電流Ｉ
C をとって示すように、ゲートバイアス電圧ＶG をＯＦ
Ｆした際にコレクタバイアス電圧ＶC が急増することが
なく、その後、減衰振動をしながら定常状態に復する。
コレクタ電流ＩC についても同様である。
【００２８】なお、上記の実施形態においては電力端子
１３の全幅が同寸法のものであるが、図４に示す変形形
態のように、中間部分の屈曲弾性部１５′の幅を電力端
子１３′の全幅よりも狭幅に形成したものを用いるよう
にしてもよい。すなわち、電力端子１３′は、例えば厚
さｔが１．２ｍｍで幅ｗが２０ｍｍ、長さｌが６０ｍｍ
の銅板を曲折加工してなるもので、基端部分については
幅中央部分を抜き加工して幅ｗ0 が３ｍｍ、長さｌ0 が
５ｍｍの各固着端１４ａ，１４ｂを設けており、さら
に、その中間部分の長さ約３０ｍｍの部分を幅ｗ1 が７
ｍｍとなるよう全幅ｗよりも狭幅に形成し、これをＵ字
状に曲折しクッション性を持たせるようにしてなる屈曲
弾性部１５′を備え、さらにまた先端部分に長さ１９ｍ
ｍの外部出力端１６が設けられている。そして基端部分
と中間部分との間に第１の曲部１７′が、また中間部分
と先端部分との間に第２の曲部１８′が形成されてお
り、第１の曲部１７′は固着端１４ａ，１４ｂの先端部
分側近傍Ａとなる０ｍｍ〜１０ｍｍの位置で、分割され
ていた固着端１４ａ，１４ｂが一体化されるように形成
されている。
１３の全幅が同寸法のものであるが、図４に示す変形形
態のように、中間部分の屈曲弾性部１５′の幅を電力端
子１３′の全幅よりも狭幅に形成したものを用いるよう
にしてもよい。すなわち、電力端子１３′は、例えば厚
さｔが１．２ｍｍで幅ｗが２０ｍｍ、長さｌが６０ｍｍ
の銅板を曲折加工してなるもので、基端部分については
幅中央部分を抜き加工して幅ｗ0 が３ｍｍ、長さｌ0 が
５ｍｍの各固着端１４ａ，１４ｂを設けており、さら
に、その中間部分の長さ約３０ｍｍの部分を幅ｗ1 が７
ｍｍとなるよう全幅ｗよりも狭幅に形成し、これをＵ字
状に曲折しクッション性を持たせるようにしてなる屈曲
弾性部１５′を備え、さらにまた先端部分に長さ１９ｍ
ｍの外部出力端１６が設けられている。そして基端部分
と中間部分との間に第１の曲部１７′が、また中間部分
と先端部分との間に第２の曲部１８′が形成されてお
り、第１の曲部１７′は固着端１４ａ，１４ｂの先端部
分側近傍Ａとなる０ｍｍ〜１０ｍｍの位置で、分割され
ていた固着端１４ａ，１４ｂが一体化されるように形成
されている。
【００２９】このように構成したものでは、上記実施形
態と同様の作用、効果を有すると共に屈曲弾性部１５′
が狭幅に形成されているため、電力端子１３′のクッシ
ョン性が非常に良好なものとなり、取り付け時の外力や
使用時の振動、温度変化によって生じる熱膨張差に伴う
力が、固着端１４ａ，１４ｂの第１の導電部７への固着
部分におよび難くなり、装置の信頼性が高いものとな
る。
態と同様の作用、効果を有すると共に屈曲弾性部１５′
が狭幅に形成されているため、電力端子１３′のクッシ
ョン性が非常に良好なものとなり、取り付け時の外力や
使用時の振動、温度変化によって生じる熱膨張差に伴う
力が、固着端１４ａ，１４ｂの第１の導電部７への固着
部分におよび難くなり、装置の信頼性が高いものとな
る。
【００３０】次に、本発明の第２の実施形態である大電
力用の半導体装置を図５により説明する。図５は斜視図
である。なお、第１の実施形態と同一部分には同一符号
を付して説明を省略し、第１の実施形態と異なる本発明
の構成について説明する。
力用の半導体装置を図５により説明する。図５は斜視図
である。なお、第１の実施形態と同一部分には同一符号
を付して説明を省略し、第１の実施形態と異なる本発明
の構成について説明する。
【００３１】図５において、半導体装置２１は放熱板２
の上面に同形状の２枚の実装基板６ａ，６ｂが左右対称
に離間して半田付けされている。また、実装基板６ａ，
６ｂの上面の最内側から第１の導電部７、第２の導電部
８、第３の導電部９と左右側方に離間配置されるようパ
ターニングされた導電部のうち、第２の導電部８には、
トランジスタ１０とダイオード１１がそれぞれ２個づつ
並列に、裏面電極を固着させている。一方、トランジス
タ１０の表面の電極とダイオード１１の対応する表面電
極とが、またダイオード１１の表面電極と第１の導電部
７とが、さらにトランジスタ１０の表面の他の電極と第
３の導電部９とが、超音波ボンディングによってそれぞ
れＡｌ製のボンディングワイヤ１２により所定の回路が
形成されるよう接続されている。
の上面に同形状の２枚の実装基板６ａ，６ｂが左右対称
に離間して半田付けされている。また、実装基板６ａ，
６ｂの上面の最内側から第１の導電部７、第２の導電部
８、第３の導電部９と左右側方に離間配置されるようパ
ターニングされた導電部のうち、第２の導電部８には、
トランジスタ１０とダイオード１１がそれぞれ２個づつ
並列に、裏面電極を固着させている。一方、トランジス
タ１０の表面の電極とダイオード１１の対応する表面電
極とが、またダイオード１１の表面電極と第１の導電部
７とが、さらにトランジスタ１０の表面の他の電極と第
３の導電部９とが、超音波ボンディングによってそれぞ
れＡｌ製のボンディングワイヤ１２により所定の回路が
形成されるよう接続されている。
【００３２】また、各実装基板６ａ，６ｂ上に設けられ
たそれぞれの第１の導電部７には、全体の縦断面形状が
中間部分をＵ字状に曲折した横向きの略Ｍ字形状をなす
電力端子２２が、その左右に分割された基端部分の２つ
の固着端１４ａ，１４ｂを、図５に破線矢印で示すよう
に半田付けすることにより固着されている。この電力端
子２２は、長方形の銅板を打ち抜き加工、曲折加工して
なるもので、基端部分については幅中央部分を切抜き加
工するようにして各固着端１４ａ，１４ｂが設けられて
いる。
たそれぞれの第１の導電部７には、全体の縦断面形状が
中間部分をＵ字状に曲折した横向きの略Ｍ字形状をなす
電力端子２２が、その左右に分割された基端部分の２つ
の固着端１４ａ，１４ｂを、図５に破線矢印で示すよう
に半田付けすることにより固着されている。この電力端
子２２は、長方形の銅板を打ち抜き加工、曲折加工して
なるもので、基端部分については幅中央部分を切抜き加
工するようにして各固着端１４ａ，１４ｂが設けられて
いる。
【００３３】また電力端子２２は、その中間部分に幅中
央部分を切抜き加工し、かつＵ字状に曲折してクッショ
ン性を持たせた２つの屈曲弾性部２３ａ，２３ｂが備え
られ、先端部分に外部出力端１６が設けられていると共
に、その基端部分と中間部分との間に第１の曲部２４
が、また中間部分と先端部分との間に第２の曲部２５が
形成されている。そして固着端１４ａ，１４ｂの先端部
分側近傍となる第１の曲部２４には、それぞれ２つに分
割されている固着端１４ａ，１４ｂと屈曲弾性部２３
ａ，２３ｂの分割されているもの同士を電気的に短絡す
るように接続部２６が設けられている。
央部分を切抜き加工し、かつＵ字状に曲折してクッショ
ン性を持たせた２つの屈曲弾性部２３ａ，２３ｂが備え
られ、先端部分に外部出力端１６が設けられていると共
に、その基端部分と中間部分との間に第１の曲部２４
が、また中間部分と先端部分との間に第２の曲部２５が
形成されている。そして固着端１４ａ，１４ｂの先端部
分側近傍となる第１の曲部２４には、それぞれ２つに分
割されている固着端１４ａ，１４ｂと屈曲弾性部２３
ａ，２３ｂの分割されているもの同士を電気的に短絡す
るように接続部２６が設けられている。
【００３４】このように接続部２６を設けることで、２
つの固着端１４ａ，１４ｂは両者間で実質的に電位差が
生じないものとなり、固着端１４ａ，１４ｂを第１の導
電部７にそれぞれ固着した際の電気的抵抗が最小となる
ような状態での２つの第１の導電部７の接続を実現する
ものである。なお、放熱板２上に固着された各実装基板
６ａ，６ｂの上方は、トランジスタ１０等を実装した後
に第１の実施形態と同様に合成樹脂製の外カバーによっ
て覆われ、電力端子２２の外部出力端１６は外カバーか
ら外部に延在した状態となる。
つの固着端１４ａ，１４ｂは両者間で実質的に電位差が
生じないものとなり、固着端１４ａ，１４ｂを第１の導
電部７にそれぞれ固着した際の電気的抵抗が最小となる
ような状態での２つの第１の導電部７の接続を実現する
ものである。なお、放熱板２上に固着された各実装基板
６ａ，６ｂの上方は、トランジスタ１０等を実装した後
に第１の実施形態と同様に合成樹脂製の外カバーによっ
て覆われ、電力端子２２の外部出力端１６は外カバーか
ら外部に延在した状態となる。
【００３５】このような構成のものでは、電力端子２２
の構成が第１の実施形態の電力端子と異なるものの、第
１の実施形態と同様の作用、効果を有する。
の構成が第１の実施形態の電力端子と異なるものの、第
１の実施形態と同様の作用、効果を有する。
【００３６】なお、上記の各実施形態では１回路で２つ
の実装基板６ａ，６ｂを持つ半導体装置について説明し
てきたが、これに限るものではなく、２回路、４回路、
６回路を持つ半導体装置にも適用でき、同様の作用、効
果を得ることができる。また、電力端子形状について
も、屈曲弾性部１５，２３ａ，２３ｂを持たないものに
ついても適用でき、同様の作用、効果を得ることができ
る。さらに、実装基板の個数や、半導体素子数等は、上
述した実施例に限定されるものではなく、また実装基板
はＤＢＣ法以外の方法で形成した基板でもかまわない。
の実装基板６ａ，６ｂを持つ半導体装置について説明し
てきたが、これに限るものではなく、２回路、４回路、
６回路を持つ半導体装置にも適用でき、同様の作用、効
果を得ることができる。また、電力端子形状について
も、屈曲弾性部１５，２３ａ，２３ｂを持たないものに
ついても適用でき、同様の作用、効果を得ることができ
る。さらに、実装基板の個数や、半導体素子数等は、上
述した実施例に限定されるものではなく、また実装基板
はＤＢＣ法以外の方法で形成した基板でもかまわない。
【００３７】
【発明の効果】以上の説明から明らかなように、本発明
によれば半導体素子を搭載した複数の回路部を有するも
のにおいて、実装した複数の半導体素子の素子特性を厳
密に均一にする必要もなく、回路の各出力導体に接続さ
れる電力端子によって回路の発振条件を満たさず各出力
導体の電位を略等しくなるようにすることができ、発振
による実装した半導体素子の破壊や装置外部の保護回
路、制御回路などの誤動作、破壊等を防止することがで
きる等の効果を奏する。
によれば半導体素子を搭載した複数の回路部を有するも
のにおいて、実装した複数の半導体素子の素子特性を厳
密に均一にする必要もなく、回路の各出力導体に接続さ
れる電力端子によって回路の発振条件を満たさず各出力
導体の電位を略等しくなるようにすることができ、発振
による実装した半導体素子の破壊や装置外部の保護回
路、制御回路などの誤動作、破壊等を防止することがで
きる等の効果を奏する。
【図１】本発明の第１の実施形態を示す斜視図である。
【図２】本発明の第１の実施形態における電力端子の斜
視図である。
視図である。
【図３】本発明の第１の実施形態に係る短絡試験結果を
示す図である。
示す図である。
【図４】本発明の第１の実施形態における電力端子の変
形形態を示す斜視図である。
形形態を示す斜視図である。
【図５】本発明の第２の実施形態を示す斜視図である。
【図６】一般的な２個のトランジスタを備えた大電力用
半導体装置の等価回路図である。
半導体装置の等価回路図である。
【図７】３相モータの駆動用回路例を示す図である。
【図８】１個のトランジスタを備えた大電流型装置の回
路例を示す図である。
路例を示す図である。
【図９】６個のトランジスタを備えた大電流型装置の回
路例を示す図である。
路例を示す図である。
【図１０】２個のトランジスタを備えた大電流型の大電
力用半導体装置の回路例を示す図である。
力用半導体装置の回路例を示す図である。
【図１１】第１の従来例を示す斜視図である。
【図１２】第２の従来例を示す斜視図である。
【図１３】第２の従来例に係る短絡試験結果を示す図で
ある。
ある。
２…放熱板 ３…絶縁セラミック板 ４，５…銅層 ６ａ，６ｂ…実装基板 ７…第１の導電部 ８…第２の導電部 ９…第３の導電部 １０…トランジスタ １１…ダイオード １３，１３′，２２…電力端子 １４ａ，１４ｂ…固着端 １５，１５′，２３ａ，２３ｂ…屈曲弾性部 １６…外部出力端 １７，１７′，２４…第１の曲部 ２６…接続部
Claims (4)
- 【請求項１】 放熱板上に固着された実装基板と、この
実装基板の上面側導体層を所定パターンとなるようパタ
ーニングして設けられた素子搭載導体に半導体素子を搭
載してなる少なくとも２つの回路部と、これら回路部の
各出力導体に基端部分を固着し先端部分を外部出力端と
した電力端子とを具備してなる半導体装置において、前
記回路部の各出力導体が、前記電力端子により電気的抵
抗が最小となるような状態で接続されていることを特徴
とする半導体装置。 - 【請求項２】 放熱板上に固着された実装基板と、この
実装基板の上面側導体層を所定パターンとなるようパタ
ーニングして設けられた素子搭載導体に半導体素子を搭
載してなる少なくとも２つの回路部と、これら回路部の
各出力導体に基端部分を固着端として固着し先端部分を
外部出力端とした電力端子とを具備してなる半導体装置
において、前記電力端子は、前記固着端が前記回路部の
各出力導体に対応して複数に分割されていると共に、該
固着端の前記外部出力端側近傍で一体化された形状とな
っていることを特徴とする半導体装置。 - 【請求項３】 電力端子が、一体化された固着端の近傍
と外部出力端との中間部分に屈曲弾性部を備え、前記屈
曲弾性部の幅が前記固着端の全幅より狭幅に形成されて
いることを特徴とする請求項２記載の半導体装置。 - 【請求項４】 放熱板上に固着された実装基板と、この
実装基板の上面側導体層を所定パターンとなるようパタ
ーニングして設けられた素子搭載導体に半導体素子を搭
載してなる少なくとも２つの回路部と、これら回路部の
各出力導体に基端部分を固着端として固着し先端部分を
外部出力端とした電力端子とを具備してなる半導体装置
において、前記電力端子は、前記固着端と前記外部出力
端との中間部分に屈曲弾性部を備え、かつ前記固着端と
前記屈曲弾性部とが前記回路部の各出力導体に対応し複
数に分割されていると共に、分割された前記固着端が前
記屈曲弾性部との間に設けられた接続部により短絡する
よう接続されていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9254811A JPH1197598A (ja) | 1997-09-19 | 1997-09-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9254811A JPH1197598A (ja) | 1997-09-19 | 1997-09-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1197598A true JPH1197598A (ja) | 1999-04-09 |
Family
ID=17270221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9254811A Abandoned JPH1197598A (ja) | 1997-09-19 | 1997-09-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1197598A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005045237A (ja) * | 2003-07-23 | 2005-02-17 | Semikron Elektron Gmbh | 等級分け可能な構造技術によるパワー半導体モジュール |
| JP2009105454A (ja) * | 2009-02-10 | 2009-05-14 | Mitsubishi Electric Corp | パワー半導体モジュール |
| JP2013118336A (ja) * | 2011-12-05 | 2013-06-13 | Rohm Co Ltd | 半導体装置 |
| JP2014120657A (ja) * | 2012-12-18 | 2014-06-30 | Toshiba Corp | 半導体装置 |
| JP2016100544A (ja) * | 2014-11-26 | 2016-05-30 | 三菱電機株式会社 | 半導体装置 |
| JPWO2014132803A1 (ja) * | 2013-02-26 | 2017-02-02 | 三菱電機株式会社 | 電力用半導体装置 |
| JP2017079307A (ja) * | 2015-10-22 | 2017-04-27 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| CN116130469A (zh) * | 2023-04-19 | 2023-05-16 | 烟台台芯电子科技有限公司 | 一种功率半导体器件 |
-
1997
- 1997-09-19 JP JP9254811A patent/JPH1197598A/ja not_active Abandoned
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005045237A (ja) * | 2003-07-23 | 2005-02-17 | Semikron Elektron Gmbh | 等級分け可能な構造技術によるパワー半導体モジュール |
| JP2009105454A (ja) * | 2009-02-10 | 2009-05-14 | Mitsubishi Electric Corp | パワー半導体モジュール |
| JP2013118336A (ja) * | 2011-12-05 | 2013-06-13 | Rohm Co Ltd | 半導体装置 |
| JP2014120657A (ja) * | 2012-12-18 | 2014-06-30 | Toshiba Corp | 半導体装置 |
| JPWO2014132803A1 (ja) * | 2013-02-26 | 2017-02-02 | 三菱電機株式会社 | 電力用半導体装置 |
| US9640453B2 (en) | 2013-02-26 | 2017-05-02 | Mitsubishi Electric Corporation | Power semiconductor device |
| US9887142B2 (en) | 2013-02-26 | 2018-02-06 | Mitsubishi Electric Corporation | Power semiconductor device |
| JP2016100544A (ja) * | 2014-11-26 | 2016-05-30 | 三菱電機株式会社 | 半導体装置 |
| JP2017079307A (ja) * | 2015-10-22 | 2017-04-27 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US10600765B2 (en) | 2015-10-22 | 2020-03-24 | Mitsubishi Electric Corporation | Semiconductor device and method for producing the same |
| CN116130469A (zh) * | 2023-04-19 | 2023-05-16 | 烟台台芯电子科技有限公司 | 一种功率半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3516789B2 (ja) | 半導体パワーモジュール | |
| JP5169353B2 (ja) | パワーモジュール | |
| JP7183591B2 (ja) | 半導体装置 | |
| JP2007234690A (ja) | パワー半導体モジュール | |
| US6566750B1 (en) | Semiconductor module | |
| JP2002141463A (ja) | 半導体モジュール | |
| JP2019192729A (ja) | 半導体装置 | |
| US20220254764A1 (en) | Semiconductor device | |
| KR100773289B1 (ko) | 반도체 장치 | |
| JPH1197598A (ja) | 半導体装置 | |
| JP2018074088A (ja) | 半導体装置 | |
| US20210366886A1 (en) | Semiconductor device | |
| KR100503531B1 (ko) | 반도체디바이스 | |
| JPH1187713A (ja) | 電圧駆動型電力用半導体装置 | |
| US6664629B2 (en) | Semiconductor device | |
| US6232654B1 (en) | Semiconductor module | |
| JP2016195223A (ja) | 半導体装置及びその製造方法 | |
| US20190258302A1 (en) | Power supply module | |
| JP3133544B2 (ja) | 混成集積回路 | |
| JP2005175506A (ja) | 半導体装置 | |
| JPH06302734A (ja) | 電力用半導体モジュール | |
| US20230260869A1 (en) | Semiconductor device | |
| JP2002033447A (ja) | 半導体装置 | |
| JP3405341B2 (ja) | 圧電発振器 | |
| JP2023060675A (ja) | 半導体装置およびそれを用いた電力変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20040419 |