KR100773289B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR100773289B1
KR100773289B1 KR1020040088136A KR20040088136A KR100773289B1 KR 100773289 B1 KR100773289 B1 KR 100773289B1 KR 1020040088136 A KR1020040088136 A KR 1020040088136A KR 20040088136 A KR20040088136 A KR 20040088136A KR 100773289 B1 KR100773289 B1 KR 100773289B1
Authority
KR
South Korea
Prior art keywords
metal conductor
external electrode
heat spreader
semiconductor element
semiconductor
Prior art date
Application number
KR1020040088136A
Other languages
English (en)
Other versions
KR20050042724A (ko
Inventor
이시카와준
나가세도시아키
오니시히로유키
아카가와고이치
Original Assignee
가부시키가이샤 도요다 지도숏키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도요다 지도숏키 filed Critical 가부시키가이샤 도요다 지도숏키
Publication of KR20050042724A publication Critical patent/KR20050042724A/ko
Application granted granted Critical
Publication of KR100773289B1 publication Critical patent/KR100773289B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(과제) 주전류가 흐르는 배선 패턴의 온도 상승을 억제하고, 또한 부품 비용의 상승을 억제하는 것이다.
(해결수단) 절연 회로 기판 (32) 상에는 구리 패턴 (33) 이 형성되고, 그 구리 패턴 (33) 상에 히트 스프레더 (34) 가 납땜되고, 히트 스프레더 (34) 상에 반도체 칩 (35) 이 탑재되어 있다. 외부 전극 (36) 의 측면 (36a) 과, 히트 스프레더 (34) 의 측면 (34a) 과의 거리 (도 1 의 수평 방향의 거리 (a)) 가 짧아지도록 외부 전극 (36) 과 히트 스프레더 (34) 를 배치한다. 이에 의해 외부 전극 (36) 의 측면 (36a) 과 히트 스프레더 (34) 의 측면 (34) 사이의 구리 패턴 (33) 의 온도 상승을 억제할 수 있다.
히트 스프레더, 구리 패턴, 전류

Description

반도체 장치{SEMICONDUCTOR APPARATUS}
도 1 은 제1 실시형태의 반도체 모듈의 모식단면도.
도 2 는 제2 실시형태의 반도체 모듈의 모식단면도.
도 3 은 제3 실시형태의 반도체 모듈의 모식단면도.
도 4 는 종래의 반도체 모듈의 모식단면도.
도 5 는 종래의 반도체 모듈의 모식단면도.
※도면의 주요 부분에 대한 부호의 설명
11, 21 : 반도체 모듈
12 : 절연 회로 기판
13 : 구리 패턴
14 : 히트 스프레더
15 : 반도체 칩
16 : 와이어 본딩
17, 18 : 외부 전극
31, 41, 51 : 반도체 모듈
32 : 절연 회로 기판
33 : 구리 패턴
34 : 히트 스프레더
35 : 반도체 칩
36, 37, 52 : 외부 전극
본 발명은 반도체 소자의 주전류가 절연 기판 상에 형성된 배선 패턴에 흐르는 반도체 장치에 관한 것이다.
복수의 반도체 소자가 케이스에 봉입된 반도체 모듈, 특히 비교적 큰 전류가 흐르는 파워 반도체 모듈에서는, 반도체 소자의 주전류가 흐르는 전극과 외부 전극 사이의 배선 패턴의 저항값을 작게 할 필요가 있다.
예컨대 도 4 에 나타내는 종래의 반도체 모듈 (11) 에서는, 절연 회로 기판 (12) 상에 형성한 구리 패턴 (13) 상에 히트 스프레더 (14) 를 납땜하고, 그 히트 스프레더 (14) 상에 반도체 칩 (15) 을 탑재한다. 외부 전극 (17) 의 일단은 구리 패턴 (13) 으로 납땜되고, 외부 전극 (D17) 과 외부 전극 (S18) 은 절연체 (19) 에 의해 절연되어 있다.
도 4 의 반도체 모듈 (11) 에 있어서는, 예컨대 외부 전극 (17) 으로부터 유입되는 드레인 전류가 구리 패턴 (13) 을 지나고, 다시 히트 스프레더 (14) 를 지나 반도체 칩 (15) 의 드레인 전극으로 흘러들어간다.
반도체 칩 (15) 과 외부 전극 (18) 을 와이어 본딩 (16) 하는 경우, 본딩 작 업의 제약으로부터, 외부 전극 (18) 과 반도체 칩 (15) 을 소정 거리 떨어뜨려 배치할 필요가 있는 경우가 있다. 일반적으로 구리 패턴 (13) 의 두께는 얇기 (예컨대 0.07㎜ 정도) 때문에, 외부 전극 (17) 과 반도체 칩 (15) 의 거리가 길어지면, 즉 구리 패턴 (13) 의 배선 길이가 길어지면, 구리 패턴 (13) 에 흐르는 전류에 의한 구리 패턴 (13) 의 발열량이 많아진다.
구리 패턴 (13) 의 발열을 방지하기 위해, 종래에는 도 4 의 반도체 모듈 (11) 을 상위면에서 본 도면 (상면에서 본 도면) 에 나타낸 바와 같이 구리 패턴 (13) 의 폭 (도 4 에 화살표로 나타내는 수직 방향 길이) 을 넓게 하여 단면적을 증가시켰다. 즉, 드레인 전류가 흐르는 방향과 직교하는 방향의 폭을 넓게 하여 드레인 전류의 전류 경로의 단면적을 증가시켰다.
도 5 는 주전류에 의한 구리 패턴 (13) 의 발열을 억제하도록 한 다른 반도체 모듈 (21) 의 구조를 나타내는 도면이다.
이 반도체 모듈 (21) 은 외부 전극 (22) 을 반도체 칩 (15) 의 하부 위치까지 연장시킨 것이다.
도 5 의 우측의 측면도에 나타내는 바와 같이 외부 전극 (22) 의 반도체 칩 (15) 과 대향하는 측의 치수를 길게 하여, 그 위에 반도체 칩 (15) 을 납땜 등에 의해 고정한다.
이 경우, 외부 전극 (22) 으로부터 유입되는 드레인 전류는, 반도체 칩 (15) 의 하부의 외부 전극 (22) 으로부터 직접 반도체 칩 (15) 의 드레인 전극으로 유입된다. 외부 전극 (22) 의 두께는 구리 패턴 (13) 에 비하여 두껍게 할 수 있기 때문에, 상기와 같은 구조로 함으로써 전류 경로의 단면적을 크게 하여 구리 패턴 (13) 의 발열을 억제할 수 있다.
또 특허문헌 1 에는, 반도체 소체 탑재부 (2a) 와 주전극 단자 (2b) 가 일체로 된 금속 프레임 (2) 을 형성하고, 반도체 소체 탑재부 (2a) 에 반도체 소체 (4) 를 납땜하고, 주전극 단자 (2b) 를 절곡하여 외부로 도출하는 구조가 개시되어 있다.
특허문헌 1 에 기재된 발명도, 금속 프레임 (2) 에 주전류가 흐르기 때문에 절연 기판 상에 형성하는 도체 패턴의 발열을 억제할 수 있다.
[특허문헌 1] 일본 특허공보 평8-17188호 (도 1)
그러나 도 4 에 나타내는 바와 같이 구리 패턴 (13) 의 폭을 넓게 하여 단면적을 크게 하면, 반도체 모듈 (11) 의 외형 치수가 커진다는 문제점이 있다.
또, 도 5 에 나타내는 바와 같이 외부 전극 (22) 상에 반도체 칩 (15) 을 탑재하는 구조로 하면, 구리 패턴 (13) 의 폭은 좁게 할 수 있으나, 전체 반도체 칩 (15) 을 탑재할 수 있도록, 구리 등으로 이루어지는 외부 전극 (22) 의 외형 치수를 크게 할 필요가 있어, 부품 비용이 상승된다는 문제점이 있다.
본 발명은 주전류가 흐르는 배선 패턴의 온도 상승을 억제하고, 또한 부품 비용의 상승을 억제하는 것이다.
본 발명의 반도체 장치는, 반도체 소자와, 상기 반도체 소자의 주전류가 흐 르는 외부 단자를 형성하는 금속 도체와, 절연 기판 상에 형성되어, 상기 금속 도체와 상기 반도체 소자를 전기적으로 접속하는 도전성의 배선 패턴을 갖고, 상기 금속 도체와 상기 반도체 소자 사이의 전류 경로가 되는 상기 배선 패턴의 배선 길이가 짧아지도록 상기 금속 도체와 상기 반도체 소자를 배치한다.
본 발명에 의하면, 반도체 장치의 외형 치수를 크게 하지 않고, 금속 도체와 반도체 소자 사이의 배선 패턴의 배선 길이를 짧게 하고, 반도체 소자의 주전류가 흐르는 배선 패턴의 발열을 억제할 수 있다.
본 발명의 다른 반도체 장치는, 반도체 소자와, 상기 반도체 소자의 주전류가 흐르는 외부 단자를 형성하는 금속 도체와, 상기 반도체 소자가 탑재되는 방열 부재와, 절연 기판 상에 형성되어, 상기 금속 도체와 상기 방열 부재를 전기적으로 접속하는 도전성의 배선 패턴을 갖고, 상기 금속 도체와 상기 방열 부재 사이의 전류 경로가 되는 상기 배선 패턴의 배선 길이가 짧아지도록 상기 금속 도체와 상기 방열 부재를 배치한다.
본 발명에 의하면, 반도체 장치의 외형 치수를 크게 하지 않고, 방열 부재와 금속 도체 사이의 배선 패턴의 배선 길이를 짧게 하여, 주전류가 흐르는 배선 패턴의 온도 상승을 억제할 수 있다.
상기 발명에 있어서, 상기 금속 도체의 측면과 상기 반도체 소자 또는 상기 방열 부재의 측면 사이를 도전성 재료로 채워 상기 금속 도체와 상기 반도체 소자 또는 상기 방열 부재 사이의 저항치를 저감한다.
이와 같이 구성함으로써, 금속 도체와 방열 부재 사이의 저항값을 작게 할 수 있다. 이에 의해 배선 패턴에 흐르는 전류를 작게 할 수 있으므로, 배선 패턴의 온도 상승을 억제하고, 또한 반도체 장치의 외형 치수를 작게 할 수 있다.
상기 발명에 있어서, 상기 도전성 재료는 땜납이고, 상기 금속 도체와 상기 반도체 소자 또는 상기 방열 부재 측면의 상부에 납땜층이 형성되는 것을 방지하는 레지스트를 형성한다.
이와 같이 구성함으로써, 금속 도체와 반도체 소자 또는 방열 부재와의 간극을 땜납으로 채운 경우에, 금속 도체의 상방, 혹은 방열 부재 (또는 반도체 소자) 의 상면에 땜납이 들어가는 것을 방지할 수 있다. 이에 의해 납땜된 부분과, 극성이 상이한 부분의 절연 거리를 확보할 수 있다.
상기 발명에 있어서, 상기 금속 도체는, 상기 반도체 소자와 와이어 본딩되는 제1 금속 도체와, 상기 배선 패턴에 의해 상기 반도체 소자 또는 상기 방열 부재와 전기적으로 접속되는 제2 금속 도체로 이루어지고, 상기 제2 금속 도체의 단부를 상기 제1 금속 도체의 단부로부터 상기 반도체 소자측으로 돌출시키고, 상기 제2 금속 도체의 단부와 상기 반도체 소자 또는 상기 방열 부재의 거리를 짧게 한다.
이와 같이 구성함으로써, 와이어 본딩 작업을 위해 제1 금속 도체와 반도체 소자 사이에 소정의 거리를 확보하고, 또한 제2 금속 도체와 반도체 소자 또는 방열 부재 사이의 거리를 짧게 할 수 있다. 이에 의해 배선 패턴의 온도 상승을 억제하고, 또한 반도체 장치의 외형 치수를 작게 할 수 있다.
예컨대 제1 금속 도체는 도 3 의 외부 전극 (37) 에 대응하고, 제2 금속 도 체는 도 3 의 외부 전극 (52) 에 대응한다.
발명을 실시하기 위한 최선의 형태
이하 본 발명의 실시형태를 도면을 참조하면서 설명한다. 도 1 은 본 발명의 제1 실시형태의 파워 반도체 모듈 (반도체 장치 ; 31) 의 모식단면도이다.
절연 회로 기판 (32) 상에는 구리 패턴 (도전성의 배선 패턴 ; 33) 이 형성되고, 이 구리 패턴 (33) 상에 히트 스프레더 (방열 부재 ; 34) 가 납땜되어 있다. 히트 스프레더 (34) 상에 반도체 칩 (반도체 소자 ; 35) 이 탑재되고, 반도체 칩 (35) 의 드레인 전극과 히트 스프레더 (34) 는 전기적으로 접속되어 있다. 히트 스프레더 (34) 는 반도체 칩 (35) 의 방열을 위해 설치되어 있다.
외부 전극 (D ; 금속 도체, 혹은 금속 배선 도체 ; 36) 의 일단은 구리 패턴 (33) 에 납땜되고, 타단이 파워 반도체 모듈 (이하, 반도체 모듈이라고 함 ; 31) 의 케이스 (도시 생략) 의 외부에 인출되어 외부 단자를 형성한다. 외부 전극 (S37) 의 일단은 반도체 칩 (35) 의 소스 전극과 와이어 본딩되고, 타단이 케이스의 외부에 인출되어 외부 단자를 형성한다. 외부 전극 (36) 과 외부 전극 (37) 은 수지에 인서트되고, 그 수지의 일부 절연체 (38) 에 의해 절연되어 있다.
반도체 칩 (35) 이 탑재된 절연 회로 기판 (32) 상으로부터 수지의 케이스가 씌워져, 케이스와 절연 회로 기판 (32) 이 접착되어 반도체 모듈 (31) 이 형성된다.
이 제1 실시형태에서는 예컨대 와이어 본딩 등의 작업에 의한 제약이 적은 경우에, 외부 전극 (36) 의 측면 (36a) 과, 히트 스프레더 (34) 의 측면 (34a) 의 거리 (a ; 도 1 의 수평 방향의 거리 (a)) 가 짧아지도록 외부 전극 (36) 과 히트 스프레더 (34) 를 배치한다.
이와 같이 배치함으로써, 외부 전극 (36) 과 히트 스프레더 (34) 사이의 구리 패턴 (33) 의 배선 길이 (거리 (a)) 가 짧아지므로, 외부 전극 (36) 과 히트 스프레더 (34) 사이의 구리 패턴 (33) 의 저항값이 작아진다. 이에 의해 드레인 전류가 흘렀을 때의 구리 패턴 (33) 의 온도 상승을 억제할 수 있다. 또, 외부 전극 (36) 과 히트 스프레더 (34) 사이의 구리 패턴 (33) 의 배선 길이를 짧게 함으로써, 구리 패턴 (33) 의 폭 (드레인 전류가 흐르는 방향과 직교하는 방향의 길이) 을 넓게 할 필요가 없어지므로, 반도체 모듈 (31) 의 외형 치수를 작게 할 수 있다.
다음에, 도 2 는 본 발명의 제2 실시형태의 반도체 모듈 (41) 의 모식단면도이다. 도 2 에서 도 1 과 동일한 부분에는 동일한 부호를 달아 이들 설명은 생략한다.
이 제2 실시형태는, 외부 전극 (36) 의 측면 (36a) 과 히트 스프레더 (34) 의 측면 (34a) 사이의 간격을 땜납 (도전성 재료 ; 42) 으로 채워, 외부 전극 (36) 과 히트 스프레더 (34) 사이의 저항값을 작게 한 것이다.
상기 구조의 반도체 모듈 (41) 에 있어서, 외부 전극 (36) 으로부터 유입되는 드레인 전류는, 구리 패턴 (33) 과 납땜 (42) 을 통해 히트 스프레더 (34) 에 유입된다. 이 때, 땜납 (42) 의 두께 (도 2 의 수직 방향의 치수) 는, 구리 패턴 (33) 에 비하여 두껍기 때문에, 드레인 전류의 대부분이 땜납 (42) 을 통해 히트 스프레더 (34) 에 유입된다. 또한 히트 스프레더 (34) 를 지나 반도체 칩 (35) 의 드레인 전극에 유입된다. 이에 의해 외부 전극 (36) 과 히트 스프레더 (34) 사이의 구리 패턴 (33) 에 흐르는 드레인 전류가 감소되므로, 구리 패턴 (33) 의 온도 상승을 억제할 수 있다.
이 제2 실시형태에 의하면, 외부 전극 (36) 과 히트 스프레더 (34) 사이의 간극을 땜납 (42) 으로 채움으로써, 외부 전극 (36) 으로부터 히트 스프레더 (34) 를 향하여 유입되는 드레인 전류의 전류 경로의 단면적을 늘릴 수 있다. 이에 의해 땜납 (42) 부분을 흐르는 전류를 증가시키고, 외부 전극 (36) 과 히트 스프레더 (34) 사이의 구리 패턴 (33) 에 흐르는 전류를 줄일 수 있다. 따라서 구리 패턴 (33) 의 온도 상승을 억제할 수 있다. 또, 외부 전극 (36) 과 히트 스프레더 (34) 사이의 구리 패턴 (33) 의 배선 길이를 짧게 함으로써, 구리 패턴 (33) 의 폭 (드레인 전류가 흐르는 방향과 직교하는 방향의 길이) 을 넓게 할 필요가 없어지기 때문에, 반도체 모듈 (41) 의 외형 치수를 작게 할 수 있다.
또한 외부 전극 (36) 과 히트 스프레더 (34) 의 간극을 땜납 (42) 으로 채울 때에, 외부 전극 (36) 의 측면 (36a) 과 히트 스프레더 (34) 의 측면 (34a) 에 금속 도금을 실시하고, 추가로 각각 측면의 상부에는 땜납 레지스트를 실시하도록 해도 된다.
상기와 같이 측면의 상부에 레지스트를 실시함으로써, 외부 전극 (36) 과 히트 스프레더 (34) 의 간극을 땜납으로 채울 때에, 땜납 (42) 이 외부 전극 (37) 의 상방이나 히트 스프레더 (34) 의 상면으로 들어가는 것을 방지할 수 있다.
다음에 도 3 은 본 발명의 제3 실시형태의 반도체 모듈 (51) 의 모식단면도이다. 도 3 에서 도 1 과 동일한 부분에는 동일 부호를 달아 이들 설명은 생략한다.
이 제3 실시형태는 외부 전극 (52) 의 단부 (52b) 를 히트 스프레더 (34) 측으로 연장시키고, 외부 전극 (52) 의 측면 (52a) 과 히트 스프레더 (34) 의 측면 (34a) 과의 거리 (a) 를 짧게 한 것이다.
도 3 에 나타내는 바와 같이 하측의 외부 전극 (52) 의 단부 (52b) 의 선단이, 외부 전극 (37) 의 단부 (37a) 의 선단으로부터 반도체 칩 (35) 의 방향 (도 3 의 정면에서 보아 수평 방향 우측) 으로 돌출되도록 되어 있다.
이와 같은 구조로 함으로써, 와이어 본딩 (53) 이 실행되는 외부 전극 (37) 의 단부 (37a) 와 반도체 칩 (35) 의 단부 사이에 일정한 거리를 확보하고, 또한 외부 전극 (52) 의 측면 (52a) 과 히트 스프레더 (34) 의 측면 (34a) 의 거리 (a) 를 짧게 할 수 있다.
제3 실시형태에서는, 하측의 외부 전극 (52) 의 단부 (52b) 의 수평 방향의 치수를 길게 하고, 상측의 외부 전극 (37) 의 치수는 그것보다 짧게 되어 있기 때문에, 반도체 칩 (35) 과 상측의 외부 전극 (37) 의 단부 (37a) 를 와이어 본딩 (53) 할 때에, 외부 전극 (37) 과 반도체 칩 (15) 의 거리를 충분히 확보할 수 있다. 이에 의해, 본딩 작업의 제약에서 양자의 거리를 일정 이상 떨어뜨릴 필요가 있는 경우에도, 드레인 전류가 흐르는 외부 전극 (52) 과 히트 스프레더 (34) 의 거리를 짧게 할 수 있다.
이 제3 실시형태에 의하면, 외부 전극 (37) 과 반도체 칩 (35) 사이에 일정 거리를 확보하고, 또한 동일한 주전류가 흐르는 외부 전극 (52) 과 히트 스프레더 (34) 사이의 거리를 짧게 할 수 있다. 이에 의해 외부 전극 (37) 과 히트 스프레더 (34) 사이의 구리 패턴 (33) 의 저항값을 작게 하고, 구리 패턴 (33) 의 온도 상승을 억제할 수 있다. 또 외부 전극 (36) 과 히트 스프레더 (34) 의 거리를 짧게 할 수 있고, 게다가 구리 패턴 (33) 의 폭 (전류가 흐르는 방향과 직교하는 방향의 길이) 을 넓게 할 필요가 없기 때문에, 반도체 모듈 (41) 의 외형 치수를 작게 할 수 있다.
이 제3 실시형태에 있어서, 외부 전극 (52) 과 히트 스프레더 (34) 사이의 간극을 땜납 (42) 으로 채우도록 할 수도 있다.
이와 같이 구성함으로써, 외부 전극 (52) 과 히트 스프레더 (34) 사이의 전류 경로의 단면적을 늘리고, 저항값을 더욱 작게 할 수 있다.
본 발명은 전술한 실시 형태에 한정되지 않고 이하와 같이 구성할 수도 있다.
제1∼제3 실시형태는 반도체 칩 (35) 의 방열을 위해 히트 스프레더 (34) 를 설치하지만, 반도체 칩 (35) 을 구리 패턴 (33) 상에 직접 납땜할 수도 있다. 이 경우, 반도체 칩 (35) 의 측면과 외부 전극 (36, 52) 의 측면과의 거리를 짧게 하면 된다.
제2 실시형태에 있어서, 외부 전극 (36) 과 히트 스프레더 (34) 의 간극을 채우는 재료는, 땜납 (42) 에 한정하지 않고, 도전성 재료로 구리 등으로 이루어지 는 외부 전극 (36) 과 히트 스프레더 (34), 혹은 반도체 칩 (35) 과 낮은 접촉저항으로 접속할 수 있는 재료이면 어떤 재료이어도 된다.
또 외부 전극 (36) 과 히트 스프레더 (34) 의 측면에 실시하는 레지스트는, 땜납 레지스트에 한정하지 않고, 사용하는 도전 재료에 따른 레지스트를 사용하면 된다.
본 발명에 의하면, 금속 도체와 반도체 소자 혹은 방열 부재 사이의 배선 패턴의 배선 길이를 짧게 할 수 있으므로, 배선 패턴의 온도 상승을 억제하고, 또한 반도체 장치의 외형 치수를 작게 할 수 있다. 또 금속 도체와 반도체 소자 또는 방열 부재 사이를 도전성 재료로 채움으로써, 금속 도체와 반도체 소자 또는 방열 부재 사이의 저항값을 작게 하여 배선 패턴의 온도 상승을 억제하고, 또한 반도체 장치의 외형 치수를 작게 할 수 있다.

Claims (5)

  1. 절연 기판 상에 형성되는 도전성의 배선 패턴;
    상기 도전성의 배선 패턴 상에 탑재되는 반도체 소자; 및
    금속 도체로서, 일단은 상기 도전성의 배선 패턴에 접속되고 타단은 반도체 장치의 외부에 인출되어 외부 단자를 형성하는 금속 도체를 구비하고,
    상기 도전성의 배선 패턴은 상기 금속 도체와 상기 반도체 소자를 전기적으로 접속하며,
    상기 금속 도체의 측면과 상기 반도체 소자의 측면 사이를 도전성 재료로 채워 상기 금속 도체와 상기 반도체 소자 사이의 저항치를 저감한, 반도체 장치.
  2. 절연 기판 상에 형성되는 도전성의 배선 패턴;
    상기 도전성의 배선 패턴 상에 형성되는 방열 부재;
    상기 방열 부재 상에 탑재되는 반도체 소자; 및
    금속 도체로서, 일단은 상기 도전성의 배선 패턴에 납땜되고 타단은 반도체 장치의 외부에 인출되어 외부 단자를 형성하는 금속 도체를 구비하고,
    상기 도전성의 배선 패턴은 상기 금속 도체와 상기 방열 부재를 전기적으로 접속하며,
    상기 금속 도체의 측면과 상기 방열 부재의 측면 사이를 도전성 재료로 채워 상기 금속 도체와 상기 방열 부재 사이의 저항치를 저감한, 반도체 장치.
  3. 삭제
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 도전성 재료는 땜납이고, 상기 금속 도체와 상기 반도체 소자 또는 상기 방열 부재 측면의 상부에 납땜층이 형성되는 것을 방지하는 레지스트를 형성한, 반도체 장치.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 도체는 상기 반도체 소자와 와이어 본딩되는 제 1 금속 도체와, 상기 배선 패턴에 의해 상기 반도체 소자 또는 상기 방열 부재와 전기적으로 접속되는 제 2 금속 도체로 이루어지는, 반도체 장치.
KR1020040088136A 2003-11-04 2004-11-02 반도체 장치 KR100773289B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003374116A JP2005142189A (ja) 2003-11-04 2003-11-04 半導体装置
JPJP-P-2003-00374116 2003-11-04

Publications (2)

Publication Number Publication Date
KR20050042724A KR20050042724A (ko) 2005-05-10
KR100773289B1 true KR100773289B1 (ko) 2007-11-05

Family

ID=34431251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040088136A KR100773289B1 (ko) 2003-11-04 2004-11-02 반도체 장치

Country Status (6)

Country Link
US (1) US7256489B2 (ko)
EP (1) EP1530235A2 (ko)
JP (1) JP2005142189A (ko)
KR (1) KR100773289B1 (ko)
CN (1) CN100345290C (ko)
TW (1) TWI255542B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101253627B (zh) * 2005-08-31 2011-09-14 三洋电机株式会社 电路装置及其制造方法
JP4238864B2 (ja) * 2005-11-02 2009-03-18 ソニー株式会社 半導体装置および半導体装置の製造方法
JP2007335632A (ja) * 2006-06-15 2007-12-27 Toyota Industries Corp 半導体装置
US8076696B2 (en) * 2009-10-30 2011-12-13 General Electric Company Power module assembly with reduced inductance
JP5747737B2 (ja) 2011-08-26 2015-07-15 三菱電機株式会社 半導体装置とその製造方法
WO2013038493A1 (ja) * 2011-09-13 2013-03-21 トヨタ自動車株式会社 半導体モジュール
JP5637156B2 (ja) * 2012-02-22 2014-12-10 トヨタ自動車株式会社 半導体モジュール
EP2833405A4 (en) 2012-03-28 2016-01-13 Fuji Electric Co Ltd SEMICONDUCTOR DEVICE, AND MANUFACTURING METHOD THEREOF
EP2804212A4 (en) * 2012-03-28 2015-12-09 Fuji Electric Co Ltd SEMICONDUCTOR DEVICE
WO2013145619A1 (ja) 2012-03-28 2013-10-03 富士電機株式会社 半導体装置及び半導体装置の製造方法
US9391055B2 (en) 2012-12-05 2016-07-12 Lockheed Martin Corporation Power module having stacked substrates arranged to provide tightly-coupled source and return current paths
JP6044321B2 (ja) * 2012-12-19 2016-12-14 富士電機株式会社 半導体モジュール
JP6171586B2 (ja) 2013-06-04 2017-08-02 富士電機株式会社 半導体装置
JP6407300B2 (ja) * 2014-11-06 2018-10-17 三菱電機株式会社 半導体モジュールおよび半導体モジュール用の導電部材

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60154547A (ja) 1984-01-24 1985-08-14 Nec Corp 半導体装置
US5874777A (en) 1995-01-30 1999-02-23 Tadahiro Ohmi Semiconductor device with enhanced thermal conductivity
US6333548B1 (en) 1996-07-17 2001-12-25 Kabushiki Kaisha Toshiba Semiconductor device with etch stopping film

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0817188B2 (ja) 1989-05-22 1996-02-21 富士電機株式会社 半導体装置
JP2772184B2 (ja) * 1991-11-07 1998-07-02 株式会社東芝 半導体装置
JPH06275926A (ja) 1993-03-18 1994-09-30 Mitsubishi Electric Corp 高周波混成集積回路装置
JP3096536B2 (ja) * 1993-03-25 2000-10-10 三洋電機株式会社 混成集積回路
US5559374A (en) * 1993-03-25 1996-09-24 Sanyo Electric Co., Ltd. Hybrid integrated circuit
JP3414017B2 (ja) * 1994-12-09 2003-06-09 ソニー株式会社 半導体装置
JP3396566B2 (ja) * 1995-10-25 2003-04-14 三菱電機株式会社 半導体装置
JPH09148523A (ja) * 1995-11-21 1997-06-06 Toshiba Corp 半導体装置
JPH1187575A (ja) * 1997-09-11 1999-03-30 Fuji Electric Co Ltd 半導体装置
JP3828036B2 (ja) * 2002-03-28 2006-09-27 三菱電機株式会社 樹脂モールド型デバイスの製造方法及び製造装置
JP3958156B2 (ja) * 2002-08-30 2007-08-15 三菱電機株式会社 電力用半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60154547A (ja) 1984-01-24 1985-08-14 Nec Corp 半導体装置
US5874777A (en) 1995-01-30 1999-02-23 Tadahiro Ohmi Semiconductor device with enhanced thermal conductivity
US6333548B1 (en) 1996-07-17 2001-12-25 Kabushiki Kaisha Toshiba Semiconductor device with etch stopping film

Also Published As

Publication number Publication date
US7256489B2 (en) 2007-08-14
TWI255542B (en) 2006-05-21
TW200524137A (en) 2005-07-16
US20050093137A1 (en) 2005-05-05
CN1614773A (zh) 2005-05-11
JP2005142189A (ja) 2005-06-02
EP1530235A2 (en) 2005-05-11
KR20050042724A (ko) 2005-05-10
CN100345290C (zh) 2007-10-24

Similar Documents

Publication Publication Date Title
KR100773289B1 (ko) 반도체 장치
KR100229858B1 (ko) 반도체 장치
EP0700086A2 (en) Integrated circuit package with improved heat dissipation
KR101141584B1 (ko) 반도체 장치
CN112970198A (zh) 高速开关电路配置
US20090051022A1 (en) Lead frame structure
CN107564875B (zh) 半导体装置
JP6277292B1 (ja) 半導体装置及びリードフレーム
JP2020519027A (ja) 半導体モジュール
JP2008108886A (ja) 樹脂封止半導体装置
US6664629B2 (en) Semiconductor device
CN108987368B (zh) 具有由钢制成的绝缘金属基板的印刷电路板
JPH08274228A (ja) 半導体搭載基板、電力用半導体装置及び電子回路装置
JPH1197598A (ja) 半導体装置
CN116711074A (zh) 半导体装置
JP2002118215A (ja) 半導体装置
JP2013038359A (ja) 半導体装置及び半導体装置の製造方法
JP2005039118A (ja) 半導体装置
CN217691153U (zh) 芯片封装体以及电子装置
KR100487464B1 (ko) 리드프레임을이용한반도체칩패키지
US20240203812A1 (en) Semiconductor device
US20240170375A1 (en) Semiconductor device
JP5151537B2 (ja) パワー半導体素子
JPH03120851A (ja) 半導体搭載用基板
US20240106196A1 (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee