JPH1187575A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH1187575A JPH1187575A JP9246561A JP24656197A JPH1187575A JP H1187575 A JPH1187575 A JP H1187575A JP 9246561 A JP9246561 A JP 9246561A JP 24656197 A JP24656197 A JP 24656197A JP H1187575 A JPH1187575 A JP H1187575A
- Authority
- JP
- Japan
- Prior art keywords
- cooling body
- semiconductor device
- ceramic substrate
- metal film
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】放熱効率が高く、組立作業性が良く、電子装置
の小型化を可能とする半導体装置を提供すること。 【解決手段】セラミック基板２の回路配線パターンが形
成された金属膜２ａの表面上に半導体チップ３をはんだ
２０で固着し、半導体チップ３と回路配線パターン間を
ボンディングワイヤ５で接続する。またセラミック基板
２の金属膜２ａ上に外部導出端子４をはんだ２０で固着
する。冷却体１の表面に凹部２１を形成し、この凹部２
１の底面とセラミック基板２の裏面の金属膜２ｃとをは
んだ２０で固着して、セラミック基板２と冷却体１とを
一体とする。さらに冷却体１の凹部２１を封止樹脂部８
で閉蓋し、この樹脂封止部８で半導体チップ３の表面を
保護すると共に外部導出端子４を固定する。
の小型化を可能とする半導体装置を提供すること。 【解決手段】セラミック基板２の回路配線パターンが形
成された金属膜２ａの表面上に半導体チップ３をはんだ
２０で固着し、半導体チップ３と回路配線パターン間を
ボンディングワイヤ５で接続する。またセラミック基板
２の金属膜２ａ上に外部導出端子４をはんだ２０で固着
する。冷却体１の表面に凹部２１を形成し、この凹部２
１の底面とセラミック基板２の裏面の金属膜２ｃとをは
んだ２０で固着して、セラミック基板２と冷却体１とを
一体とする。さらに冷却体１の凹部２１を封止樹脂部８
で閉蓋し、この樹脂封止部８で半導体チップ３の表面を
保護すると共に外部導出端子４を固定する。
Description
【０００１】
【発明の属する技術分野】この発明は、回路基板上に半
導体チップが実装され、樹脂封止されたモジュール構造
の半導体装置に関する。
導体チップが実装され、樹脂封止されたモジュール構造
の半導体装置に関する。
【０００２】
【従来の技術】図２は従来のパワートランジスタモジュ
ールの要部構成断面図である。パワートランジスタモジ
ュールは、金属支持体３０上にはんだ、接着剤などで固
着される金属膜をセラミックス板に貼り合わせたセラミ
ック基板２（ＣＢＣ基板：Ｃｏｐｐｅｒ Ｂｏｎｄｉｎ
ｇ Ｃｅｒａｍｉｃｓ基板など）と、この上にマウント
された半導体チップ３と、屈曲先端部がセラミック基板
２の表面に固着した金属膜２ｃ（銅薄板）の回路配線パ
ターンにはんだ付けされた外部導出端子４と、複数の外
部導出端子４を相互固定する樹脂製の端子ブロック７
と、半導体チップ３と外部導出端子４の屈曲先端部が固
着した回路配線パターンとを接続するボンディングワイ
ヤ５と、金属支持体３０と樹脂ケース６とを接着剤など
で固定し、その内部空間に充填されたゲル状樹脂９と、
樹脂ケース６を閉蓋する封止樹脂部８とを有している。
ールの要部構成断面図である。パワートランジスタモジ
ュールは、金属支持体３０上にはんだ、接着剤などで固
着される金属膜をセラミックス板に貼り合わせたセラミ
ック基板２（ＣＢＣ基板：Ｃｏｐｐｅｒ Ｂｏｎｄｉｎ
ｇ Ｃｅｒａｍｉｃｓ基板など）と、この上にマウント
された半導体チップ３と、屈曲先端部がセラミック基板
２の表面に固着した金属膜２ｃ（銅薄板）の回路配線パ
ターンにはんだ付けされた外部導出端子４と、複数の外
部導出端子４を相互固定する樹脂製の端子ブロック７
と、半導体チップ３と外部導出端子４の屈曲先端部が固
着した回路配線パターンとを接続するボンディングワイ
ヤ５と、金属支持体３０と樹脂ケース６とを接着剤など
で固定し、その内部空間に充填されたゲル状樹脂９と、
樹脂ケース６を閉蓋する封止樹脂部８とを有している。
【０００３】図３はパワートランジスタモジュールを冷
却体に固定した場合の要部構成図である。図２のパワー
トランジスタモジュールをＡｌやＡｌを主成分とした合
金材などで形成された冷却体１０にネジ１２で固定し、
電子機器に組み込まれる。このとき、パワートランジス
タモジュールの金属支持体３０と冷却体１０との各表面
には反りや小さな凹凸が少なからず存在している。この
ため、金属支持体３０と冷却体１０とを機械的に固定す
るだけでは、金属支持体３０と冷却体１０との接触面に
空隙が存在することになる。この空隙が存在すると熱伝
導が不均一となり良好な放熱が行われないため、従来よ
りこの空隙をなくするために、金属支持体３０と冷却体
１０との間にシリコーン系の放熱グリース１１を介在さ
せてネジ１２で固定するようにしている。
却体に固定した場合の要部構成図である。図２のパワー
トランジスタモジュールをＡｌやＡｌを主成分とした合
金材などで形成された冷却体１０にネジ１２で固定し、
電子機器に組み込まれる。このとき、パワートランジス
タモジュールの金属支持体３０と冷却体１０との各表面
には反りや小さな凹凸が少なからず存在している。この
ため、金属支持体３０と冷却体１０とを機械的に固定す
るだけでは、金属支持体３０と冷却体１０との接触面に
空隙が存在することになる。この空隙が存在すると熱伝
導が不均一となり良好な放熱が行われないため、従来よ
りこの空隙をなくするために、金属支持体３０と冷却体
１０との間にシリコーン系の放熱グリース１１を介在さ
せてネジ１２で固定するようにしている。
【０００４】
【発明が解決しようとする課題】しかし、前記のように
パワートランジスタモジュールを放熱グリース１１を介
して冷却体にネジ１２で固定した場合つぎのような問題
がある。 （１）パワートランジスタなどの半導体チップ３の通電
動作に伴い多量の熱が発生し、この熱が金属支持体３０
より放熱グリース１１を介して冷却体に伝導し空間に放
熱されるが、放熱グリース１１は金属支持体３０および
冷却体１０と比較して熱伝導率が２桁程小さいために、
半導体装置や冷却体１０の熱抵抗を小さくしても、放熱
グリース１１が熱伝導の妨げになり、半導体チップと冷
却体１０間の熱抵抗が大きくなり、半導体装置を組み込
んだ電子機器全体の性能が低下するという問題があっ
た。 （２）半導体装置の金属支持体３０をネジ１２で固定す
る場合、冷却体１０に存在する反りやうねりのために、
金属支持体３０および金属支持体３０に固着されたＣＢ
Ｃ基板２、樹脂ケース６に曲げ応力が働く。この結果、
曲げ強度およびたわみ許容量の小さいセラミック基板や
樹脂ケースの場合、セラミック基板２にクラックまたは
割れが発生し、絶縁不良となったり、樹脂ケースに割れ
が発生し、ゲル状樹脂がもれ出したりする問題が発生す
る。 （３）それを防止するために、金属支持体３０、冷却体
１０の平坦度管理、セラミック基板２と樹脂ケース６の
強度管理およびネジ１２のネジ締めトルク管理が必要と
なり、また組立工数が増大し、良品率の低下を招くとい
う問題があった。 （４）また半導体装置の金属支持体３０を放熱グリース
１１を介して冷却体１０に固定する場合、放熱グリース
１１はねばつくため、作業性が悪いという問題があっ
た。
パワートランジスタモジュールを放熱グリース１１を介
して冷却体にネジ１２で固定した場合つぎのような問題
がある。 （１）パワートランジスタなどの半導体チップ３の通電
動作に伴い多量の熱が発生し、この熱が金属支持体３０
より放熱グリース１１を介して冷却体に伝導し空間に放
熱されるが、放熱グリース１１は金属支持体３０および
冷却体１０と比較して熱伝導率が２桁程小さいために、
半導体装置や冷却体１０の熱抵抗を小さくしても、放熱
グリース１１が熱伝導の妨げになり、半導体チップと冷
却体１０間の熱抵抗が大きくなり、半導体装置を組み込
んだ電子機器全体の性能が低下するという問題があっ
た。 （２）半導体装置の金属支持体３０をネジ１２で固定す
る場合、冷却体１０に存在する反りやうねりのために、
金属支持体３０および金属支持体３０に固着されたＣＢ
Ｃ基板２、樹脂ケース６に曲げ応力が働く。この結果、
曲げ強度およびたわみ許容量の小さいセラミック基板や
樹脂ケースの場合、セラミック基板２にクラックまたは
割れが発生し、絶縁不良となったり、樹脂ケースに割れ
が発生し、ゲル状樹脂がもれ出したりする問題が発生す
る。 （３）それを防止するために、金属支持体３０、冷却体
１０の平坦度管理、セラミック基板２と樹脂ケース６の
強度管理およびネジ１２のネジ締めトルク管理が必要と
なり、また組立工数が増大し、良品率の低下を招くとい
う問題があった。 （４）また半導体装置の金属支持体３０を放熱グリース
１１を介して冷却体１０に固定する場合、放熱グリース
１１はねばつくため、作業性が悪いという問題があっ
た。
【０００５】この発明の目的は、前記の課題を解決し
て、放熱効率が高く、組立作業性が良く、電子装置の小
型化を可能とする半導体装置を提供することにある。
て、放熱効率が高く、組立作業性が良く、電子装置の小
型化を可能とする半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】前記の目的を達成するた
めに、両面に金属膜を有するセラミック基板と、半導体
チップおよび外部導出端子と該セラミック基板の一方の
面に固着され、該セラミック基板の他方の面と接合材を
介して固着される冷却体とからなる半導体装置におい
て、冷却体の表面に凹部が形成され、該凹部内にセラミ
ック基板の他方の面が接合材を介して固着され、さらに
該凹部が樹脂封止される構成とする。
めに、両面に金属膜を有するセラミック基板と、半導体
チップおよび外部導出端子と該セラミック基板の一方の
面に固着され、該セラミック基板の他方の面と接合材を
介して固着される冷却体とからなる半導体装置におい
て、冷却体の表面に凹部が形成され、該凹部内にセラミ
ック基板の他方の面が接合材を介して固着され、さらに
該凹部が樹脂封止される構成とする。
【０００７】このセラミック基板の他方の面と冷却体の
表面に形成された凹部とが接合材で固着され、該凹部が
樹脂封止される構成とするとよい。このセラミック基板
の一方の面の金属膜が回路配線パターンであるとよい。
前記の冷却体が、Ａｌ、ＣｕおよびＦｅのいずれかの金
属あるいはＡｌを主成分とした合金材、Ｃｕを主成分と
した合金材およびＦｅを主成分とした合金材のいずれか
で形成されるとよい。
表面に形成された凹部とが接合材で固着され、該凹部が
樹脂封止される構成とするとよい。このセラミック基板
の一方の面の金属膜が回路配線パターンであるとよい。
前記の冷却体が、Ａｌ、ＣｕおよびＦｅのいずれかの金
属あるいはＡｌを主成分とした合金材、Ｃｕを主成分と
した合金材およびＦｅを主成分とした合金材のいずれか
で形成されるとよい。
【０００８】前記の接合材が、ＳｎおよびＰｂを主成分
とした「はんだ」などの合金材、Ａｌを主成分とした合
金材、有機系耐熱性接着剤、および金属粒子を充填した
有機系耐熱性接着剤のいずれかであるとよい。この金属
粒子がＡｇなどであると効果的である。前記のように、
半導体チップが搭載されたセラミック基板（ＣＢＣ基
板）と冷却体とが、はんだや有機系耐熱接着材により、
直接接合することで、機械的に固定するよりも大幅に熱
抵抗を低減できる。また冷却体に凹部を形成し、ケース
の外壁とし、この凹部にＣＢＣ基板を固着し、その後で
樹脂封止することで、冷却体と一体型のモジュール構造
とすることで、従来のモジュール構造より、組立工数を
低減できて、且つ、機械的強度も向上できる。
とした「はんだ」などの合金材、Ａｌを主成分とした合
金材、有機系耐熱性接着剤、および金属粒子を充填した
有機系耐熱性接着剤のいずれかであるとよい。この金属
粒子がＡｇなどであると効果的である。前記のように、
半導体チップが搭載されたセラミック基板（ＣＢＣ基
板）と冷却体とが、はんだや有機系耐熱接着材により、
直接接合することで、機械的に固定するよりも大幅に熱
抵抗を低減できる。また冷却体に凹部を形成し、ケース
の外壁とし、この凹部にＣＢＣ基板を固着し、その後で
樹脂封止することで、冷却体と一体型のモジュール構造
とすることで、従来のモジュール構造より、組立工数を
低減できて、且つ、機械的強度も向上できる。
【０００９】
【発明の実施の形態】図１はこの発明の一実施例の半導
体装置で、その要部構成断面図を示す。セラミック基板
２（ＣＢＣ基板：Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ Ｃｅ
ｒａｍｉｃ基板など）は、セラッミック板２ｂなどの電
気的絶縁板の一方の面（表面）に回路配線パターンを金
属膜２ａ（０．３ｍｍ厚程度の銅薄板など）を貼付け、
他方の面（裏面）のほぼ全面に金属膜２ｃ（０．３ｍｍ
厚程度の銅薄板など）を貼付けて形成される貼り合わせ
基板である。このセラミック基板２の回路配線パターン
が形成された金属膜２ａの表面上にＩＧＢＴ、ダイオー
ドなどの半導体チップ３をはんだ２０で固着する。また
この半導体チップ３と回路配線パターン間をボンディン
グワイヤ５で接続し、さらにセラミック基板２の金属膜
２ａ上に外部導出端子４をはんだ２０で固着する。また
冷却体１の表面に凹部２１を形成し、この凹部２１の底
面とセラミック基板２の裏面の金属膜２ｃとをはんだ２
０で固着する。その後で冷却体１の凹部２１を封止樹脂
部８で閉蓋し、この樹脂封止部８で半導体チップ３の表
面を保護し、且つ外部導出端子４を固定する。この凹部
２１は従来の樹脂ケース６に相当する。また、樹脂封止
する前に図２のようにゲル状樹脂９を充填し、その上を
樹脂封止部８で閉蓋しても勿論構わない。
体装置で、その要部構成断面図を示す。セラミック基板
２（ＣＢＣ基板：Ｃｏｐｐｅｒ Ｂｏｎｄｉｎｇ Ｃｅ
ｒａｍｉｃ基板など）は、セラッミック板２ｂなどの電
気的絶縁板の一方の面（表面）に回路配線パターンを金
属膜２ａ（０．３ｍｍ厚程度の銅薄板など）を貼付け、
他方の面（裏面）のほぼ全面に金属膜２ｃ（０．３ｍｍ
厚程度の銅薄板など）を貼付けて形成される貼り合わせ
基板である。このセラミック基板２の回路配線パターン
が形成された金属膜２ａの表面上にＩＧＢＴ、ダイオー
ドなどの半導体チップ３をはんだ２０で固着する。また
この半導体チップ３と回路配線パターン間をボンディン
グワイヤ５で接続し、さらにセラミック基板２の金属膜
２ａ上に外部導出端子４をはんだ２０で固着する。また
冷却体１の表面に凹部２１を形成し、この凹部２１の底
面とセラミック基板２の裏面の金属膜２ｃとをはんだ２
０で固着する。その後で冷却体１の凹部２１を封止樹脂
部８で閉蓋し、この樹脂封止部８で半導体チップ３の表
面を保護し、且つ外部導出端子４を固定する。この凹部
２１は従来の樹脂ケース６に相当する。また、樹脂封止
する前に図２のようにゲル状樹脂９を充填し、その上を
樹脂封止部８で閉蓋しても勿論構わない。
【００１０】このように、セラミック基板２と冷却体１
とを一体とすることで、放熱グリース１１を不要とし、
熱抵抗を大幅に低減することができる。また、組立工数
の削減と電子装置の小型化を図ることができる。さら
に、冷却体１に凹部２１を形成し、樹脂ケース６の代わ
りをさせることで、ケース割れが起こらず、機械的強度
が向上する。そのため、ゲル状樹脂を使用しても、それ
が外部に漏れることはない。
とを一体とすることで、放熱グリース１１を不要とし、
熱抵抗を大幅に低減することができる。また、組立工数
の削減と電子装置の小型化を図ることができる。さら
に、冷却体１に凹部２１を形成し、樹脂ケース６の代わ
りをさせることで、ケース割れが起こらず、機械的強度
が向上する。そのため、ゲル状樹脂を使用しても、それ
が外部に漏れることはない。
【００１１】尚、冷却体１の凹部２１の底面とセラミッ
ク基板２の裏面と固着する接合材は、ＳｎおよびＰｂを
主成分とした合金材、所謂、はんだ２０の他に、Ａｌを
主成分とした合金材、有機系耐熱性接着剤（エポキシ系
接着剤など）、またはＡｇなどの金属粒子を充填した有
機系耐熱性接着剤などを使用してもよい。有機系耐熱性
接着材を用いる場合はセラミック基板２の裏面の金属膜
２ｃは無くともよい。また、冷却体１の材料としては、
熱抵抗が小さく、機械的加工がしやすい、Ａｌ、Ｃｕ、
Ｆｅなどの金属やさらに機械的強度が強いＡｌを主成分
とした合金材、Ｃｕを主成分とした合金材またはＦｅを
主成分とした合金材などを使用するとよい。
ク基板２の裏面と固着する接合材は、ＳｎおよびＰｂを
主成分とした合金材、所謂、はんだ２０の他に、Ａｌを
主成分とした合金材、有機系耐熱性接着剤（エポキシ系
接着剤など）、またはＡｇなどの金属粒子を充填した有
機系耐熱性接着剤などを使用してもよい。有機系耐熱性
接着材を用いる場合はセラミック基板２の裏面の金属膜
２ｃは無くともよい。また、冷却体１の材料としては、
熱抵抗が小さく、機械的加工がしやすい、Ａｌ、Ｃｕ、
Ｆｅなどの金属やさらに機械的強度が強いＡｌを主成分
とした合金材、Ｃｕを主成分とした合金材またはＦｅを
主成分とした合金材などを使用するとよい。
【００１２】
【発明の効果】この発明によれば、半導体チップが搭載
されたセラミック基板と凹部を有する冷却体を接合材に
より接続し、さらに冷却体の凹部を樹脂封止して形成す
ることで、放熱グリースを介して冷却体にネジなどで金
属支持体を固定する従来方法と比べて、熱抵抗を大幅に
低減でき、且つ、冷却体とセラミック基板とが接合材で
固着され、一体構造となっているので、機械的強度が向
上する。さらに、冷却体一体型の半導体装置となってい
るので、この半導体装置が組み込まれる電子装置の小型
化を図ることができる。
されたセラミック基板と凹部を有する冷却体を接合材に
より接続し、さらに冷却体の凹部を樹脂封止して形成す
ることで、放熱グリースを介して冷却体にネジなどで金
属支持体を固定する従来方法と比べて、熱抵抗を大幅に
低減でき、且つ、冷却体とセラミック基板とが接合材で
固着され、一体構造となっているので、機械的強度が向
上する。さらに、冷却体一体型の半導体装置となってい
るので、この半導体装置が組み込まれる電子装置の小型
化を図ることができる。
【図１】この発明の一実施例の半導体装置で、その要部
構成断面図
構成断面図
【図２】従来のパワートランジスタモジュールの要部構
成断面図
成断面図
【図３】パワートランジスタモジュールを冷却体に固定
した場合の要部構成図
した場合の要部構成図
１ 冷却体 ２ セラミック基板 ２ａ 金属膜（回路配線パターン側） ２ｂ セラミックス板 ２ｃ 金属膜 ３ 半導体チップ ４ 外部導出端子 ５ ボンディングワイヤ ６ 樹脂ケース ７ 樹脂ブロック ８ 樹脂封止部 ９ ゲル状樹脂 １０ 冷却体 １１ 放熱グリース １２ ネジ ２０ はんだ ２１ 凹部 ３０ 金属支持体
Claims (4)
- 【請求項１】両面に金属膜を有するセラミック基板と、
半導体チップおよび外部導出端子と該セラミック基板の
一方の面に固着され、該セラミック基板の他方の面と接
合材を介して固着される冷却体とからなる半導体装置に
おいて、冷却体の表面に凹部が形成され、該凹部内にセ
ラミック基板の他方の面が接合材を介して固着され、さ
らに該凹部が樹脂封止されることを特徴とする半導体装
置。 - 【請求項２】セラミック基板の一方の面の金属膜が回路
配線パターンであることを特徴とする請求項１記載の半
導体装置。 - 【請求項３】冷却体が、Ａｌ、ＣｕおよびＦｅのいずれ
かの金属あるいはＡｌを主成分とした合金材、Ｃｕを主
成分とした合金材およびＦｅを主成分とした合金材のい
ずれかで形成されることを特徴とする請求項１記載の半
導体装置。 - 【請求項４】接合材が、ＳｎおよびＰｂを主成分とした
合金材、Ａｌを主成分とした合金材、有機系耐熱性接着
剤、および金属粒子を充填した有機系耐熱性接着剤のい
ずれかであることを特徴とする請求項１記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9246561A JPH1187575A (ja) | 1997-09-11 | 1997-09-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9246561A JPH1187575A (ja) | 1997-09-11 | 1997-09-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1187575A true JPH1187575A (ja) | 1999-03-30 |
Family
ID=17150253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9246561A Pending JPH1187575A (ja) | 1997-09-11 | 1997-09-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1187575A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100341142C (zh) * | 2004-08-06 | 2007-10-03 | 美丽微半导体股份有限公司 | 双金属与陶瓷组成的功率半导体及其制造方法 |
| CN100345290C (zh) * | 2003-11-04 | 2007-10-24 | 株式会社丰田自动织机 | 半导体器件 |
| JP2016181549A (ja) * | 2015-03-23 | 2016-10-13 | 三菱マテリアル株式会社 | ヒートシンク付きパワーモジュール用基板 |
| JP2020072095A (ja) * | 2018-10-29 | 2020-05-07 | 京セラ株式会社 | パワーユニット、パワーユニットの製造方法、パワーユニットを有する電気装置及びヒートシンク |
-
1997
- 1997-09-11 JP JP9246561A patent/JPH1187575A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100345290C (zh) * | 2003-11-04 | 2007-10-24 | 株式会社丰田自动织机 | 半导体器件 |
| CN100341142C (zh) * | 2004-08-06 | 2007-10-03 | 美丽微半导体股份有限公司 | 双金属与陶瓷组成的功率半导体及其制造方法 |
| JP2016181549A (ja) * | 2015-03-23 | 2016-10-13 | 三菱マテリアル株式会社 | ヒートシンク付きパワーモジュール用基板 |
| JP2020072095A (ja) * | 2018-10-29 | 2020-05-07 | 京セラ株式会社 | パワーユニット、パワーユニットの製造方法、パワーユニットを有する電気装置及びヒートシンク |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002203942A (ja) | パワー半導体モジュール | |
| JPH09275170A (ja) | 半導体装置 | |
| JP3816821B2 (ja) | 高周波用パワーモジュール基板及びその製造方法 | |
| US7564128B2 (en) | Fully testable surface mount die package configured for two-sided cooling | |
| JPH1187575A (ja) | 半導体装置 | |
| JP2002231850A (ja) | 半導体素子収納用配線基板 | |
| US7236367B2 (en) | Power electronics component | |
| CN115312488A (zh) | 半导体封装、半导体封装制造方法及适用于其的金属桥 | |
| JPH0320067A (ja) | セラミック放熱フィン付半導体装置 | |
| JPH0922970A (ja) | 電子部品 | |
| JP2828553B2 (ja) | 半導体装置 | |
| JPH0815189B2 (ja) | 半導体装置の製造方法 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JPH0196952A (ja) | 気密封止チツプキヤリア | |
| JPH0773110B2 (ja) | 半導体集積回路装置 | |
| JP2804765B2 (ja) | 電子部品塔載用基板 | |
| JP2005285885A (ja) | 半導体装置 | |
| JPH08255868A (ja) | 半導体装置およびその製造方法 | |
| JPS61198656A (ja) | 半導体装置 | |
| JP2531125B2 (ja) | Ｉｃチップキャリアモジュ―ル | |
| JPH04144162A (ja) | 半導体装置 | |
| JP2583507B2 (ja) | 半導体実装回路装置 | |
| JP2001210769A (ja) | 半導体装置 | |
| JP2831219B2 (ja) | 半導体装置 | |
| JPH09331150A (ja) | 半導体装置 |