JPH09331150A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH09331150A JPH09331150A JP8149306A JP14930696A JPH09331150A JP H09331150 A JPH09331150 A JP H09331150A JP 8149306 A JP8149306 A JP 8149306A JP 14930696 A JP14930696 A JP 14930696A JP H09331150 A JPH09331150 A JP H09331150A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- insulating substrate
- solder layer
- solder
- peripheral portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
る半田のクラック発生による脆弱化の進行を抑制でき、
高信頼性の高い電力用半導体装置を実現する。 【解決手段】半導体素子11と、絶縁基材の両面がメタ
ライズされた絶縁基板12と、半導体素子と絶縁基板と
を固着する第1の半田層18と、金属放熱板13と、金
属放熱板上に絶縁基板の裏面メタルが対接した状態で両
者を固着し、その固着部における中央部よりも周辺部の
方が厚くなるように形成された第2の半田層14とを具
備する。
Description
り、特に電力用半導体素子の発生熱の放散性を向上させ
るために素子搭載基板と放熱板とが半田固着された構造
を有する電力用半導体装置に関するもので、例えばIG
BT(絶縁ゲート型バイポートランジスタ)などに使用
されるものである。
断面構造を概略的に示している。図1において、11は
それぞれ電力用半導体素子であるIGBTチップ、12
はIGBTチップを搭載する電気伝導度の高い素子搭載
用絶縁基板、13は例えばCuをベースとする放熱板、
14は上記素子搭載用絶縁基板12と放熱板13とを固
着した半田層であり、例えばシート状に形成されたPb
Sn共晶半田が用いられている。
ラミックスのような絶縁基材15の素子実装面上に例え
ばCuなどのメタルパターン16が形成されており、上
記絶縁基材15の裏面に例えばCuなどのメタル17が
形成されている。
載部上に前記チップ11が第1の半田層18により固着
され、メタルパターン16の配線部と前記チップ11の
パッド部とがボンディングワイヤーにより接続されてお
り、裏面のメタル17が第2の半田層14により前記放
熱板に固着されている。
における素子搭載用絶縁基板12と放熱板13とを第2
の半田層14で固着した部分の周辺部Aを拡大して示
す。上記構造においては、IGBTチップ11と放熱板
13との間に電気伝導度の高い素子搭載用絶縁基板12
が介在し、IGBTチップ11と絶縁基板12とが第1
の半田層18により固着され、絶縁基板12と放熱板1
3とが第2の半田層14により固着されることにより、
IGBTチップ11と外部との電気的絶縁を保ちながら
高い放熱性を実現している。
した金属合金であり、一般に、熱伝導が悪く、電気抵抗
も大きいので、放熱経路の熱抵抗を抑制するために前記
第2の半田層14は厚さは100μm前後(余裕を持た
せるために150μm以下)に構成されている。
が大きいので、半導体素子の使用状態における発生熱を
放散する放熱経路の熱抵抗の増加に起因して半導体素子
の不良(熱損失の増加、熱破壊など)が発生するおそれ
がある。
uが張り合わされた素子搭載用絶縁基板12とCuをベ
ースとする放熱板13とが半田固着された構造は、絶縁
基板12の熱膨脹係数(セラミック基板により支配され
る)と放熱板13の熱膨脹係数との違いにより、温度サ
イクルにより膨脹・収縮が繰り返されるので、両者間の
半田(第2の半田層14)に疲労が生じ、半田クラック
が発生し、半田の脆弱化が進行する。
半導体素子の発生熱を十分に放散することが不可能にな
り、最終的には、半導体素子に急速な温度上昇が生じ、
熱破壊が発生するおそれがある。
載用絶縁基板と放熱板とが半田固着された構造を有する
従来の半導体装置は、半導体素子の使用状態における発
生熱を放散する放熱経路の熱抵抗の増加に起因して半導
体装置の不良が発生するおそれがあるという問題があっ
た。
たもので、半導体素子搭載用絶縁基板と放熱板とを固着
する半田のクラック発生による脆弱化の進行を抑制で
き、高信頼性の高い電力用半導体装置を実現し得る半導
体装置を提供することを目的とする。
半導体素子と、絶縁基材の両面がメタライズされた絶縁
基板と、前記半導体素子と絶縁基板とを固着する第1の
半田層と、金属放熱板と、前記金属放熱板上に前記絶縁
基板の裏面メタルが対接した状態で両者を固着し、その
固着部における中央部よりも周辺部の方が厚くなるよう
に形成された第2の半田層とを具備することを特徴とす
る。
施の形態を詳細に説明する。図1は、本発明の半導体装
置の第1の実施の形態に係る電力用半導体装置としてI
GBTモジュールの断面構造の一例を示している。
半導体素子であるIGBTチップ11と例えばCuをベ
ースとする金属放熱板13との間に絶縁基材15の両面
がメタライズされた電気伝導度の高い絶縁基板12が介
在し、電力用半導体素子11と絶縁基板12とが第1の
半田層18により固着され、絶縁基板12と金属放熱板
13とが第2の半田層14により固着されている。
例えばセラミックスのような絶縁基材15の素子実装面
上に例えばCuなどのメタルパターン16が形成されて
おり、上記絶縁基材15の裏面に例えばCuなどのメタ
ル17が形成されている。
ン16の素子搭載部上に前記半導体素子が搭載された状
態で両者が第1の半田層18により固着されており、上
記金属放熱板13上に前記絶縁基板12の裏面のメタル
18が対接した状態で両者が第2の半田層14により固
着されている。また、前記絶縁基板12のメタルパター
ン16の配線部と前記半導体素子11のパッド部とはボ
ンディングワイヤーにより接続されている。
田層14は、前記絶縁基板12と放熱板13との固着部
における中央部よりも周辺部(全周)の方が厚くなるよ
うに形成されている。
部分の構造の一例について一部Aを取り出して拡大して
示す断面図である。図2は、図1中の前記絶縁基板12
の裏面メタル17aに、中央部よりも周辺部の方が薄く
なるように段差が形成されることによって、第2の半田
層14の固着部分における中央部よりも周辺部の方が厚
くなっている構造を示している。
は、放熱性の点では薄いほどよいが、絶縁基板と放熱板
との熱膨脹係数の違いに起因する応力を緩和する作用の
点では厚い方がよく、現状では100μm前後に設定さ
れる。
中央部の厚さの1.5倍以上に設定される。ここで、絶
縁基板と放熱板とを固着している半田のクラック発生に
よる脆弱化は、接合周辺部から進行することに着目する
(例えば、wuchen Wu, Marcel Held, wt al.'Thermal S
tress Related Packaging Failure in Power IGBT Modu
les'の報告参照)。
・放熱板13間の半田接合領域の温度サイクル試験前後
における状態の一例を概略的に示している。温度サイク
ル試験後には、半田接合周辺部に半田の脆弱化が進行し
た領域19がみられ、接合周辺部から半田の脆弱化が進
行していることが分かる。
囲まで(1.5倍以上)厚くすることにより、半田のク
ラック発生、脆弱化を抑制できることが実験により判明
している。
係数が互いに異なる絶縁基板12と金属放熱板13とを
固着している第2の半田層14の固着部分における中央
部よりもクラックが発生し易い周辺部の方がある範囲ま
で厚くなっている構造を有するので、温度サイクルによ
る第2の半田層14の固着部分の周辺部におけるクラッ
ク発生、脆弱化を抑制できる。
中央部(半導体チップの直下付近)の厚さは従来の半導
体装置と変わらないので、従来の半導体装置と比べて熱
抵抗の増加は殆んど生じない。
サイクルの発生する厳しい環境下で使用しても、半田の
脆弱化が進行しにくく、放熱経路の悪化によ半導体素子
の不良を抑制でき、信頼性の高い電力用半導体装置を実
現できる。
る半導体デバイスと前記したような図8の構造を有する
従来例の半導体デバイスとについて温度サイクル試験を
行った後における絶縁基板・放熱板間の半田接合領域の
接合率の変化を測定した結果を示している。
半田層14の固着部分の構造の他の例を示す断面図であ
る。図5は、前記絶縁基板12の裏面メタル17bに、
中央部よりも周辺部に向かうほど薄くなるようにテーパ
面が形成されることによって、第2の半田層14の固着
部分における中央部よりも周辺部の方が厚くなっている
(周辺部の最大厚さが中央部の厚さの1.5倍以上)構
造を示している。
ぼ同様の作用・効果が得られる。図6は、前記金属放熱
板13aの表面側に中央部よりも周辺部の方が薄くなる
ように段差が形成されることによって、第2の半田層1
4の固着部分における中央部よりも周辺部の方が厚くな
っている(周辺部の厚さが中央部の厚さの1.5倍以
上)構造を示している。
中央部よりも周辺部に向かうほど薄くなるようにテーパ
面が形成されることによって、第2の半田層14の固着
部分における中央部よりも周辺部の方が厚くなっている
(周辺部の最大厚さが中央部の厚さの1.5倍以上)構
造を示している。
の構造とほぼ同様の作用・効果が得られる。なお、本発
明の半導体装置では、第2の半田層14の固着部分にお
ける中央部よりも周辺部の方が厚くなっている構造を有
すればよく、前記絶縁基板12の裏面の形状、前記金属
放熱板13の表面側の形状は、前記各例に限定されるも
のではない。
れば、半導体素子搭載用絶縁基板と放熱板とを固着する
半田のクラック発生による脆弱化の進行を抑制でき、高
信頼性の高い電力用半導体装置を実現し得る半導体装置
を提供することができる。
IGBTモジュールの断面構造の一例を概略的に示す断
面図。
について一部を取り出して拡大して示す断面図。
温度サイクル試験前後における状態の一例を示す図。
ような図8の構造を有する従来例の半導体デバイスとに
ついて温度サイクル試験を行った後における絶縁基板・
放熱板間の半田接合領域の接合率の変化を測定した結果
を示す特性図。
例を示す断面図。
に他の例を示す断面図。
に他の例を示す断面図。
絶縁基板と放熱板とを第2の半田層で固着した様子を拡
大して示す断面図。
Claims (6)
- 【請求項1】 半導体素子と、 絶縁基材の両面がメタライズされた絶縁基板と、 前記半導体素子と絶縁基板とを固着する第1の半田層
と、 金属放熱板と、 前記金属放熱板上に前記絶縁基板の裏面メタルが対接し
た状態で両者を固着し、その固着部における中央部より
も周辺部の方が厚くなるように形成された第2の半田層
とを具備することを特徴とする半導体装置。 - 【請求項2】 請求項1記載の半導体装置において、 前記絶縁基板の裏面の中央部よりも周辺部の方が薄くな
るように段差が形成されていることを特徴とする半導体
装置。 - 【請求項3】 請求項1記載の半導体装置において、 前記絶縁基板の裏面の中央部よりも周辺部に向かうほど
薄くなるようにテーパ面が形成されていることを特徴と
する半導体装置。 - 【請求項4】 請求項1記載の半導体装置において、 前記金属放熱板の表面側の中央部よりも周辺部の方が薄
くなるように段差が形成されていることを特徴とする半
導体装置。 - 【請求項5】 請求項1記載の半導体装置において、 前記金属放熱板の表面側に中央部よりも周辺部に向かう
ほど薄くなるようにテーパ面が形成されていることを特
徴とする半導体装置。 - 【請求項6】 請求項1乃至5のいずれか1項に記載の
半導体装置において、 前記固着部における周辺部の最大厚さは中央部の厚さの
1.5倍以上であることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14930696A JP3522975B2 (ja) | 1996-06-11 | 1996-06-11 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14930696A JP3522975B2 (ja) | 1996-06-11 | 1996-06-11 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09331150A true JPH09331150A (ja) | 1997-12-22 |
JP3522975B2 JP3522975B2 (ja) | 2004-04-26 |
Family
ID=15472260
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14930696A Expired - Fee Related JP3522975B2 (ja) | 1996-06-11 | 1996-06-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3522975B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007142472A (ja) * | 2007-02-26 | 2007-06-07 | Hitachi Ltd | インバータ |
JP2012222324A (ja) * | 2011-04-14 | 2012-11-12 | Mitsubishi Electric Corp | 半導体装置 |
US9029994B2 (en) | 2011-06-09 | 2015-05-12 | Mitsubishi Electric Corporation | Semiconductor device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60101743U (ja) * | 1983-12-16 | 1985-07-11 | 株式会社東芝 | 半導体装置 |
JPH0562048U (ja) * | 1992-01-24 | 1993-08-13 | 日本電子機器株式会社 | パワー素子の固定構造 |
JPH088373A (ja) * | 1994-06-23 | 1996-01-12 | Toshiba Corp | 放熱装置 |
JPH0870071A (ja) * | 1994-08-29 | 1996-03-12 | Toshiba Corp | 放熱装置 |
-
1996
- 1996-06-11 JP JP14930696A patent/JP3522975B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60101743U (ja) * | 1983-12-16 | 1985-07-11 | 株式会社東芝 | 半導体装置 |
JPH0562048U (ja) * | 1992-01-24 | 1993-08-13 | 日本電子機器株式会社 | パワー素子の固定構造 |
JPH088373A (ja) * | 1994-06-23 | 1996-01-12 | Toshiba Corp | 放熱装置 |
JPH0870071A (ja) * | 1994-08-29 | 1996-03-12 | Toshiba Corp | 放熱装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007142472A (ja) * | 2007-02-26 | 2007-06-07 | Hitachi Ltd | インバータ |
JP2012222324A (ja) * | 2011-04-14 | 2012-11-12 | Mitsubishi Electric Corp | 半導体装置 |
US9029994B2 (en) | 2011-06-09 | 2015-05-12 | Mitsubishi Electric Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP3522975B2 (ja) | 2004-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3333409B2 (ja) | 半導体モジュール | |
WO2012157583A1 (ja) | 半導体装置とその製造方法 | |
JPH07142647A (ja) | 半導体装置 | |
JPH04162756A (ja) | 半導体モジュール | |
JPH09312357A (ja) | 半導体装置 | |
JP2012064855A (ja) | 半導体装置 | |
JPH11265976A (ja) | パワー半導体モジュールおよびその製造方法 | |
JP3216305B2 (ja) | 半導体装置 | |
JP3522975B2 (ja) | 半導体装置 | |
WO2020241239A1 (ja) | 半導体装置 | |
JPH09129823A (ja) | 半導体装置 | |
KR970069482A (ko) | 반도체 장치 및 그의 제조방법과 그의 실장방법 | |
JP2004087700A (ja) | 半導体装置およびその製造方法 | |
JPH1032218A (ja) | 半導体装置 | |
JP2005285885A (ja) | 半導体装置 | |
JPH1065072A (ja) | 放熱電極構造 | |
JPH03116859A (ja) | 混成集積回路装置 | |
JPH0558569B2 (ja) | ||
JP2008172120A (ja) | パワーモジュール | |
JPS61147554A (ja) | ハイブリツドicモジユ−ル | |
JPH08222652A (ja) | 半導体装置及びその製造方法 | |
JPH02240953A (ja) | 半導体装置 | |
JP2661230B2 (ja) | 混成集積回路装置 | |
JP2804765B2 (ja) | 電子部品塔載用基板 | |
JP2619155B2 (ja) | 混成集積回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031225 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040203 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040205 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080220 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090220 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100220 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |