JP3333409B2 - 半導体モジュール - Google Patents
半導体モジュールInfo
- Publication number
- JP3333409B2 JP3333409B2 JP31487296A JP31487296A JP3333409B2 JP 3333409 B2 JP3333409 B2 JP 3333409B2 JP 31487296 A JP31487296 A JP 31487296A JP 31487296 A JP31487296 A JP 31487296A JP 3333409 B2 JP3333409 B2 JP 3333409B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- metallized pattern
- substrate
- semiconductor
- metallized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Inorganic Insulating Materials (AREA)
- Ceramic Products (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体モジュール
に係り、特に、複数の半導体素子を搭載した絶縁基板を
金属支持基板上に接着して構成した半導体モジュールに
関する。
に係り、特に、複数の半導体素子を搭載した絶縁基板を
金属支持基板上に接着して構成した半導体モジュールに
関する。
【０００２】
【従来の技術】一般に、ＩＧＢＴ(Insulated Gate Bipo
lar Transistor）、パワーＭＯＳＦＥＴ等の電力制御素
子として知られているパワー半導体スイッチング素子
は、これらの複数個を絶縁容器内に密封して構成される
パワー半導体モジュールとして使用される。
lar Transistor）、パワーＭＯＳＦＥＴ等の電力制御素
子として知られているパワー半導体スイッチング素子
は、これらの複数個を絶縁容器内に密封して構成される
パワー半導体モジュールとして使用される。
【０００３】通常、パワー半導体モジュールは、アルミ
ナあるいは窒化アルミニウム等からなるセラミック基板
により形成される絶縁基板上に、半導体素子、電極パタ
ーン、端子部等をはんだ等で接着し、半導体素子、電極
パターン等の間で必要な個所を金属ワイヤで接続して必
要な電子回路を構成し、この絶縁基板を銅板等からなる
取り付け基板上にはんだ等で接着した構造を有してい
る。
ナあるいは窒化アルミニウム等からなるセラミック基板
により形成される絶縁基板上に、半導体素子、電極パタ
ーン、端子部等をはんだ等で接着し、半導体素子、電極
パターン等の間で必要な個所を金属ワイヤで接続して必
要な電子回路を構成し、この絶縁基板を銅板等からなる
取り付け基板上にはんだ等で接着した構造を有してい
る。
【０００４】前述したような構造を有する半導体モジュ
ールは、内部に密封される電力制御素子が、高速化、高
出力化のニーズからより大電流、高電圧を制御する必要
があり、そのため、半導体素子からの発熱が増加する傾
向にあるので、この発生熱を効率よく発散させる必要が
ある。
ールは、内部に密封される電力制御素子が、高速化、高
出力化のニーズからより大電流、高電圧を制御する必要
があり、そのため、半導体素子からの発熱が増加する傾
向にあるので、この発生熱を効率よく発散させる必要が
ある。
【０００５】前記モジュール構造において、半導体素子
に発生した熱は、絶縁基板、支持基板等の各部材を通し
て拡散させられフィンにより放熱されるが、各部材間の
はんだ付け部にボイド（はんだ層内で空気の取り残し等
によりはんだが存在しない部分）が存在する場合、この
ボイドの部分で熱が伝達されず、熱抵抗が上昇する。こ
のことは、モジュールの信頼性を低下させることにな
る。特に、前述したような構造を有する半導体モジュー
ルは、絶縁基板と支持基板との間のはんだ接続のための
はんだ層の面積が大きくなるため、このはんだ層内にボ
イドが生じる場合が多い。
に発生した熱は、絶縁基板、支持基板等の各部材を通し
て拡散させられフィンにより放熱されるが、各部材間の
はんだ付け部にボイド（はんだ層内で空気の取り残し等
によりはんだが存在しない部分）が存在する場合、この
ボイドの部分で熱が伝達されず、熱抵抗が上昇する。こ
のことは、モジュールの信頼性を低下させることにな
る。特に、前述したような構造を有する半導体モジュー
ルは、絶縁基板と支持基板との間のはんだ接続のための
はんだ層の面積が大きくなるため、このはんだ層内にボ
イドが生じる場合が多い。
【０００６】図１０は絶縁基板と支持基板との間のはん
だ層内に生じるボイドについて説明する図であり、以
下、これについて説明する。図１０において、２０は金
属支持基板となるＣｕベース、２２、２５ははんだ層、
２３は半導体素子であるＩＧＢＴチップ、４０は絶縁基
板、４１、４２はメタライズパターンである。
だ層内に生じるボイドについて説明する図であり、以
下、これについて説明する。図１０において、２０は金
属支持基板となるＣｕベース、２２、２５ははんだ層、
２３は半導体素子であるＩＧＢＴチップ、４０は絶縁基
板、４１、４２はメタライズパターンである。
【０００７】従来技術による絶縁基板４０は、アルミ
ナ、窒化アルミニウム等のセラミック基板により形成さ
れ、図１０に示すように、その上面にＩＧＢＴチップ２
３等をはんだ層２５を介して接続するための上部メタラ
イズパターン４１が形成され、また、その下面にはんだ
層２２を介して絶縁基板４０自身をＣｕベース２０に接
続するための下部メタライズパターン４２が形成されて
いる。
ナ、窒化アルミニウム等のセラミック基板により形成さ
れ、図１０に示すように、その上面にＩＧＢＴチップ２
３等をはんだ層２５を介して接続するための上部メタラ
イズパターン４１が形成され、また、その下面にはんだ
層２２を介して絶縁基板４０自身をＣｕベース２０に接
続するための下部メタライズパターン４２が形成されて
いる。
【０００８】そして、上部及び下部のメタライズパター
ンは、上部メタライズパターンの厚さｔ１及び下部のメ
タライズパターンの厚さｔ２が、ｔ１＞ｔ２の関係にな
るように形成されているのが一般的である。これは、絶
縁基板４０の上面及び下面に設けられるメタライズパタ
ーン４１、４２が、一般には、上面側の上部メタライズ
パターン４１の面積が、下面側の下部メタライズパター
ン４２の面積より小さいにもかかわらず、パターンを形
成する金属量を上面と下面とで同量としてメタライズパ
ターンを形成するためである。
ンは、上部メタライズパターンの厚さｔ１及び下部のメ
タライズパターンの厚さｔ２が、ｔ１＞ｔ２の関係にな
るように形成されているのが一般的である。これは、絶
縁基板４０の上面及び下面に設けられるメタライズパタ
ーン４１、４２が、一般には、上面側の上部メタライズ
パターン４１の面積が、下面側の下部メタライズパター
ン４２の面積より小さいにもかかわらず、パターンを形
成する金属量を上面と下面とで同量としてメタライズパ
ターンを形成するためである。
【０００９】このように形成された絶縁基板４０をＣｕ
ベース２０上に接続するために、絶縁基板４０の下部メ
タライズパターン４２とＣｕベース２０との間にはんだ
シートを置き、はんだの溶融温度にまで加熱すると、絶
縁基板４０には、上部メタライズパターン４１側を凸に
反らせようとする応力Ｆ３が支配的に加わることにな
る。この結果、絶縁基板４０は、はんだ接着時にＩＧＢ
Ｔチップ２３等の半導体素子の搭載側が凸となるように
変形する。融解したはんだは、下部メタライズパターン
の周辺部から濡れていき、ボイドを構成するガスが下部
メタライズ４２の下部の中央付近に取り残され、ボイド
４３が発生することになる。
ベース２０上に接続するために、絶縁基板４０の下部メ
タライズパターン４２とＣｕベース２０との間にはんだ
シートを置き、はんだの溶融温度にまで加熱すると、絶
縁基板４０には、上部メタライズパターン４１側を凸に
反らせようとする応力Ｆ３が支配的に加わることにな
る。この結果、絶縁基板４０は、はんだ接着時にＩＧＢ
Ｔチップ２３等の半導体素子の搭載側が凸となるように
変形する。融解したはんだは、下部メタライズパターン
の周辺部から濡れていき、ボイドを構成するガスが下部
メタライズ４２の下部の中央付近に取り残され、ボイド
４３が発生することになる。
【００１０】前述したようなボイドの発生を低減させる
ことのできる従来技術として、例えば、特開平７−２８
８３１号公報等に記載された技術が提案されている。
ことのできる従来技術として、例えば、特開平７−２８
８３１号公報等に記載された技術が提案されている。
【００１１】図１１はボイドの発生を低減させることの
できる従来技術による絶縁基板の下部メタライズパター
ンの形状を示す図である。図１１において、１０２はス
リット、１０３ははんだシートであり、他の符号は図１
０の場合と同一である。
できる従来技術による絶縁基板の下部メタライズパター
ンの形状を示す図である。図１１において、１０２はス
リット、１０３ははんだシートであり、他の符号は図１
０の場合と同一である。
【００１２】図１１に示す従来技術は、絶縁基板４０の
下面に設ける下部メタライズパターン４２の周辺部にス
リット１０２を形成するというものである。このような
構造の絶縁基板４０を前述と同様にＣｕベース２０に接
続する場合、メタライズパターン４２の中央部にはんだ
シート１０３を置いて加熱し、はんだシート１０３を溶
融させることにより絶縁基板４０とＣｕベース２０とを
接続する。この場合、溶融したはんだは、スリット１０
２が存在することにより周辺部に廻り込まず絶縁基板４
０の下部メタライズパターン４２の中央から矢印１０４
に示すように濡れていき、空気等のボイドを形成するガ
スがスリット１０２から逃げることができる。図１１に
示す従来技術は、前述のようにして、ボイドを低減して
熱抵抗を低減することができる。
下面に設ける下部メタライズパターン４２の周辺部にス
リット１０２を形成するというものである。このような
構造の絶縁基板４０を前述と同様にＣｕベース２０に接
続する場合、メタライズパターン４２の中央部にはんだ
シート１０３を置いて加熱し、はんだシート１０３を溶
融させることにより絶縁基板４０とＣｕベース２０とを
接続する。この場合、溶融したはんだは、スリット１０
２が存在することにより周辺部に廻り込まず絶縁基板４
０の下部メタライズパターン４２の中央から矢印１０４
に示すように濡れていき、空気等のボイドを形成するガ
スがスリット１０２から逃げることができる。図１１に
示す従来技術は、前述のようにして、ボイドを低減して
熱抵抗を低減することができる。
【００１３】
【発明が解決しようとする課題】前記従来技術は、絶縁
基板のメタライズパターンにスリットを形成し、はんだ
の溶融時にはんだがメタライズパターンの周辺部に回り
込まないようにして、ボイドが残存しにくいようにした
ものである。
基板のメタライズパターンにスリットを形成し、はんだ
の溶融時にはんだがメタライズパターンの周辺部に回り
込まないようにして、ボイドが残存しにくいようにした
ものである。
【００１４】しかし、この従来技術は、ボイドの発生に
重要な影響を及ぼす基板の反りについて全く配慮されて
いない。このため、前記従来技術は、絶縁基板に設けら
れる上部メタライズパターンが下部メタライズパターン
より厚いとき、Ｃｕベースへの接続のためにはんだ接着
温度にまで加熱すると、絶縁基板が上に凸に変形するた
め、絶縁基板下部のはんだがメタライズパターンの周辺
部からぬれていき、中央部にボイドが多数残存してしま
うという問題点を有する。
重要な影響を及ぼす基板の反りについて全く配慮されて
いない。このため、前記従来技術は、絶縁基板に設けら
れる上部メタライズパターンが下部メタライズパターン
より厚いとき、Ｃｕベースへの接続のためにはんだ接着
温度にまで加熱すると、絶縁基板が上に凸に変形するた
め、絶縁基板下部のはんだがメタライズパターンの周辺
部からぬれていき、中央部にボイドが多数残存してしま
うという問題点を有する。
【００１５】また、絶縁基板は、基板自身の熱伝導率が
悪いため、熱抵抗を小さくするために板厚を極力薄くし
なければならないが、両面のメタライズパターンの膜厚
が異なる場合、はんだ接着温度に加熱されたとき、より
大きく反ることになり、ボイドが発生しやすくなる。
悪いため、熱抵抗を小さくするために板厚を極力薄くし
なければならないが、両面のメタライズパターンの膜厚
が異なる場合、はんだ接着温度に加熱されたとき、より
大きく反ることになり、ボイドが発生しやすくなる。
【００１６】そして、このようなボイドの発生を低減す
るために絶縁基板の反り量以上にはんだシートを厚くす
ることが考えられるが、結果としてはんだ層を厚くする
ことになり、モジュールの熱抵抗を増加させることにな
る。
るために絶縁基板の反り量以上にはんだシートを厚くす
ることが考えられるが、結果としてはんだ層を厚くする
ことになり、モジュールの熱抵抗を増加させることにな
る。
【００１７】本発明の目的は、前述した従来技術の問題
点を解決し、はんだあるいは金属ろう材を用いて、複数
の半導体素子を搭載した絶縁基板をＣｕベース等による
金属支持基板に接着する際におきるボイドを低減し、熱
抵抗を低下させた半導体モジュールを提供することにあ
る。
点を解決し、はんだあるいは金属ろう材を用いて、複数
の半導体素子を搭載した絶縁基板をＣｕベース等による
金属支持基板に接着する際におきるボイドを低減し、熱
抵抗を低下させた半導体モジュールを提供することにあ
る。
【００１８】
【課題を解決するための手段】本発明によれば前記目的
は、半導体素子を搭載した絶縁基板を金属支持基板上に
はんだ接着して構成した半導体モジュールにおいて、前
記絶縁基板が、該絶縁基板と前記金属支持基板とをはん
だ接着する接着温度時に、前記金属支持基板との接着側
が凸となるように変形する構造を有することにより達成
される。
は、半導体素子を搭載した絶縁基板を金属支持基板上に
はんだ接着して構成した半導体モジュールにおいて、前
記絶縁基板が、該絶縁基板と前記金属支持基板とをはん
だ接着する接着温度時に、前記金属支持基板との接着側
が凸となるように変形する構造を有することにより達成
される。
【００１９】また、前記目的は、前記絶縁基板が、その
両面に材質が同一のメタライズパターンが形成され、半
導体素子を接着する面のメタライズパターンの膜厚が金
属支持基板との接着面のメタライズパターンより薄く形
成されていることにより、あるいは、前記絶縁基板が、
その両面に材質が異なるメタライズパターンが形成さ
れ、半導体素子を接着する面のメタライズパターンの材
質を金属支持基板との接着面のメタライズパターンより
熱膨張係数の小さい材質としたことにより達成される。
両面に材質が同一のメタライズパターンが形成され、半
導体素子を接着する面のメタライズパターンの膜厚が金
属支持基板との接着面のメタライズパターンより薄く形
成されていることにより、あるいは、前記絶縁基板が、
その両面に材質が異なるメタライズパターンが形成さ
れ、半導体素子を接着する面のメタライズパターンの材
質を金属支持基板との接着面のメタライズパターンより
熱膨張係数の小さい材質としたことにより達成される。
【００２０】また、前記目的は、複数個の半導体素子を
搭載した少なくとも１枚の絶縁基板を金属支持基板上に
はんだ接着して構成した半導体モジュールにおいて、前
記絶縁基板が、該絶縁基板と前記金属支持基板とをはん
だ接着する接着温度時に、半導体素子搭載部の前記金属
支持基板との接着側が凸となるように変形し、かつ、搭
載されている少なくとも一対の半導体素子間の位置で、
半導体素子の搭載領域の絶縁基板の前記凸となる反りを
矯正する方向に応力が働く構造を有することにより達成
される。
搭載した少なくとも１枚の絶縁基板を金属支持基板上に
はんだ接着して構成した半導体モジュールにおいて、前
記絶縁基板が、該絶縁基板と前記金属支持基板とをはん
だ接着する接着温度時に、半導体素子搭載部の前記金属
支持基板との接着側が凸となるように変形し、かつ、搭
載されている少なくとも一対の半導体素子間の位置で、
半導体素子の搭載領域の絶縁基板の前記凸となる反りを
矯正する方向に応力が働く構造を有することにより達成
される。
【００２１】さらに、前記目的は、前記絶縁基板が、そ
の両面にメタライズパターンが形成されて構成され、少
なくとも１つ面のメタライズパターンがスリットで複数
領域に分割されて構成されることにより、また、前記ス
リットが半導体素子とは重ならない位置に設けられるこ
とにより達成される。
の両面にメタライズパターンが形成されて構成され、少
なくとも１つ面のメタライズパターンがスリットで複数
領域に分割されて構成されることにより、また、前記ス
リットが半導体素子とは重ならない位置に設けられるこ
とにより達成される。
【００２２】
【発明の実施の形態】以下、本発明による半導体モジュ
ールの実施形態を図面により詳細に説明する。
ールの実施形態を図面により詳細に説明する。
【００２３】図１は本発明を適用する半導体モジュール
に使用する第１の実施形態による絶縁基板の構造を説明
する断面図、図２は本発明が適用される半導体モジュー
ルの内部平面図、図３は図２のＡ−Ａ’断面図、図４は
絶縁基板をＣｕベースにはんだ接続する工程を説明する
図である。図１〜図４において、１０、５０は絶縁基
板、１１、１２はメタライズパターン、２１、５２はプ
リント基板、２４はダイオードチップ、２６は主端子、
２７は制御端子、２８はＡｌワイヤ、２９は半導体モジ
ュールケースであり、他の符号は図１０の場合と同一で
ある。
に使用する第１の実施形態による絶縁基板の構造を説明
する断面図、図２は本発明が適用される半導体モジュー
ルの内部平面図、図３は図２のＡ−Ａ’断面図、図４は
絶縁基板をＣｕベースにはんだ接続する工程を説明する
図である。図１〜図４において、１０、５０は絶縁基
板、１１、１２はメタライズパターン、２１、５２はプ
リント基板、２４はダイオードチップ、２６は主端子、
２７は制御端子、２８はＡｌワイヤ、２９は半導体モジ
ュールケースであり、他の符号は図１０の場合と同一で
ある。
【００２４】図２に示す半導体モジュールは、本発明を
３相インバータに適用した場合の例であり、主端子２６
として端子Ｐ、Ｎ、Ｕ、Ｖ、Ｗを半導体モジュールケー
ス２９にインサートして構成したものである。そして、
インバータの上アームと下アームとを構成する主回路
が、それぞれ、アルミナ等による絶縁基板１０、５０上
にＩＧＢＴチップ２３とダイオードチップ２４とを搭載
して構成されている。また、絶縁基板１０、５０のそれ
ぞれの２つの辺に接して、それぞれのアームの制御回路
を搭載したＬ字型のプリント基板２１、５２が設けられ
ている。さらに、上アーム及び下アーム用の絶縁基板１
０、５０は、主端子Ｎの電極５１を挟んでで配置されて
いる。
３相インバータに適用した場合の例であり、主端子２６
として端子Ｐ、Ｎ、Ｕ、Ｖ、Ｗを半導体モジュールケー
ス２９にインサートして構成したものである。そして、
インバータの上アームと下アームとを構成する主回路
が、それぞれ、アルミナ等による絶縁基板１０、５０上
にＩＧＢＴチップ２３とダイオードチップ２４とを搭載
して構成されている。また、絶縁基板１０、５０のそれ
ぞれの２つの辺に接して、それぞれのアームの制御回路
を搭載したＬ字型のプリント基板２１、５２が設けられ
ている。さらに、上アーム及び下アーム用の絶縁基板１
０、５０は、主端子Ｎの電極５１を挟んでで配置されて
いる。
【００２５】図２におけるＡ−Ａ’部分の断面構造を示
す図３において、絶縁基板１０は、図３には示していな
いが、その上面及び下面に後述するようにメタライズパ
ターン１１、１２が設けられており、上面に設けられる
メタライズパターン１１がＰ電極を兼ねるように形成さ
れている。そして、この絶縁基板１０は、半導体モジュ
ールを構成し、絶縁基板が接着される金属支持基板であ
るＣｕベース２０上に、プリント基板２１、下アーム用
の絶縁基板５０、プリント基板５２と共に図２に示すよ
うに配置されて、４０％Ｐｂ−６０％Ｓｎのはんだ層２
２を介して接着される。また、絶縁基板１０の上面に
は、上アームの主回路を構成する３個のＩＧＢＴチップ
２３と３個のダイオードチップ２４とが４０％Ｐｂ−６
０％Ｓｎのはんだ層２５、上部メタライズパターン１１
を介して接着されている。さらに、Ｐ主端子２６と上部
メタライズパターン１１との間、制御端子２７とプリン
ト基板２１上の制御配線との間、及び、ＩＧＢＴチップ
２３、ダイオードチップ２４と他の電極パターンとの間
が、それぞれＡｌワイヤ２８によりワイヤボンディング
されて接続されている。
す図３において、絶縁基板１０は、図３には示していな
いが、その上面及び下面に後述するようにメタライズパ
ターン１１、１２が設けられており、上面に設けられる
メタライズパターン１１がＰ電極を兼ねるように形成さ
れている。そして、この絶縁基板１０は、半導体モジュ
ールを構成し、絶縁基板が接着される金属支持基板であ
るＣｕベース２０上に、プリント基板２１、下アーム用
の絶縁基板５０、プリント基板５２と共に図２に示すよ
うに配置されて、４０％Ｐｂ−６０％Ｓｎのはんだ層２
２を介して接着される。また、絶縁基板１０の上面に
は、上アームの主回路を構成する３個のＩＧＢＴチップ
２３と３個のダイオードチップ２４とが４０％Ｐｂ−６
０％Ｓｎのはんだ層２５、上部メタライズパターン１１
を介して接着されている。さらに、Ｐ主端子２６と上部
メタライズパターン１１との間、制御端子２７とプリン
ト基板２１上の制御配線との間、及び、ＩＧＢＴチップ
２３、ダイオードチップ２４と他の電極パターンとの間
が、それぞれＡｌワイヤ２８によりワイヤボンディング
されて接続されている。
【００２６】前述したように、その上面及び下面にメタ
ライズパターンが形成されて、半導体モジュールを構成
するＣｕベース２０に接続される絶縁基板は、絶縁基板
１０を例として図１に示すように、上部メタライズパタ
ーン１１の膜厚ｔ１が、支持基板であるＣｕベース２０
と接着される下部メタライズパターン１２の膜厚ｔ２よ
り薄く形成された構造とされている。
ライズパターンが形成されて、半導体モジュールを構成
するＣｕベース２０に接続される絶縁基板は、絶縁基板
１０を例として図１に示すように、上部メタライズパタ
ーン１１の膜厚ｔ１が、支持基板であるＣｕベース２０
と接着される下部メタライズパターン１２の膜厚ｔ２よ
り薄く形成された構造とされている。
【００２７】具体的には、例えば、絶縁基板１０は、ア
ルミナによる厚さ０．２８ｍｍの絶縁基板であり、この
絶縁基板の上面側の半導体素子を搭載する面に、膜厚ｔ
１＝０．２ｍｍのＣｕ箔表面にＮｉめっきを施した上部
メタライズパターン１１を形成し、下面側のＣｕベース
２０と接着される面に、膜厚ｔ２＝０．２５ｍｍのＣｕ
箔表面にＮｉめっきを施した下部メタライズパターン１
２を形成して構成される。前述の上部メタライズパター
ン１１は、絶縁基板１０に接着するＣｕベース２０との
絶縁距離を確保するために、絶縁基板１０の端部より
１．５ｍｍ内側から形成され、また、下部メタライズパ
ターン１２は、絶縁基板１０の端部より０．５ｍｍ内側
から形成されている。
ルミナによる厚さ０．２８ｍｍの絶縁基板であり、この
絶縁基板の上面側の半導体素子を搭載する面に、膜厚ｔ
１＝０．２ｍｍのＣｕ箔表面にＮｉめっきを施した上部
メタライズパターン１１を形成し、下面側のＣｕベース
２０と接着される面に、膜厚ｔ２＝０．２５ｍｍのＣｕ
箔表面にＮｉめっきを施した下部メタライズパターン１
２を形成して構成される。前述の上部メタライズパター
ン１１は、絶縁基板１０に接着するＣｕベース２０との
絶縁距離を確保するために、絶縁基板１０の端部より
１．５ｍｍ内側から形成され、また、下部メタライズパ
ターン１２は、絶縁基板１０の端部より０．５ｍｍ内側
から形成されている。
【００２８】絶縁基板を前述のように構成することによ
り、絶縁基板１０は、Ｃｕベースとの接着のため、はん
だの溶融温度である接着温度に加熱されると、絶縁基板
１０に下部メタライズパターン１２側を凸に反らせよう
とする応力が働く。このため、はんだによる接着を行う
場合、絶縁基板１０は、その下面、すなわち、下部メタ
ライズパターン１２の下部において、支持基板であるＣ
ｕベース２０との隙間がメタライズパターン中央の凸形
状直下が狭くメタライズパターンの周辺部が広い状態と
なり、はんだが中央から放射線状にぬれひ広がり、これ
に伴ってボイドを形成するガスを周辺部に放散させるこ
とができ、ボイドを低減させることができる。
り、絶縁基板１０は、Ｃｕベースとの接着のため、はん
だの溶融温度である接着温度に加熱されると、絶縁基板
１０に下部メタライズパターン１２側を凸に反らせよう
とする応力が働く。このため、はんだによる接着を行う
場合、絶縁基板１０は、その下面、すなわち、下部メタ
ライズパターン１２の下部において、支持基板であるＣ
ｕベース２０との隙間がメタライズパターン中央の凸形
状直下が狭くメタライズパターンの周辺部が広い状態と
なり、はんだが中央から放射線状にぬれひ広がり、これ
に伴ってボイドを形成するガスを周辺部に放散させるこ
とができ、ボイドを低減させることができる。
【００２９】次に、図４を参照して、前述のように構成
される絶縁基板をＣｕベースにはんだ接続する工程を説
明する。
される絶縁基板をＣｕベースにはんだ接続する工程を説
明する。
【００３０】（１）まず、プリント基板を除く、はんだ
接着すべきモジュール部材、すなわち、はんだ層２２、
２５となるはんだシート２２’、２５’、メタライズパ
ターン１１、１２が形成された絶縁基板１０、半導体素
子としてのＩＧＢＴチップ２３、及び、図４には図示し
ていないダイオードチップを所定の順序で、所定の位置
にＣｕベース２０上に重ね合わせる。なお、はんだシー
ト２２’、２５’は、厚さ０．１ｍｍの４０％Ｐｂ−６
０％Ｓｎのはんだを使用した〔図４（ａ）〕。
接着すべきモジュール部材、すなわち、はんだ層２２、
２５となるはんだシート２２’、２５’、メタライズパ
ターン１１、１２が形成された絶縁基板１０、半導体素
子としてのＩＧＢＴチップ２３、及び、図４には図示し
ていないダイオードチップを所定の順序で、所定の位置
にＣｕベース２０上に重ね合わせる。なお、はんだシー
ト２２’、２５’は、厚さ０．１ｍｍの４０％Ｐｂ−６
０％Ｓｎのはんだを使用した〔図４（ａ）〕。
【００３１】（２）前述のように重ね合わされたモジュ
ール部材をはんだの溶融温度にまで加熱する。このと
き、Ｃｕ板によるメタライズパターン１１とアルミナに
よる絶縁基板１０とにおいて、Ｃｕの熱膨張係数がアル
ミナより大きいので、正の温度変化が生じたときメタラ
イズパターン１１側を凸に反らせようとする応力Ｆ１が
絶縁基板１０に働く。同様に、メタライズパターン１２
とアルミナによる絶縁基板１０とにおいても、メタライ
ズパターン１２側を凸に反らせようとする応力Ｆ２が絶
縁基板１０に働く。応力Ｆ１とＦ２とは、反対方向に絶
縁基板を反らせるものであるが、メタライズパターン１
２の方が膜厚が厚く面積も広いので、応力の関係はＦ１
＜Ｆ２となる。その結果、図４（ｂ）に示すように、絶
縁基板１０は、Ｃｕベース２０と接着される面が凸にな
るようになめらかな曲線を持って変形する。この変形量
は、有限要素法を用いて熱応力解析を行うことにより推
定することができる。そして、図示実施形態の場合、絶
縁基板１０の長手方向の長さを約５０ｍｍとし、はんだ
シートの融点１８０℃まで加熱したとき、その変形量
は、凸部の頂点を０としたときに絶縁基板１０の長手方
向で約０．１７ｍｍであった〔図４（ｂ）〕。
ール部材をはんだの溶融温度にまで加熱する。このと
き、Ｃｕ板によるメタライズパターン１１とアルミナに
よる絶縁基板１０とにおいて、Ｃｕの熱膨張係数がアル
ミナより大きいので、正の温度変化が生じたときメタラ
イズパターン１１側を凸に反らせようとする応力Ｆ１が
絶縁基板１０に働く。同様に、メタライズパターン１２
とアルミナによる絶縁基板１０とにおいても、メタライ
ズパターン１２側を凸に反らせようとする応力Ｆ２が絶
縁基板１０に働く。応力Ｆ１とＦ２とは、反対方向に絶
縁基板を反らせるものであるが、メタライズパターン１
２の方が膜厚が厚く面積も広いので、応力の関係はＦ１
＜Ｆ２となる。その結果、図４（ｂ）に示すように、絶
縁基板１０は、Ｃｕベース２０と接着される面が凸にな
るようになめらかな曲線を持って変形する。この変形量
は、有限要素法を用いて熱応力解析を行うことにより推
定することができる。そして、図示実施形態の場合、絶
縁基板１０の長手方向の長さを約５０ｍｍとし、はんだ
シートの融点１８０℃まで加熱したとき、その変形量
は、凸部の頂点を０としたときに絶縁基板１０の長手方
向で約０．１７ｍｍであった〔図４（ｂ）〕。
【００３２】（３）はんだの融点において、絶縁基板１
０に設けた下部メタライズパターン１２の下部の融解し
たはんだシート２２’は、Ｃｕベース２０との隙間が小
さい凸形状の頂点から濡れ始める。そして、冷却過程に
おいて、絶縁基板１０の反りが矢印３１で示すように戻
されながら、はんだが下部メタライズパターンの周辺方
向へ放射状に濡れていき、同時にボイド３２を構成する
空気等のガスが矢印３０で示すように周辺方向に押し流
される〔図４（ｃ）〕。
０に設けた下部メタライズパターン１２の下部の融解し
たはんだシート２２’は、Ｃｕベース２０との隙間が小
さい凸形状の頂点から濡れ始める。そして、冷却過程に
おいて、絶縁基板１０の反りが矢印３１で示すように戻
されながら、はんだが下部メタライズパターンの周辺方
向へ放射状に濡れていき、同時にボイド３２を構成する
空気等のガスが矢印３０で示すように周辺方向に押し流
される〔図４（ｃ）〕。
【００３３】（４）前述により、はんだ層２２における
ボイドのない半導体モジュールを作成することができる
〔図４（ｄ）〕。
ボイドのない半導体モジュールを作成することができる
〔図４（ｄ）〕。
【００３４】前述したように、本発明による半導体モジ
ュールに使用する第１の実施形態による絶縁基板は、絶
縁基板の上面及び下面に形成するメタライズパターンの
厚さを、上面に設けるメタライズパターンの膜厚が、支
持基板であるＣｕベースと接着される下面に設けるメタ
ライズパターンの膜厚より薄くなるように形成すること
により、支持基板であるＣｕベースと絶縁基板との間を
はんだ接続する場合にボイドの発生を低減することがで
きるものである。
ュールに使用する第１の実施形態による絶縁基板は、絶
縁基板の上面及び下面に形成するメタライズパターンの
厚さを、上面に設けるメタライズパターンの膜厚が、支
持基板であるＣｕベースと接着される下面に設けるメタ
ライズパターンの膜厚より薄くなるように形成すること
により、支持基板であるＣｕベースと絶縁基板との間を
はんだ接続する場合にボイドの発生を低減することがで
きるものである。
【００３５】そして、本発明の第１の実施形態による前
述の構成は、ボイド低減以外にも以下のような利点を持
つ。すなわち、図４（ｄ）に示すように、絶縁基板１０
と支持基板であるＣｕベース２０との間のはんだ層２２
は、その中央部のはんだ厚が薄く周辺部において厚くな
っている。図示例の場合、はんだ層２２の中央付近の厚
さと周辺部の厚さとの差は約０．１ｍｍであった。一般
に、はんだ層端のせん断応力が大きいとはんだ寿命を低
下させることが知られており、また、はんだ層が厚いと
せん断応力が緩和され、はんだ寿命が長くなることが知
られている。前述した本発明の第１の実施形態は、はん
だ層の周辺部ではんだ層が厚くせん断応力が緩和されて
はんだ寿命を長いものとすることができる。
述の構成は、ボイド低減以外にも以下のような利点を持
つ。すなわち、図４（ｄ）に示すように、絶縁基板１０
と支持基板であるＣｕベース２０との間のはんだ層２２
は、その中央部のはんだ厚が薄く周辺部において厚くな
っている。図示例の場合、はんだ層２２の中央付近の厚
さと周辺部の厚さとの差は約０．１ｍｍであった。一般
に、はんだ層端のせん断応力が大きいとはんだ寿命を低
下させることが知られており、また、はんだ層が厚いと
せん断応力が緩和され、はんだ寿命が長くなることが知
られている。前述した本発明の第１の実施形態は、はん
だ層の周辺部ではんだ層が厚くせん断応力が緩和されて
はんだ寿命を長いものとすることができる。
【００３６】従って、前述した第１の実施形態による絶
縁基板を有する半導体モジュールは、熱抵抗を小さくす
ることができると共に、はんだの長寿命化を図ること、
すなわち、半導体モジュールの長寿命化、高信頼化を図
ることができる。
縁基板を有する半導体モジュールは、熱抵抗を小さくす
ることができると共に、はんだの長寿命化を図ること、
すなわち、半導体モジュールの長寿命化、高信頼化を図
ることができる。
【００３７】図５は前述した第１の実施形態による絶縁
基板の他の例を示す図である。図５において、１１０は
上部メタライズパターン、１１１は下部メタライズパタ
ーン、１１２はスリットであり、他の符号は図２の場合
と同一である。
基板の他の例を示す図である。図５において、１１０は
上部メタライズパターン、１１１は下部メタライズパタ
ーン、１１２はスリットであり、他の符号は図２の場合
と同一である。
【００３８】図５に示す例は、半導体素子としてのＩＧ
ＢＴチップ搭載面に各チップ対応に独立したの３つのメ
タライズパターンを設けたもので、３つの独立電位Ｕ、
Ｖ、Ｗに対応させなければならない下アーム用の絶縁基
板５０に適用した例である。
ＢＴチップ搭載面に各チップ対応に独立したの３つのメ
タライズパターンを設けたもので、３つの独立電位Ｕ、
Ｖ、Ｗに対応させなければならない下アーム用の絶縁基
板５０に適用した例である。
【００３９】下アーム用の絶縁基板５０は、図５（ａ）
に示すように、上部メタライズパターン１１０が３つの
パターンに区切られており、それぞれのパターン上にＩ
ＧＢＴチップが搭載される。下部メタライズパターン１
１２は、図１の場合と同様に形成されている。この絶縁
基板５０を半導体モジュールを構成する支持基板である
Ｃｕベース２０にはんだ接続するためにはんだ溶融温度
にまで加熱すると、図５（ｂ）に示すように図１の場合
と同様に、支持基板との接合側が凸になるように変形す
る。この結果、この絶縁基板も、図１に示す絶縁基板の
場合と同様に、ボイドを生じさせることなく支持基板に
はんだ接続することができる。
に示すように、上部メタライズパターン１１０が３つの
パターンに区切られており、それぞれのパターン上にＩ
ＧＢＴチップが搭載される。下部メタライズパターン１
１２は、図１の場合と同様に形成されている。この絶縁
基板５０を半導体モジュールを構成する支持基板である
Ｃｕベース２０にはんだ接続するためにはんだ溶融温度
にまで加熱すると、図５（ｂ）に示すように図１の場合
と同様に、支持基板との接合側が凸になるように変形す
る。この結果、この絶縁基板も、図１に示す絶縁基板の
場合と同様に、ボイドを生じさせることなく支持基板に
はんだ接続することができる。
【００４０】この図５に示す絶縁基板において、絶縁基
板の板圧、上面及び下面に設けられるメタライズパター
ンの膜厚は図１の場合と同一でよい。しかし、この絶縁
基板は、絶縁基板１０の場合と同様に支持基板との接合
側が凸に変形したとき、スリット１１２がある部分が他
の部分より反り具合が大きので、図１に示す絶縁基板よ
り大きく反ることになる。従って、図５に示すように形
成される絶縁基板は、下部メタライズパターン１１１の
膜厚を上部メタライズパターン１１０と同じ厚さにして
も、支持基板へのはんだ接続時に、支持基板との接合側
を凸に変形することができる。
板の板圧、上面及び下面に設けられるメタライズパター
ンの膜厚は図１の場合と同一でよい。しかし、この絶縁
基板は、絶縁基板１０の場合と同様に支持基板との接合
側が凸に変形したとき、スリット１１２がある部分が他
の部分より反り具合が大きので、図１に示す絶縁基板よ
り大きく反ることになる。従って、図５に示すように形
成される絶縁基板は、下部メタライズパターン１１１の
膜厚を上部メタライズパターン１１０と同じ厚さにして
も、支持基板へのはんだ接続時に、支持基板との接合側
を凸に変形することができる。
【００４１】前述で説明した本発明の第１の実施形態に
よる絶縁基板は、絶縁基板の下面に設けるメタライズパ
ターンが絶縁基板の全面にわたって設けられている。こ
のため、図４（ｄ）に示すように、はんだ接着後の絶縁
基板と支持基板との間のはんだ層において、半導体素子
であるＩＧＢＴチップの搭載部における絶縁基板の下部
のはんだ層の厚みは、中央のチップの下部が薄く、両脇
のチップ下部の方が厚い状態になっている。
よる絶縁基板は、絶縁基板の下面に設けるメタライズパ
ターンが絶縁基板の全面にわたって設けられている。こ
のため、図４（ｄ）に示すように、はんだ接着後の絶縁
基板と支持基板との間のはんだ層において、半導体素子
であるＩＧＢＴチップの搭載部における絶縁基板の下部
のはんだ層の厚みは、中央のチップの下部が薄く、両脇
のチップ下部の方が厚い状態になっている。
【００４２】この結果、前述で説明した半導体モジュー
ルは、ＩＧＢＴチップの下部のはんだ厚がチップ毎に異
なることになり、半導体モジュールの熱抵抗がチップ毎
に異なってしまうという不具合を生じ、また、絶縁基板
の反りが大きくなると、基板周辺部がはんだ接着されな
い等の不具合が発生する可能性がある。
ルは、ＩＧＢＴチップの下部のはんだ厚がチップ毎に異
なることになり、半導体モジュールの熱抵抗がチップ毎
に異なってしまうという不具合を生じ、また、絶縁基板
の反りが大きくなると、基板周辺部がはんだ接着されな
い等の不具合が発生する可能性がある。
【００４３】図６は前述した不具合の発生を防止するこ
とができる本発明を適用する半導体モジュールに使用す
る第２の実施形態による絶縁基板の構造を説明する図、
図７は図６に示す絶縁基板を用いてＣｕベースとＩＧＢ
Ｔチップとを同時にはんだ接着した場合の状態を示す断
面図である。図６、図７において、６２はメタライズパ
ターン、６３はスリットであり、他の符号は図１〜図４
の場合と同一である。
とができる本発明を適用する半導体モジュールに使用す
る第２の実施形態による絶縁基板の構造を説明する図、
図７は図６に示す絶縁基板を用いてＣｕベースとＩＧＢ
Ｔチップとを同時にはんだ接着した場合の状態を示す断
面図である。図６、図７において、６２はメタライズパ
ターン、６３はスリットであり、他の符号は図１〜図４
の場合と同一である。
【００４４】図６に示す本発明の第２の実施形態による
絶縁基板は、Ｃｕベース側が凸に変形する絶縁基板を、
絶縁基板全体の反りを緩和させる方向に反らせることが
できるようにして、絶縁基板全体の反り量を少なくし、
半導体チップ下のはんだ厚を制御することを可能にした
もので、図２に示す半導体モジュールの上アーム用の絶
縁基板１０の例である。
絶縁基板は、Ｃｕベース側が凸に変形する絶縁基板を、
絶縁基板全体の反りを緩和させる方向に反らせることが
できるようにして、絶縁基板全体の反り量を少なくし、
半導体チップ下のはんだ厚を制御することを可能にした
もので、図２に示す半導体モジュールの上アーム用の絶
縁基板１０の例である。
【００４５】第２の実施形態による絶縁基板は、図６
（ａ）、図６（ｂ）に示すように、アルミナにより形成
される絶縁基板１０の下部メタライズパターンにスリッ
ト６３を設けて３つ島に分割されたメタライズパターン
６２としたものである。そして、スリット６３は、ＩＧ
ＢＴチップ２３、ダイオードチップ２４の下にこないよ
うにチップ間の中央部に設けられる。スリット６３の幅
ｔ３は１ｍｍ、ＩＧＢＴチップ間距離ｔ４は７ｍｍであ
り、スリット６３がＩＧＢＴチップ２３の放熱を妨げな
いようにするために、ｔ３＜ｔ４の関係にする必要があ
る。
（ａ）、図６（ｂ）に示すように、アルミナにより形成
される絶縁基板１０の下部メタライズパターンにスリッ
ト６３を設けて３つ島に分割されたメタライズパターン
６２としたものである。そして、スリット６３は、ＩＧ
ＢＴチップ２３、ダイオードチップ２４の下にこないよ
うにチップ間の中央部に設けられる。スリット６３の幅
ｔ３は１ｍｍ、ＩＧＢＴチップ間距離ｔ４は７ｍｍであ
り、スリット６３がＩＧＢＴチップ２３の放熱を妨げな
いようにするために、ｔ３＜ｔ４の関係にする必要があ
る。
【００４６】前述したように構成される図６に示す絶縁
基板を用いてＣｕベース２０とＩＧＢＴチップ２３とを
同時にはんだ接着した場合の断面の状態が図７に示され
ている。この図７から判るように、絶縁基板１０の下部
メタライズパターン６２が島状に存在する部分は、それ
ぞれがＣｕベース側が凸になるように変形し、スリット
６３の存在により下部メタライズパターンがない部分
は、半導体素子と接着される上側が凸になるように絶縁
基板に応力が働くので上に凸の方向に変形する。従っ
て、絶縁基板全体は、Ｃｕベースに接続する方向に３つ
の凸形状をもった形に変形することになり、図１に示し
た絶縁基板に比べ基板全体の反り量を少なくすることが
でき、その反り量は、はんだ融点１８０℃において約
０．０５ｍｍであった。融解したはんだは、絶縁基板１
０の各凸形状の頂点から濡れ広がることになり、発生し
たボイドは、絶縁基板１０の周辺部及びスリット６３を
介して排出され、ボイドが残存することのないはんだ層
２２を得ることができる。
基板を用いてＣｕベース２０とＩＧＢＴチップ２３とを
同時にはんだ接着した場合の断面の状態が図７に示され
ている。この図７から判るように、絶縁基板１０の下部
メタライズパターン６２が島状に存在する部分は、それ
ぞれがＣｕベース側が凸になるように変形し、スリット
６３の存在により下部メタライズパターンがない部分
は、半導体素子と接着される上側が凸になるように絶縁
基板に応力が働くので上に凸の方向に変形する。従っ
て、絶縁基板全体は、Ｃｕベースに接続する方向に３つ
の凸形状をもった形に変形することになり、図１に示し
た絶縁基板に比べ基板全体の反り量を少なくすることが
でき、その反り量は、はんだ融点１８０℃において約
０．０５ｍｍであった。融解したはんだは、絶縁基板１
０の各凸形状の頂点から濡れ広がることになり、発生し
たボイドは、絶縁基板１０の周辺部及びスリット６３を
介して排出され、ボイドが残存することのないはんだ層
２２を得ることができる。
【００４７】図８は本発明を適用する半導体モジュール
に使用する第２の実施形態による絶縁基板の変形例を説
明する図であり、図２に示す半導体モジュールの下アー
ム用の絶縁基板５０に本発明を適用した例である。図８
において、８２はメタライズパターン、８３はスリット
であり、他の符号は図２、図５の場合と同一である。
に使用する第２の実施形態による絶縁基板の変形例を説
明する図であり、図２に示す半導体モジュールの下アー
ム用の絶縁基板５０に本発明を適用した例である。図８
において、８２はメタライズパターン、８３はスリット
であり、他の符号は図２、図５の場合と同一である。
【００４８】図８に示す例の絶縁基板５０は、図５によ
り説明したと同様に、絶縁基板５０の上面に設けられる
メタライズパターンが上面に搭載される半導体素子であ
るＩＧＢＴチップ２３、ダイオードチップ２４に対応し
て３つに分割されて構成され、さらに、図８（ａ）、
（ｂ）に示すように、下面に設けられるメタライズパタ
ーンを図７で説明したと同様に３つの島に分割したメタ
ライズパターン８２としたものである。
り説明したと同様に、絶縁基板５０の上面に設けられる
メタライズパターンが上面に搭載される半導体素子であ
るＩＧＢＴチップ２３、ダイオードチップ２４に対応し
て３つに分割されて構成され、さらに、図８（ａ）、
（ｂ）に示すように、下面に設けられるメタライズパタ
ーンを図７で説明したと同様に３つの島に分割したメタ
ライズパターン８２としたものである。
【００４９】前述のように構成される絶縁基板５０にお
いて、下面のメタライズパターン８２を分離しているス
リット８３は、上部メタライズパターン１１０を分離し
ているスリット１１２の直下に設けられ、下面側のスリ
ットの幅ｔ５は、上面側のスリットの幅ｔ６より広く設
定される。図示例の場合、上面側のスリットの幅は１ｍ
ｍ、下面側のスリットの幅は２ｍｍである。下面側のス
リットを上面側のスリットよりその幅を広くすることに
より、図８（ｃ）に示すように、はんだ接着温度に加熱
したとき、スリット部におけるＦ４方向への応力を発生
させることができる。図８に示す絶縁基板は、これによ
り、はんだ接着温度において、Ｃｕベースへの接続側に
３つの凸形状をもった形に変形することができ、図７に
より説明した場合と同様に、ボイドが残存することのな
いはんだ層によりＣｕベースへの接続を行うことができ
る。
いて、下面のメタライズパターン８２を分離しているス
リット８３は、上部メタライズパターン１１０を分離し
ているスリット１１２の直下に設けられ、下面側のスリ
ットの幅ｔ５は、上面側のスリットの幅ｔ６より広く設
定される。図示例の場合、上面側のスリットの幅は１ｍ
ｍ、下面側のスリットの幅は２ｍｍである。下面側のス
リットを上面側のスリットよりその幅を広くすることに
より、図８（ｃ）に示すように、はんだ接着温度に加熱
したとき、スリット部におけるＦ４方向への応力を発生
させることができる。図８に示す絶縁基板は、これによ
り、はんだ接着温度において、Ｃｕベースへの接続側に
３つの凸形状をもった形に変形することができ、図７に
より説明した場合と同様に、ボイドが残存することのな
いはんだ層によりＣｕベースへの接続を行うことができ
る。
【００５０】図９は本発明を適用する半導体モジュール
に使用する第３の実施形態による絶縁基板の構造を説明
する断面図である。図９において、９０は絶縁基板、９
１は上部メタライズパターン、９２は下部メタライズパ
ターンである。
に使用する第３の実施形態による絶縁基板の構造を説明
する断面図である。図９において、９０は絶縁基板、９
１は上部メタライズパターン、９２は下部メタライズパ
ターンである。
【００５１】前述までに説明した各実施形態は、絶縁基
板の上面及び下面のそれぞれに同一の材質によるメタラ
イズパターンを形成したとして説明したが、本発明は、
絶縁基板両面のメタライズパターンを異なる材質のもの
で形成することもできる。
板の上面及び下面のそれぞれに同一の材質によるメタラ
イズパターンを形成したとして説明したが、本発明は、
絶縁基板両面のメタライズパターンを異なる材質のもの
で形成することもできる。
【００５２】図９に示す本発明の第３の実施形態による
絶縁基板９０は、アルミナ等による絶縁基板９０の上面
に設ける上部メタライズパターン９１を、Ｃｕ箔表面に
Ｎｉめっきを施して形成し、下部メタライズパターン９
２を、Ａｌ箔表面にＮｉめっきを施して形成したもので
ある。この絶縁基板は、上部メタライズパターン９１の
膜厚と下部メタライズパターン９２の膜厚が等しいと
き、Ａｌの熱膨張係数がＣｕより大きいので、上部メタ
ライズパターン９１の剛性が下部メタライズパターン９
２より小さくなり、このため、はんだ接着温度におい
て、絶縁基板９０は下に凸の形状に変形することができ
る。この結果、図９に示す絶縁基板においても、図４
（ｃ）で説明したように、ボイドが残存することのない
はんだ層によりＣｕベースへの接続を行うことができ
る。
絶縁基板９０は、アルミナ等による絶縁基板９０の上面
に設ける上部メタライズパターン９１を、Ｃｕ箔表面に
Ｎｉめっきを施して形成し、下部メタライズパターン９
２を、Ａｌ箔表面にＮｉめっきを施して形成したもので
ある。この絶縁基板は、上部メタライズパターン９１の
膜厚と下部メタライズパターン９２の膜厚が等しいと
き、Ａｌの熱膨張係数がＣｕより大きいので、上部メタ
ライズパターン９１の剛性が下部メタライズパターン９
２より小さくなり、このため、はんだ接着温度におい
て、絶縁基板９０は下に凸の形状に変形することができ
る。この結果、図９に示す絶縁基板においても、図４
（ｃ）で説明したように、ボイドが残存することのない
はんだ層によりＣｕベースへの接続を行うことができ
る。
【００５３】
【発明の効果】以上説明したように本発明によれば、絶
縁基板の上部メタライズパターンの膜厚を下部メタライ
ズパターンより小さくすることにより、はんだ接着時に
絶縁基板を下に凸になるように変形させることができ、
Ｃｕベースへの接続を行うはんだ層内に残存するボイド
を低減することができ、これにより、低熱抵抗化を達成
することができる。また、メタライズパターン周辺部の
はんだ層の厚さが厚くなるのではんだの長寿命化を達成
することができる。
縁基板の上部メタライズパターンの膜厚を下部メタライ
ズパターンより小さくすることにより、はんだ接着時に
絶縁基板を下に凸になるように変形させることができ、
Ｃｕベースへの接続を行うはんだ層内に残存するボイド
を低減することができ、これにより、低熱抵抗化を達成
することができる。また、メタライズパターン周辺部の
はんだ層の厚さが厚くなるのではんだの長寿命化を達成
することができる。
【００５４】さらに、本発明によれば、絶縁基板の一部
に基板全体の反りを緩和する向きの反りを発生させるス
リットを設けることにより、絶縁基板全体の反りを低減
させて、半導体モジュールにおける各半導体素子に対す
る熱抵抗を均一化することができる。
に基板全体の反りを緩和する向きの反りを発生させるス
リットを設けることにより、絶縁基板全体の反りを低減
させて、半導体モジュールにおける各半導体素子に対す
る熱抵抗を均一化することができる。
【図１】本発明を適用する半導体モジュールに使用する
第１の実施形態による絶縁基板の構造を説明する断面図
である。
第１の実施形態による絶縁基板の構造を説明する断面図
である。
【図２】本発明が適用される半導体モジュールの内部平
面図である。
面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】絶縁基板をＣｕベースにはんだ接続する工程を
説明する図である。
説明する図である。
【図５】前述した第１の実施形態による絶縁基板の他の
例を示す図である。
例を示す図である。
【図６】本発明を適用する半導体モジュールに使用する
第２の実施形態による絶縁基板の構造を説明する図であ
る。
第２の実施形態による絶縁基板の構造を説明する図であ
る。
【図７】図６に示す絶縁基板を用いてＣｕベースとＩＧ
ＢＴチップとを同時にはんだ接着した場合の状態を示す
断面図である。
ＢＴチップとを同時にはんだ接着した場合の状態を示す
断面図である。
【図８】本発明を適用する半導体モジュールに使用する
第２の実施形態による絶縁基板の変形例を説明する図で
ある。
第２の実施形態による絶縁基板の変形例を説明する図で
ある。
【図９】本発明を適用する半導体モジュールに使用する
第３の実施形態による絶縁基板の構造を説明する断面図
である。
第３の実施形態による絶縁基板の構造を説明する断面図
である。
【図１０】絶縁基板と支持基板との間のはんだ層内に生
じるボイドについて説明する図である。
じるボイドについて説明する図である。
【図１１】ボイドの発生を低減させることのできる従来
技術による絶縁基板の下部メタライズパターンの形状を
示す図である。
技術による絶縁基板の下部メタライズパターンの形状を
示す図である。
１０、４０、５０、９０ 絶縁基板 11、12、41、42、62、82、91、92、110、111 メタライ
ズパターン ２０ Ｃｕベース ２１、５２ プリント基板 ２２、２５ はんだ層 ２３ ＩＧＢＴチップ ２４ ダイオードチップ ２６ 主端子 ２７ 制御端子 ２８ Ａｌワイヤ ２９ 半導体モジュールケース ６３、８３、１０２、１１２ スリット １０３ はんだシート
ズパターン ２０ Ｃｕベース ２１、５２ プリント基板 ２２、２５ はんだ層 ２３ ＩＧＢＴチップ ２４ ダイオードチップ ２６ 主端子 ２７ 制御端子 ２８ Ａｌワイヤ ２９ 半導体モジュールケース ６３、８３、１０２、１１２ スリット １０３ はんだシート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 一二 茨城県日立市大みか町七丁目１番１号 株式会社 日立製作所 日立研究所内 審査官 坂本 薫昭 (56)参考文献 特開 平８−274423（ＪＰ，Ａ) 特開 平８−102570（ＪＰ，Ａ) 登録実用新案3007086（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12
Claims (7)
- 【請求項１】 半導体素子を搭載した絶縁基板を金属支
持基板上にはんだ接着して構成した半導体モジュールに
おいて、前記絶縁基板は、その両面に材質が同一のメタ
ライズパターンが形成されており、半導体素子を接着す
る面のメタライズパターンの膜厚が金属支持基板との接
着面のメタライズパターンより薄いことを特徴とする半
導体モジュール。 - 【請求項２】 半導体素子を搭載した絶縁基板を金属支
持基板上にはんだ接着して構成した半導体モジュールに
おいて、前記絶縁基板は、その両面に材質が異なるメタ
ライズパターンが形成されており、半導体素子を接着す
る面のメタライズパターンの材質を金属支持基板との接
着面のメタライズパターンより熱膨張係数の小さい材質
としたことを特徴とする半導体モジュール。 - 【請求項３】 前記絶縁基板は、アルミナまたは窒化ア
ルミニウムによるセラミックにより構成されていること
を特徴とする請求項１または２記載の半導体モジュー
ル。 - 【請求項４】 複数個の半導体素子を搭載した少なくと
も１枚の絶縁基板を金属支持基板上にはんだ接着して構
成した半導体モジュールにおいて、前記絶縁基板は、該
絶縁基板と前記金属支持基板とをはんだ接着する接着温
度時に、半導体素子搭載部の前記金属支持基板との接着
側が凸となるように変形し、かつ、搭載されている少な
くとも一対の半導体素子間の位置で、半導体素子の搭載
領域の絶縁基板の前記凸となる反りを矯正する方向に応
力が働く構造を有することを特徴とする半導体モジュー
ル。 - 【請求項５】 前記絶縁基板は、その両面にメタライズ
パターンが形成されており、少なくとも１つ面のメタラ
イズパターンがスリットにより複数領域に分割されてい
ることを特徴とする請求項４記載の半導体モジュール。 - 【請求項６】 前記絶縁基板は、その両面にメタライズ
パターンが形成されており、前記金属支持基板との接着
面のメタライズパターンの半導体素子とは重ならない位
置にスリットが設けられていることを特徴とする請求項
４記載の半導体モジュール。 - 【請求項７】 前記絶縁基板は、その両面にメタライズ
パターンが形成されており、前記金属支持基板との接着
面のメタライズパターンの半導体素子とは重ならない位
置にスリットが設けられ、かつ、支持基板との接着面の
メタライズパターンの半導体素子搭載面のメタライズパ
ターンのスリットに対応する位置にスリットを設け、こ
の支持基板との接着面のメタライズパターンのスリット
幅を半導体搭載面のスリットのスリット幅より広くした
ことを特徴とする請求項４記載の半導体モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31487296A JP3333409B2 (ja) | 1996-11-26 | 1996-11-26 | 半導体モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31487296A JP3333409B2 (ja) | 1996-11-26 | 1996-11-26 | 半導体モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10154774A JPH10154774A (ja) | 1998-06-09 |
| JP3333409B2 true JP3333409B2 (ja) | 2002-10-15 |
Family
ID=18058641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31487296A Expired - Fee Related JP3333409B2 (ja) | 1996-11-26 | 1996-11-26 | 半導体モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3333409B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4657517A1 (de) * | 2024-05-29 | 2025-12-03 | Siemens Aktiengesellschaft | Leistungshalbleiteranordnung mit einem leistungshalbleiterelement und einem substrat |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4557398B2 (ja) * | 2000-09-07 | 2010-10-06 | 株式会社東芝 | 電子素子 |
| US6958535B2 (en) | 2000-09-22 | 2005-10-25 | Matsushita Electric Industrial Co., Ltd. | Thermal conductive substrate and semiconductor module using the same |
| AT5972U1 (de) * | 2002-03-22 | 2003-02-25 | Plansee Ag | Package mit substrat hoher wärmeleitfähigkeit |
| JP4627442B2 (ja) * | 2005-02-21 | 2011-02-09 | 株式会社日立国際電気 | プリント基板 |
| KR20070118065A (ko) * | 2005-09-15 | 2007-12-13 | 미쓰비시 마테리알 가부시키가이샤 | 절연 회로 기판 및 냉각 싱크부 부착 절연 회로 기판 |
| JP4893096B2 (ja) * | 2006-05-01 | 2012-03-07 | 日立金属株式会社 | 回路基板およびこれを用いた半導体モジュール |
| JP4893095B2 (ja) * | 2006-05-01 | 2012-03-07 | 日立金属株式会社 | 回路基板およびこれを用いた半導体モジュール |
| JP5262408B2 (ja) * | 2008-08-07 | 2013-08-14 | 富士電機株式会社 | 位置決め治具および半導体装置の製造方法 |
| JP5195282B2 (ja) * | 2008-10-28 | 2013-05-08 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP5268994B2 (ja) * | 2010-05-31 | 2013-08-21 | 三菱電機株式会社 | 半導体モジュールとその製造方法 |
| JP2012160548A (ja) * | 2011-01-31 | 2012-08-23 | Toyota Central R&D Labs Inc | 絶縁基板とその絶縁基板を有するパワーモジュール |
| JP5579108B2 (ja) | 2011-03-16 | 2014-08-27 | 株式会社東芝 | 半導体装置 |
| JP5218621B2 (ja) * | 2011-10-28 | 2013-06-26 | 日立金属株式会社 | 回路基板およびこれを用いた半導体モジュール |
| JP2015050347A (ja) * | 2013-09-02 | 2015-03-16 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
| JP6317178B2 (ja) * | 2013-11-27 | 2018-04-25 | 京セラ株式会社 | 回路基板および電子装置 |
| JP6511123B2 (ja) * | 2017-12-19 | 2019-05-15 | 東芝メモリ株式会社 | 半導体装置 |
| JP2019125806A (ja) * | 2019-04-03 | 2019-07-25 | 東芝メモリ株式会社 | 半導体装置 |
| JP6942227B2 (ja) * | 2019-04-03 | 2021-09-29 | キオクシア株式会社 | 半導体装置 |
| JP7676108B2 (ja) * | 2019-12-06 | 2025-05-14 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN114026686A (zh) * | 2020-01-10 | 2022-02-08 | 富士电机株式会社 | 半导体装置及车辆 |
| JP7233604B2 (ja) * | 2020-03-26 | 2023-03-06 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP7163464B2 (ja) * | 2020-08-31 | 2022-10-31 | キオクシア株式会社 | 半導体装置 |
| DE112021004524T5 (de) | 2020-10-29 | 2023-07-06 | NGK Electronics Devices, Inc. | Substrat für Halbleiterbauelement |
| EP4075495A1 (en) * | 2021-04-14 | 2022-10-19 | Hitachi Energy Switzerland AG | Substrate for a power module, power module and method for manufacturing a power module |
| JP7775602B2 (ja) * | 2021-09-10 | 2025-11-26 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
| JP2023147241A (ja) * | 2022-03-29 | 2023-10-12 | 株式会社プロテリアル | セラミックス基板 |
| JP7255737B1 (ja) * | 2022-03-29 | 2023-04-11 | 株式会社プロテリアル | セラミックス基板及びセラミックス分割基板 |
| CN116130469A (zh) * | 2023-04-19 | 2023-05-16 | 烟台台芯电子科技有限公司 | 一种功率半导体器件 |
-
1996
- 1996-11-26 JP JP31487296A patent/JP3333409B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4657517A1 (de) * | 2024-05-29 | 2025-12-03 | Siemens Aktiengesellschaft | Leistungshalbleiteranordnung mit einem leistungshalbleiterelement und einem substrat |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10154774A (ja) | 1998-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3333409B2 (ja) | 半導体モジュール | |
| US7479691B2 (en) | Power semiconductor module having surface-mountable flat external contacts and method for producing the same | |
| JP3390661B2 (ja) | パワーモジュール | |
| CN100562999C (zh) | 电路模块 | |
| JP2792473B2 (ja) | マルチチップモジュール | |
| JP4645406B2 (ja) | 半導体装置 | |
| JP2735912B2 (ja) | インバータ装置 | |
| JPH08274228A (ja) | 半導体搭載基板、電力用半導体装置及び電子回路装置 | |
| JP3183064B2 (ja) | 半導体装置 | |
| JP2013506310A (ja) | 回路装置およびその製造方法 | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JP2735920B2 (ja) | インバータ装置 | |
| JP7492375B2 (ja) | 半導体装置 | |
| JP2867737B2 (ja) | 混成集積回路 | |
| JP2968704B2 (ja) | 半導体装置 | |
| JPH0778903A (ja) | 混成集積回路におけるバイアス電圧の供給方法 | |
| JP2797269B2 (ja) | 半導体装置 | |
| JP3714808B2 (ja) | 半導体装置 | |
| JP2025070671A (ja) | 半導体装置 | |
| JP2583507B2 (ja) | 半導体実装回路装置 | |
| JPH05109940A (ja) | 混成集積回路 | |
| JPH09331150A (ja) | 半導体装置 | |
| WO2023243306A1 (ja) | 半導体装置 | |
| JP4178787B2 (ja) | マルチチップモジュール | |
| JP2744097B2 (ja) | 混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070726 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130726 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |