JP2792473B2 - マルチチップモジュール - Google Patents

マルチチップモジュール

Info

Publication number
JP2792473B2
JP2792473B2 JP7192670A JP19267095A JP2792473B2 JP 2792473 B2 JP2792473 B2 JP 2792473B2 JP 7192670 A JP7192670 A JP 7192670A JP 19267095 A JP19267095 A JP 19267095A JP 2792473 B2 JP2792473 B2 JP 2792473B2
Authority
JP
Japan
Prior art keywords
carrier
chip
insulating substrate
semiconductor chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7192670A
Other languages
English (en)
Other versions
JPH0922982A (ja
Inventor
幹夫 馬場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP7192670A priority Critical patent/JP2792473B2/ja
Priority to US08/676,722 priority patent/US5742477A/en
Publication of JPH0922982A publication Critical patent/JPH0922982A/ja
Application granted granted Critical
Publication of JP2792473B2 publication Critical patent/JP2792473B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0284—Details of three-dimensional rigid printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はマルチチップモジュ
ールに関し、特に、多数の電子部品を効率良く実装しう
る実装構造を有するマルチチップモジュールに関するも
のである。
【０００２】
【従来の技術】マルチチップモジュール（以下、ＭＣＭ
と記す）は、同一パッケージ内に複数の半導体チップを
実装する方式であり、高密度実装が可能であり、配線長
を短縮してシステムの高速化を図ることができる技術と
して注目されている。図５は、従来のＭＣＭの代表例を
示す断面図である。この従来例では、絶縁性基板７の裏
面中央に形成された凹部内に、配線パターンを有するシ
リコン配線基板１０が搭載され、このシリコン配線基板
１０上にベアチップである半導体チップ５が複数個搭載
される。シリコン配線基板１０と半導体チップ５とは金
ワイヤ等の金属細線６によって接続され、さらにシリコ
ン配線基板１０と絶縁性基板７は、金ワイヤ等の金属細
線６で接続されている。
【０００３】絶縁性基板７の裏面には外部リード３が植
設されており、この外部リード３は絶縁性基板７に形成
された配線パターンを介して半導体チップ５に接続され
ている。絶縁性基板の裏面には、半導体チップ５を封止
するために、凹部を覆うキャップ４が金ろう等によりろ
う付けされている。また、半導体チップ５が発生する熱
を効率よく放熱するために、絶縁性基板７の半導体チッ
プ搭載面と反対側の面にヒートシンク１６が高熱伝導性
の接着剤１５により接着されている。
【０００４】さらに、図５の従来例よりも高密度実装が
可能な手法として、特開平３−６４０６０号公報によ
り、図６に示す構造のＭＣＭが提案されている。この従
来例では、複数の半導体チップ５とシリコン配線基板１
０との間に多層配線基板１１が設けられる。この多層配
線基板１１は、バンプ電極１３を有する半導体チップ５
をポリイミド樹脂等の樹脂内に埋設した後、バンプ電極
上に金属層と絶縁層を交互に形成し、フォトエッチング
処理等を加えることによって形成されるものである。多
層配線基板１１の半導体チップ搭載面とは反対側の面に
はバンプ電極１２が形成されており、このバンプ電極１
２により多層配線基板１１はシリコン配線基板１０に接
続される。
【０００５】一般的にＭＣＭでは、半導体チップ数が増
加することにより、この複数の半導体チップ間の配線数
が飛躍的に増加する。図６に示された従来例は、この問
題を考慮した提案であり、図５のものよりも配線形成領
域が増加しているため、より多くの半導体チップを実装
できるものとされている。
【０００６】上記のようなベアチップ実装は、まずシリ
コン配線基板や多層配線基板を設けるため、ＭＣＭが高
価格になってしまうこと、また、不良チップを交換する
場合は、たとえ不良チップの交換が可能であるとして
も、現在一般的に使われている半田による表面実装用の
半導体装置の交換に比べればはるかに困難な作業であ
り、多大な工数がかかる。また、不良チップ交換の際
に、他の良品チップに不具合を及ぼす懸念もある。
【０００７】さらに、現在のベアチップ実装方式のＭＣ
Ｍでは、組立後の歩留りを向上させるために、選別およ
びバーンインが終了し品質の保証された半導体チップ
（いわゆるＫＧＤ；Known Good Die）のみを搭載するよ
うにしている。しかし、ベアチップ状態での選別、バー
ンイン作業は一般に困難で、これがベアチップの供給あ
るいは入手を困難とし、またＭＣＭの製造コストを上昇
させていた。
【０００８】上記のベアチップ実装方式におけるＫＧＤ
問題を解決する手段として、図７に示す構造のＭＣＭが
考案された。この先行技術のＭＣＭでは、発熱量の多い
中央処理ユニット（ＣＰＵ）や浮動小数点処理ユニット
（ＦＰＵ）等の論理回路素子から成る半導体チップ５
を、配線パターンおよび外部リード３を有するアルミナ
セラミック等の絶縁性基板７の裏面凹部に搭載し、絶縁
性基板７の配線と半導体チップ５との間を金ワイヤ等の
金属細線６によって接続した後、キャップ４を金ろう等
によりろう付けすることにより封止する。この状態で半
導体チップ５の選別および必要に応じてバーンインを行
い、良品と判断された場合にのみ以降の工程に投入され
る。
【０００９】良品と判断された製品の絶縁性基板７表面
上に、半田ペースト（図示なし）を印刷し、比較的発生
熱が小さく品質が保証されたメモリ等のモールドパッケ
ージ半導体装置８や、チップ抵抗およびチップコンデン
サ等のチップ部品９を搭載する。そして、半導体チップ
５から発生する熱の効果的な放熱のために、図５、図６
の場合と同様に、絶縁性基板７の半導体チップ５の搭載
面と反対面にヒートシンク１６を高熱伝導性の接着剤１
５により接着する。
【００１０】さらに、半導体チップを立体的に実装する
ことにより、実装密度を向上させる技術が実開平２−４
５６５３号公報により提案されている（図８）。図８に
示すチップキャリア１９の凹部にはマウントランドとス
テッチランドが形成されている。またチップキャリア１
９の側面には側面電極２がまた上下主面にはバンプ電極
１２が形成されている。半導体チップ５をチップキャリ
ア１９のマウントランドにマウントした後、金ワイヤ等
の金属細線６で半導体チップ５とステッチランドを接続
し、半導体チップ５の表面を封止樹脂２０により封止す
る。
【００１１】このチップキャリア１９を複数個積層して
ランド２２を有するボード２１上に搭載する。そして、
チップキャリア同士をバンプ電極１２および側面電極２
を介して接続するとともに、側面電極２をボード上のラ
ンド２２に接続する。この従来例によれば、半導体チッ
プを縦方向に積層しているため、横方向に配置する場合
に比較して高密度実装が可能であり、また配線長も短く
することができる。また、不良チップを交換する場合に
おいても、通常の半田を使った表面実装技術を採用して
いるので、交換は比較的容易である。
【００１２】
【発明が解決しようとする課題】上述した図７に示した
先行技術では、一般的な半田による表面実装技術を使
い、かつ品質保証された各単体パッケージおよび部品を
使用するため、ベアチップ実装で困難となっていた不良
チップの交換やＫＧＤの問題を解決することができる。
また、価格もベアチップに比べて一般的に安価である。
【００１３】しかしながら、セラミック等の絶縁性基板
を使うため配線形成領域が制約を受けて、シリコン配線
基板を使用する場合より高密度配線が困難である。そし
て、ベアチップよりもサイズが大きいモールドパッケー
ジ品やチップ部品等を絶縁性基板の一平面上に搭載する
ため、搭載する部品数が増加した場合には絶縁性基板の
面積が増大し、配線長が増加することになる。そのた
め、浮遊容量の増大により信号の遅延時間が増大し、高
速動作が困難になるという問題がある。
【００１４】この問題に解決するために、図８に示した
従来例を採用することが一応は考えられる。しかしなが
ら、この従来例では、半導体チップを樹脂封止したチッ
プキャリアを積層しているため、半導体チップの発熱に
対して問題があり、比較的発生熱の小さい半導体チップ
をこのチップキャリアに搭載した場合でも、複数個のチ
ップキャリアを密着して積層することにより熱が逃げに
くい構造となり、半導体チップの誤動作を誘発しやすい
欠点がある。さらに発熱の大きい高性能の半導体チップ
の実装には不向きである。また、チップキャリアに搭載
した半導体チップが不良チップの場合、このチップキャ
リア自体を廃棄しなければならず、チップキャリアを再
利用することはできない。
【００１５】本発明は従来例および先行技術のこのよう
な状況に鑑みてなされたものであって、その目的は、Ｋ
ＧＤ問題を回避することができるようにするとともに、
高速動作が可能で、放熱性に優れ、かつ、不良部品の交
換の容易なＭＣＭを提供しうるようにすることである。
【００１６】
【課題を解決するための手段】上記の目的を達成するた
め、本発明によれば、裏面中央部に凹部を有し、配線が
形成されている絶縁性基板と、前記絶縁性基板の凹部に
搭載された半導体チップと、前記絶縁性基板の表面に搭
載された、側面に側面電極が形成された脚部を有する複
数のキャリアと、各キャリアに搭載された樹脂封止半導
体装置と、を備え、樹脂封止半導体装置が多段に実装さ
れていることを特徴とするマルチチップモジュール、が
提供される。
【００１７】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。 ［第１の実施例］図１は、本発明の第１の実施例のＭＣ
Ｍを示すものであって、図１（ｂ）は平面図、図１
（ａ）は図１（ｂ）のＡ−Ａ線の断面図である。また、
図２は本実施例のＭＣＭに搭載されるキャリア１個の概
略の斜視図である。
【００１８】半導体チップが搭載される、アルミナセラ
ミックからなる絶縁性基板７には、予め必要な配線が施
され、基板裏面にはこの配線に接続された外部リード３
が植設されている。また、基板裏面には、半導体チップ
を搭載するための凹部が設けられ、該凹部内にはマウン
トランドとステッチランド（いずれも図示なし）とが形
成されている。まず、発熱量の多い中央処理ユニット
（ＣＰＵ）や浮動小数点処理ユニット（ＦＰＵ）等の論
理回路素子から成る半導体チップ５をマウントランドに
搭載し、半導体チップとステッチランド間を金ワイヤ等
の金属細線６で接続した後、金ろう等のろう材によりキ
ャップ４で封止を行う。その後、絶縁性基板７に搭載さ
れた半導体チップ５の選別を実施し必要に応じてバーン
インを行った後、良品と判断されたパッケージのみが次
工程に投入される。
【００１９】良品のパッケージには、図２に示されるキ
ャリア１が搭載される。キャリア１は、裏面に凹部を有
するアルミナセラミック等からなる絶縁性基板であっ
て、２側面には側面電極２が形成され、基板周辺部には
この側面電極２に接続されたパッド１８が形成されてい
る。また、キャリア表面には必要な配線および部品搭載
のためのパッド（いずれも図示なし）が形成されてい
る。このキャリア上に半田ペースト（図示なし）を印刷
し、メモリ等のモールドパッケージ半導体装置８やチッ
プコンデンサ等のチップ部品９を必要に応じて搭載し、
さらにこのキャリア１上に別のキャリア１を重ね合わせ
る。そして、この積層されたキャリアを赤外線リフロー
装置等によって半田を溶融させることでキャリア１上の
パッド１８ともう一方のキャリア１の側面電極２との半
田付けを行う。このとき同時に半導体装置８やチップ部
品９等がキャリア上に半田付けされる。
【００２０】そして、半導体チップ５が搭載され、良品
と判定されたパッケージ上に半田ペースト（図示なし）
を印刷し、メモリ等のモールドパッケージ半導体装置８
とチップ部品９および前述の積層されたキャリアを複数
個一緒に搭載する。これら部品が搭載されたパッケージ
を赤外線リフロー装置等によって、半田を溶融すること
によりモールドパッケージ半導体装置８とチップ部品９
と複数のキャリア１を絶縁性基板７に同時に接続する。
なお、キャリア１を積層した段階での半田リフロー工程
を廃止して、絶縁性基板７上において一括して半田付け
するようにしてもよい。その後、半導体チップ５から発
生する熱の効果的な放熱のために、従来例の場合と同様
に、絶縁性基板７の半導体チップ５の搭載面と反対面に
ヒートシンク１６を高熱伝導性の接着剤１５により接着
する。
【００２１】上述の構成により、本実施例のＭＣＭで
は、図７に示したＭＣＭに比較して３倍のモールドパッ
ケージ部品およびチップ部品を搭載することが可能であ
り、配線長の大幅な増加を防止して信号遅延時間の増大
を防ぐことができる。さらに、キャリア１に配線を引き
回すことにより、絶縁性基板７での配線の輻輳を緩和す
ることができる。
【００２２】また、本実施例のキャリアは、搭載部品か
ら発生する熱が複数のキャリア内にこもらないようにす
るため、キャリアの２側面において凹部が解放された形
状になされている。この凹部の空間に風を通すことによ
りキャリアが多段に積層された場合にも効率的な冷却が
可能となる。さらに、各キャリアに搭載した部品は、半
田により接続されているため、不良発生時の部品交換が
容易で、キャリアの再利用も可能である。
【００２３】［第２の実施例］次に、本発明の第２の実
施例について図３を参照して説明する。図３は、第２の
実施例の要部の断面図である。本実施例の、前述の第１
の実施例と相違する点は、キャリア１の表裏面に部品が
搭載されている点である。本実施例を作製するには、ま
ず、キャリア１の裏面凹部に半田ペーストを塗布してモ
ールドパッケージ半導体装置８やチップ部品９を搭載
し、赤外線リフロー装置等によって半田付けを行う。
【００２４】その後、キャリア１の平坦な表面上に半田
ペーストを印刷して、第１の実施例の場合と同様な方法
でモールドパッケージ半導体装置８やチップ部品９を半
田付けする。このキャリア１を、第１の実施例の場合と
同様に、絶縁性基板７上にモールドパッケージ半導体装
置８やチップ部品９と一緒に搭載し、絶縁性基板７に半
田付けする。本実施例においても、キャリア凹部に搭載
する部品以外の部品は、キャリアを絶縁性基板７上に半
田付けする際に同時に半田付けするようにすることがで
きる。本実施例では、凹部に部品を搭載することによ
り、少ない数量のキャリアでより多くの部品を搭載する
ことが可能になる。なお、本実施例においては、キャリ
ア１の凹部へ搭載される部品の半田付けには他の部分に
用いられる半田より高温の半田を用いる必要がある。
【００２５】［第３の実施例］次に、本発明の第３の実
施例について図４を参照して説明する。図４は、第３の
実施例の要部の断面図である。本実施例の、前述の第１
および第２の実施例と相違する点は、キャリア１に搭載
される部品がＴＡＢ実装された半導体チップ１７になさ
れている点である。また、この実施例においては、絶縁
性基板７上には直接電子部品は半田付けされない。本実
施例において、キャリア１にチップを組み込むには、Ｔ
ＡＢテープ上に搭載された半導体チップを、マウント材
を介してキャリア１の表裏面に搭載する。そして、ＴＡ
Ｂテープのアウターリードを超音波シングルポイントボ
ンディング法でキャリア１にＯＬＢ（Outer Lead Bondi
ng）し、その後、封止樹脂１４により封止する。
【００２６】そして、第１の実施例の場合と同様に、絶
縁性基板７に搭載した半導体チップ５の選別を行い、良
品と判断されたパッケージ上に上述したキャリア１を半
田リフローにより搭載する。このキャリアに搭載された
ＴＡＢ実装された半導体チップ１７は、ＴＡＢテープ上
に実装された段階で選別および必要に応じてバーンイン
が実施されているため、本実施例においてもＫＧＤ問題
を回避することができる。さらに、ＴＡＢ実装された半
導体チップをポッティング法等により樹脂封止した半導
体装置はモールドパッケージよりサイズが小さくて済む
ため、第２の実施例よりも多くの半導体チップを実装す
ることが可能である。また、不良チップの交換も不良キ
ャリアの交換だけで済み、半導体チップ５等の他の良品
部品に影響を与えることはない。さらにキャリアに熱伝
導性の良い材料を用いれば、半導体チップの冷却を効果
的に行うことができる。
【００２７】以上好ましい実施例について具体的に説明
したが、本発明はこれら実施例に限定されるものではな
く、その要旨を逸脱しない範囲で種々変更が可能であ
る。たとえば、キャリアの重ね数および重ね方法等につ
いて実施例と異なる数、方法を採用することが可能であ
る。また、実施例では絶縁性基板およびキャリアの材料
にアルミナセラミックを用いていたが、半導体チップお
よびモールドパッケージ半導体装置等の発熱量が大きい
場合はさらに熱伝導率が良好な窒化アルミニウムを用い
ることができる。
【００２８】
【発明の効果】以上説明したように、本発明のＭＣＭ
は、絶縁性基板裏面に形成された凹部に半導体チップを
搭載するとともに、絶縁性基板の表面に、モールドパッ
ケージ半導体装置等の半導体装置を保持するキャリアを
搭載して、絶縁性基板上に半導体装置が多層に実装され
るようにしたものであるので、搭載すべき半導体装置の
個数が増加しても絶縁性基板の面積を増加させないよう
にすることができる。したがって、本発明によれば、配
線長の長大化を防止して動作速度の低下を抑制すること
ができる。
【００２９】また、このキャリアの構造は冷却風を流す
ことができるため、搭載した部品および半導体装置等の
発熱を、従来より効果的に冷却することが可能である。
さらに、半田による表面実装技術を採用しているため、
キャリアに搭載した部品および半導体装置等の不良品に
対して、従来より不良品の交換が容易になるという効果
がある。
【図面の簡単な説明】
【図１】本発明の第１の実施例の断面図と平面図。
【図２】本発明の第１の実施例において用いられる、部
品類を搭載したキャリアの斜視図。
【図３】本発明の第２の実施例の要部断面図。
【図４】本発明の第３の実施例の要部断面図。
【図５】第１の従来例の断面図。
【図６】第２の従来例の断面図。
【図７】本発明に先行して考案されたＭＣＭの断面図。
【図８】第３の従来例の斜視図。
【符号の説明】
１ キャリア ２ 側面電極 ３ 外部リード ４ キャップ ５ 半導体チップ ６ 金属細線 ７ 絶縁性基板 ８ モールドパッケージ半導体装置 ９ チップ部品 １０ シリコン配線基板 １１ 多層配線基板 １２、１３ バンプ電極 １４、２０ 封止樹脂 １５ 接着剤 １６ ヒートシンク １７ ＴＡＢ実装された半導体チップ １８ パッド １９ チップキャリア ２１ ボード ２２ ランド

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 裏面中央部に凹部を有し、配線が形成さ
    れている絶縁性基板と、前記絶縁性基板の凹部に搭載さ
    れた半導体チップと、前記絶縁性基板の表面に搭載され
    た、側面に側面電極が形成された脚部を有する複数のキ
    ャリアと、各キャリアに搭載された樹脂封止半導体装置
    と、を備え、前記樹脂封止半導体装置が多段に実装され
    ていることを特徴とするマルチチップモジュール。
  2. 【請求項２】 前記絶縁性基板の裏面の前記凹部の外周
    部には、複数の外部リードが植設されていることを特徴
    とする請求項１記載のマルチチップモジュール。
  3. 【請求項３】 前記絶縁性基板の表面中央部には、ヒー
    トシンクが搭載され、該ヒートシンクの周囲に前記キャ
    リアが搭載されていることを特徴とする請求項１記載の
    マルチチップモジュール。
  4. 【請求項４】 前記キャリア下の、前記絶縁性基板の表
    面に直接樹脂封止半導体装置が搭載されていることを特
    徴とする請求項１記載のマルチチップモジュール。
  5. 【請求項５】 前記キャリアの表面および裏面に樹脂封
    止半導体装置が搭載されていることを特徴とする請求項
    １記載のマルチチップモジュール。
  6. 【請求項６】 前記キャリアが多段に積層されて前記絶
    縁性基板上に搭載されていることを特徴とする請求項１
    記載のマルチチップモジュール。
  7. 【請求項７】 前記キャリアには、対向する２辺に沿っ
    て２本の脚部が形成されていることを特徴とする請求項
    １記載のマルチチップモジュール。
JP7192670A 1995-07-06 1995-07-06 マルチチップモジュール Expired - Lifetime JP2792473B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7192670A JP2792473B2 (ja) 1995-07-06 1995-07-06 マルチチップモジュール
US08/676,722 US5742477A (en) 1995-07-06 1996-07-08 Multi-chip module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7192670A JP2792473B2 (ja) 1995-07-06 1995-07-06 マルチチップモジュール

Publications (2)

Publication Number Publication Date
JPH0922982A JPH0922982A (ja) 1997-01-21
JP2792473B2 true JP2792473B2 (ja) 1998-09-03

Family

ID=16295097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7192670A Expired - Lifetime JP2792473B2 (ja) 1995-07-06 1995-07-06 マルチチップモジュール

Country Status (2)

Country Link
US (1) US5742477A (ja)
JP (1) JP2792473B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5856915A (en) * 1997-02-26 1999-01-05 Pacesetter, Inc. Vertically stacked circuit module using a platform having a slot for establishing multi-level connectivity
JP2964983B2 (ja) * 1997-04-02 1999-10-18 日本電気株式会社 三次元メモリモジュール及びそれを用いた半導体装置
JP2000114686A (ja) * 1998-10-07 2000-04-21 Tdk Corp 表面実装部品
US6691769B2 (en) * 2001-08-07 2004-02-17 International Business Machines Corporation Heat sink for convection cooling in horizontal applications
US8837161B2 (en) * 2002-07-16 2014-09-16 Nvidia Corporation Multi-configuration processor-memory substrate device
US7034387B2 (en) * 2003-04-04 2006-04-25 Chippac, Inc. Semiconductor multipackage module including processor and memory package assemblies
US6807061B1 (en) * 2003-04-28 2004-10-19 Hewlett-Packard Development Company, L.P. Stack up assembly
US7327028B2 (en) * 2004-02-24 2008-02-05 Intel Corporation Embedded heat spreader for folded stacked chip-scale package
KR100585227B1 (ko) 2004-03-12 2006-06-01 삼성전자주식회사 열 방출 특성이 개선된 반도체 적층 패키지 및 이를이용한 메모리 모듈
JP2005327896A (ja) * 2004-05-14 2005-11-24 Orion Denki Kk 放熱効果を高めたプリント基板及び、放熱効果を高めたプリント基板を備えた電気機器及び、放熱効果を高めたプリント基板を備えたｃｒｔ表示装置及び、放熱効果を高めたプリント基板を備えた記録再生装置又は記録再生装置内蔵映像表示装置
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
US7994643B2 (en) * 2007-04-04 2011-08-09 Samsung Electronics Co., Ltd. Stack package, a method of manufacturing the stack package, and a digital device having the stack package
KR20090129791A (ko) * 2008-06-13 2009-12-17 가부시키가이샤 교토 소프트웨어 리서치 다치 플래시 메모리
US8638568B2 (en) * 2010-08-27 2014-01-28 Steering Solutions Ip Holding Corporation Mounted circuit card assembly
US9204548B2 (en) * 2012-03-14 2015-12-01 Cisco Technology, Inc Electronic devices mounted on multiple substrates
EP2850649A4 (en) * 2012-05-17 2015-12-23 Eagantu Ltd THREE-DIMENSIONAL MODULES FOR ELECTRONIC INTEGRATION
CN103809708A (zh) 2012-11-07 2014-05-21 辉达公司 平板电子设备及其辅助散热装置、以及两者的组件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0245653A (ja) * 1988-08-08 1990-02-15 Yanmar Diesel Engine Co Ltd 燃料噴射装置
JPH0364060A (ja) * 1989-08-02 1991-03-19 Hitachi Ltd 半導体集積回路装置およびその製造方法
US5065277A (en) * 1990-07-13 1991-11-12 Sun Microsystems, Inc. Three dimensional packaging arrangement for computer systems and the like
JPH0548001A (ja) * 1991-08-19 1993-02-26 Fujitsu Ltd 半導体集積回路の実装方法
JP2901835B2 (ja) * 1993-04-05 1999-06-07 株式会社東芝 半導体装置
JP2944405B2 (ja) * 1993-12-29 1999-09-06 日本電気株式会社 半導体素子の冷却構造および電磁遮蔽構造

Also Published As

Publication number Publication date
US5742477A (en) 1998-04-21
JPH0922982A (ja) 1997-01-21

Similar Documents

Publication Publication Date Title
JP2792473B2 (ja) マルチチップモジュール
US6630373B2 (en) Ground plane for exposed package
JP2914242B2 (ja) マルチチップモジュール及びその製造方法
JP2546195B2 (ja) 樹脂封止型半導体装置
JP3333409B2 (ja) 半導体モジュール
KR100508682B1 (ko) 더미 와이어를 이용한 열방출형 적층 칩 패키지
KR20020060558A (ko) 반도체장치
JP2002190488A (ja) 半導体装置の製造方法および半導体装置
JP2010093109A (ja) 半導体装置、半導体装置の製造方法および半導体モジュールの製造方法
US5113314A (en) High-speed, high-density chip mounting
US20100084756A1 (en) Dual or multiple row package
JPH11251506A (ja) 半導体装置およびその製造方法
JP3312611B2 (ja) フィルムキャリア型半導体装置
JPH01235264A (ja) 半導体集積回路装置
JPH0322544A (ja) 半導体装置
JP4038021B2 (ja) 半導体装置の製造方法
JPH08153826A (ja) 半導体集積回路装置
JP2907195B2 (ja) 半導体装置の製造方法
JP2008300390A (ja) 半導体装置
JP3210503B2 (ja) マルチチップモジュールおよびその製造方法
JPH07183433A (ja) 半導体デバイス
JPH0834282B2 (ja) 半導体装置用リードフレーム
JPH03234047A (ja) 半導体装置
JP2611672B2 (ja) 混成集積回路装置
CN117096036A (zh) 芯片封装方法及封装结构