KR100508682B1 - 더미 와이어를 이용한 열방출형 적층 칩 패키지 - Google Patents

더미 와이어를 이용한 열방출형 적층 칩 패키지 Download PDF

Info

Publication number
KR100508682B1
KR100508682B1 KR10-2002-0072256A KR20020072256A KR100508682B1 KR 100508682 B1 KR100508682 B1 KR 100508682B1 KR 20020072256 A KR20020072256 A KR 20020072256A KR 100508682 B1 KR100508682 B1 KR 100508682B1
Authority
KR
South Korea
Prior art keywords
dummy
chip
wire
substrate
electrode
Prior art date
Application number
KR10-2002-0072256A
Other languages
English (en)
Other versions
KR20040043839A (ko
Inventor
정태경
안은철
박희진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0072256A priority Critical patent/KR100508682B1/ko
Priority to US10/719,670 priority patent/US6857470B2/en
Publication of KR20040043839A publication Critical patent/KR20040043839A/ko
Application granted granted Critical
Publication of KR100508682B1 publication Critical patent/KR100508682B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48478—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball
    • H01L2224/48479—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) the connecting portion being a wedge bond, i.e. wedge on pre-ball on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 더미 와이어를 이용한 열방출형 적층 칩 패키지에 관한 것으로, 적층된 반도체 칩 사이에 정체하는 열을 패키지 외부로 신속히 방출시키기 위해서, 다수개의 열방출용 더미 와이어가 반도체 칩과 반도체 칩 사이를 경유하게 하고, 더미 와이어의 양단을 반도체 칩들이 부착되는 기판에 본딩함으로써, 반도체 칩 사이에 발생되는 열을 더미 와이어와 기판을 통하여 외부로 방출하는 것을 특징으로 하는 더미 와이어를 이용한 열방출형 적층 칩 패키지를 제공한다.

Description

더미 와이어를 이용한 열방출형 적층 칩 패키지{Stack chip package of heat emission type using dummy wire}
본 발명은 적층 칩 패키지에 관한 것으로, 더욱 상세하게는 적층된 반도체 칩 사이에 정체하는 열을 외부로 신속히 방출시킬 수 있는 더미 와이어를 이용한 열방출형 적층 칩 패키지에 관한 것이다.
일반적인 반도체 웨이퍼(semiconductor wafer)는 평면이기 때문에, 한 평면내에 반도체 소자의 집적도를 향상시키는 데 한계가 있다. 또한 집적도를 향상시키는 데도 많은 설비투자가 필요한 실정이다. 따라서, 현재 반도체 패키지의 고집적화를 위하여 많은 회사들 및 학계에서 고밀도 3차원 칩, 3차원 패키지의 적층 방법을 연구하고 있다. 즉, 반도체 웨이퍼를 개별 반도체 소자로 절삭한 이후에 집적도를 높이는 방법을 연구하고 있다.
복수개의 단위 패키지를 3차원으로 적층하여 제조된 3차원 적층 패키지는 고집적화를 이룰 수 있는 반면에, 두께가 두꺼워 반도체 제품의 경박단소화에 대한 대응성이 떨어지는 문제점을 안고 있다.
복수개의 반도체 소자를 3차원으로 적층하여 제조된 3차원 적층 칩 패키지는 고집적화를 이룰 수 있는 동시에 반도체 제품의 경박단소화에 대한 대응성도 뛰어나다.
종래기술에 따른 두 개의 반도체 칩(21, 22)이 적층된 적층 칩 패키지(100)를 도 1을 참조하여 설명하면, 적층 칩 패키지(100)는 기판(10) 상부면의 중심 부분에 두 개의 반도체 칩(21, 22)이 3차원으로 적층되고, 본딩 와이어(32, 34)에 의해 기판(10)과 반도체 칩들(21, 22)이 전기적으로 연결된다. 기판(10) 상부면에 적층된 두 개의 반도체 칩(21, 22)을 포함한 기판(10) 상부면은 수지 봉합부(50)에 의해 보호된다. 그리고 기판(10) 하부면에는 두 개의 반도체 칩(21, 22)과 전기적으로 연결된 솔더 볼들(60)이 형성되어 있다. 여기서 기판(10) 상부면에 부착되는 반도체 칩(21)을 제 1 칩이라 하고, 제 1 칩(21) 위에 비전도성 접착제(40)를 매개로 부착되는 반도체 칩(22)을 제 2 칩이라 한다.
이와 같이 제 1 및 제 2 칩(21, 22)이 3차원으로 적층된 적층 칩 패키지(100)의 경우, 도 2에 도시된 바와 같이, 적층 칩 패키지의 구동시 제 1 및 제 2 칩(21, 22) 사이에 많은 양의 열이 외부로 방출되지 못하고 정체하는 것을 모의실험(simulation)을 통하여 확인할 수 있다. 즉, 제 1 칩(21)의 구동시 발생되는 열의 대부분은 제 1 칩(21)의 활성면을 통해서 비전도성 접착제(40)로 전달되지만, 비전도성 접착제(40)는 열전도도가 떨어지고, 비전도성 접착제(40) 위에 다시 제 2 칩(22)이 위치하고 있기 때문에, 열이 밖으로 빠져나가지 못하고 제 1 칩(21)과 제 2 칩(22) 사이의 비전도성 접착제(40)에 정체하게 된다.
이와 같이 제 1 칩(21)과 제 2 칩(22) 사이에 정체하는 열이 외부로 방출되지 못하면, 제 1 칩(21)의 활성면의 온도를 상승시키는 요인으로 작용하여 제 1 칩(21)의 특성이 떨어져 전체적으로 적층 칩 패키지(100)의 성능을 떨어뜨린다.
따라서, 본 발명의 목적은 반도체 칩 사이에 발생되는 열을 외부로 신속히 방출시킬 수 있도록 하는 데 있다.
상기 목적을 달성하기 위하여, 다수개의 열방출용 더미 와이어가 반도체 칩과 반도체 칩 사이를 경유하게 하고, 더미 와이어의 양단을 반도체 칩들이 부착되는 기판에 본딩함으로써, 반도체 칩 사이에 발생되는 열을 더미 와이어와 기판을 통하여 외부로 방출하는 것을 특징으로 하는 더미 와이어를 이용한 열방출형 적층 칩 패키지를 제공한다.
즉, 본 발명은 기판과; 상기 기판의 상부면에 부착되며, 활성면의 가장자리에 전극 범프들이 형성된 제 1 칩과; 상기 제 1 칩의 전극 범프와 상기 기판을 전기적으로 연결하는 제 1 본딩 와이어와; 상기 제 1 칩의 상부면에 부착되며, 활성면에 전극 범프들이 형성되어 있고 배면에 비전도성 접착층이 형성된 제 2 칩과; 상기 제 2 칩의 전극 범프와 상기 기판을 전기적으로 연결하는 제 2 본딩 와이어와; 상기 기판 상부면에 적층된 제 1 칩과 제 2 칩, 제 1 본딩 와이어와 제 2 본딩 와이어를 봉합하여 형성된 수지 봉합부; 및 상기 기판 하부면에 형성되며, 상기 제 1 및 제 2 칩과 전기적으로 연결된 복수개의 솔더 볼;을 포함하며,
상기 제 1 칩과 제 2 칩 사이를 경유하고, 양단이 상기 기판에 본딩된 복수개의 열방출용 더미 와이어;를 더 포함하는 것을 특징으로 하는 더미 와이어를 이용한 열방출형 적층 칩 패키지를 제공한다.
본 발명에 따른 제 1 칩의 전극 범프는 활성면의 마주보는 양쪽의 변에 근접하게 형성되며, 더미 와이어는 제 1 칩의 전극 범프가 형성되는 양변과 이웃하는 양변을 가로지르는 방향으로 형성된다. 기판의 상부면에는 더미 와이어가 본딩되는 더미 패드가 형성된다.
본 발명에 따른 기판의 하부면에 형성된 솔더 볼 중에는, 더미 패드와 전기적으로 연결된 열방출용 더미 솔더 볼을 포함한다. 더미 솔더 볼 중에는, 적어도 하나 이상의 접지용 더미 솔더 볼을 포함할 수 있다.
본 발명에 따른 제 1 칩은 활성면에 전극 범프가 형성된 방향에 수직된 방향으로 형성된 복수개의 더미 전극 범프를 더 포함하며, 더미 와이어는 더미 전극 범프와 더미 패드를 서로 연결한다. 더미 전극 범프는 제 1 칩의 활성면의 중심 부분에 형성할 수 있다. 또는 제 1 칩의 활성면의 가장자리에 근접하게 형성하되, 더미 와이어는 더미 전극 범프가 형성된 변과 마주보는 변쪽의 기판의 더미 패드에 본딩된다.
그리고 본 발명에 따른 제 2 칩의 전극 범프는 활성면의 마주보는 양쪽의 변에 근접하게 형성되며, 본 발명에 따른 적층 칩 패키지는 제 1 칩의 전극 범프가 형성된 양변과 이웃하는 양변을 가로지르는 방향으로 형성된 더미 와이어를 더 포함할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 3은 본 발명의 제 1 실시예에 따른 더미 와이어(136)를 이용한 열방출형 적층 칩 패키지(200)를 보여주는 평면도이다. 도 4는 도 3의 4-4선 단면도이다. 도 5는 도 3의 5-5선 단면도이다. 한편 도 3은 제 1 칩(121) 위에 형성되는 더미 와이어(136)를 표시하기 위해서, 제 1 칩(121) 위에 적층되는 제 2 칩의 도시를 생략하였다.
도 3 내지 도 5를 참조하면, 본 발명의 제 1 실시예에 따른 적층 칩 패키지(200)는 기판(110) 상부면에 제 1 칩(121)과 제 2 칩(122)이 3차원으로 적층되고, 기판(110) 상부면에 실장된 제 1 칩(121)과 제 2 칩(122)은 수지 봉합부(150)에 의해 보호되며, 외부접속단자인 솔더 볼(160)이 기판(110) 하부면에 형성된 구조를 갖는다. 그리고 제 1 칩(121)과 제 2 칩(122) 사이에 발생된 열을 외부로 신속히 방출시키기 위해서, 열방출용 더미 와이어(136)가 제 1 칩(121)과 제 2 칩(122) 사이를 경유하고 양단이 기판(110) 상부면에 본딩된다.
제 1 실시예에 따른 적층 칩 패키지(200)를 좀더 상세히 설명하면, 기판(110)은 인쇄회로기판으로서, 상부면과 하부면을 갖는 기판 몸체(112)와, 기판 몸체(112)에 형성된 다층의 금속 배선층(114)으로 구성된다. 금속 배선층(114)은 기판 몸체(112)의 상부면에 적층되는 제 1 및 제 2 칩(121, 122)과 전기적으로 연결되는 기판 패드(111)를 포함하는 상부 배선층과, 기판 몸체(112)의 하부면에 형성되며 솔더 볼(160)이 융착되는 솔더 볼 패드(115)를 포함하는 하부 배선층으로 이루어지며, 금속 배선층(114)은 기판 몸체(112)에 적층된 구리 박막(copper foil)을 패터닝하여 형성한다. 그리고, 솔더 볼(160)이 부착될 솔더 볼 패드(115)와, 기판 패드(111)를 제외한 기판(110)의 전면에 솔더 레지스트층(118; solder resist layer)이 형성되어 있다. 한편, 기판 패드(111)와 솔더 볼 패드(115)는 기판 몸체(112)를 관통하여 형성된 비아(116)를 통하여 전기적으로 연결된다.
특히 본 발명에 따른 기판(110)의 상부면에는 더미 와이어(136)가 본딩될 수 있는 더미 패드들(111a)이 형성되며, 더미 패드들(111a)은 더미 비아(116a)를 통하여 더미 솔더 볼 패드(117a)와 전기적으로 연결된다. 여기서 더미 패드(111a), 더미 비아(116a) 및 더미 솔더 볼 패드(117a)는 열방출용으로 사용된다. 그리고 더미 패드(111a), 더미 비아(116a) 및 더미 솔더 볼 패드(117a)는 접지용으로 사용되는 더미 패드, 더미 비아 및 솔더 볼 패드를 적어도 하나 이상 포함할 수도 있지만, 신호의 입출력 단자용으로 사용되지 않는다.
한편 본 발명의 제 1 실시예에서는 기판(110)으로 인쇄회로기판을 예시하였지만, 리드 프레임, 테이프 배선기판, 세라믹 기판과 같은 배선기판을 사용할 수도 있다.
제 1 칩(121)은 활성면의 가장자리의 마주보는 양쪽의 변에 근접하게 전극 패드들(123)이 형성된 에지형 반도체 칩으로, 배면에는 비전도성 접착층(127)이 형성되어 있다. 그리고 전극 패드들(123)에는 각기 전극 범프(125)가 형성되어 있다. 따라서 제 1 칩의 비전도성 접착층(127)을 매개로 기판(110) 상부면에 부착된다.
한편 본 발명의 제 1 실시예에서는 제 1 칩(121)으로 배면에 비전도성 접착층(127)이 형성된 반도체 칩을 사용하였지만, 제 1 칩으로 배면에 비전도성 접착층이 형성되지 않은 반도체 칩을 사용할 수 있으며, 이 경우 기판 상부면에 접착제를 도포한 다음 제 1 칩을 부착하면 된다.
제 1 칩의 전극 범프(125)와 기판의 기판 패드(111)는 제 1 본딩 와이어(132)에 의해 전기적으로 연결된다. 제 1 본딩 와이어(132)의 와이어 본딩은 제 1 본딩 와이어(132)의 루프의 높이를 최소화하기 위해서, 기판 패드(111)에 볼 본딩(ball bonding)을 실시한 다음 제 1 칩의 전극 범프(125)에 스티치 본딩(stitch bonding)으로 마무리한다. 이때 기판 패드(111)는 제 1 칩의 전극 범프(125)가 형성된 변에 근접하게 형성된다.
더미 와이어(136)는 제 1 칩의 전극 패드(123)가 형성되는 양변과 이웃하는 양변에 근접한 기판(110)의 상부면에 형성된 더미 패드(111a)를 제 1 칩(121) 위를 경유하여 서로 연결한다. 즉, 더미 와이어(136)는 제 1 칩(121)의 일측에 형성된 더미 패드(111a)에 볼 본딩을 실시한 다음 제 1 칩(121)을 넘어서 맞은 편에 형성된 더미 패드(111a)에 스티치 본딩으로 본딩을 마무리한다. 그리고 더미 와이어(136)는 제 1 칩(121)의 활성면 위를 근접하게 통과할 수 있도록 형성하는 것이 바람직하지만, 신호의 입출력 단자로 사용되지 않기 때문에, 제 1 칩(121)의 활성면에 접촉하더라도 전기적 쇼트의 문제는 없다.
더미 와이어(136)로는 열전도도가 양호한 소재의 금속 세선을 사용하는 것이 바람직하며, 예컨대 본딩 와이어로 사용되는 금(Au) 또는 알루미늄(Al) 소재의 금속 세선을 사용하는 것이 바람직하다.
제 2 칩(122)은 활성면의 가장자리의 마주보는 양쪽의 변에 근접하게 전극 패드들(124)이 형성된 에지형 반도체 칩이며, 배면에는 비전도성 접착층(128)이 형성되어 있다. 그리고 전극 패드들(124)에는 각기 전극 범프(126)가 형성되어 있다. 제 2 칩(122)은 제 1 칩(121)의 활성면에 액상의 비전도성 접착제(140)를 개재하여 부착한다. 여기서 제 2 칩(122)의 배면에 형성된 비전도성 접착층(128)은 제 1 본딩 와이어(132)와 제 2 칩(122)의 전기적 쇼트를 방지하는 역할을 한다. 제 1 실시예에서는 제 1 칩(121)과 제 2 칩(122)은 동일한 반도체 칩으로, 제 1 칩(121)과 제 2 칩(122)의 서로 대응되는 전극 패드(123, 124)가 동일선상에 올 수 있도록 적층하지만, 서로 다른 크기의 반도체 칩을 적층할 수도 있다. 그리고 크기는 서로 다르더라도 더미 와이어와의 간섭을 방지하기 위해서, 제 1 칩과 제 2 칩의 전극 패드가 동일한 방향을 향하도록 적층하는 것이 바람직하다.
제 2 칩의 전극 범프(128)와 기판의 기판 패드(111)는 제 2 본딩 와이어(134)에 의해 전기적으로 연결된다. 제 2 본딩 와이어(134)의 와이어 본딩은 제 2 본딩 와이어(134)의 루프의 높이를 최소화하기 위해서, 기판 패드(111)에 볼 본딩을 실시한 다음 제 2 칩의 전극 범프(128)에 스티치 본딩으로 마무리한다.
수지 봉합부(150)는 기판(110) 상부면에 적층된 제 1 칩(121)과 제 2 칩(122), 제 1 본딩 와이어(132)와 제 2 본딩 와이어(134) 그리고 더미 와이어(136)를 액상의 성형 수지로 봉합하여 형성된다.
그리고 외부접속단자인 솔더 볼(160)이 기판(110) 하부면의 솔더 볼 패드(115)에 융착되며, 기판(110)에 형성된 비아(116)를 통하여 솔더 볼(160)과 기판 패드(111)가 전기적으로 연결된다. 특히 솔더 볼(160)은 더미 패드(111a)와 더미 비아(116a)를 통하여 더미 솔더 볼 패드(115a)에 융착된 열방출용 더미 솔더 볼(160a)을 포함한다.
따라서 제 1 실시예에 따른 적층 칩 패키지(200)의 구동에 따라서, 제 1 칩(121)과 제 2 칩(122) 사이에 정체하는 열은 제 1 칩(121)과 제 2 칩(122) 사이에 형성된 더미 와이어(136)를 통하여, 더미 와이어(136)와 연결된 더미 패드(111a), 더미 비아(1116a), 더미 솔더 볼 패드(1115a) 및 더미 솔더 볼(160a)로 전달되어 외부로 방출된다. 즉, 더미 와이어(136)는 제 1 칩(121)과 제 2 칩(122) 사이에 정체하는 열이 외부로 방출될 수 있는 길을 제공하는 역할을 담당한다.
본 발명에서와 같이 더미 와이어(136)는 기존의 안정적인 와이어 본딩 기술을 이용하여 본딩 공정을 진행하기 때문에, 더미 와이어(136) 추가에 따른 패키지 신뢰성에 악영향을 거의 주지 않고, 더미 와이어(136) 형성에 필요한 설비 투자가 필요 없을 뿐만 아니라 추가적인 비용 부담도 최소화할 수 있다. 그리고 더미 와이어(136)의 직경이나 수를 조절함으로써, 적층 칩 패키지(200)의 열특성을 용이하게 조절할 수 있다.
본 발명의 제 1 실시예에서는 제 1 칩(121)을 중심으로 양쪽에 형성된 더미 패드(111a)를 서로 연결하도록 더미 와이어(136)를 형성하였지만, 도 6 및 도 7에 도시된 바와 같이, 제 1 칩의 활성면에 전극 패드가 형성된 방향에 수직된 방향 즉, 더미 패드가 형성된 방향으로 복수개의 더미 전극 패드를 형성하고, 더미 전극 패드와 더미 패드를 더미 와이어로 연결하여 구현할 수도 있다.
한편 도 6 및 도 7은 제 1 칩 위에 형성되는 더미 와이어 및 더미 전극 패드를 표시하기 위해서, 제 1 칩 위에 적층되는 제 2 칩의 도시를 생략하였다.
먼저 도 6에 도시된 바와 같이, 제 2 실시예에 따른 적층 칩 패키지(300)는 더미 전극 패드(223a)가 제 1 칩(221)의 활성면의 중심 부분에 형성된다. 물론 더미 전극 패드(223a)가 형성되는 영역은 전극 패드(223)가 형성된 영역과는 이격되게 형성하는 바람직하다. 더미 전극 패드(223a)는 전기적 신호의 입출력 역할을 담당하지 않으며 열방출용으로만 사용된다. 하지만, 더미 전극 패드들(223a) 중에 일부를 접지용으로 사용할 수도 있다.
이때, 더미 전극 패드(223a)에는 더미 와이어(236)가 안정적으로 스티치 본딩될 수 있도록 더미 전극 범프(227a)를 형성하는 것이 바람직하다. 더미 와이어(236)의 일단은 더미 패드(211a)에 볼 본딩되고, 타단은 더미 전극 범프(227a)에 스티치 본딩된다.
다음으로 도 7에 도시된 바와 같이, 제 3 실시예에 따른 적층 칩 패키지(400)는 더미 전극 패드(323a)가 제 1 칩(321)의 양변에 근접하게 형성된다. 물론 더미 전극 패드(323a)가 형성되는 영역은 전극 패드(323)가 형성된 영역과는 이격되게 형성하는 바람직하며, 더미 전극 패드(323a)는 전기적 신호의 입출력 역할을 담당하지 않으며 열방출용으로만 사용된다. 하지만, 더미 전극 패드들(323a) 중에 일부를 접지용으로 사용할 수도 있다.
이때, 더미 와이어(336)가 더미 전극 패드(323a)에는 안정적으로 스티치 본딩될 수 있도록 더미 전극 범프(327a)를 형성하는 것이 바람직하다. 더미 와이어(336)의 일단은 더미 패드(311a)에 볼 본딩되고, 타단은 더미 전극 범프(327a)에 스티치 본딩된다. 그리고 더미 와이어(336)가 제 1 칩(321)의 활성면 위에 길게 위치하여 열방출에 많이 기여할 수 있도록, 서로 반대편에 위치하는 더미 패드(311a)와 더미 전극 범프(327a)를 더미 와이어(336)로 본딩한다. 즉, 더미 와이어(336)는 제 1 칩(321)의 일측의 변에 근접하게 형성된 더미 전극 범프(327a)와, 그 더미 전극 범프(327a)가 형성된 변에 마주보는 변쪽의 더미 패드(311a)를 서로 연결한다.
제 3 실시예에서는 더미 전극 범프(327a)와 더미 패드(311a)가 마주보는 양쪽에 모두 형성된 예를 개시하였지만, 일측에는 더미 전극 범프를, 일측과 마주보는 타측에 더미 패드를 형성할 수도 있다. 그리고 양쪽에 형성된 더미 전극 범프(327a)와 더미 패드(311a)를 연결하는 더미 와이어(336)가 서로 겹치지 않도록 더미 전극 범프(327a)를 지그재그로 형성하는 것이 바람직하다. 즉, 더미 전극 범프(327a)는 일측에 형성된 더미 전극 범프 사이에 타측에 형성된 더미 전극 범프가 위치할 수 있도록 제 1 칩(321)의 활성면에 형성되고, 더미 패드(311a)는 각 더미 전극 범프(327a)에 대응되게 제 1 칩(321)을 중심으로 양측의 기판(110) 상부면에 형성된다.
그 외에 적층 칩 패키지(500)의 열방출 능력을 극대화하기 위해서, 도 8에 도시된 바와 같이, 제 2 칩(422) 위를 지나가도록 더미 와이어(438)를 더 형성할 수도 있다. 도 8에서 제 1 및 제 2 칩(421, 422) 사이에 형성된 더미 와이어(436)를 제 1 더미 와이어라 하고, 제 2 칩(422) 위를 경유하는 더미 와이어(438)를 제 2 더미 와이어라 한다.
도 8을 참조하면, 제 4 실시예에 따른 적층 칩 패키지(500)는 제 2 더미 와이어(438)가 제 2 칩(422) 위를 지나 제 1 더미 와이어(436)가 본딩되는 더미 패드(411a)에 본딩된 것을 제외하면, 제 1 실시예에 따른 적층 칩 패키지와 동일한 구조를 갖는다. 즉, 제 4 실시예에 따른 적층 칩 패키지(500)는 제 1 칩(421)과 제 2 칩(422) 사이에 발생되는 열은 제 1 더미 와이어(436)를 통하여 외부로 방출시키고, 제 2 칩(422)의 활성면 위로 방출되는 열은 제 2 더미 와이어(438)를 통하여 외부로 방출시키기 때문에, 적층 칩 패키지(500)에서 발생되는 열을 효과적으로 외부로 방출시킬 수 있다.
한편, 제 4 실시예에서는, 제 1 실시예에 따른 적층 칩 패키지의 제 2 칩(422) 위로 제 2 더미 와이어(438)가 지나가도록 형성된 예를 개시하였지만, 제 2 및 제 3 실시예에 따른 적층 칩 패키지의 제 2 칩 위로 제 2 더미 와이어가 지나가도록 형성할 수도 있다. 또한 제 2 칩 위에 제 2 및 제 3 실시예에 따른 더미 전극 패드와 더미 전극 범프를 형성하여, 더미 전극 범프와 더미 패드를 제 2 더미 와이어로 연결할 수도 있다.
그리고 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다. 예컨대, 본 발명의 실시예들에서는 적층된 두 개의 반도체 칩 사이에 더미 와이어가 형성된 예를 개시하였지만, 두 개 이상의 반도체 칩이 적층된 적층 칩 패키지에서 적층된 반도체 칩 사이에 더미 와이어를 적용하는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게는 자명한 것이다.
따라서, 본 발명의 구조를 따르면 적층된 반도체 칩 사이에 열방출용 더미 와이어가 형성되어 있기 때문에, 적층된 반도체 칩 사이에 정체하는 열을 더미 와이어를 통하여 외부로 신속히 방출시킬 수 있다. 적층 패키지에 열방출용 더미 와이어 추가로 형성하였지만, 적층 칩 패키지의 두께 또는 넓이의 변화가 거의 없으면서 열 방출 성능을 개선할 수 있다.
통상적인 반도체 패키지 제조 공정의 안정적인 와이어 본딩 공정을 이용하여 더미 와이어를 형성하기 때문에, 더미 와이어 추가에 따른 패키지 신뢰성에 악영향을 거의 주지 않고, 더미 와이어 형성에 필요한 설비 투자가 필요 없을 뿐만 아니라 추가적인 비용 부담도 최소화할 수 있다.
그리고, 적층된 반도체 칩들 사이에 형성될 더미 와이어의 직경과 수를 조절함으로써, 적층 칩 패키지의 열 특성을 용이하게 조절할 수 있는 장점도 있다.
도 1은 종래기술에 따른 적층 칩 패키지를 보여주는 단면도이다.
도 2는 도 1의 적층 칩 패키지의 열 특성을 테스트한 모의실험한 도면이다.
도 3은 본 발명의 제 1 실시예에 따른 더미 와이어를 이용한 열방출형 적층 칩 패키지를 보여주는 평면도이다.
도 4는 도 3의 4-4선 단면도이다.
도 5는 도 3의 5-5선 단면도이다.
도 6은 본 발명의 제 2 실시예에 따른 더미 와이어를 이용한 열방출형 적층 칩 패키지를 보여주는 평면도이다.
도 7은 본 발명의 제 3 실시예에 따른 더미 와이어를 이용한 열방출형 적층 칩 패키지를 보여주는 평면도이다.
도 8은 본 발명의 제 4 실시예에 따른 더미 와이어를 이용한 열방출형 적층 칩 패키지를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
110, 210, 310, 410 : 기판 111, 211, 311, 411 : 기판 패드
111a, 211a, 311a, 411a : 더미 패드 115, 415 : 솔더 볼 패드
115a, 415a : 더미 솔더 볼 패드 116, 416 : 비아
116a, 416a : 더미 비아
121, 221, 321, 421 : 제 1 칩
223a, 323a : 더미 전극 패드 122, 222, 322, 422 : 제 2 칩
132, 232, 332, 432 : 제 1 본딩 와이어 134, 434 : 제 2 본딩 와이어
136, 236, 336, 436, 438 : 더미 와이어 140, 440 : 비전도성 접착제
150, 450 : 수지 봉합부 160, 460 : 솔더 볼
160a, 460a : 더미 솔더 볼 패드
200, 300, 400, 500 : 적층 칩 패키지

Claims (9)

  1. 기판과;
    상기 기판의 상부면에 부착되며, 활성면의 가장자리에 전극 범프들이 형성된 제 1 칩과;
    상기 제 1 칩의 전극 범프와 상기 기판을 전기적으로 연결하는 제 1 본딩 와이어와;
    상기 제 1 칩의 상부면에 부착되며, 활성면에 전극 범프들이 형성되어 있고 배면에 비전도성 접착층이 형성된 제 2 칩과;
    상기 제 2 칩의 전극 범프와 상기 기판을 전기적으로 연결하는 제 2 본딩 와이어와;
    상기 기판 상부면에 적층된 제 1 칩과 제 2 칩, 제 1 본딩 와이어와 제 2 본딩 와이어를 봉합하여 형성된 수지 봉합부; 및
    상기 기판 하부면에 형성되며, 상기 제 1 및 제 2 칩과 전기적으로 연결된 복수개의 솔더 볼과;
    상기 제 1 칩과 제 2 칩 사이를 경유하고, 양단이 상기 기판에 본딩된 복수개의 열방출용 더미 와이어;를 포함하며,
    상기 제 1 칩의 전극 범프는 활성면의 마주보는 양쪽의 변에 근접하게 형성되며, 상기 더미 와이어는 상기 제 1 칩의 전극 범프가 형성되는 양변과 이웃하는 양변을 가로지르는 방향으로 형성된 것을 특징으로 하는 더미 와이어를 이용한 열방출형 적층 칩 패키지.
  2. 삭제
  3. 제 1항에 있어서, 상기 기판의 상부면에는 상기 더미 와이어가 본딩되는 더미 패드가 형성된 것을 특징으로 하는 더미 와이어를 이용한 열방출형 적층 칩 패키지.
  4. 제 3항에 있어서, 상기 기판의 하부면에 형성된 솔더 볼 중에는, 상기 더미 패드와 전기적으로 연결된 열방출용 더미 솔더 볼을 포함하는 것을 특징으로 하는 더미 와이어를 이용한 열방출형 적층 칩 패키지.
  5. 제 4항에 있어서, 상기 더미 솔더 볼 중에는, 적어도 하나 이상의 접지용 더미 솔더 볼을 포함하는 것을 특징으로 하는 더미 와이어를 이용한 열방출형 적층 칩 패키지.
  6. 제 3항에 있어서, 상기 제 1 칩은 활성면에 상기 전극 범프가 형성된 방향에 수직된 방향으로 형성된 복수개의 더미 전극 범프를 더 포함하며,
    상기 더미 와이어는 상기 더미 전극 범프와 상기 더미 패드 사이에 본딩된 것을 특징으로 하는 더미 와이어를 이용한 열방출형 적층 칩 패키지.
  7. 제 6항에 있어서, 상기 더미 전극 범프는 상기 제 1 칩의 활성면의 중심 부분에 형성된 것을 특징으로 하는 더미 와이어를 이용한 열방출형 적층 칩 패키지.
  8. 제 6항에 있어서, 상기 더미 전극 범프는 상기 제 1 칩의 활성면의 가장자리에 근접하게 형성되며, 상기 더미 와이어는 상기 더미 전극 범프가 형성된 변과 마주보는 변쪽의 상기 기판의 더미 패드에 본딩되는 것을 특징으로 하는 더미 와이어를 이용한 열방출형 적층 칩 패키지.
  9. 제 1항, 제 3항 내지 8항의 어느 한 항에 있어서, 상기 제 2 칩의 전극 범프는 활성면의 마주보는 양쪽의 변에 근접하게 형성되며, 상기 제 1 칩의 전극 범프가 형성된 양변과 이웃하는 양변을 가로지르는 방향으로 형성된 더미 와이어를 더 포함하는 것을 특징으로 하는 더미 와이어를 이용한 열방출형 적층 칩 패키지.
KR10-2002-0072256A 2002-11-20 2002-11-20 더미 와이어를 이용한 열방출형 적층 칩 패키지 KR100508682B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2002-0072256A KR100508682B1 (ko) 2002-11-20 2002-11-20 더미 와이어를 이용한 열방출형 적층 칩 패키지
US10/719,670 US6857470B2 (en) 2002-11-20 2003-11-20 Stacked chip package with heat transfer wires

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0072256A KR100508682B1 (ko) 2002-11-20 2002-11-20 더미 와이어를 이용한 열방출형 적층 칩 패키지

Publications (2)

Publication Number Publication Date
KR20040043839A KR20040043839A (ko) 2004-05-27
KR100508682B1 true KR100508682B1 (ko) 2005-08-17

Family

ID=33095521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0072256A KR100508682B1 (ko) 2002-11-20 2002-11-20 더미 와이어를 이용한 열방출형 적층 칩 패키지

Country Status (2)

Country Link
US (1) US6857470B2 (ko)
KR (1) KR100508682B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11791314B2 (en) 2020-11-10 2023-10-17 Samsung Electronics Co., Ltd. Semiconductor packages

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298031B1 (en) * 2000-08-09 2007-11-20 Micron Technology, Inc. Multiple substrate microelectronic devices and methods of manufacture
US6607937B1 (en) * 2000-08-23 2003-08-19 Micron Technology, Inc. Stacked microelectronic dies and methods for stacking microelectronic dies
KR100401020B1 (ko) * 2001-03-09 2003-10-08 앰코 테크놀로지 코리아 주식회사 반도체칩의 스택킹 구조 및 이를 이용한 반도체패키지
KR100701380B1 (ko) * 2002-12-30 2007-03-28 동부일렉트로닉스 주식회사 열발산형 반도체 패키지 구조
US7071421B2 (en) * 2003-08-29 2006-07-04 Micron Technology, Inc. Stacked microfeature devices and associated methods
US7269017B2 (en) * 2004-11-19 2007-09-11 Delphi Technologies, Inc. Thermal management of surface-mount circuit devices on laminate ceramic substrate
JP4972306B2 (ja) * 2004-12-21 2012-07-11 オンセミコンダクター・トレーディング・リミテッド 半導体装置及び回路装置
US7675180B1 (en) 2006-02-17 2010-03-09 Amkor Technology, Inc. Stacked electronic component package having film-on-wire spacer
SG135066A1 (en) 2006-02-20 2007-09-28 Micron Technology Inc Semiconductor device assemblies including face-to-face semiconductor dice, systems including such assemblies, and methods for fabricating such assemblies
US7633144B1 (en) 2006-05-24 2009-12-15 Amkor Technology, Inc. Semiconductor package
US7838971B2 (en) * 2006-07-11 2010-11-23 Atmel Corporation Method to provide substrate-ground coupling for semiconductor integrated circuit dice constructed from SOI and related materials in stacked-die packages
KR100798895B1 (ko) * 2006-12-21 2008-01-29 주식회사 실리콘웍스 방열패턴을 구비하는 반도체 집적회로
US8134227B2 (en) * 2007-03-30 2012-03-13 Stats Chippac Ltd. Stacked integrated circuit package system with conductive spacer
TWI343780B (en) * 2007-12-14 2011-06-11 Delta Electronics Inc Power module package structure
KR101420817B1 (ko) * 2008-01-15 2014-07-21 삼성전자주식회사 3 차원의 직렬 및 병렬 회로들을 가지고 차례로 적층된집적회로 모듈들을 전기적으로 접속하는 반도체 집적회로장치 및 그 장치의 형성방법
JP2009206429A (ja) * 2008-02-29 2009-09-10 Toshiba Corp 記憶媒体
US20090243051A1 (en) * 2008-03-28 2009-10-01 Micron Technology, Inc. Integrated conductive shield for microelectronic device assemblies and associated methods
KR101034054B1 (ko) 2009-10-22 2011-05-12 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
TW201225246A (en) 2010-12-06 2012-06-16 Ind Tech Res Inst Multi-chip stack structure
KR101483874B1 (ko) * 2013-07-29 2015-01-16 삼성전기주식회사 인쇄회로기판
FR3034253B1 (fr) * 2015-03-24 2018-09-07 3D Plus Dispositif de puce electronique a resistance thermique amelioree, et procede de fabrication associe
KR102442620B1 (ko) * 2018-01-02 2022-09-13 삼성전자 주식회사 반도체 메모리 패키지
KR102571267B1 (ko) * 2018-09-19 2023-08-29 에스케이하이닉스 주식회사 부분 중첩 반도체 다이 스택 패키지

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763188A (en) * 1986-08-08 1988-08-09 Thomas Johnson Packaging system for multiple semiconductor devices
US5438224A (en) * 1992-04-23 1995-08-01 Motorola, Inc. Integrated circuit package having a face-to-face IC chip arrangement
WO1993023982A1 (en) * 1992-05-11 1993-11-25 Nchip, Inc. Stacked devices for multichip modules
US5610442A (en) * 1995-03-27 1997-03-11 Lsi Logic Corporation Semiconductor device package fabrication method and apparatus
US5641424A (en) * 1995-07-10 1997-06-24 Xerox Corporation Magnetic refrigerant compositions and processes for making and using
US6784023B2 (en) * 1996-05-20 2004-08-31 Micron Technology, Inc. Method of fabrication of stacked semiconductor devices
US5763951A (en) * 1996-07-22 1998-06-09 Northrop Grumman Corporation Non-mechanical magnetic pump for liquid cooling
US6294838B1 (en) 1997-09-24 2001-09-25 Utron Technology Inc. Multi-chip stacked package
US6432320B1 (en) * 1998-11-02 2002-08-13 Patrick Bonsignore Refrigerant and heat transfer fluid additive
JP3876088B2 (ja) * 1999-01-29 2007-01-31 ローム株式会社 半導体チップおよびマルチチップ型半導体装置
US6291881B1 (en) * 1999-03-04 2001-09-18 United Microelectronics Corp. Dual silicon chip package
US6720662B1 (en) * 1999-11-04 2004-04-13 Rohm Co., Ltd. Semiconductor device of chip-on-chip structure with a radiation noise shield
US6729383B1 (en) * 1999-12-16 2004-05-04 The United States Of America As Represented By The Secretary Of The Navy Fluid-cooled heat sink with turbulence-enhancing support pins
US6447692B1 (en) * 2000-08-04 2002-09-10 Hrl Laboratories, Llc Nanometer sized phase change materials for enhanced heat transfer fluid performance
KR100341517B1 (ko) 2000-11-08 2002-06-22 마이클 디. 오브라이언 반도체 패키지 및 그 제조방법
KR100649869B1 (ko) 2000-12-04 2006-11-24 앰코 테크놀로지 코리아 주식회사 반도체 패키지
EP1373430A4 (en) * 2001-01-30 2007-04-25 Mat & Electrochem Res Corp CARBON MATERIALS, OF A NANOMETRIC SIZE, FOR IMPROVING THERMAL TRANSFER IN FLUIDS
US6472741B1 (en) * 2001-07-14 2002-10-29 Siliconware Precision Industries Co., Ltd. Thermally-enhanced stacked-die ball grid array semiconductor package and method of fabricating the same
US6942018B2 (en) * 2001-09-28 2005-09-13 The Board Of Trustees Of The Leland Stanford Junior University Electroosmotic microchannel cooling system
US6737750B1 (en) * 2001-12-07 2004-05-18 Amkor Technology, Inc. Structures for improving heat dissipation in stacked semiconductor packages
US6668911B2 (en) * 2002-05-08 2003-12-30 Itt Manufacturing Enterprises, Inc. Pump system for use in a heat exchange application
JP2004274942A (ja) * 2003-03-11 2004-09-30 Ind Technol Res Inst 磁流発電と冷却の装置及び方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11791314B2 (en) 2020-11-10 2023-10-17 Samsung Electronics Co., Ltd. Semiconductor packages

Also Published As

Publication number Publication date
US6857470B2 (en) 2005-02-22
KR20040043839A (ko) 2004-05-27
US20040196635A1 (en) 2004-10-07

Similar Documents

Publication Publication Date Title
KR100508682B1 (ko) 더미 와이어를 이용한 열방출형 적층 칩 패키지
KR100441532B1 (ko) 반도체장치
US8885356B2 (en) Enhanced stacked microelectronic assemblies with central contacts and improved ground or power distribution
US9461015B2 (en) Enhanced stacked microelectronic assemblies with central contacts
KR100572946B1 (ko) 반도체장치및그제조방법
US8952551B2 (en) Semiconductor package and method for fabricating the same
US6838768B2 (en) Module assembly for stacked BGA packages
US5817530A (en) Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
US20090008797A1 (en) Bond pad rerouting element, rerouted semiconductor devices including the rerouting element, and assemblies including the rerouted semiconductor devices
JP2001015679A (ja) 半導体装置及びその製造方法
US7396763B2 (en) Semiconductor package using flexible film and method of manufacturing the same
US5808872A (en) Semiconductor package and method of mounting the same on circuit board
KR20020015214A (ko) 반도체패키지
KR20030041528A (ko) 활성면에 점퍼링 수단이 형성된 센터패드형 집적회로 칩과그 제조 방법 및 그를 이용한 멀티 칩 패키지
KR0151898B1 (ko) 기판을 이용한 센터 패드형태의 칩이 적용된 멀티칩 패키지
KR100708050B1 (ko) 반도체패키지
KR100525452B1 (ko) 반도체 패키지와 상기 반도체 패키지가 장착되는인쇄회로기판
KR20010068589A (ko) 칩 스캐일 스택 패키지
KR20010058580A (ko) 반도체패키지 및 그 제조방법
KR20110056769A (ko) 스택 패키지용 인터포저 및 이를 이용한 스택 패키지
KR20080088317A (ko) 반도체 패키지
JPH06204396A (ja) 半導体装置
JP2000332143A (ja) 半導体装置
JPH06260530A (ja) 半導体集積回路装置
KR20030008450A (ko) 볼 그리드 어레이형 적층 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 15