KR20080088317A - 반도체 패키지 - Google Patents

반도체 패키지 Download PDF

Info

Publication number
KR20080088317A
KR20080088317A KR1020070031179A KR20070031179A KR20080088317A KR 20080088317 A KR20080088317 A KR 20080088317A KR 1020070031179 A KR1020070031179 A KR 1020070031179A KR 20070031179 A KR20070031179 A KR 20070031179A KR 20080088317 A KR20080088317 A KR 20080088317A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
pads
connection
mounting member
bonding pads
Prior art date
Application number
KR1020070031179A
Other languages
English (en)
Inventor
정종서
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070031179A priority Critical patent/KR20080088317A/ko
Publication of KR20080088317A publication Critical patent/KR20080088317A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

본 발명은 반도체 패키지를 개시한다. 개시된 본 발명에 따른 반도체 패키지는, 일면에 신호 패드들, 전원 패드들 및 그라운드 패드들을 포함하는 본딩 패드들이 배열된 반도체 칩, 반도체 칩과 상호 부착되고, 외부 접속 단자를 구비하며 반도체 칩과 전기적으로 연결되는 실장 부재, 본딩 패드들이 노출되도록 반도체 칩의 일면에 부착되고, 신호 인가 라인, 신호 인가 라인에 연결되고 본딩 패드들과 전기적으로 연결되는 제 1연결 패드 및 신호 인가 라인에 의해 제1연결 패드와 연결되고 실장부재와 전기적으로 연결되는 제 2연결 패드를 포함하는 패턴 필름, 본딩 패드들 및 제 1연결 패드를 전기적으로 연결시키는 제 1와이어, 제 2연결 패드와 실장 부재를 전기적으로 연결시키는 제 2와이어 및 본딩 패드들과 실장 부재를 연결하는 제 3와이어를 포함하는 연결부 및 패턴 필름을 포함한 반도체 칩, 연결부 및 실장 부재의 일부분을 감싸 보호하는 밀봉부를 포함한다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}
도 1은 본 발명의 제1실시예에 따른 LOC 반도체 패키지의 단면도이다.
도 2는 본 발명에 따른 패턴 필름에 의해 반도체 칩 및 리드 프레임이 부착된 평면도이다.
도 3a는 본 발명의 제 1실시예에 따른 패턴 필름의 평면도이고, 도 3b는 도 3a를 I-I´선으로 절단한 패턴 필름의 단면도이다.
도 4는 본 발명의 제 1실시예에 따른 BGA 반도체 패키지의 단면도이다.
도 5는 본 발명의 제 2실시예에 따른 패턴 필름의 평면도이다.
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 본 발명은 리드 프레임과 반도체 칩을 접착시키는 접착 테이프에 그라운드 및 전원 전압 패턴을 형성하여 보다 안정적으로 반도체 칩에 전원 및 그라운드 전압을 인가하여 전기적 특성을 향상시킨 반도체 패키지에 관한 것이다.
최근 휴대용 전자제품의 수요가 급속히 증가하면서 이에 이용되는 반도체 칩 패키지에 대한 박형화, 소형화, 경량화의 요구가 한층 증대되고 있다. 이와 같은 요구에 따라서 패키지 크기를 줄이기 위한 많은 노력들이 행하여 졌다. 그 결과의 하나로서 LOC 형태(Lead On Chip type)의 반도체 패키지 및 BGA 형태(Ball Grid Array)의 반도체 패키지 등이 개발되었다.
일반적인 LOC형태의 반도체 패키지(이하, LOC 반도체 패키지라 한다.)는 접착제 테이프를 개재하여 반도체 칩의 일면에 리드 프레임을 직접 부착하고, 도전성 재질의 와이어를 이용하여 반도체 칩의 본딩 패드들과 리드 프레임을 전기적으로 연결시킨 후, 몰딩 수지를 이용하여 반도체 칩을 감싸는 몰딩부를 형성함으로써 제조한다.
여기서, LOC 반도체 패키지의 경우 보통 반도체 칩의 중앙에 그라운드 패드, 전원 패드 및 신호 패드로 구성된 본딩패드이 배열되고, 반도체 칩 중 본딩 패드들이 배열된 면에 리드 프레임이 부착되는데, 본딩 패드들을 기준으로 본딩 패드들의 양쪽에 리드 프레임의 리드들이 위치한다.
이와 같은 종래의 LOC 반도체 패키지는 패키지 대비 반도체 칩의 점유면적을 크게 할 수 있어 패키지 크기의 축소에 효과적이다.
그러나, 리드의 폭 및 리드들 사이의 간격이 어느 정도 유지하여야 하기 때문에 더 이상 반도체 패키지의 사이즈를 줄일 수 없고, 입출력 단자 역할을 하는 리드들의 개수도 증가시킬 수 없다.
이를 해결하기 위해 개발된 패키지가 BGA 형태의 반도체 패키지(이하, BGA 패키지라 한다.)이다. 일반적인 BGA 패키지는 일면에 본딩 패드들이 배열된 반도체 칩을 기판 상에 부착하고, 반도체 칩이 부착된 기판의 상부면에 배열된 전극 단자 들과 반도체 칩의 본딩 패드들을 도전성 재질로 형성된 와이어를 이용하여 전기적으로 연결하며, 몰딩 수지를 이용하여 반도체 칩 및 와이어를 포함한 기판의 상부면을 감싸는 몰딩부를 형성한 후에 기판의 하부면에 형성되며 전극 단자들과 전기적으로 연결된 볼 랜드에 입출력 단자로 사용되는 솔더 볼을 접속시킴으로써 제조한다.
그러나, 종래의 LOC 반도체 패키지의 경우 반도체 칩의 고집적화에 따른 본딩 패드의 수적인 증가, 즉,신호 패드, 전원 패드, 그라운드 패드 등의 증가에 대하여 충분히 대응하지 못하게 되는 단점이 있었다. 예컨대, 반도체 칩의 고집적화에 따라 신호 패드 및 반도체 칩의 안정적인 구동을 위해 전원 및 그라운드 패드들의 개수는 증가하나, 본딩 패드들을 와이어로 연결되는 리드의 형성 개수는 한정되어 있어 반도체 칩에 형성된 전원 및 그라운드 패드들 중 일부분만을 리드에 연결시키게 되었다. 이로 인해 반도체 칩에 전원이 안정적으로 공급되지 않아 반도체 칩의 전기적 특성이 저하되고, 고 응답 속도를 요구하는 반도체 칩의 경우에는 LOC 반도체 패키지의 적용이 불가능한 문제점이 있다.
한편, LOC 반도체 패키지의 단점을 극복하기 위해 개발된 BGA 패키지의 경우, LOC 반도체 패키지에 사용되는 반도체 칩이 BGA 패키지에도 사용되기 때문에 기판에 전극 단자들과 볼 랜드들을 전기적으로 연결시키는 회로 패턴들이 서로 교차되지 않도록 설계하는데 어려운 문제점이 있다.
본 발명의 목적은 반도체 칩에 형성된 전원 및 그라운드 패드들을 전부 실장 부재에 전기적으로 접속시켜 전기적 특성을 향상시키고, 실장 부재의 설계를 용이하게 한 반도체 패키지를 제공하는 데 있다.
이와 같은 본 발명의 목적을 구현하기 위한 반도체 패키지는, 일면에 신호 패드들, 전원 패드들 및 그라운드 패드들을 포함하는 본딩 패드들이 배열된 반도체 칩, 상기 반도체 칩과 상호 부착되고, 외부 접속 단자를 구비하며 상기 반도체 칩과 전기적으로 연결되는 실장 부재, 상기 본딩 패드들이 노출되도록 상기 반도체 칩의 일면에 부착되고, 신호 인가 라인, 상기 신호 인가 라인에 연결되고 상기 본딩 패드들과 전기적으로 연결되는 제 1연결 패드 및 상기 신호 인가 라인에 의해 상기 제1연결 패드와 연결되고 상기 실장부재와 전기적으로 연결되는 제 2연결 패드를 포함하는 패턴 필름, 상기 본딩 패드들 및 상기 제 1연결 패드를 전기적으로 연결시키는 제 1와이어, 상기 제 2연결 패드와 상기 실장 부재를 전기적으로 연결시키는 제 2와이어 및 상기 본딩 패드들과 상기 실장 부재를 연결하는 제 3와이어를 포함하는 연결부 및 상기 패턴 필름을 포함한 상기 반도체 칩, 상기 연결부 및 상기 실장 부재의 일부분을 감싸 보호하는 밀봉부를 포함한다.
상기 실장 부재는 상기 밀봉부를 기준으로 상기 밀봉부의 내측에 위치하며 상기 패턴 필름의 연결 패드들에 의해 반도체 칩의 본딩 패드들과 전기적으로 연결되는 내부 리드 및 상기 내부 리드와 일체로 형성되고 상기 밀봉부의 외측으로 노출되며 상기 외부 접속 단자 역할을 하는 외부 리드로 구분되는 리드들을 포함하는 리드 프레임인 것을 특징으로 한다.
여기서, 상기 패턴 필름은 상기 반도체 칩의 일면과 상기 리드 프레임 사이에 배치되어 상기 반도체 칩과 상기 리드들을 접착시키는 접착제 역할을 한다.
아울러, 상기 패턴 필름은, 베이스 필름; 상기 베이스 필름의 일면에 배치되고 상기 신호 인가 라인, 상기 제 1 및 제 2연결 패드들이 패터닝되며 상기 제 1 및 제 2연결 패드들이 노출되도록 상기 리드 프레임이 접착되는 제 1접착 필름; 및 상기 베이스 필름의 일면과 대향되는 상기 베이스 필름의 이면에 배치되고, 상기 반도체 칩의 일면에 접착되는 제 2접착 필름을 포함한다.
상기 패턴 필름은, 제 2접착 필름에 상기 신호 인가 라인, 상기 제 1 및 제 2연결 패드들이 패터닝되며, 상기 제 2접착 필름에 패터닝된 상기 신호 인가 라인, 상기 제 1 및 제 2연결 패드들은 비아홀에 의해서 상기 제 1접착 필름에 패터닝된 상기 신호 인가 라인, 상기 제 1 및 제 2연결 패드들과 전기적으로 연결된 것을 특징으로 한다.
또한, 상기 실장 부재는 상기 반도체 칩이 부착되는 상부면에 배열되고 상기 본딩 패드들과 전기적으로 연결되는 전극 단자들 및 하부면에 배열되고 상기 외부 접속 단자들이 접속되며 상기 전극 단자들과 전기적으로 연결되는 볼 랜드들을 포함하는 인쇄 회로 기판인 것을 특징으로 한다.
여기서, 상기 실장 부재와 전기적으로 연결되되는 제 2연결 패드를 포함하는 패턴 필름은 상기 신호 인가 라인, 상기 제 1 및 제 2연결 패드들이 패터닝된 필름이 다층으로 적층되고, 적층된 상기 필름들은 비아홀을 통해 상호 전기적으로 연결된 다층 패턴 필름이다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
실시예 1
본 발명에 따른 실시예 1은 LOC 형태의 반도체 패키지에 패턴 필름을 적용한 것으로, 도 1은 본 발명의 제 1실시예에 따른 LOC 반도체 패키지의 단면도이고, 도 2는 본 발명에 따른 패턴 필름에 의해 반도체 칩 및 리드 프레임이 부착된 평면도이다.
도 1 및 도 2를 참조하면, 본 발명에 따른 LOC 반도체 패키지(200)는 반도체 칩(100), 리드 프레임(110), 패턴 필름(120), 연결부(130) 및 밀봉부(140)를 포함한다.
반도체 칩(100)은 순도 높은 실리콘 웨이퍼 상에 형성되며, 반도체 칩(100)의 내부에는 데이터를 저장하고 처리하기 위한 회로부(circuit portion)들이 형성된다. 그리고, 반도체 칩(100)의 일면 , 즉, 패턴 필름(120) 및 리드 프레임(110)이 부착되는 면의 중앙 부분에는 회로부들과 전기적으로 연결된 본딩 패드(102)들이 배열된다. 본딩 패드(102)들은 데이터를 입력하고 출력하는 신호 패드(104)들, 반도체 칩(100)에 전원을 인가하는 전원 패드(106) 및 반도체 칩(100)에 기준 전압을 제공하는 그라운드 패드(108)들로 구성된다. 상술한 본딩 패드(102)들 중 거의 대부분은 신호 패드(104)들이며, 나머지는 전원 및 그라운드 패드(106, 108)들인데, 고 응답 속도를 요구하는 반도체 칩(100) 및 반도체 칩(100)의 전기적 특성을 향상시키기 원할 경우 반도체 칩(100)의 일면에 전원 및 그라운드 패드(106, 108)를 가능한 많이 형성한다.
그러나, 반도체 칩(100)에 부착되고 외부 기기와 반도체 칩(100)을 전기적으로 연결시키는 리드 프레임(110)의 설계 한계로 인해 반도체 칩(100)에 형성된 많은 전원 및 그라운드 패드(106, 108)들 중에서 몇 개의 전원 및 그라운드 패드(106, 108)들만이 리드 프레임(110)과 연결되었다.
도 2를 참조하여 이를 좀더 상세히 설명하면, 리드 프레임(110)은 리드(112) 및 리드(112)들 사이에 배치되어 리드(112)들이 분리되지 않도록 상호 연결시키며 리드(112)들을 일정한 간격으로 이격시키는 연결바(도시 안됨)를 포함한다. 여기서, 연결바는 몰딩부(140)를 형성하는 몰딩 공정 후 절단되어 제거되기 때문에 LOC 반도체 패키지(200) 상태에서는 존재하지 않는다.
한편, 리드(112)들은 반도체 칩(100)의 본딩 패드(102)들이 노출되도록 본딩 패드(102)들을 기준으로 본딩 패드(102)들의 양쪽에 배치되는데, 본딩 패드(102)들의 양쪽에 배치된 리드(112)들은 서로 일정 간격 이격되어 반도체 칩(100)의 길이방향을 따라 배열된다. 리드(112)들은 밀봉부(140)를 기준으로 밀봉부(140)의 내측에 위치하며 연결부(130)에 의해 반도체 칩(100)의 본딩 패드(102)들과 전기적으로 연결되는 내부 리드(112a) 및 내부 리드(112a)와 일체로 형성되고 밀봉부(140)의 외측으로 노출되며 LOC 반도체 패키지(200)의 외부 접속 단자 역할을 하는 외부 리드(112b)로 구분된다. 이와 같이 구분되는 리드(112)들은 데이터 신호가 입력되는 신호 인가용 리드(114)들, 전원 전압이 인가되는 전원 리드(116)들 및 기준 전압이 인가되는 그라운드 리드(118)들을 포함한다.
도 2에 도시된 바와 같이 전원 리드(116) 및 그라운드 리드(118)들은 반도체 칩(100)의 길이방향을 따라 배열된 리드(112)들의 양쪽 끝부분 및 중앙부분에 위치한다. 예를 들어 본딩 패드(102)들을 기준으로 반도체 칩(100)의 일측에 배열된 리드(112)들에는 전원 리드(116)들이 포함되며, 반대쪽 즉 반도체 칩(100)의 타측 가장자리에 배열된 리드(112)들에 그라운드 리드(118)들이 포함된다.
이와 같이 구성된 리드 프레임(110)의 리드(112)들은 최소한 연결부(130)가 본딩될 수 있는 폭을 가져야 하고, 인접한 리드(112)들 간의 접촉으로 인해 쇼트가 발생되는 것을 방지하기 위해 서로 이웃하는 리드(112)들은 서로 일정간격 이격되어야 하기 때문에 반도체 칩(100)의 사이즈에 따라 리드 프레임(110)에 형성할 수 있는 리드(112)들의 개수가 정해져 있다.
따라서, 본딩 패드(102)들의 개수는 많으면서 반도체 칩(100)의 크기는 작은 반도체 칩(100)에 적용되는 리드 프레임(110)의 경우, 전원 및 그라운드 리드(116, 118)의 개수를 최소한으로 줄일 수밖에 없다. 그리고, 도 2에 도시된 바와 같이 일반적으로 전원 및 그라운드 리드(116, 118)는 리드 프레임(110)의 양쪽 끝 부분과 중앙 부분에만 형성되기 때문에 연결부(130)를 이용하여 반도체 칩(100)의 전원 및 그라운드 패드(106, 108)를 전원 및 그라운드 리드(116, 118)에 연결시키는데 어려움이 있다. 이로 인해 상술한 바와 같이 반도체 칩(100)에 형성된 많은 전원 및 그라운드 패드(106, 108)들 중에서 몇 개의 전원 및 그라운드 패드(106, 108)들만이 전원 및 그라운드 리드(116, 118)에 연결된다.
이를 해결하기 위해 본 발명에서는 패턴 필름(120)을 이용하여 반도체 칩(100)의 일면과 리드 프레임(110)의 리드(112)들을 상호 접착시키면서, 연결부(130)를 매개로 반도체 칩(100)에 형성된 모든 전원 패드(106)들을 연결하여 전원 리드(116)에 연결시키고, 반도체 칩(100)에 형성된 모든 그라운드 패드(108)들을 연결하여 그라운드 리드(118)에 연결시킨다.
도 3a는 본 발명의 제 1실시예에 따른 패턴 필름의 평면도이고, 도 3b는 도 3a를 I-I´선으로 절단한 패턴 필름의 단면도이다.
도 3a 및 도 3b를 참조하면, 패턴 필름(120)은 베이스 필름(120a), 제 1접착 필름(120b) 및 제 2접착 필름(120c)을 포함한다.
제 1접착 필름(120b)은 베이스 필름(120a)의 일면에 배치되고, 제 1접착 필름(120b)의 내부 또는 표면에는 신호 인가 라인(122)이 패턴 필름(120)의 길이방향을 따라 길게 패터닝된다. 그리고, 제 1접착 필름(120b)의 표면에는 신호 인가 라인(122)과 연결된 제 1 및 제 2연결 패드(124, 126)들이 형성되는데, 제 1연결 패드(124)들은 패턴 필름(120)을 반도체 칩(100)의 일면에 부착하였을 때 본딩 패드(102)와 인접한 제 1접착 필름(120b)의 가장자리에 위치한다. 또한, 연결부(130)에 의해 본딩패드(102)들과 전기적으로 연결된다. 제 2연결 패드(126)들은 신호 인가 라인(122)을 기준으로 제 1연결 패드(124)와 대향되는 쪽에는 위치하며, 신호 인가 라인(122)을 통해 제 1연결 패드(124)와 연결되고 연결부(130)에 의해 리드(112)들과 전기적으로 연결된다.
바람직하게, 제 1접착 필름(120b)의 표면에는 리드(112)들이 부착되는데, 리 드(112)들은 제 1 및 제 2연결 패드(124, 126)들이 노출되도록 부착된다.
한편, 제 2접착 필름(120c)은 제 1접착 필름(120b)이 부착된 베이스 필름(120a)의 일면과 대향되는 베이스 필름(120a)의 이면에 배치되고, 제 2접착 필름(120c)의 표면은 반도체 칩(100)의 일면에 부착된다.
바람직하게, 반도체 칩(100)에 형성된 전원 패드(106) 및 그라운드 패드(108)들이 많아 제 1접착 필름(120b)에 제 1 및 제 2연결 패드(124, 126)를 모두 형성하기 어려울 경우, 제 2접착 필름(120c)에도 신호 인가 라인(122), 제 1 및 제 2연결 패드(125, 126)를 형성한다. 긔ㄹ고, 비아홀(도시 안됨)을 통해 제 1접착 필름(120b) 및 제 2접착 필름(120c)을 전기적으로 연결시킨다.
다시 도 1 및 도 2를 참조하면, 연결부(130)는 도전성 재질의 와이어로 형성되는 것으로, 반도체 칩(100)과 패턴 필름(120)을 전기적으로 연결하는 제 1연결부(132), 패턴 필름(120)과 리드(112)들을 전기적으로 연결하는 제 2와이어(134) 및 반도체 칩(100)과 리드(112)들을 직접 연결하는 제 3와이어(136)로 구성된다.
즉, 제 1와이어(132)는 본딩 패드(102)들 중 전원 및 그라운드 패드(106, 108)들과 제 1연결 패드(124)를 연결시키고, 제 2와이어(134)는 리드(112)들 중 전원 및 그라운드 리드(116, 118)와 제 2연결 패드(126)들을 연결시킨다. 그리고, 제 3와이어(136)는 본딩 패드(102)들 중 신호 패드(104)들과 리드(112)들 중 신호 인가용 리드(114)들을 전기적으로 연결시킨다.
마지막으로, 밀봉부(140)는 패턴 필름(102)을 포함한 반도체 칩(100), 연결부(130) 및 리드(112)들의 일부분, 즉 반도체 칩(100)과 오버랩된 부분으로부터 일 정 부분까지의 리드(112)들을 감싸 보호하며, LOC 반도체 패키지(200)의 몸체를 형성한다.
본 발명의 제 1실시예에서와 같이 반도체 칩과 리드들을 상호 접착하는 패턴 필름에 반도체 칩에 형성된 모든 전원 및 그라운드 패드를 하나로 묶을 수 있는 신호 인가 라인, 제 1 및 제 2연결 패드들을 형성하면, 반도체 칩에 형성된 모든 전원 및 그라운드 패드에 전압이 인가되어 반도체 칩이 안정적으로 동작되고, 전기적 특성이 향상된다. 또한, 고 응답 속도를 갖는 LOC 반도체 패키지의 제작을 쉽게 할 수 있어 제품의 생산성이 향상된다.
실시예 2
본 발명에 따른 실시예 2는 BGA 형태의 반도체 패키지에 패턴 필름을 적용한 것으로, 도 4는 본 발명의 제 2실시예에 따른 BGA 반도체 패키지의 단면도이다.
도 4를 참조하면, 본 발명에 따른 BGA 패키지(300)는 반도체 칩(100), 기판(310), 패턴 필름(320), 연결부(130), 밀봉부(340) 및 외부 접속 단자로 사용되는 솔더 볼(350)을 포함한다.
반도체 칩(100)은 실시예 1에서 설명한 것과 동일하므로 상세한 설명은 생략하기로 한다.
기판(310)은 전극 단자(312)들, 볼 랜드(314)들, 회로 패턴(도시 안됨) 및 비아 홀(도시 안됨)들이 인쇄된 인쇄회로기판으로, 기판(310)의 상부면 중앙에는 반도체 칩(100)이 부착되는 칩 부착 영역이 마련된다. 전극 단자(312)들은 기판(310)의 상부면 중 칩 부착 영역의 외측에 배열되는데, 칩 부착 영역의 외측 중 본딩 패드(102)들이 배열된 방향과 동일한 방향으로 배열된다.
볼 랜드(314)에는 솔더 볼(350)들이 접속되는 것으로, 볼 랜드(314)들은 기판(310)의 하부면에는 배열되고, 회로 패턴들 및 비아 홀들에 의해서 기판(310)의 상부면에 형성된 전극 단자(312)들과 전기적으로 연결된다.
BGA 반도체 패키지(300)에 사용되는 반도체 칩(100)들은 신호 패드들, 전원 패드들 및 그라운드 패드들의 개수가 아주 많고, 이들과 전기적으로 연결되는 전극 단자(312)들 및 볼 랜드(314)들의 개수도 많기 때문에 본딩 패드(104), 전극 단자(312)들, 볼 랜드(314)들 및 회로 패턴들의 상호 연결 관계를 고려하여 서로 연결되지 않도록 기판(300)에 전극 단자(312)들, 볼 랜드(314)들 및 회로 패턴들을 설계하는데 어려움이 있었다.
이로 인해 반도체 칩(100)에 형성된 본딩 패드(104)들 중 연결부(130), 즉 제 3연결부를 통해 곧 바로 전극 단자(312)들과 접속되기 어려운 위치에 있는 본딩 패드(104)들은 전극 단자(312)에 접속되지 못하였거나, 반도체 칩(100)에 형성된 많은 전원 및 그라운드 패드(106, 108)들 중에서 몇 개의 전원 및 그라운드 패드(106, 108)들만 기판(310)의 전극 단자(312)들과 연결되었다.
도 5는 본 발명의 제 2실시예에 따른 패턴 필름의 평면도이다.
이를 해결하기 위해 본 발명에서는 도 5에 도시된 패턴 필름(320) 및 연결부(130)를 이용하여 반도체 칩(100)에 형성된 모든 전원 패드(106)들을 기판의 전극 단자(312)에 연결시키고, 전극 단자(312)들과 접속되기 어려운 위치에 형성된 본딩 패드(102)들은 패턴 필름(320)에 재배열시켜 반도체 칩(100)에 형성된 모든 본딩 패드(102)들을 기판(310)의 전극 단자(312)들에 접속시킨다.
본 실시예에 따른 패턴 필름(320)은 반도체 칩(100)의 중앙 부근에 형성된 본딩 패드(102)들이 노출되도록 본딩 패드(102)들의 양쪽에 각각 한 개씩 부착된다. 본 실시예에 따른 패턴 필름(320)은 실시예 1에서 설명한 신호 인가 라인(122), 제 1연결패드(124) 및 제 2연결 패드(126)들과 함께 본딩 패드들 중 신호 패드(104; 도 1참조)들을 재배열시키는 재배열 배선부(328)가 더 형성된다는 것을 제외하면 실시예1에 설명한 패턴 필름과 동일하다. 따라서, 패턴 필름들 중 실시예 1과 동일한 신호 인가 라인(122), 제 1연결패드(124) 및 제 2연결 패드(126)들에 대해서는 실시예 1과 동일한 도면번호를 부여하고, 이들에 대한 상세한 설명은 생략하기로 한다.
재배열 배선부(328)는 연결부(130), 즉, 반도체 칩(100)과 패턴 필름(320)을 연결시키는 연결부에 의해 반도체 칩(100)의 신호 패드(104)와 연결되는 제 1재배열 패드(324), 연결부(130) 즉, 패턴 필름(320)과 기판(310)의 전극 단자(312)들과 전기적으로 연결되는 제 2재배열 패드(326) 및 제 1재배열 패드(324)와 제 2재배열 패드(326)를 연결시키는 연결 패턴(322)을 포함한다.
상술한 바와 같이 재배열 배선부(328)를 제외한 패턴 필름(320)의 나머지 구성 요소들은 실시예 1에서 설명한 패턴 필름과 동일하므로 상세한 설명은 생략하기로 한다.
본 실시예에 따른 연결부(130)도 실시예 1에서 설명한 연결부와 동일하므로 상세한 설명은 생략하기로 한다.
다시 도 4를 참조하면, 몰딩부(340)는 반도체 칩(100), 패턴 필름(320) 및 연결부(130)을 외부 환경으로부터 보호하기 위한 것으로, 몰딩부(340)는 반도체 칩(100), 연결부 및 연결부(130)을 포함한 기판(310)의 상부면 전체를 감싸도록 형성된다. 바람직하게, 몰딩부(340)는 에폭시 몰딩 컴파운드로 형성된다.
솔더 볼(350)은 반도체 패키지(300)가 최종적으로 실장되는 메모리 모듈과 반도체 패키지(300)를 전기적으로 연결시키는 것으로, 구형상의 솔더로 형성되며, 기판(310)의 하부면에 형성된 볼 랜드(314)에 접속된다.
미설명 부호 10은 기판(310)의 칩 부착 영역 상에 반도체 칩(100)을 부착시키기 위한 접착제이다.
이와 같이 반도체 칩(100)의 본딩 패드(102)들 중 연결부(130)를 통해 기판(310)의 전극 단자(312)들과 접속이 어려운 위치에 형성된 본딩 패드(102)들은 패턴 필름(320)을 통해 전극 단자(312)들과 접속이 용이한 위치에 본딩 패드(102)들을 재배열한 후 제 1 및 제 2와이어(132, 134)를 통해 제 1 및 재배열 패드(324, 326)들과 전극 단자(312)들을 전기적으로 연결하면되기 때문에 기판(310)의 설계가 용이하다.
그리고, 패턴 필름(320)에 재배열 배선부(328) 뿐만 아니라 전원 패드(106) 및 그라운드 패드(108)들을 모두 연결할 수 있는 신호 패턴들도 형성되기 때문에 반도체 칩(100)에 형성된 모든 본딩 패드(102)들을 전부 기판(310)의 전극 단자(312)들과 연결할 수 있어 반도체 패키지(300)의 전기적 특성이 향상되고, 고 응답 속도를 요구하는 반도체 패키지(300)를 쉽게 제조할 수 있다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서 상세하게 설명한 바와 같이 패턴 필름에 재배열 배선부 및 전원 패드 및 그라운드 패드들을 모두 연결할 수 있는 신호 패턴들을 형성하면, 반도체 칩에 형성된 본딩 패드들 중 실장 부재와 접속이 어려운 위치에 형성된 본딩 패드들을 연결부 및 패턴 필름을 이용하여 용이하게 접속시킬 수 있어 실장 부재들의 설계가 용이하다.
그리고, 패턴 필름에 재배열 배선부 및 전원 패드 및 그라운드 패드들을 모두 연결할 수 있는 신호 패턴들을 형성하면, 반도체 칩에 형성된 모든 본딩 패드들을 실장 부재에 전부 연결할 수 있어 반도체 패키지의 전기적 특성을 향상시킬 수 있고, 고 응답 속도를 요구하는 반도체 패키지를 쉽게 제조할 수 있는 효과가 있다.

Claims (7)

  1. 일면에 신호 패드들, 전원 패드들 및 그라운드 패드들을 포함하는 본딩 패드들이 배열된 반도체 칩;
    상기 반도체 칩과 상호 부착되고, 외부 접속 단자를 구비하며 상기 반도체 칩과 전기적으로 연결되는 실장 부재;
    상기 본딩 패드들이 노출되도록 상기 반도체 칩의 일면에 부착되고, 신호 인가 라인, 상기 신호 인가 라인에 연결되고 상기 본딩 패드들과 전기적으로 연결되는 제 1연결 패드 및 상기 신호 인가 라인에 의해 상기 제1연결 패드와 연결되고 상기 실장부재와 전기적으로 연결되는 제 2연결 패드를 포함하는 패턴 필름;
    상기 본딩 패드들 및 상기 제 1연결 패드를 전기적으로 연결시키는 제 1와이어, 상기 제 2연결 패드와 상기 실장 부재를 전기적으로 연결시키는 제 2와이어 및 상기 본딩 패드들과 상기 실장 부재를 연결하는 제 3와이어를 포함하는 연결부; 및
    상기 패턴 필름을 포함한 상기 반도체 칩, 상기 연결부 및 상기 실장 부재의 일부분을 감싸 보호하는 밀봉부;
    를 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서, 상기 실장 부재는 상기 밀봉부를 기준으로 상기 밀봉부의 내측에 위치하며 상기 패턴 필름의 연결 패드들에 의해 반도체 칩의 본딩 패드들과 전기적으로 연결되는 내부 리드 및 상기 내부 리드와 일체로 형성되고 상기 밀봉부 의 외측으로 노출되며 상기 외부 접속 단자 역할을 하는 외부 리드로 구분되는 리드들을 포함하는 리드 프레임인 것을 특징으로 하는 반도체 패키지.
  3. 제 2 항에 있어서, 상기 패턴 필름은 상기 반도체 칩의 일면과 상기 리드 프레임 사이에 배치되어 상기 반도체 칩과 상기 리드들을 접착시키는 접착제 역할을 하는 것을 특징으로 하는 반도체 패키지.
  4. 제 3 항에 있어서, 상기 패턴 필름은
    베이스 필름;
    상기 베이스 필름의 일면에 배치되고 상기 신호 인가 라인, 상기 제 1 및 제 2연결 패드들이 패터닝되며 상기 제 1 및 제 2연결 패드들이 노출되도록 상기 리드 프레임이 접착되는 제 1접착 필름; 및
    상기 베이스 필름의 일면과 대향되는 상기 베이스 필름의 이면에 배치되고, 상기 반도체 칩의 일면에 접착되는 제 2접착 필름을 포함하는 것을 특징으로 하는 반도체 패키지.
  5. 제 3 항에 있어서, 상기 패턴 필름은 제 2접착 필름에 상기 신호 인가 라인, 상기 제 1 및 제 2연결 패드들이 패터닝되며, 상기 제 2접착 필름에 패터닝된 상기 신호 인가 라인, 상기 제 1 및 제 2연결 패드들은 비아홀에 의해서 상기 제 1접착 필름에 패터닝된 상기 신호 인가 라인, 상기 제 1 및 제 2연결 패드들과 전기적으 로 연결되는 것을 특징으로 하는 반도체 패키지.
  6. 제 1 항에 있어서, 상기 실장 부재는 상기 반도체 칩이 부착되는 상부면에 배열되고 상기 본딩 패드들과 전기적으로 연결되는 전극 단자들 및 하부면에 배열되고 상기 외부 접속 단자들이 접속되며 상기 전극 단자들과 전기적으로 연결되는 볼 랜드들을 포함하는 인쇄 회로 기판인 것을 특징으로 하는 반도체 패키지.
  7. 제 6 항에 있어서, 상기 실장 부재와 전기적으로 연결되되는 제 2연결 패드를 포함하는 패턴 필름은 상기 신호 인가 라인, 상기 제 1 및 제 2연결 패드들이 패터닝된 필름이 다층으로 적층되고, 적층된 상기 필름들은 비아홀을 통해 상호 전기적으로 연결된 다층 패턴 필름인 것을 특징으로 하는 반도체 패키지.
KR1020070031179A 2007-03-29 2007-03-29 반도체 패키지 KR20080088317A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070031179A KR20080088317A (ko) 2007-03-29 2007-03-29 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070031179A KR20080088317A (ko) 2007-03-29 2007-03-29 반도체 패키지

Publications (1)

Publication Number Publication Date
KR20080088317A true KR20080088317A (ko) 2008-10-02

Family

ID=40150613

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070031179A KR20080088317A (ko) 2007-03-29 2007-03-29 반도체 패키지

Country Status (1)

Country Link
KR (1) KR20080088317A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9699900B2 (en) 2014-11-19 2017-07-04 Samsung Display Co., Ltd. Printed circuit board and display device having the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9699900B2 (en) 2014-11-19 2017-07-04 Samsung Display Co., Ltd. Printed circuit board and display device having the same

Similar Documents

Publication Publication Date Title
US6343019B1 (en) Apparatus and method of stacking die on a substrate
KR101070913B1 (ko) 반도체 칩 적층 패키지
US7298033B2 (en) Stack type ball grid array package and method for manufacturing the same
KR100477020B1 (ko) 멀티 칩 패키지
US7763964B2 (en) Semiconductor device and semiconductor module using the same
US5373188A (en) Packaged semiconductor device including multiple semiconductor chips and cross-over lead
JP3643706B2 (ja) 半導体装置
KR100508682B1 (ko) 더미 와이어를 이용한 열방출형 적층 칩 패키지
JPH11135713A (ja) 半導体モジュール
JP2005209882A (ja) 半導体パッケージ及び半導体装置
JP2001156251A (ja) 半導体装置
KR20030027413A (ko) 칩 사이에 스페이서가 삽입된 멀티 칩 패키지와 그 제조방법
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
US7154171B1 (en) Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor
KR100788341B1 (ko) 칩 적층형 반도체 패키지
KR20080088317A (ko) 반도체 패키지
US20080073772A1 (en) Stacked semiconductor package and method of manufacturing the same
US6984882B2 (en) Semiconductor device with reduced wiring paths between an array of semiconductor chip parts
KR20010062929A (ko) 적층 칩 패키지
KR100444168B1 (ko) 반도체패키지
KR100708050B1 (ko) 반도체패키지
KR100325450B1 (ko) 볼그리드어레이패키지
KR20030054066A (ko) 적층 패키지 및 그 제조 방법
JP2993480B2 (ja) 半導体装置
US20100264540A1 (en) IC Package Reducing Wiring Layers on Substrate and Its Carrier

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid