JPH06204396A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06204396A JPH06204396A JP43A JP36057392A JPH06204396A JP H06204396 A JPH06204396 A JP H06204396A JP 43 A JP43 A JP 43A JP 36057392 A JP36057392 A JP 36057392A JP H06204396 A JPH06204396 A JP H06204396A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- semiconductor
- substrate
- mounting
- circuit wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 複数個の半導体素子を極めて高い密度で基板
上に実装することができる半導体装置を提供する。 【構成】 半導体素子１０の側辺に、電極としての半田
バンプ１１を形成しておく。実装基板１の回路配線２の
所定個所にクリーム半田３を予め塗布しておく。各半導
体素子１０を垂直状態で実装基板１に搭載し、加熱処理
することによって、半田バンプ１１と回路配線２とを電
気的に接続する。好ましくは、半田バンプ１１を半導体
素子１０の側辺中央側寄りに設けることより、実装基板
１と半導体素子１０との熱膨張差に基づく熱応力を軽減
する。
上に実装することができる半導体装置を提供する。 【構成】 半導体素子１０の側辺に、電極としての半田
バンプ１１を形成しておく。実装基板１の回路配線２の
所定個所にクリーム半田３を予め塗布しておく。各半導
体素子１０を垂直状態で実装基板１に搭載し、加熱処理
することによって、半田バンプ１１と回路配線２とを電
気的に接続する。好ましくは、半田バンプ１１を半導体
素子１０の側辺中央側寄りに設けることより、実装基板
１と半導体素子１０との熱膨張差に基づく熱応力を軽減
する。
Description
【０００１】
【産業上の利用分野】本発明は、実装基板上に複数個の
半導体素子が組み込まれた半導体装置（いわゆる、マル
チチップモジュール）に関する。
半導体素子が組み込まれた半導体装置（いわゆる、マル
チチップモジュール）に関する。
【０００２】
【従来の技術】従来、この種の半導体装置として、次の
ようなものがある。その一つは、ワイヤーボンディング
方式のマルチチップモジュールで、実装基板上にダイボ
ンディングされた複数個の半導体素子の各電極と、実装
基板に形成された回路配線とが極細の金線などで接続さ
れている。他は、フリップチップ方式のマルチチップモ
ジュールで、表面に金属バンプが形成された複数個の半
導体素子を、基板上にフェイスダウンボンディングする
ことによって、半導体素子の電極と基板上の回路配線と
が接続されている。
ようなものがある。その一つは、ワイヤーボンディング
方式のマルチチップモジュールで、実装基板上にダイボ
ンディングされた複数個の半導体素子の各電極と、実装
基板に形成された回路配線とが極細の金線などで接続さ
れている。他は、フリップチップ方式のマルチチップモ
ジュールで、表面に金属バンプが形成された複数個の半
導体素子を、基板上にフェイスダウンボンディングする
ことによって、半導体素子の電極と基板上の回路配線と
が接続されている。
【０００３】上述したフリップチップ方式によれば、半
導体素子間の基板上にワイヤーボンディングするための
エリアを設ける必要がないので、ワイヤーボンディング
方式と比較して実装密度を上げることができる。
導体素子間の基板上にワイヤーボンディングするための
エリアを設ける必要がないので、ワイヤーボンディング
方式と比較して実装密度を上げることができる。
【０００４】
【発明が解決しようとする課題】しかしながら、最近で
は、メモリカードやメモリモジュールなどのように、多
数の半導体素子を一つの基板上に実装した半導体装置が
出現しており、このような半導体装置にフリップチップ
方式を適用したとしても相当広い実装面積が必要とな
る。そのため、多数の半導体素子を実装する必要がある
装置では、マルチチップモジュールを多段に積層して装
置を構成しているが、このような構成であっても実装体
積が増加するのは避けがたい。このように、従来の実装
方式では、十分な実装密度を得ることができないので、
さらに高密度の実装方式が望まれている。
は、メモリカードやメモリモジュールなどのように、多
数の半導体素子を一つの基板上に実装した半導体装置が
出現しており、このような半導体装置にフリップチップ
方式を適用したとしても相当広い実装面積が必要とな
る。そのため、多数の半導体素子を実装する必要がある
装置では、マルチチップモジュールを多段に積層して装
置を構成しているが、このような構成であっても実装体
積が増加するのは避けがたい。このように、従来の実装
方式では、十分な実装密度を得ることができないので、
さらに高密度の実装方式が望まれている。
【０００５】本発明は、このような事情に鑑みてなされ
たものであって、複数個の半導体素子を極めて高い密度
で基板上に実装することができる半導体装置を提供する
ことを目的としている。
たものであって、複数個の半導体素子を極めて高い密度
で基板上に実装することができる半導体装置を提供する
ことを目的としている。
【０００６】
【課題を解決するための手段】本発明は、上記目的を達
成するために、次のような構成をとる。すなわち、本発
明は、複数個の半導体素子を実装基板に垂直状態に並設
し、各半導体素子の基板側側辺に形成された複数個の電
極と、基板上の回路配線とを電気的に接続したものであ
る。
成するために、次のような構成をとる。すなわち、本発
明は、複数個の半導体素子を実装基板に垂直状態に並設
し、各半導体素子の基板側側辺に形成された複数個の電
極と、基板上の回路配線とを電気的に接続したものであ
る。
【０００７】
【作用】本発明の作用は次のとおりである。本発明によ
れば、複数個の半導体素子を実装基板上に垂直状態に並
設しているので、基板上の単位面積内に実装できる半導
体素子の数を増やすことができる。
れば、複数個の半導体素子を実装基板上に垂直状態に並
設しているので、基板上の単位面積内に実装できる半導
体素子の数を増やすことができる。
【０００８】
【実施例】以下、図面を参照して本発明の一実施例を説
明する。図１は、本発明に係る半導体装置の一実施例の
外観斜視図である。図中、符号１は実装基板であり、例
えばセラミックのような耐熱性があり、かつ、半導体素
子を構成するシリコンの熱膨張係数に近い特性をもった
材料で形成されている。実装基板１の上面には、回路配
線２が形成されている。
明する。図１は、本発明に係る半導体装置の一実施例の
外観斜視図である。図中、符号１は実装基板であり、例
えばセラミックのような耐熱性があり、かつ、半導体素
子を構成するシリコンの熱膨張係数に近い特性をもった
材料で形成されている。実装基板１の上面には、回路配
線２が形成されている。
【０００９】符号１０は、実装基板１に垂直状態に並設
される半導体素子である。半導体素子１０の表面の実装
基板側側辺には、実装基板１の回路配線２に電気接続す
るための電極として、複数個の半田バンプ１１が並設さ
れている。半田バンプ１１は、半導体ウエハの状態で、
メッキ法、蒸着法、スクリーン印刷法などによって形成
される。各半田バンプ１１は半導体素子側辺の中央側よ
りに形成するのが好ましい。これは、半導体装置が駆動
された場合に、実装基板１と半導体素子１０との間に熱
膨張差が生じ、特に、半導体素子１０の両端部では前記
熱膨張差が大きくなるので、半田バンプ１１を半導体素
子１０の両側に配置すると、その半田バンプ１１と実装
基板１との接合部に大きな熱応力が発生し、信頼性を低
下させる要因になるからである。
される半導体素子である。半導体素子１０の表面の実装
基板側側辺には、実装基板１の回路配線２に電気接続す
るための電極として、複数個の半田バンプ１１が並設さ
れている。半田バンプ１１は、半導体ウエハの状態で、
メッキ法、蒸着法、スクリーン印刷法などによって形成
される。各半田バンプ１１は半導体素子側辺の中央側よ
りに形成するのが好ましい。これは、半導体装置が駆動
された場合に、実装基板１と半導体素子１０との間に熱
膨張差が生じ、特に、半導体素子１０の両端部では前記
熱膨張差が大きくなるので、半田バンプ１１を半導体素
子１０の両側に配置すると、その半田バンプ１１と実装
基板１との接合部に大きな熱応力が発生し、信頼性を低
下させる要因になるからである。
【００１０】半導体素子１０の裏面には金などの金属層
が形成されている。そして、半導体素子１０の裏面両端
部において、クリーム半田３で半導体素子１０が実装基
板１に固着されている。これは、半田バンプ１１と回路
配線２とをクリーム半田３で接続しただけでは強度的に
弱いので、半導体素子１０の実装基板１への取り付けを
補強するためである。したがって、例えばエポキシ樹脂
などで半導体素子１０の両端部を固着するような場合に
は、必ずしも半導体素子１０の裏面に金属処理を施す必
要はない。
が形成されている。そして、半導体素子１０の裏面両端
部において、クリーム半田３で半導体素子１０が実装基
板１に固着されている。これは、半田バンプ１１と回路
配線２とをクリーム半田３で接続しただけでは強度的に
弱いので、半導体素子１０の実装基板１への取り付けを
補強するためである。したがって、例えばエポキシ樹脂
などで半導体素子１０の両端部を固着するような場合に
は、必ずしも半導体素子１０の裏面に金属処理を施す必
要はない。
【００１１】図２、図３を参照して実施例装置の製造方
法を説明する。図２に示すように、実装基板１の回路配
線２の接続個所、および上述した補強個所に、スクリー
ン印刷法などによって、クリーム半田３を予め塗布して
おく。次に、図３に示すように、半導体素子１０を実装
基板１の所定位置に垂直状態に位置決め搭載して、クリ
ーム半田３と半田バンプ１１、および補強用のクリーム
半田３と半導体素子１０の裏面金属層とを接触させる。
この状態で実装基板１を加熱処理すると、クリーム半田
３および半田バンプ１１が溶融して、半導体素子１０の
半田バンプ１１が回路配線２に接続されるとともに、半
導体素子１０の両端部が補強接続される。なお、回路配
線２の接続部以外は、半田レジスト４で覆われているの
で、クリーム半田３が回路配線２に沿って流れて、半導
体素子１０の端面に接触するということはない。
法を説明する。図２に示すように、実装基板１の回路配
線２の接続個所、および上述した補強個所に、スクリー
ン印刷法などによって、クリーム半田３を予め塗布して
おく。次に、図３に示すように、半導体素子１０を実装
基板１の所定位置に垂直状態に位置決め搭載して、クリ
ーム半田３と半田バンプ１１、および補強用のクリーム
半田３と半導体素子１０の裏面金属層とを接触させる。
この状態で実装基板１を加熱処理すると、クリーム半田
３および半田バンプ１１が溶融して、半導体素子１０の
半田バンプ１１が回路配線２に接続されるとともに、半
導体素子１０の両端部が補強接続される。なお、回路配
線２の接続部以外は、半田レジスト４で覆われているの
で、クリーム半田３が回路配線２に沿って流れて、半導
体素子１０の端面に接触するということはない。
【００１２】本実施例に係る半導体装置と、従来のフリ
ップチップ方式のマルチチップモジュールとの実装密度
を比較する。図６は、フリップチップ方式のマルチチッ
プモジュールであり、同図（ａ）は正面図、同図（ｂ）
は平面図である。この例では、５×５ｍｍの９個の半導
体素子２１（全半導体素子２１の面積：２２５ｍｍ2 ）
を、間隔１ｍｍで実装するのに、１９×１９ｍｍ（面
積：３６１ｍｍ2 ）の基板２２が必要である。これに対
し、図４に示した本実施例に係る半導体装置では、１０
×２．５ｍｍの９個の半導体素子１０（全半導体素子１
０の面積：２２５ｍｍ2 ）を、間隔１ｍｍで実装するの
に、１２×１２ｍｍ（面積：１４４ｍｍ2 ）の基板１で
よく、極めて高密度に実装することができる。
ップチップ方式のマルチチップモジュールとの実装密度
を比較する。図６は、フリップチップ方式のマルチチッ
プモジュールであり、同図（ａ）は正面図、同図（ｂ）
は平面図である。この例では、５×５ｍｍの９個の半導
体素子２１（全半導体素子２１の面積：２２５ｍｍ2 ）
を、間隔１ｍｍで実装するのに、１９×１９ｍｍ（面
積：３６１ｍｍ2 ）の基板２２が必要である。これに対
し、図４に示した本実施例に係る半導体装置では、１０
×２．５ｍｍの９個の半導体素子１０（全半導体素子１
０の面積：２２５ｍｍ2 ）を、間隔１ｍｍで実装するの
に、１２×１２ｍｍ（面積：１４４ｍｍ2 ）の基板１で
よく、極めて高密度に実装することができる。
【００１３】なお、上述の実施例では、一枚の実装基板
１上に複数個の半導体素子１０を垂直状態に実装した
が、本発明はこれに限らず、図５に示すように、複数個
の半導体素子１０を２枚の実装基板１ａ，１ｂで挟持す
るように実装してもよい。このようにすれば、半導体素
子１０の対向する両側辺に電極（半田バンプ１１）を形
成することができるので、半導体素子の回路設計の自由
度が増す。
１上に複数個の半導体素子１０を垂直状態に実装した
が、本発明はこれに限らず、図５に示すように、複数個
の半導体素子１０を２枚の実装基板１ａ，１ｂで挟持す
るように実装してもよい。このようにすれば、半導体素
子１０の対向する両側辺に電極（半田バンプ１１）を形
成することができるので、半導体素子の回路設計の自由
度が増す。
【００１４】
【発明の効果】以上の説明から明らかなように、本発明
によれば、複数個の半導体素子を垂直状態に並設して実
装基板上に組み込んでいるので、極めて高い実装密度を
得ることができる。
によれば、複数個の半導体素子を垂直状態に並設して実
装基板上に組み込んでいるので、極めて高い実装密度を
得ることができる。
【図１】本発明に係る半導体装置の一実施例の外観斜視
図である。
図である。
【図２】実施例装置の製造方法の説明図である。
【図３】実施例装置の製造方法の説明図である。
【図４】（ａ）は実施例装置の正面図、（ｂ）は実施例
装置の平面図である。
装置の平面図である。
【図５】本発明の別実施例を示す正面図である。
【図６】従来例に係るフリップチップ方式のマルチチッ
プモジュールを示す図であり、（ａ）はその正面図、
（ｂ）は平面図である。
プモジュールを示す図であり、（ａ）はその正面図、
（ｂ）は平面図である。
１…実装基板 ２…回路配線 ３…クリーム半田 １０…半導体素子 １１…半田バンプ
Claims (1)
- 【請求項１】 複数個の半導体素子を実装基板に垂直状
態に並設し、各半導体素子の基板側側辺に形成された複
数個の電極と、基板上の回路配線とを電気的に接続した
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06204396A (ja) | 1992-12-28 | 1992-12-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43A JPH06204396A (ja) | 1992-12-28 | 1992-12-28 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06204396A true JPH06204396A (ja) | 1994-07-22 |
Family
ID=18469992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP43A Pending JPH06204396A (ja) | 1992-12-28 | 1992-12-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06204396A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100800140B1 (ko) * | 2005-06-27 | 2008-02-01 | 주식회사 하이닉스반도체 | 패키지 스택 |
| CN104603640A (zh) * | 2013-09-05 | 2015-05-06 | 皇家飞利浦有限公司 | 辐射探测器元件 |
-
1992
- 1992-12-28 JP JP43A patent/JPH06204396A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100800140B1 (ko) * | 2005-06-27 | 2008-02-01 | 주식회사 하이닉스반도체 | 패키지 스택 |
| CN104603640A (zh) * | 2013-09-05 | 2015-05-06 | 皇家飞利浦有限公司 | 辐射探测器元件 |
| JP2015537194A (ja) * | 2013-09-05 | 2015-12-24 | コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． | 放射線検出器素子 |
| CN104603640B (zh) * | 2013-09-05 | 2018-03-30 | 皇家飞利浦有限公司 | 辐射探测器元件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6208025B1 (en) | Microelectronic component with rigid interposer | |
| US6984889B2 (en) | Semiconductor device | |
| US6573609B2 (en) | Microelectronic component with rigid interposer | |
| JP3627158B2 (ja) | 低プロファイル・ボール・グリッド・アレイ半導体パッケージおよびその製造方法 | |
| US6347037B2 (en) | Semiconductor device and method of forming the same | |
| US6414391B1 (en) | Module assembly for stacked BGA packages with a common bus bar in the assembly | |
| US5817530A (en) | Use of conductive lines on the back side of wafers and dice for semiconductor interconnects | |
| US6297141B1 (en) | Mounting assembly of integrated circuit device and method for production thereof | |
| US6787395B2 (en) | Method of manufacturing a multi-chip module | |
| US5578525A (en) | Semiconductor device and a fabrication process thereof | |
| KR20020055603A (ko) | 이중 다이 집적 회로 패키지 | |
| US5113314A (en) | High-speed, high-density chip mounting | |
| JP2001156246A (ja) | 集積回路チップの実装構造および実装方法 | |
| US6396155B1 (en) | Semiconductor device and method of producing the same | |
| KR20040043839A (ko) | 더미 와이어를 이용한 열방출형 적층 칩 패키지 | |
| US6437436B2 (en) | Integrated circuit chip package with test points | |
| JPH11284097A (ja) | 半導体装置 | |
| JP3367826B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| JPH0855875A (ja) | 半導体装置 | |
| JPH06204396A (ja) | 半導体装置 | |
| JP4130277B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2924394B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0685010A (ja) | マルチチップモジュール | |
| JP2000058716A (ja) | 半導体装置 | |
| JPH1154695A (ja) | 半導体装置 |