JP2000058716A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000058716A JP2000058716A JP10229631A JP22963198A JP2000058716A JP 2000058716 A JP2000058716 A JP 2000058716A JP 10229631 A JP10229631 A JP 10229631A JP 22963198 A JP22963198 A JP 22963198A JP 2000058716 A JP2000058716 A JP 2000058716A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- resin
- layer
- bumps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 モールド樹脂で封止された、薄く小型でマザ
ーボードとの接続信頼性の高い半導体装置を提供する。 【解決手段】 本発明の半導体装置では、配線基板の半
導体素子搭載面と反対側の面の外部接続パッド８上に、
はんだバンプ１４が配設されている。また、半導体素子
１１の実装部を被覆・封止する樹脂モールド層１３にお
いては、四隅部に、バンプの直径とほぼ等しい辺の方形
底面を有する四角柱状の切欠部１３ａが形成されてお
り、最外周のコーナー部に配置されたはんだバンプ１４
ａの上方では、配線基板上に樹脂モールド層が設けられ
ていない構造となっている。
ーボードとの接続信頼性の高い半導体装置を提供する。 【解決手段】 本発明の半導体装置では、配線基板の半
導体素子搭載面と反対側の面の外部接続パッド８上に、
はんだバンプ１４が配設されている。また、半導体素子
１１の実装部を被覆・封止する樹脂モールド層１３にお
いては、四隅部に、バンプの直径とほぼ等しい辺の方形
底面を有する四角柱状の切欠部１３ａが形成されてお
り、最外周のコーナー部に配置されたはんだバンプ１４
ａの上方では、配線基板上に樹脂モールド層が設けられ
ていない構造となっている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に係
り、特に、薄く小型でマザーボードとの接続信頼性の高
い半導体装置に関する。
り、特に、薄く小型でマザーボードとの接続信頼性の高
い半導体装置に関する。
【０００２】
【従来の技術】近年、携帯電話やビデオカメラのような
携帯用機器に好適する、薄く小型の半導体装置として、
外形を半導体素子（チップ）の大きさに合わせて形成し
た、チップサイズパッケージ（ＣＳＰ）が開発されてい
る。そして、このようなＣＳＰは、絶縁樹脂フィルムを
基材としたものと、リジットの樹脂含浸ガラスクロス基
板を基材としたものとに大別され、信頼性の点から、後
者の樹脂含浸ガラスクロス基板を基材としたものが多用
されつつある。
携帯用機器に好適する、薄く小型の半導体装置として、
外形を半導体素子（チップ）の大きさに合わせて形成し
た、チップサイズパッケージ（ＣＳＰ）が開発されてい
る。そして、このようなＣＳＰは、絶縁樹脂フィルムを
基材としたものと、リジットの樹脂含浸ガラスクロス基
板を基材としたものとに大別され、信頼性の点から、後
者の樹脂含浸ガラスクロス基板を基材としたものが多用
されつつある。
【０００３】また、ＣＳＰでは、入出力端子数の増加、
外形の小型化、実装の容易性等の観点から、外部回路と
の接続用端子（外部接続端子）である接続パッドまたは
ランドを格子状に配列し、これらのパッドまたはランド
上に、はんだボール等のバンプを配設しあるいははんだ
ペーストを塗布してバンプを形成する、ボールグリッド
アレイ（以下、ＢＧＡと示す。）またはランドグリッド
アレイ（以下、ＬＧＡと示す。）と呼ばれる構造がそれ
ぞれ採られている。
外形の小型化、実装の容易性等の観点から、外部回路と
の接続用端子（外部接続端子）である接続パッドまたは
ランドを格子状に配列し、これらのパッドまたはランド
上に、はんだボール等のバンプを配設しあるいははんだ
ペーストを塗布してバンプを形成する、ボールグリッド
アレイ（以下、ＢＧＡと示す。）またはランドグリッド
アレイ（以下、ＬＧＡと示す。）と呼ばれる構造がそれ
ぞれ採られている。
【０００４】従来からのＢＧＡ型半導体パッケージ（Ｃ
ＳＰ）を、図５（ａ）および（ｂ）にそれぞれ示す。
ＳＰ）を、図５（ａ）および（ｂ）にそれぞれ示す。
【０００５】これらの図において、符号１は、ガラスエ
ポキシ配線基板のような樹脂含浸ガラスクロス配線基
板、符号２は、この配線基板１の一方の主面に搭載・実
装された半導体チップ（図示を省略。）を被覆し封止す
る樹脂モールド層、符号３は、配線基板１の他主面の接
続パッド（図示を省略。）上に配設されたはんだボール
をそれぞれ示している。
ポキシ配線基板のような樹脂含浸ガラスクロス配線基
板、符号２は、この配線基板１の一方の主面に搭載・実
装された半導体チップ（図示を省略。）を被覆し封止す
る樹脂モールド層、符号３は、配線基板１の他主面の接
続パッド（図示を省略。）上に配設されたはんだボール
をそれぞれ示している。
【０００６】このような半導体パッケージは、図６に示
すように、ガラスエポキシ配線基板のようなホスト側の
配線基板（マザーボード）４に搭載される。そして、加
熱によりリフローしたはんだボール３を介して、半導体
パッケージの外部接続端子である接続パッドとマザーボ
ード４の接続パッド（図示を省略。）とが、電気的・機
械的に接続される。
すように、ガラスエポキシ配線基板のようなホスト側の
配線基板（マザーボード）４に搭載される。そして、加
熱によりリフローしたはんだボール３を介して、半導体
パッケージの外部接続端子である接続パッドとマザーボ
ード４の接続パッド（図示を省略。）とが、電気的・機
械的に接続される。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うに半導体パッケージが搭載・実装された電子装置にお
いては、半導体パッケージの樹脂モールド層２とマザー
ボード４との間の熱膨張率の違いにより、搭載時や実際
の使用環境下で印加される熱負荷等に起因する応力が、
はんだボール３に集中し、亀裂５が発生するという問題
があった。特に、格子状に配列された多数のはんだボー
ル３の中でも、配列中心からの距離が最大となる最外周
のコーナー部に配置されたボール（コーナーバンプ）３
ａに応力が集中するため、コーナーバンプ３ａが疲労し
て、亀裂５が生じるなど破壊に至るという問題があっ
た。
うに半導体パッケージが搭載・実装された電子装置にお
いては、半導体パッケージの樹脂モールド層２とマザー
ボード４との間の熱膨張率の違いにより、搭載時や実際
の使用環境下で印加される熱負荷等に起因する応力が、
はんだボール３に集中し、亀裂５が発生するという問題
があった。特に、格子状に配列された多数のはんだボー
ル３の中でも、配列中心からの距離が最大となる最外周
のコーナー部に配置されたボール（コーナーバンプ）３
ａに応力が集中するため、コーナーバンプ３ａが疲労し
て、亀裂５が生じるなど破壊に至るという問題があっ
た。
【０００８】本発明は、このような問題を解決するため
になされたもので、薄く小型でマザーボードとの接続信
頼性の高い樹脂封止型の半導体装置を提供することを目
的とする。
になされたもので、薄く小型でマザーボードとの接続信
頼性の高い樹脂封止型の半導体装置を提供することを目
的とする。
【０００９】
【課題を解決するための手段】本発明の半導体装置は、
少なくとも一主面に配線層を有する板状またはフィルム
状の配線基材と、該配線基材に搭載され前記配線層と電
気的に接続された半導体素子と、該半導体素子の実装部
を被覆し封止する樹脂モールド層と、前記配線基材の前
記半導体素子搭載面と反対側の主面に配設された外部接
続端子と、該外部接続端子上に配設されたバンプとを備
えており、前記樹脂モールド層が、最外周のコーナー部
に配置されたコーナーバンプの上方に位置する四隅部
に、それぞれ切欠部を有することを特徴とする。
少なくとも一主面に配線層を有する板状またはフィルム
状の配線基材と、該配線基材に搭載され前記配線層と電
気的に接続された半導体素子と、該半導体素子の実装部
を被覆し封止する樹脂モールド層と、前記配線基材の前
記半導体素子搭載面と反対側の主面に配設された外部接
続端子と、該外部接続端子上に配設されたバンプとを備
えており、前記樹脂モールド層が、最外周のコーナー部
に配置されたコーナーバンプの上方に位置する四隅部
に、それぞれ切欠部を有することを特徴とする。
【００１０】本発明の半導体装置において、板状または
フィルム状の配線基材としては、ガラスクロスにエポキ
シ樹脂やＢＴ樹脂等の絶縁性樹脂を含浸させたプリプレ
グを積層して成形したガラスクロス−樹脂含浸基板、セ
ラミック基板、または絶縁樹脂フィルム等を絶縁基材と
し、その少なくとも一方の主面（片面または両面）に、
Ｃｕ、Ｃｕ系合金、42アロイのようなＮｉ系合金等から
成る配線層を、蒸着パターニング、またはＣｕ箔等のフ
ォトエッチングにより形成した配線板または配線フィル
ムが使用される。なお、ＢＴ樹脂は、Ｂ成分（ビスマレ
イミド）とＴ成分（トリアジン）とを主成分とする付加
重合型の熱硬化性樹脂であり、この樹脂の含浸により、
耐熱性と絶縁特性等に優れ、加工性の良好な絶縁基板が
得られる。また、絶縁樹脂フィルムとしては、例えばポ
リイミド樹脂フィルム、ポリエチレンフィルム、エポキ
シ系樹脂フィルム、あるいはポリパラフェニレンテレフ
タルアミドのような液晶ポリマーのフィルム等が挙げら
れる。
フィルム状の配線基材としては、ガラスクロスにエポキ
シ樹脂やＢＴ樹脂等の絶縁性樹脂を含浸させたプリプレ
グを積層して成形したガラスクロス−樹脂含浸基板、セ
ラミック基板、または絶縁樹脂フィルム等を絶縁基材と
し、その少なくとも一方の主面（片面または両面）に、
Ｃｕ、Ｃｕ系合金、42アロイのようなＮｉ系合金等から
成る配線層を、蒸着パターニング、またはＣｕ箔等のフ
ォトエッチングにより形成した配線板または配線フィル
ムが使用される。なお、ＢＴ樹脂は、Ｂ成分（ビスマレ
イミド）とＴ成分（トリアジン）とを主成分とする付加
重合型の熱硬化性樹脂であり、この樹脂の含浸により、
耐熱性と絶縁特性等に優れ、加工性の良好な絶縁基板が
得られる。また、絶縁樹脂フィルムとしては、例えばポ
リイミド樹脂フィルム、ポリエチレンフィルム、エポキ
シ系樹脂フィルム、あるいはポリパラフェニレンテレフ
タルアミドのような液晶ポリマーのフィルム等が挙げら
れる。
【００１１】さらに本発明においては、このような配線
板または配線フィルムの一方の主面に、半導体素子が搭
載・実装され、この実装部が、エポキシ樹脂等から成る
樹脂モールド層により被覆され封止されている。また、
配線板または配線フィルムの半導体素子搭載面と反対側
の主面に、外部接続端子である接続パッドまたは接続ラ
ンドが配設され、これらの外部接続パッドまたはランド
上に、マザーボードとの間の電気的・機械的接続を行な
う導電性のバンプが配設されている。
板または配線フィルムの一方の主面に、半導体素子が搭
載・実装され、この実装部が、エポキシ樹脂等から成る
樹脂モールド層により被覆され封止されている。また、
配線板または配線フィルムの半導体素子搭載面と反対側
の主面に、外部接続端子である接続パッドまたは接続ラ
ンドが配設され、これらの外部接続パッドまたはランド
上に、マザーボードとの間の電気的・機械的接続を行な
う導電性のバンプが配設されている。
【００１２】ここで、半導体素子の電極端子と配線層の
接続パッド（インナーリード）との電気的接続は、例え
ば金線によるワイヤボンディングによって行なうことが
できる。また、配線基材の両面に配設された配線層間、
あるいは配線層と外部接続パッドまたはランドとの電気
的接続は、導通孔（ヴィアホール）を介して行なわれ
る。さらに、外部接続パッドまたはランド上に配設され
るバンプとしては、例えばＰｂ−Ｓｎ系のはんだから成
るボール状のバンプが挙げられる。このようなボール状
のはんだバンプの形成は、例えば、バンプ整列板上に形
成されたはんだボールを、外部接続パッドまたはランド
上に位置合わせし、加熱してはんだをリフローさせる方
法により行なうことができる。
接続パッド（インナーリード）との電気的接続は、例え
ば金線によるワイヤボンディングによって行なうことが
できる。また、配線基材の両面に配設された配線層間、
あるいは配線層と外部接続パッドまたはランドとの電気
的接続は、導通孔（ヴィアホール）を介して行なわれ
る。さらに、外部接続パッドまたはランド上に配設され
るバンプとしては、例えばＰｂ−Ｓｎ系のはんだから成
るボール状のバンプが挙げられる。このようなボール状
のはんだバンプの形成は、例えば、バンプ整列板上に形
成されたはんだボールを、外部接続パッドまたはランド
上に位置合わせし、加熱してはんだをリフローさせる方
法により行なうことができる。
【００１３】さらに本発明においては、樹脂モールド層
の四隅部に、すなわち最外周のコーナー部に配置された
はんだボール等のバンプ（コーナーバンプ）の上方に相
当するコーナー位置に、切欠部が形成されている。ここ
で、樹脂モールド層の各切欠部は、コーナーバンプの直
径とほぼ等しい長さの一辺を有する方形の底面を持つ四
角柱状とすることが望ましい。そして、このような切欠
部を有する樹脂モールド層を形成する方法としては、樹
脂モールド層を成形するためのトランスファモールド金
型の形状（キャビティ形状）を、切欠部の形状に合わせ
て変更する方法も考えられるが、この方法では金型コス
トが高くつくので、通常の金型を使用して切欠部のない
方形台状の樹脂モールド層を成形した後、この樹脂モー
ルド層の四隅を切削加工することにより、所定の形状お
よび大きさの切欠部を形成する方法を採ることが望まし
い。
の四隅部に、すなわち最外周のコーナー部に配置された
はんだボール等のバンプ（コーナーバンプ）の上方に相
当するコーナー位置に、切欠部が形成されている。ここ
で、樹脂モールド層の各切欠部は、コーナーバンプの直
径とほぼ等しい長さの一辺を有する方形の底面を持つ四
角柱状とすることが望ましい。そして、このような切欠
部を有する樹脂モールド層を形成する方法としては、樹
脂モールド層を成形するためのトランスファモールド金
型の形状（キャビティ形状）を、切欠部の形状に合わせ
て変更する方法も考えられるが、この方法では金型コス
トが高くつくので、通常の金型を使用して切欠部のない
方形台状の樹脂モールド層を成形した後、この樹脂モー
ルド層の四隅を切削加工することにより、所定の形状お
よび大きさの切欠部を形成する方法を採ることが望まし
い。
【００１４】本発明の半導体装置においては、樹脂モー
ルド層の四隅部にそれぞれ切欠部が設けられており、最
外周のコーナー部に配置されたコーナーバンプの上方の
配線基材上には、樹脂モールド層が設けられていない。
したがって、バンプの配列の中心位置からの距離が最も
大きいコーナーバンプにも、熱負荷等に起因する応力集
中が生じにくく、亀裂の発生や破壊が防止される。その
結果、マザーボード等との接続部の信頼性が向上し、温
度サイクル試験等での耐久性が向上する。
ルド層の四隅部にそれぞれ切欠部が設けられており、最
外周のコーナー部に配置されたコーナーバンプの上方の
配線基材上には、樹脂モールド層が設けられていない。
したがって、バンプの配列の中心位置からの距離が最も
大きいコーナーバンプにも、熱負荷等に起因する応力集
中が生じにくく、亀裂の発生や破壊が防止される。その
結果、マザーボード等との接続部の信頼性が向上し、温
度サイクル試験等での耐久性が向上する。
【００１５】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。
づいて説明する。
【００１６】図１は、本発明の半導体装置の一実施例の
上面図を示し、図２は、図１におけるＡ部の拡大図を示
す。また図３は、図１におけるＢ−Ｂ線に沿った断面図
を示す。
上面図を示し、図２は、図１におけるＡ部の拡大図を示
す。また図３は、図１におけるＢ−Ｂ線に沿った断面図
を示す。
【００１７】これらの図において、符号６は、ＢＴレジ
ン含浸ガラスクロス基板のような絶縁基板を示し、この
絶縁基板６の一方の面（図では上面）に、信号線や半導
体素子接続用のパッド（インナーリード）等の配線層７
が設けられている。また、絶縁基板６の他方の面（図で
は下面）には、外部接続端子である外部接続パッド８が
格子状に配列されて設けられており、これらの外部接続
パッド８は、ヴィアホール９を介して、前記した上面の
配線層７と電気的に接続されている。さらに、このよう
な配線基板の両面には、配線間の短絡を防止するため、
および後述するはんだバンプ形成のダムとして、ソルダ
ーレジスト層（図示を省略。）が塗布・形成されてい
る。
ン含浸ガラスクロス基板のような絶縁基板を示し、この
絶縁基板６の一方の面（図では上面）に、信号線や半導
体素子接続用のパッド（インナーリード）等の配線層７
が設けられている。また、絶縁基板６の他方の面（図で
は下面）には、外部接続端子である外部接続パッド８が
格子状に配列されて設けられており、これらの外部接続
パッド８は、ヴィアホール９を介して、前記した上面の
配線層７と電気的に接続されている。さらに、このよう
な配線基板の両面には、配線間の短絡を防止するため、
および後述するはんだバンプ形成のダムとして、ソルダ
ーレジスト層（図示を省略。）が塗布・形成されてい
る。
【００１８】また、このような配線基板１０の配線層７
形成面の所定の位置（アイランド部）には、フェースア
ップ配置された半導体素子１１が、エポキシ樹脂系等の
絶縁性接着剤により接着固定（ダイボンド）され、この
半導体素子１１の電極端子とインナーリードとが金線１
２を用いてワイヤボンディングされている。さらに、こ
のように実装された半導体素子１１の外側に、四隅部に
それぞれ切欠部１３ａを有するエポキシ樹脂から成る樹
脂モールド層１３が設けられ、半導体素子実装部が封止
されている。
形成面の所定の位置（アイランド部）には、フェースア
ップ配置された半導体素子１１が、エポキシ樹脂系等の
絶縁性接着剤により接着固定（ダイボンド）され、この
半導体素子１１の電極端子とインナーリードとが金線１
２を用いてワイヤボンディングされている。さらに、こ
のように実装された半導体素子１１の外側に、四隅部に
それぞれ切欠部１３ａを有するエポキシ樹脂から成る樹
脂モールド層１３が設けられ、半導体素子実装部が封止
されている。
【００１９】ここで、樹脂モールド層１３の切欠部１３
ａが形成された四隅部は、後述するはんだバンプのうち
で、特に最外周のコーナー部に配置されたコーナーバン
プの上方に位置し、ここに、コーナーバンプの直径とほ
ぼ等しい長さの一辺を有する方形の底面を持つ、四角柱
状の切欠部１３ａが設けられている。
ａが形成された四隅部は、後述するはんだバンプのうち
で、特に最外周のコーナー部に配置されたコーナーバン
プの上方に位置し、ここに、コーナーバンプの直径とほ
ぼ等しい長さの一辺を有する方形の底面を持つ、四角柱
状の切欠部１３ａが設けられている。
【００２０】さらに、このように樹脂封止された配線基
板の他面の外部接続パッド８上に、はんだから成るボー
ル状バンプ１４が形成されている。
板の他面の外部接続パッド８上に、はんだから成るボー
ル状バンプ１４が形成されている。
【００２１】このように構成される実施例の半導体装置
においては、樹脂モールド層１３の四隅部にそれぞれ切
欠部１３ａが形成されており、最外周のコーナー部に配
置されたはんだバンプ（コーナーバンプ）１４ａの上方
の配線基板上には、樹脂モールド層１３が設けられてい
ないので、バンプ配設面の中心位置からの距離が最大
で、最も応力が集中しやすいコーナーバンプ１４ａに加
わる応力が低減される。したがって、コーナーバンプ１
４ａにおいても応力歪みが生じにくく、疲労による亀裂
の発生や破壊が防止される。その結果、マザーボード等
との接続部の信頼性が向上し、温度サイクル試験等での
特性が向上する。
においては、樹脂モールド層１３の四隅部にそれぞれ切
欠部１３ａが形成されており、最外周のコーナー部に配
置されたはんだバンプ（コーナーバンプ）１４ａの上方
の配線基板上には、樹脂モールド層１３が設けられてい
ないので、バンプ配設面の中心位置からの距離が最大
で、最も応力が集中しやすいコーナーバンプ１４ａに加
わる応力が低減される。したがって、コーナーバンプ１
４ａにおいても応力歪みが生じにくく、疲労による亀裂
の発生や破壊が防止される。その結果、マザーボード等
との接続部の信頼性が向上し、温度サイクル試験等での
特性が向上する。
【００２２】次に、以下に示すような構成で実施例の半
導体装置（パッケージ）を作製して、温度サイクル試験
を行ない、実施例による効果をより明確にした。すなわ
ち、パッケージサイズ13×13mm、外部接続端子数 232
（ピン）、接続パッドの径0.25mm、接続パッドのピッチ
0.5mm、樹脂モールド層の切欠部の径（一辺） 1.5mmと
して、実施例のＢＧＡ型半導体パッケージを作製した。
そして、この実施例の半導体パッケージと、切欠部のな
い通常の樹脂モールド層を有する従来からの半導体パッ
ケージ（その他の部分は、実施例と同様に構成されてい
る。）とを、ガラスクロス−エポキシ樹脂含浸層と銅配
線層とを積層したガラスエポキシ配線基板（接続パッド
径0.25mm）に、それぞれ搭載・実装した。そして、この
ように搭載・実装された電子装置について、それぞれ -
55℃〜 125℃の温度サイクル試験を行ない、はんだバン
プの破壊発生率をそれぞれ調べた。結果を図４に示す。
導体装置（パッケージ）を作製して、温度サイクル試験
を行ない、実施例による効果をより明確にした。すなわ
ち、パッケージサイズ13×13mm、外部接続端子数 232
（ピン）、接続パッドの径0.25mm、接続パッドのピッチ
0.5mm、樹脂モールド層の切欠部の径（一辺） 1.5mmと
して、実施例のＢＧＡ型半導体パッケージを作製した。
そして、この実施例の半導体パッケージと、切欠部のな
い通常の樹脂モールド層を有する従来からの半導体パッ
ケージ（その他の部分は、実施例と同様に構成されてい
る。）とを、ガラスクロス−エポキシ樹脂含浸層と銅配
線層とを積層したガラスエポキシ配線基板（接続パッド
径0.25mm）に、それぞれ搭載・実装した。そして、この
ように搭載・実装された電子装置について、それぞれ -
55℃〜 125℃の温度サイクル試験を行ない、はんだバン
プの破壊発生率をそれぞれ調べた。結果を図４に示す。
【００２３】この試験結果から、従来の半導体パッケー
ジでは、1000サイクル付近で、亀裂発生による破壊がか
なりの割合で発生したのに対して、実施例の半導体装置
をマザーボードに搭載した電子装置では、1800サイクル
付近まで破壊不良が発生せず、接続の信頼性が飛躍的に
向上していることがわかった。
ジでは、1000サイクル付近で、亀裂発生による破壊がか
なりの割合で発生したのに対して、実施例の半導体装置
をマザーボードに搭載した電子装置では、1800サイクル
付近まで破壊不良が発生せず、接続の信頼性が飛躍的に
向上していることがわかった。
【００２４】なお、本発明は上記した実施例に限定され
るものではなく、発明の趣旨を逸脱しない範囲でいろい
ろに変形させることができる。例えば半導体装置の配線
基材として、両面に配線層を有するガラス−ＢＴレジン
配線基板以外に、片面または両面に配線層を有するガラ
スエポキシ配線基板や、アルミナ、窒化アルミニウム等
のセラミック配線基板を使用することができる。また、
ポリイミド樹脂フィルムのような絶縁樹脂フィルムを基
材とし、その片面または両面に配線層を有する配線フィ
ルムも使用することができる。
るものではなく、発明の趣旨を逸脱しない範囲でいろい
ろに変形させることができる。例えば半導体装置の配線
基材として、両面に配線層を有するガラス−ＢＴレジン
配線基板以外に、片面または両面に配線層を有するガラ
スエポキシ配線基板や、アルミナ、窒化アルミニウム等
のセラミック配線基板を使用することができる。また、
ポリイミド樹脂フィルムのような絶縁樹脂フィルムを基
材とし、その片面または両面に配線層を有する配線フィ
ルムも使用することができる。
【００２５】さらに、樹脂モールド層１３の四隅部に設
けられる切欠部１３ａの形状および大きさも、切削加工
等による形成の容易さ等を考慮して、変えることも可能
である。
けられる切欠部１３ａの形状および大きさも、切削加工
等による形成の容易さ等を考慮して、変えることも可能
である。
【００２６】
【発明の効果】以上の説明から明らかなように、本発明
の半導体装置によれば、樹脂モールド層の四隅部に切欠
部が形成されており、熱負荷等に起因する応力が最も集
中しやすいコーナーバンプにおいて、応力集中が緩和さ
れ低減されるので、バンプでの亀裂の発生や破壊が防止
される。したがって、マザーボード等との接続信頼性が
大きく向上する。
の半導体装置によれば、樹脂モールド層の四隅部に切欠
部が形成されており、熱負荷等に起因する応力が最も集
中しやすいコーナーバンプにおいて、応力集中が緩和さ
れ低減されるので、バンプでの亀裂の発生や破壊が防止
される。したがって、マザーボード等との接続信頼性が
大きく向上する。
【図１】本発明の半導体装置の一実施例を示す上面図。
【図２】図１におけるＡ部を拡大して示す図。
【図３】図１におけるＢ−Ｂ線に沿った断面図。
【図４】実施例のＢＧＡ型半導体パッケージの温度サイ
クル試験の結果を示すグラフ。
クル試験の結果を示すグラフ。
【図５】従来からのＢＧＡ型半導体パッケージを示し、
（ａ）は正面図、（ｂ）は上面図。
（ａ）は正面図、（ｂ）は上面図。
【図６】従来からの半導体パッケージをマザーボードに
搭載・実装した構造の要部を拡大して示す断面図。
搭載・実装した構造の要部を拡大して示す断面図。
６………絶縁基板 ７………配線層 ８………外部接続パッド １０………配線基板 １１………半導体素子 １２………金線 １３………樹脂モールド層 １３ａ………切欠部 １４………はんだバンプ １４ａ………コーナーバンプ
Claims (4)
- 【請求項１】 少なくとも一主面に配線層を有する板状
またはフィルム状の配線基材と、該配線基材に搭載され
前記配線層と電気的に接続された半導体素子と、該半導
体素子の実装部を被覆し封止する樹脂モールド層と、前
記配線基材の前記半導体素子搭載面と反対側の主面に配
設された外部接続端子と、該外部接続端子上に配設され
たバンプとを備えており、前記樹脂モールド層が、最外
周のコーナー部に配置されたコーナーバンプの上方に位
置する四隅部に、それぞれ切欠部を有することを特徴と
する半導体装置。 - 【請求項２】 前記樹脂モールド層の切欠部の底面が、
前記コーナーバンプの直径とほぼ等しい一辺を有する方
形であることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記配線基材が、ガラスクロス−樹脂含
浸層と銅配線層とを積層した樹脂含浸ガラスクロス配線
基板であることを特徴とする請求項１または２記載の半
導体装置。 - 【請求項４】 前記バンプが、はんだから成るボール状
のバンプであることを特徴とする請求項１乃至３のいず
れか１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10229631A JP2000058716A (ja) | 1998-08-14 | 1998-08-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10229631A JP2000058716A (ja) | 1998-08-14 | 1998-08-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000058716A true JP2000058716A (ja) | 2000-02-25 |
Family
ID=16895233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10229631A Withdrawn JP2000058716A (ja) | 1998-08-14 | 1998-08-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000058716A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7122402B2 (en) | 2003-09-29 | 2006-10-17 | Fujitsu Limited | Method of manufacturing a semiconductor device using a rigid substrate including the vent-end edge portion of the substrate has a thickness smaller than the other portions of the substrate |
| WO2014156779A1 (ja) * | 2013-03-28 | 2014-10-02 | 日東電工株式会社 | 熱硬化性封止用シート、及び、セパレータ付き熱硬化性封止用シート |
| CN112313793A (zh) * | 2018-06-25 | 2021-02-02 | 日本电气硝子株式会社 | 盖构件的制造方法、盖构件、及电子零件封装体的制造方法 |
-
1998
- 1998-08-14 JP JP10229631A patent/JP2000058716A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7122402B2 (en) | 2003-09-29 | 2006-10-17 | Fujitsu Limited | Method of manufacturing a semiconductor device using a rigid substrate including the vent-end edge portion of the substrate has a thickness smaller than the other portions of the substrate |
| US7781259B2 (en) | 2003-09-29 | 2010-08-24 | Fujitsu Semiconductor Limited | Method of manufacturing a semiconductor using a rigid substrate |
| WO2014156779A1 (ja) * | 2013-03-28 | 2014-10-02 | 日東電工株式会社 | 熱硬化性封止用シート、及び、セパレータ付き熱硬化性封止用シート |
| CN112313793A (zh) * | 2018-06-25 | 2021-02-02 | 日本电气硝子株式会社 | 盖构件的制造方法、盖构件、及电子零件封装体的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3627158B2 (ja) | 低プロファイル・ボール・グリッド・アレイ半導体パッケージおよびその製造方法 | |
| KR100430861B1 (ko) | 배선기판, 반도체장치 및 패키지 스택 반도체장치 | |
| JP3437369B2 (ja) | チップキャリアおよびこれを用いた半導体装置 | |
| US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
| US5834848A (en) | Electronic device and semiconductor package | |
| US6562662B2 (en) | Electronic package with bonded structure and method of making | |
| JP3546131B2 (ja) | 半導体チップパッケージ | |
| KR100698526B1 (ko) | 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지 | |
| US7344916B2 (en) | Package for a semiconductor device | |
| JP4828164B2 (ja) | インタポーザおよび半導体装置 | |
| US6756668B2 (en) | Semiconductor package having thermal interface material (TIM) | |
| WO2006132151A1 (ja) | インタポーザおよび半導体装置 | |
| KR20090039411A (ko) | 솔더 볼과 칩 패드가 접합된 구조를 갖는 반도체 패키지,모듈, 시스템 및 그 제조방법 | |
| US7923825B2 (en) | Integrated circuit package | |
| US6335563B1 (en) | Semiconductor device, method of fabricating the same, circuit board, and electronic device | |
| JP4577980B2 (ja) | 実装基板 | |
| JPH0637233A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2000058716A (ja) | 半導体装置 | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002289735A (ja) | 半導体装置 | |
| US20060180944A1 (en) | Flip chip ball grid array package with constraint plate | |
| KR20030085449A (ko) | 개량된 플립 칩 패키지 | |
| JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| KR100218633B1 (ko) | 캐리어 프레임이 장착된 볼 그리드 어레이 반도체 패키지 | |
| US20240079366A1 (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20051101 |