JPH0685010A - マルチチップモジュール - Google Patents

マルチチップモジュール

Info

Publication number
JPH0685010A
JPH0685010A JP4234624A JP23462492A JPH0685010A JP H0685010 A JPH0685010 A JP H0685010A JP 4234624 A JP4234624 A JP 4234624A JP 23462492 A JP23462492 A JP 23462492A JP H0685010 A JPH0685010 A JP H0685010A
Authority
JP
Japan
Prior art keywords
chip
wiring
chip module
substrate
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4234624A
Other languages
English (en)
Inventor
Shiyuuzou Akishima
周三 明島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP4234624A priority Critical patent/JPH0685010A/ja
Publication of JPH0685010A publication Critical patent/JPH0685010A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

(57)【要約】 【目的】従来のセラミック多層配線基板を用いるマルチ
チップモジュールよりも薄く、さらに安価に製造できる
マルチチップモジュールを提供することである。 【構成】シリコン基板13に穴を開孔して半導体チップ10
をはめ込む。半導体チップ10上の電極11とシリコン基板
13上の配線15の端部に設けられている接続パッド16とを
ブリッジ18で接続する。ブリッジ18はアルミ蒸着あるい
は半田等を用いる微細メッキにより形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明はマルチチップモジュー
ルに係り、特にモジュールを構成する半導体チップと基
板との接続方法に関する。
【０００２】
【従来の技術】従来のマルチチップモジュールは例えば
図５または図６に示すような断面構造を持っている。
【０００３】図５はセラミック基板50上に複数の半導体
チップ51をフェースダウンボンディング、いわゆるフリ
ップチップによって接続したマルチチップモジュールの
一部である。図において、セラミック基板50上には配線
層52と層間絶縁膜53により多層配線が形成されている。
最上層の配線層52と半導体チップ51に設けられた電極54
とがバンプ55により接続されている。
【０００４】図６はセラミック基板60上に複数の半導体
チップ61をワイヤボンディングによって接続したマルチ
チップモジュールの一部である。図において、セラミッ
ク基板60上には配線層62と層間絶縁膜63により多層配線
が形成されている。半導体チップ61は接着剤64により層
間絶縁膜63上に固定され、半導体チップ61に設けられた
電極65と最上層の配線層62とがボンディングワイヤ66に
より接続されている。
【０００５】上記のようなセラミック基板上への配線は
タングステン等により行うために、配線幅が０．２ｍｍ
程度と広くなり、高密度に配線することができない。そ
こで、セラミック基板上にポリミド等を層間絶縁膜とし
て多層配線を行い、最上層の配線には銅箔を使った多層
配線基板にしている。しかし、層間絶縁膜をポリミド等
で厚膜状に積層するにはコストが掛るという問題ある。
【０００６】そして、多層配線基板を用いるためにマル
チチップモジュールの外寸が厚くなっている。特に、ボ
ンディングワイヤにより半導体チップと多層配線基板と
を接続する場合には、ワイヤを半導体チップ上に弓なり
に張るので厚さが増している。また、ワイヤボンディン
グでは半導体チップ上の電極間隔をフリップチップより
広げなくてはならず、またワイヤを張るための距離が必
要となり、多層配線基板上の半導体チップの実装密度が
低くなるという問題がある。
【０００７】
【発明が解決しようとする課題】上記のように従来のマ
ルチチップモジュールは多層配線基板を用いるためにコ
ストが掛り、さらに外寸が厚くなるという問題がある。
この発明は上記の問題点を解決すべくなされたもので、
その目的は従来よりも薄く、さらに安価に製造できるマ
ルチチップモジュールを提供することである。
【０００８】
【課題を解決するための手段】この発明によるマルチチ
ップモジュールは複数の貫通孔が形成され、表面に少な
くとも配線が形成された半導体基板と、上記複数の貫通
孔に挿入された複数の半導体チップと、上記複数の各半
導体チップ上の電極と上記半導体基板上の配線とを電気
的に接続する接続手段とを具備したことを特徴とする。
【０００９】
【作用】上記構成によれば、半導体チップが半導体基板
の貫通孔にはめ込まれるため、半導体基板の厚さとほぼ
同じ厚さのマルチチップモジュールができる。
【００１０】
【実施例】以下、図面を参照してこの発明を実施例によ
り説明する。
【００１１】図１はこの発明の第１の実施例に係るマル
チチップモジュールの断面図であり、図２はその平面図
である。図において、10は集積回路（ＩＣ）がシリコン
基板上に形成されている半導体チップであり、半導体チ
ップ上には電極11が形成されており、電極部を除く全表
面がリン・ケイ酸ガラス膜（ＰＳＧ膜）12に覆われてい
る。13はシリコン基板であり、半導体チップ10それぞれ
が入る大きさの穴14がレーザーにより開孔され、表面に
はアルミニウム配線15が形成されており、配線部を除く
全表面は半導体チップ10と同様にＰＳＧ膜12に覆われて
いる。上記配線15の上記穴14側の端部は少し幅が広げら
れて接続パッド16になっており、配線の基板13の周縁部
にある端部は接続パッド16よりも広げられて外部電極パ
ッド17となっている。上記シリコン基板13の穴14にそれ
ぞれ半導体チップ10がはめ込まれ、チップ10上の電極11
それぞれと接続パッド16それぞれがブリッジ18により接
続されている。ブリッジ18はマスクを用いてアルミを部
分的に蒸着させたものである。また、ブリッジ18は微細
メッキで形成することも可能であり、例えば半田メッ
キ、Ｓｎメッキ、Ａｕメッキが使用される。
【００１２】図３は上記実施例の変形例に係るマルチチ
ップモジュールの前記図１に対応する断面図である。上
記シリコン基板13の穴にはめ込まれた半導体チップ10と
シリコン基板13との間には隙間が生じる。この隙間に上
記ブリッジ18の一部が入り込み、シリコン基板13または
半導体チップ10のシリコン部とブリッジ18が短絡する可
能性がある。そこで、この変形例では上記隙間に絶縁物
30を入れるようにしたものである。この絶縁物30は具体
的には次のようにして形成される。例えば低融点ガラス
のような絶縁ペーストをシリコン基板13の穴に予め塗布
しておいてから半導体チップ10を穴にはめ込む。そし
て、絶縁物30は上記隙間を埋めることでブリッジ18が形
成しやすくするという効果もある。
【００１３】上記実施例および変形例のようなマルチチ
ップモジュールはシリコン基板に穴を開けて半導体チッ
プをはめ込んでいるため、厚さはほぼ基板の厚さ程度に
できる。また、上記シリコン基板は表面にリソグラフィ
ー技術によってアルミ配線をパターニングしたもので、
従来のセラミック多層配線基板に比べると薄くなってい
る。このため、マルチチップモジュールの厚さは従来よ
り大幅に薄くすることができる。また、使用する基板は
ポリミド等により多層化していないので、基板に掛かる
コストを削減することができ、安価に製造することがで
きる。さらに、蒸着によって形成するブリッジはバンプ
やボンディングワイヤに比べて狭いところに作ることが
でき、接続時に潰されることもないため、半導体チップ
上の電極および配線端部に設ける接続パッドを従来より
小さくすることができる。したがって、基板に高密度に
半導体チップをはめ込むことができる。また、基板には
シリコン基板を用いているので、シリコンウェハに複数
のマルチチップモジュールを作ることができ、量産性が
高いという特徴がある。
【００１４】図４はこの発明の第２の実施例に係るマル
チチップモジュールの前記図１に対応する断面図であ
る。上記第１の実施例では半導体チップ10上の電極11と
シリコン基板13上の接続パッド16とを蒸着によるブリッ
ジ18で接続していたが、この実施例はビームリード40と
バンプ41により接続するようにしたものであり、電極１
１上と接続パッド１６上のバンプ41がそれぞれビームリ
ード40の両端の下部で潰されている。したがって、この
実施例の電極11および接続パッド16はバンプ41が潰され
たときの大きさよりも大きくする必要があり、少ない数
の半導体チップ10をシリコン基板13にはめ込む場合に適
している。
【００１５】この実施例の場合も第１の実施例の場合と
同様に、多層化しないシリコン基板の穴に半導体チップ
をはめ込むので、薄いマルチチップモジュールを安価に
製造することができる。ところで、上記第１および第２
の実施例で使用するシリコン基板は配線の他にトランジ
スタやキャパシタ、論理回路等を形成したものであって
も良い。
【００１６】
【発明の効果】以上説明したように、この発明によれ
ば、従来よりも薄く、さらに安価に製造できるマルチチ
ップモジュールを提供することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施例に係るマルチチップモ
ジュールの断面図。
【図２】この発明の第１の実施例に係るマルチチップモ
ジュールの平面図。
【図３】この発明の第１の実施例の変形例に係るマルチ
チップモジュールの断面図。
【図４】この発明の第２の実施例に係るマルチチップモ
ジュールの断面図。
【図５】フリップチップによるマルチチップモジュール
の断面図。
【図６】ワイヤボンディングによるマルチチップモジュ
ールの断面図。
【符号の説明】
10…半導体チップ、11…電極、12…ＰＳＧ膜、13…シリ
コン基板、15…配線、16…接続パッド、18…蒸着または
メッキによるブリッジ、30…絶縁物、40…ビームリー
ド、41…バンプ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/14

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 複数の貫通孔が形成され、表面に少なく
    とも配線が形成された半導体基板と、 上記複数の貫通孔に挿入された複数の半導体チップと、 上記複数の各半導体チップ上の電極と上記半導体基板上
    の配線とを電気的に接続する接続手段とを具備したこと
    を特徴とするマルチチップモジュール。
  2. 【請求項２】 前記接続手段が蒸着によって形成された
    配線で構成されている請求項１に記載のマルチチップモ
    ジュール。
  3. 【請求項３】 前記接続手段がメッキによって形成され
    た配線で構成されている請求項１に記載のマルチチップ
    モジュール。
  4. 【請求項４】 前記接続手段がビームリードとバンプと
    で構成されている請求項１に記載のマルチチップモジュ
    ール。
JP4234624A 1992-09-02 1992-09-02 マルチチップモジュール Pending JPH0685010A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4234624A JPH0685010A (ja) 1992-09-02 1992-09-02 マルチチップモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4234624A JPH0685010A (ja) 1992-09-02 1992-09-02 マルチチップモジュール

Publications (1)

Publication Number Publication Date
JPH0685010A true JPH0685010A (ja) 1994-03-25

Family

ID=16973961

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4234624A Pending JPH0685010A (ja) 1992-09-02 1992-09-02 マルチチップモジュール

Country Status (1)

Country Link
JP (1) JPH0685010A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054493A (ja) * 2000-10-20 2006-02-23 Silverbrook Research Pty Ltd マルチチップ集積回路キャリヤ
JP2006080556A (ja) * 2000-10-20 2006-03-23 Silverbrook Research Pty Ltd 集積回路キャリヤ
JP2006080555A (ja) * 2000-10-20 2006-03-23 Silverbrook Research Pty Ltd 集積回路キャリヤを製造する方法
JP2007514557A (ja) * 2003-12-19 2007-06-07 コミサリア、ア、レネルジ、アトミク 密封されたキャビティおよびプラグを備えるマイクロ部品及びそのようなマイクロ部品の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054493A (ja) * 2000-10-20 2006-02-23 Silverbrook Research Pty Ltd マルチチップ集積回路キャリヤ
JP2006080556A (ja) * 2000-10-20 2006-03-23 Silverbrook Research Pty Ltd 集積回路キャリヤ
JP2006080555A (ja) * 2000-10-20 2006-03-23 Silverbrook Research Pty Ltd 集積回路キャリヤを製造する方法
JP4528245B2 (ja) * 2000-10-20 2010-08-18 シルバーブルック リサーチ ピーティワイ リミテッド 集積回路パッケージ
JP4528246B2 (ja) * 2000-10-20 2010-08-18 シルバーブルック リサーチ ピーティワイ リミテッド マルチチップ集積回路パッケージ
JP4658772B2 (ja) * 2000-10-20 2011-03-23 シルバーブルック リサーチ ピーティワイ リミテッド 集積回路パッケージを製造する方法
JP2007514557A (ja) * 2003-12-19 2007-06-07 コミサリア、ア、レネルジ、アトミク 密封されたキャビティおよびプラグを備えるマイクロ部品及びそのようなマイクロ部品の製造方法

Similar Documents

Publication Publication Date Title
US8216934B2 (en) Semiconductor device suitable for a stacked structure
US5817530A (en) Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
JP3142723B2 (ja) 半導体装置及びその製造方法
JPS6355213B2 (ja)
JP3014029B2 (ja) 半導体素子の実装方法
JP2003110084A (ja) 半導体装置
JPH02133943A (ja) 高集積回路及びその製造方法
JP2002222889A (ja) 半導体装置及びその製造方法
JP3651346B2 (ja) 半導体装置およびその製造方法
JPH0729934A (ja) バンプを持つ半導体構造
US6340839B1 (en) Hybrid integrated circuit
US4646126A (en) Semiconductor device
JPH01235264A (ja) 半導体集積回路装置
JP2871636B2 (ja) Ｌｓｉモジュールとその製造方法
JPH0685010A (ja) マルチチップモジュール
JPH0322544A (ja) 半導体装置
JPH06150031A (ja) Ｃｐｕモジュール
JPH0810738B2 (ja) 半導体装置及びその製造方法
KR20050027384A (ko) 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체
JP2913858B2 (ja) 混成集積回路
TWI224847B (en) Semiconductor chip package and method for manufacturing the same
JP2004006482A (ja) 半導体装置およびその製造方法
JPH0439231B2 (ja)
JP2000068271A (ja) ウエハ装置およびチップ装置並びにチップ装置の製造方法
JP2841825B2 (ja) 混成集積回路