JP4658772B2 - 集積回路パッケージを製造する方法 - Google Patents

集積回路パッケージを製造する方法 Download PDF

Info

Publication number
JP4658772B2
JP4658772B2 JP2005308766A JP2005308766A JP4658772B2 JP 4658772 B2 JP4658772 B2 JP 4658772B2 JP 2005308766 A JP2005308766 A JP 2005308766A JP 2005308766 A JP2005308766 A JP 2005308766A JP 4658772 B2 JP4658772 B2 JP 4658772B2
Authority
JP
Japan
Prior art keywords
substrate
integrated circuit
circuit package
forming
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005308766A
Other languages
English (en)
Other versions
JP2006080555A (ja
JP2006080555A5 (ja
Inventor
カイア シルバーブルック，
Original Assignee
シルバーブルック リサーチ ピーティワイ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シルバーブルック リサーチ ピーティワイ リミテッド filed Critical シルバーブルック リサーチ ピーティワイ リミテッド
Publication of JP2006080555A publication Critical patent/JP2006080555A/ja
Publication of JP2006080555A5 publication Critical patent/JP2006080555A5/ja
Application granted granted Critical
Publication of JP4658772B2 publication Critical patent/JP4658772B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49208—Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222—Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece
    • Y10T29/4979—Breaking through weakened portion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Thin Film Transistor (AREA)
  • Die Bonding (AREA)
  • Packaging Frangible Articles (AREA)

Description

本発明は、集積回路パッケージを製造する方法に関する。
集積回路の絶えず増大する接続（ピンカウント）の数により、プリント回路基板に集積回路を接続するボール・グリッド・アレイ・パッケージの使用が増加している。これは、プリント回路基板（ＰＣＢ）へのアタッチメントに対する、非常に大きなピッチのボール・グリッド・アレイに、かなり細かいピッチの、集積回路のフリップ・チップ・バンプ・アレイの再分布を容易にする。
キャリヤは、介在物（ｉｎｔｅｒｐｏｓｅｒ）としてしばしば呼ばれ、ビスメールイミド・トリアジン（ｂｉｓｍａｌｅｉｍｉｄｅ ｔｒｉａｚｉｎｅ）（ＢＴ）等のプラスチック材料又はセラミック等の異なる材料から製造することができる。
キャリヤも、熱伝導によって集積回路から熱エネルギーを除去することによってヒートシンクとして機能する。従って、キャリヤは熱のひずみにさらされる。
更に、集積回路、キャリヤ及びＰＣＢを含む電子パッケージ組立体は、異なる機械的性質を有する多くの異なる材料を備えている。複雑な熱応力が、非均一な温度分布、幾何学的形状、材料構成と熱膨張ミスマッチによって、動作中のパッケージの中で起こる可能性がある。
一般的に、今日集積回路は、金又ははんだバンプのボール・グリッド・アレイによって、キャリヤに電気的に接続される。同じように、キャリヤははんだボールの更なる、より大きなボール・グリッド・アレイによって、ＰＣＢに電気的に接続される。熱機械ストレスは、ＰＣＢとキャリヤとの間のはんだボール接合点で一般的に最も厳しい。これは、はんだボール接続のせん断で終わる可能性がある。ＰＣＢとキャリヤとの間の熱ひずみの差の増加によるキャリヤのエッジ長さの増加によって問題が増幅される。キャリヤのエッジ長さでの増加は、集積回路接続とはんだボールの数の増加と一般的に関連する。
電流ボール・グリッド・アレイ設計は、現在、代表的な集積回路ピンカウントに対する信頼性の限界にある。
一般的に、はんだボールは、約０．０８％のピーク弾性せん断ひずみ値を備えている。５００ミクロンの厚さの固体シリコンキャリヤ、１ミリメートルのピッチの５００ミクロン直径はんだボール、７００ミクロンの厚さのＰＣＢ及び側面の１６ミリメートルのシリコンチップを使用して、出願人によってなされた計算の実験は、はんだボールの可塑性の生産値よりはるかに高い、パッケージの最外部のボールにおける１．４７６％のピークのせん断ひずみ値を示した。
パッケージの最外部のエッジのボールが平行せん断の最大量を経験するとき、この結果が予想されることになっている。
半導体のためのインターナショナル・テクノロジー・ロードマップのアセンブリとパッケージング・セクションの刊行物の１９９９年編集（本明細書を提出する時点で市販されている最近の版）の２１７ページの表５９ａに示されるように、高性能集積回路のピンカウントは１８００オーダのピンを備える。近い期間、すなわち２００５年までの技術の要求は、高性能な集積回路に対して、３，０００を超えるピンカウントが必要とされることを示すが、表が示すようにそれに対して現在までに知られた解法は存在しない。同じように、刊行物の表５９ｂの２１９ページで、より長い期間の約２０１４年まで、９，０００オーダの高性能な集積回路パッケージに対するピンカウントが必要とされる。再び、表で示すように、この種のパッケージに対する知られた解法はない。
これらの見地が本発明の焦点である。
本発明によると、
基板を提供するステップと、
基板上の集積回路を収容するための少なくとも１つの収容エリアと、前記少なくとも１つの収容エリアを中心として配置される複数のアイランドとの境界を定めるステップと、
曲折した形状の接続部材を近傍のアイランドの間に作成するために前記基板をエッチングするステップであって、前記アイランドは前記集積回路パッケージ内における熱膨張の差異を吸収する構成を有している、当該ステップと、を含む集積回路パッケージを製造する方法が提供される。
本方法は、前記少なくとも１つの収容エリアにて電気的な接触部を形成し、各々のアイランドにて電気的な端子を形成することを含み、各々の電気的な端子が、回路層を介して、前記電気的な接触部のうちの１つと電気的に接続されている。
したがって、本方法は、基板上に金属層を堆積させることによって基板の表面上に回路層を形成することを含むだろう。次に、本方法はトラックを形成するために金属層にエッチングすることを含むだろう。
本方法は、基板の表面に加えられるマスクによって、前記少なくとも１つの収容エリアと前記アイランドとの境界を定めることを含むだろう。
本方法は、マスクを載せて基板を露光した後、基板をエッチングすることによって、前記接続部材を作成するために基板の材料を除去することを含むだろう。
本方法は、絶縁層を備えたシリコンウェーハから基板を形成することを含むだろう。絶縁層は、エッチのための硬いマスクとして使用されるだろう。
本方法は、基板に凹部を形成することによって前記少なくとも１つの収容エリアの境界を定めることを含むだろう。基板をエッチングすることによって前記凹部を形成するだろう。
その代わりに、本方法は基板を通して通路を形成することによって前記少なくとも１つの収容エリアの境界を定めることを含むだろう。通路を囲む基板の領域は電気的な接触部を支えている。再度、通路は基板をエッチングすることによって形成されるだろう。
本発明を、添付図面と関連して、一例として説明する。
図面を参照し、本発明に従う集積回路パッケージを、参照符号１０によって全体的に示す。集積回路パッケージを、図２で更に詳細に示す。
集積回路パッケージ１０は、チップ１４（図７）又は集積回路を受容するための、収容エリア１２を備えている。
複数のアイランド画定部分又はアイランド１６は、収容エリア１２を囲んでいる。各々のアイランド１６は、上にはんだボール２０が取り付けられ、又はリフローされる電気的な端子１８を有する。
各々のアイランド１６は、接続部材２２の形の剛性を低減する構成によって、その近傍のアイランド又はアイランド１６に接続される。これは、図１で概念的に更に詳細に示される。図１で示すように、各々の接続部材２２は、ばねのような機能として役立ち、各々のアイランド１６は近傍のアイランド１６に関して運動の自由度を備える。従って、プリント回路基板２４（図７〜９）と集積回路パッケージ１０との間の膨張の差は、関連した接続部材２２の伸張又は収縮によって補正される。その結果、アイランド１６上ではんだボール２０に与えられるせん断ひずみはかなり低減され、はんだボール２０の疲労破壊はそれに対応して低減される。
集積回路パッケージ１０の種々の実施形態を、図３〜６に関して説明する。図３で集積回路パッケージ１０は単一の、カーブしたアーム２６を備える接続部材２２によって、その近傍のアイランド１６に接続される各々のアイランド１６を備えている。
図４で示す発明の実施形態で、各々の接続部材２２は、直角のブリッジング部分３０により相互接続する一対の並列のアーム２８によって、その近傍のアイランド１６に１つのアイランド１６を接続する。
図５で示す実施形態の各々の接続部材２２は、互いに平行に延びた３つのアーム３４を備えた構成によって、その近傍のアイランド１６に１つのアイランド１６を接続する。隣接アーム３４は、直角のブリッジング部分３２によって一体に接続されている。
図６で示す実施形態で、１つのアイランド１６をその近傍のアイランド１６に接続する各々の接続部材２２は、直角のブリッジング部分３８によって接続された隣接アーム３６を有する５つの並列したアーム３６を備えている。
説明の容易さのために、図３〜図６に示す実施形態は、以下で、各々、１つのアーム２６の接続部材２２、２つのアーム２８の接続部材２２、３つのアーム３４の接続部材２２及び５つのアーム３６の接続部材２２として述べる。
図７〜９において、より明らかに示すように、収容エリア１２を囲むアイランド１６は、ジクザグの素子４０の形の剛性低減構成によって、収容エリアに接続され、はんだボール２０に与えられるひずみを低減することを更に補助する。
また、図７〜９に示すように、集積回路１４は、はんだバンプ４４によって収容エリア１２で電気的なコンタクト４２（図２）に、電気的に接続される。
集積回路パッケージ１０は、集積回路１４と同じ材料から形成される。従って、集積回路パッケージ１０は二酸化けい素の絶縁層を備えるシリコンで形成される。絶縁層も、更に詳細に下で説明するように、接続部材２２にエッチングするための硬いマスクとして役立つ。
集積回路パッケージ１０の製造で、シリコンウェーハ４６が提供される。ウェーハ４６は、単結晶シリコン又は多結晶シリコンであることができる。
図１０に示す集積回路パッケージ１０の変形では、図７で示すように、収容エリア１２が、パッド１８と、集積回路パッケージ１０の同じ側にあることに注意をされたい。図８で示すように、収容エリア１２が集積回路パッケージ１０の反対の表面の上にある所で、回路層がウェーハ４６の両側に加えられる。これは、図９でより少ないスケールの上で示される。本実施形態において、各々の軌道５２は、ウェーハ４６を通して延びるめっきした貫通穴５８によって、その関連したパッド１８に電気的に接続される。
次に図１１と図１２を参照して、集積回路パッケージ１０の２つの更なる実施形態を説明する。前の図面に関して、特に明記しない限り、同じような参照符号は同じような部分である。
図示する例では、集積回路パッケージ１０の表面上で境界を定められる代わりに、収容エリア１２は、集積回路パッケージ１０を通して定められる通路６０である。集積回路パッケージ１０の１つの表面に結合される金属のふた６２の形で、集積回路１４はマウンティング手段又は保持手段に取り付けられる。集積回路１４の反対の表面は、集積回路パッケージ１０に集積回路を電気的に接続するためのボンド・パッドを備えている。いうまでもなく、この実施形態で、電気的なコンタクトは、通路６０を囲む集積回路パッケージ１０の部分に配置される。図１１で示される実施形態で、相互接続はワイヤ・ボンド６４である。ボール又はウェッジボンドの何れも使用されることができる。図１２で示される実施形態で、相互接続は、ビーム・リード等のテープ・オートメーテッド・ボンド（ＴＡＢ）フィルム６６又は他のプレーナ接続である。
図１３を参照し、集積回路パッケージの展開図を、参照符号７０によって全般的に示す。前の図面に関連し、特に明記しない限り、同じような参照符号は同じような部分を示す。
本発明のこの実施形態で、集積回路パッケージ７０は、図１３の７２、７４と７６で示されるような、複数の集積回路又はチップを指示しているチップ・モジュール基板７０である。チップ７２、７４と７６は、図１０と１１に関して上で説明したように、集積回路パッケージ７０の表面で支えられるか、図１４で示されるように集積回路パッケージ７０で奥まった所に置かれる。
上で示すように、接続部材２２は、１つのアーム２６の構造、２つのアーム２８の構造、３つのアーム３４の構造又は５つのアーム３６の構造等の異なる構造を備えているだろう。４つのアーム又は６つ以上のアーム構造等の他の構造も、有限要素解析を使用して可能であり、異なる形の接続部材２２を備えた異なるキャリヤ実現、及び異なるボール・アレイを有する結果マトリックスが発生される。下で設定されるマトリックスは、１〜２４のボールのロー、固体のシリコンのキャリヤ、固体のＡｌ２Ｏ３、固体のＢＴ、１つのアーム２６の接続部材２２、２つのアーム２８の接続部材２２、３つのアーム３４の接続部材２２、５つのアーム３６の接続部材、備えたボール・グリッド・アレイに対する結果を含む。
Figure 0004658772
上で示すように、はんだに対する弾性ひずみ限界はおよそ０．０８％である。収容エリア１２のエッジから集積回路パッケージ１０のエッジまでと、はんだボールのローは定められる。
その結果、ＰＣＢ２４と集積回路パッケージ１０との間の熱機械ひずみの蓄積効果によって、固体のキャリヤに対するピークのはんだボールひずみ値が特定の点まで増加するはんだボール２０によって増加されることを示す。はんだボールひずみは、１００個のボールの実施（おそらく固体のシリコンキャリヤのたわみ形での変化による）のために実際に下がる。キャリヤとＰＣＢとの間の差膨張が最小にされて低減するものの、ピークひずみは最外部のボールにおいてまだ発生する。また、ＢＴキャリヤとは別に、固体のキャリヤのピークのひずみ値は、まだはんだのための弾性ひずみ限界をはるかに上回る。
接続部材２２の実現は、はんだボールの増加によるピークはんだボールひずみの減少を示す。これは、熱のひずみミスマッチが、多くのはんだボール２０の上に分配されるという事実によるものであり、厳しい勾配が少ない曲がった形という結果になる。ロー内により少しのボールを有する、より少ないボール・グリッド・アレイは、最も奥の部分又は最も外部のはんだボール２０の上で集中荷重を引き起こすより厳しいたわみ勾配を示す。
従って、増加するはんだボール２０によるピークひずみの減少により、集積回路ピン接続の量に熱機械限界がないことは、本発明の特別な利点である。収容エリア１２の全てのサイドの１００のボールのラインは、４０，０００ボール以上のボール・グリッドに匹敵し、２０１４×９，０００ボールの期待された要件を良好に上回る。有限要素計算は、ピークはんだボールひずみが、８つ以上のボールのローを有する、３つ以上のアーム接続部材を有するキャリヤに対するはんだの弾性限界より少ないことを示す。収容エリアがシリコンであるので、従って、シリコン集積回路と同じ熱膨張率を備え、集積回路１４から集積回路パッケージ１０へのバンプ接続に対するひずみは最小にされる。これは、本明細書で説明したエッチングされた対応領域を有するシリコンＢＧＡが、ボール・グリッド・アレイを使用して、チップとＰＣＢとの間に作成可能な接続の数を現在制限している熱サイクリングからの不良の問題に対して、一定の解法を提供することができることを示す。また、先に述べたように、接続部材２２の準備によって、更に、集積回路パッケージ１０のヒートシンク能力が高められるように、エッチ５０によって高めるより大きな表面領域が提供される。これも、アレイを構成することができるはんだボール２０の数が増加することを援助する。
特定の実施形態で示したように、広く説明された本発明の精神と範囲から離れることなく多数の変化及び／又は修正が本発明になされうることは、当該技術に熟練する人によって認識される。故に、本実施形態は、あらゆる点において、解説的なものであって限定的なものでないとみなされる。
概念上の集積回路パッケージの部分の概略平面図を示す。 本発明に従った、集積回路パッケージの部分の平面図を示す。 集積回路パッケージの一実施形態の部分の斜視断面図を示す。 集積回路パッケージの第２の実施形態の部分の斜視断面図を示す。 集積回路パッケージの第３の実施形態の部分の斜視断面図を示す。 集積回路パッケージの第４の実施形態の部分の斜視断面図を示す。 使用中の集積回路パッケージの一実施形態の側断面図を示す。 使用中の集積回路パッケージの他の実施形態の側断面図を示す。 図８の丸で囲んだ部分「Ａ」の拡大図である。 更に拡大した集積回路パッケージの部分の側断面である。 集積回路パッケージの更なる実施形態の側面図を示す。 集積回路パッケージの更なる実施形態の側断面図を示す。 集積回路パッケージに基づくマルチチップ・モジュールを示す。 集積回路パッケージに基づくマルチチップ・モジュールの側断面図を示す。

Claims (9)

  1. 集積回路パッケージを製造する方法であって、
    基板を提供するステップと、
    基板上の集積回路を収容するための少なくとも１つの収容エリアと、前記少なくとも１つの収容エリアを中心として配置される複数のアイランドとの境界を定めるステップと、
    曲折した形状の複数の接続部材を近傍のアイランドの間に作成するために前記基板をエッチングするステップであって、前記複数のアイランドの各々が当該アイランドの近傍のアイランドに対し運動の自由度を備えるように、前記接続部材の各々は、ばねとして機能する構成とされ、その結果、前記複数のアイランドは前記集積回路パッケージ内における熱膨張の差異を吸収する、当該ステップと、
    を含み、
    基板の表面に加えられるマスクによって、前記少なくとも１つの収容エリアと前記アイランドとの境界を定める
    ことを特徴とする、集積回路パッケージを製造する方法。
  2. 前記少なくとも１つの収容エリアにて電気的な接触部を形成し、各々のアイランドにて電気的な端子を形成することを含み、各々の電気的な端子が、回路層を介して、前記電気的な接触部のうちの１つと電気的に接続されている請求項１に記載の方法。
  3. 基板上に金属層を堆積させることによって基板の表面上に回路層を形成することを含む請求項２に記載の方法。
  4. マスクを載せて基板を露光した後、基板をエッチングすることによって、前記接続部材を作成するために基板の材料を除去することを含む請求項１に記載の方法。
  5. 絶縁層を備えたシリコンウェーハから基板を形成することを含む請求項１に記載の方法。
  6. 基板に凹部を形成することによって前記少なくとも１つの収容エリアの境界を定めることを含む請求項１に記載の方法。
  7. 基板をエッチングすることによって前記凹部を形成することを含む請求項６に記載の方法。
  8. 基板を通して通路を形成することによって前記少なくとも１つの収容エリアの境界を定めることを含み、前記通路を囲む基板の領域が電気的な接触部を支えている請求項２に記載の方法。
  9. 基板をエッチングすることによって前記通路を形成することを含む請求項８に記載の方法。
JP2005308766A 2000-10-20 2005-10-24 集積回路パッケージを製造する方法 Expired - Fee Related JP4658772B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/693,484 US6775906B1 (en) 2000-10-20 2000-10-20 Method of manufacturing an integrated circuit carrier

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002537089A Division JP2004511920A (ja) 2000-10-20 2001-10-19 集積回路キャリヤを製造する方法

Publications (3)

Publication Number Publication Date
JP2006080555A JP2006080555A (ja) 2006-03-23
JP2006080555A5 JP2006080555A5 (ja) 2006-06-22
JP4658772B2 true JP4658772B2 (ja) 2011-03-23

Family

ID=24784853

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002537089A Pending JP2004511920A (ja) 2000-10-20 2001-10-19 集積回路キャリヤを製造する方法
JP2005308766A Expired - Fee Related JP4658772B2 (ja) 2000-10-20 2005-10-24 集積回路パッケージを製造する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002537089A Pending JP2004511920A (ja) 2000-10-20 2001-10-19 集積回路キャリヤを製造する方法

Country Status (11)

Country Link
US (10) US6775906B1 (ja)
EP (1) EP1410701B1 (ja)
JP (2) JP2004511920A (ja)
KR (1) KR100619583B1 (ja)
CN (1) CN1235452C (ja)
AT (1) ATE410042T1 (ja)
AU (2) AU1363702A (ja)
DE (1) DE60136014D1 (ja)
IL (2) IL155460A0 (ja)
WO (1) WO2002034019A1 (ja)
ZA (1) ZA200303174B (ja)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7221043B1 (en) * 2000-10-20 2007-05-22 Silverbrook Research Pty Ltd Integrated circuit carrier with recesses
US6775906B1 (en) * 2000-10-20 2004-08-17 Silverbrook Research Pty Ltd Method of manufacturing an integrated circuit carrier
US6890185B1 (en) * 2003-11-03 2005-05-10 Kulicke & Soffa Interconnect, Inc. Multipath interconnect with meandering contact cantilevers
JP2007053248A (ja) * 2005-08-18 2007-03-01 Tdk Corp フレキシブル基板、実装構造、表示ユニット、及び携帯用電子機器
WO2010042653A1 (en) 2008-10-07 2010-04-15 Mc10, Inc. Catheter balloon having stretchable integrated circuitry and sensor array
US9123614B2 (en) 2008-10-07 2015-09-01 Mc10, Inc. Methods and applications of non-planar imaging arrays
US8389862B2 (en) 2008-10-07 2013-03-05 Mc10, Inc. Extremely stretchable electronics
US8097926B2 (en) 2008-10-07 2012-01-17 Mc10, Inc. Systems, methods, and devices having stretchable integrated circuitry for sensing and delivering therapy
WO2010056857A2 (en) * 2008-11-12 2010-05-20 Mc10, Inc. Extremely stretchable electronics
CA2780747C (en) * 2008-11-12 2020-08-25 Mc10, Inc. Extremely stretchable electronics
CN101909413A (zh) * 2009-06-03 2010-12-08 鸿富锦精密工业（深圳）有限公司 金属网孔板、盖板制造方法及电子设备
US8837159B1 (en) * 2009-10-28 2014-09-16 Amazon Technologies, Inc. Low-profile circuit board assembly
TWI567945B (zh) * 2010-05-12 2017-01-21 瑪納利斯半導體公司 可伸張之網狀結構
US8531014B2 (en) * 2010-09-27 2013-09-10 Infineon Technologies Ag Method and system for minimizing carrier stress of a semiconductor device
US8649820B2 (en) 2011-11-07 2014-02-11 Blackberry Limited Universal integrated circuit card apparatus and related methods
US8936199B2 (en) 2012-04-13 2015-01-20 Blackberry Limited UICC apparatus and related methods
USD703208S1 (en) 2012-04-13 2014-04-22 Blackberry Limited UICC apparatus
USD701864S1 (en) * 2012-04-23 2014-04-01 Blackberry Limited UICC apparatus
US9226402B2 (en) 2012-06-11 2015-12-29 Mc10, Inc. Strain isolation structures for stretchable electronics
US9168094B2 (en) 2012-07-05 2015-10-27 Mc10, Inc. Catheter device including flow sensing
US9295842B2 (en) 2012-07-05 2016-03-29 Mc10, Inc. Catheter or guidewire device including flow sensing and use thereof
EP2906960A4 (en) 2012-10-09 2016-06-15 Mc10 Inc CONFORMING ELECTRONICS INTEGRATED WITH A DRESS
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
US9706647B2 (en) 2013-05-14 2017-07-11 Mc10, Inc. Conformal electronics including nested serpentine interconnects
CA2920485A1 (en) 2013-08-05 2015-02-12 Mc10, Inc. Flexible temperature sensor including conformable electronics
US10467926B2 (en) 2013-10-07 2019-11-05 Mc10, Inc. Conformal sensor systems for sensing and analysis
KR102365120B1 (ko) 2013-11-22 2022-02-18 메디데이타 솔루션즈, 인코포레이티드 심장 활동 감지 및 분석용 등각 센서 시스템
US10410962B2 (en) 2014-01-06 2019-09-10 Mc10, Inc. Encapsulated conformal electronic systems and devices, and methods of making and using the same
EP3114911B1 (en) 2014-03-04 2023-05-03 Medidata Solutions, Inc. Multi-part flexible encapsulation housing for electronic devices
US9402312B2 (en) 2014-05-12 2016-07-26 Invensas Corporation Circuit assemblies with multiple interposer substrates, and methods of fabrication
US9899330B2 (en) 2014-10-03 2018-02-20 Mc10, Inc. Flexible electronic circuits with embedded integrated circuit die
US10297572B2 (en) 2014-10-06 2019-05-21 Mc10, Inc. Discrete flexible interconnects for modules of integrated circuits
USD781270S1 (en) 2014-10-15 2017-03-14 Mc10, Inc. Electronic device having antenna
EP3258837A4 (en) 2015-02-20 2018-10-10 Mc10, Inc. Automated detection and configuration of wearable devices based on on-body status, location, and/or orientation
US10398343B2 (en) 2015-03-02 2019-09-03 Mc10, Inc. Perspiration sensor
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US10653332B2 (en) 2015-07-17 2020-05-19 Mc10, Inc. Conductive stiffener, method of making a conductive stiffener, and conductive adhesive and encapsulation layers
US10709384B2 (en) 2015-08-19 2020-07-14 Mc10, Inc. Wearable heat flux devices and methods of use
WO2017031153A1 (en) 2015-08-20 2017-02-23 Oletquin Management Llc Fabric-based items with electrical component arrays
WO2017030851A2 (en) 2015-08-20 2017-02-23 Oletquin Management Llc Fabric with embedded electrical components
US10300371B2 (en) 2015-10-01 2019-05-28 Mc10, Inc. Method and system for interacting with a virtual environment
US10532211B2 (en) 2015-10-05 2020-01-14 Mc10, Inc. Method and system for neuromodulation and stimulation
WO2017147053A1 (en) 2016-02-22 2017-08-31 Mc10, Inc. System, device, and method for coupled hub and sensor node on-body acquisition of sensor information
EP3420732B8 (en) 2016-02-22 2020-12-30 Medidata Solutions, Inc. System, devices, and method for on-body data and power transmission
WO2017184705A1 (en) 2016-04-19 2017-10-26 Mc10, Inc. Method and system for measuring perspiration
US10447347B2 (en) 2016-08-12 2019-10-15 Mc10, Inc. Wireless charger and high speed data off-loader
US10799403B2 (en) 2017-12-28 2020-10-13 Stryker Corporation Patient transport apparatus with controlled auxiliary wheel deployment
US10779403B2 (en) 2018-09-20 2020-09-15 Apple Inc. Shorting pattern between pads of a camera module

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01258458A (ja) * 1988-04-08 1989-10-16 Nec Corp ウェーハ集積型集積回路
JPH0685010A (ja) * 1992-09-02 1994-03-25 Toshiba Corp マルチチップモジュール
JPH0945809A (ja) * 1995-07-31 1997-02-14 Fujitsu Ltd 半導体装置及び半導体装置実装用基板
WO1998028793A1 (en) * 1996-12-23 1998-07-02 General Electric Company Interface structures for electronic devices
JPH11135675A (ja) * 1997-10-30 1999-05-21 Kawasaki Steel Corp 半導体装置及びその製造方法
JPH11176870A (ja) * 1997-12-16 1999-07-02 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
WO1999065075A1 (fr) * 1998-06-12 1999-12-16 Hitachi, Ltd. Dispositif semi-conducteur et procede correspondant
JP2002110850A (ja) * 2000-09-29 2002-04-12 Toshiba Corp 半導体装置及び半導体装置搭載用配線基板

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3723176A (en) * 1969-06-19 1973-03-27 American Lava Corp Alumina palladium composite
US3670409A (en) * 1970-11-19 1972-06-20 Gte Automatic Electric Lab Inc Planar receptacle
US4426773A (en) * 1981-05-15 1984-01-24 General Electric Ceramics, Inc. Array of electronic packaging substrates
JPH0654798B2 (ja) 1985-03-11 1994-07-20 沖電気工業株式会社 半導体集積回路装置の製造方法
US4802277A (en) * 1985-04-12 1989-02-07 Hughes Aircraft Company Method of making a chip carrier slotted array
JPS6169150A (ja) 1985-09-06 1986-04-09 Nec Corp 半導体集積回路装置
US5086337A (en) * 1987-01-19 1992-02-04 Hitachi, Ltd. Connecting structure of electronic part and electronic device using the structure
JP2533511B2 (ja) * 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
JPH01144652A (ja) 1987-11-30 1989-06-06 Nec Corp 集積回路
US4967260A (en) * 1988-05-04 1990-10-30 International Electronic Research Corp. Hermetic microminiature packages
US4989063A (en) * 1988-12-09 1991-01-29 The United States Of America As Represented By The Secretary Of The Air Force Hybrid wafer scale microcircuit integration
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
EP0482247A1 (en) 1990-10-26 1992-04-29 International Business Machines Corporation Method for producing an integrated circuit structure with a dense multilayer metallization pattern
US5379191A (en) * 1991-02-26 1995-01-03 Microelectronics And Computer Technology Corporation Compact adapter package providing peripheral to area translation for an integrated circuit chip
US5173055A (en) * 1991-08-08 1992-12-22 Amp Incorporated Area array connector
US6568073B1 (en) * 1991-11-29 2003-05-27 Hitachi Chemical Company, Ltd. Process for the fabrication of wiring board for electrical tests
DE4342767A1 (de) * 1993-12-15 1995-06-22 Ant Nachrichtentech Verfahren zur Herstellung einer quaderförmigen Vertiefung zur Aufnahme eines Bauelementes in einer Trägerplatte
US5632631A (en) * 1994-06-07 1997-05-27 Tessera, Inc. Microelectronic contacts with asperities and methods of making same
US5802699A (en) * 1994-06-07 1998-09-08 Tessera, Inc. Methods of assembling microelectronic assembly with socket for engaging bump leads
US6361959B1 (en) * 1994-07-07 2002-03-26 Tessera, Inc. Microelectronic unit forming methods and materials
US5983492A (en) * 1996-11-27 1999-11-16 Tessera, Inc. Low profile socket for microelectronic components and method for making the same
US5810609A (en) * 1995-08-28 1998-09-22 Tessera, Inc. Socket for engaging bump leads on a microelectronic device and methods therefor
DE19534590A1 (de) 1995-09-11 1997-03-13 Laser & Med Tech Gmbh Scanning Ablation von keramischen Werkstoffen, Kunststoffen und biologischen Hydroxylapatitmaterialien, insbesondere Zahnhartsubstanz
EP0802569B1 (en) 1996-04-15 2003-09-24 STMicroelectronics S.r.l. FLASH-EPROM integrated with EEPROM
AU3141297A (en) * 1996-05-24 1997-12-09 Tessera, Inc. Connectors for microelectronic elements
JP2755252B2 (ja) * 1996-05-30 1998-05-20 日本電気株式会社 半導体装置用パッケージ及び半導体装置
US6064576A (en) * 1997-01-02 2000-05-16 Texas Instruments Incorporated Interposer having a cantilevered ball connection and being electrically connected to a printed circuit board
US5796050A (en) 1997-02-05 1998-08-18 International Business Machines Corporation Flexible board having adhesive in surface channels
US6114763A (en) * 1997-05-30 2000-09-05 Tessera, Inc. Semiconductor package with translator for connection to an external substrate
US6313402B1 (en) * 1997-10-29 2001-11-06 Packard Hughes Interconnect Company Stress relief bend useful in an integrated circuit redistribution patch
DE19754874A1 (de) * 1997-12-10 1999-06-24 Siemens Ag Verfahren zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array, nach diesem Verfahren hergestelltes Ball Grid Array und flexible Verdrahtung zur Umformung eines Substrats mit Randkontakten in ein Ball Grid Array
US5973394A (en) * 1998-01-23 1999-10-26 Kinetrix, Inc. Small contactor for test probes, chip packaging and the like
JPH11284029A (ja) 1998-03-27 1999-10-15 Denso Corp 電子部品の実装構造
JP3575324B2 (ja) 1998-03-31 2004-10-13 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法及び半導体装置の実装方法
KR20010021782A (ko) 1998-05-13 2001-03-15 롤페스 요하네스 게라투스 알베르투스 반도체 디바이스와 그 제조 방법
JP2000012732A (ja) 1998-06-24 2000-01-14 Rohm Co Ltd Ｂｇａ型半導体装置の構造
US6160715A (en) * 1998-09-08 2000-12-12 Lucent Technologies Inc. Translator for recessed flip-chip package
US6341071B1 (en) 1999-03-19 2002-01-22 International Business Machines Corporation Stress relieved ball grid array package
US6396143B1 (en) * 1999-04-30 2002-05-28 Mitsubishi Gas Chemical Company, Inc. Ball grid array type printed wiring board having exellent heat diffusibility and printed wiring board
US6078505A (en) 1999-05-14 2000-06-20 Triquint Semiconductor, Inc. Circuit board assembly method
US6365967B1 (en) * 1999-05-25 2002-04-02 Micron Technology, Inc. Interconnect structure
JP3494593B2 (ja) * 1999-06-29 2004-02-09 シャープ株式会社 半導体装置及び半導体装置用基板
US6524115B1 (en) * 1999-08-20 2003-02-25 3M Innovative Properties Company Compliant interconnect assembly
JP2001094228A (ja) 1999-09-22 2001-04-06 Seiko Epson Corp 半導体装置の実装構造
US6393143B1 (en) * 1999-12-08 2002-05-21 The United States Of America As Represented By The Secretary Of The Navy Technique for estimating the pose of surface shapes using tripod operators
US6710457B1 (en) * 2000-10-20 2004-03-23 Silverbrook Research Pty Ltd Integrated circuit carrier
US6507099B1 (en) * 2000-10-20 2003-01-14 Silverbrook Research Pty Ltd Multi-chip integrated circuit carrier
US6775906B1 (en) * 2000-10-20 2004-08-17 Silverbrook Research Pty Ltd Method of manufacturing an integrated circuit carrier

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01258458A (ja) * 1988-04-08 1989-10-16 Nec Corp ウェーハ集積型集積回路
JPH0685010A (ja) * 1992-09-02 1994-03-25 Toshiba Corp マルチチップモジュール
JPH0945809A (ja) * 1995-07-31 1997-02-14 Fujitsu Ltd 半導体装置及び半導体装置実装用基板
WO1998028793A1 (en) * 1996-12-23 1998-07-02 General Electric Company Interface structures for electronic devices
JPH11135675A (ja) * 1997-10-30 1999-05-21 Kawasaki Steel Corp 半導体装置及びその製造方法
JPH11176870A (ja) * 1997-12-16 1999-07-02 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
WO1999065075A1 (fr) * 1998-06-12 1999-12-16 Hitachi, Ltd. Dispositif semi-conducteur et procede correspondant
JP2002110850A (ja) * 2000-09-29 2002-04-12 Toshiba Corp 半導体装置及び半導体装置搭載用配線基板

Also Published As

Publication number Publication date
WO2002034019A1 (en) 2002-04-25
EP1410701A4 (en) 2006-03-22
US7402894B2 (en) 2008-07-22
EP1410701A1 (en) 2004-04-21
JP2006080555A (ja) 2006-03-23
US20080247145A1 (en) 2008-10-09
US20050001308A1 (en) 2005-01-06
ZA200303174B (en) 2003-11-06
KR100619583B1 (ko) 2006-09-01
US20070228547A1 (en) 2007-10-04
EP1410701B1 (en) 2008-10-01
US20100202122A1 (en) 2010-08-12
CN1235452C (zh) 2006-01-04
US7307354B2 (en) 2007-12-11
US6775906B1 (en) 2004-08-17
US7247941B2 (en) 2007-07-24
DE60136014D1 (de) 2008-11-13
US7479697B2 (en) 2009-01-20
US7767912B2 (en) 2010-08-03
KR20030074608A (ko) 2003-09-19
IL155460A (en) 2008-04-13
JP2004511920A (ja) 2004-04-15
US20090073668A1 (en) 2009-03-19
AU2002213637B2 (en) 2004-04-22
US7705452B2 (en) 2010-04-27
AU1363702A (en) 2002-04-29
US20070045813A1 (en) 2007-03-01
CN1471802A (zh) 2004-01-28
US20080099932A1 (en) 2008-05-01
US7936063B2 (en) 2011-05-03
US20040255456A1 (en) 2004-12-23
US7154172B2 (en) 2006-12-26
US7107674B2 (en) 2006-09-19
IL155460A0 (en) 2003-11-23
ATE410042T1 (de) 2008-10-15
US20060215382A1 (en) 2006-09-28

Similar Documents

Publication Publication Date Title
JP4658772B2 (ja) 集積回路パッケージを製造する方法
JP2006080555A5 (ja)
JP4528245B2 (ja) 集積回路パッケージ
JP4528246B2 (ja) マルチチップ集積回路パッケージ
JP2006080556A5 (ja)
JP2006054493A5 (ja)
US20110226520A1 (en) Integrated circuit carrier assembly
AU2004202249B2 (en) Method of mounting an integrated circuit
AU2004203187B2 (en) Method of reducing rigidity of a substrate

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees
R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350