JPH11135675A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11135675A JPH11135675A JP9298622A JP29862297A JPH11135675A JP H11135675 A JPH11135675 A JP H11135675A JP 9298622 A JP9298622 A JP 9298622A JP 29862297 A JP29862297 A JP 29862297A JP H11135675 A JPH11135675 A JP H11135675A
- Authority
- JP
- Japan
- Prior art keywords
- thermal expansion
- semiconductor chip
- carrier substrate
- semiconductor device
- expansion difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体チップ及びキャリア基板の間の熱膨張
隔差により、これらが反って生じる半導体チップやキャ
リア基板や外部の回路不良や、半導体チップ及びキャリ
ア基板の間や、キャリア基板及び外部の間のハンダ・バ
ンプ等での電気的な接続の不良を低減し、信頼性を向上
する。 【解決手段】 キャリア基板１を複数の部分基板に分割
し、これら部分基板間に、前記半導体チップ及び前記キ
ャリア基板の間の熱膨張隔差による応力を低減するため
の熱膨張隔差緩和部４１を設ける。応力は熱膨張隔差緩
和部４１に吸収され、これにより不良が低減され、信頼
性が向上する。
隔差により、これらが反って生じる半導体チップやキャ
リア基板や外部の回路不良や、半導体チップ及びキャリ
ア基板の間や、キャリア基板及び外部の間のハンダ・バ
ンプ等での電気的な接続の不良を低減し、信頼性を向上
する。 【解決手段】 キャリア基板１を複数の部分基板に分割
し、これら部分基板間に、前記半導体チップ及び前記キ
ャリア基板の間の熱膨張隔差による応力を低減するため
の熱膨張隔差緩和部４１を設ける。応力は熱膨張隔差緩
和部４１に吸収され、これにより不良が低減され、信頼
性が向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップを備
えると共に、ハンダ・バンプで該半導体チップの接続パ
ッドに接続し該半導体チップを搭載するキャリア基板を
備え、該半導体チップから外部に対する接続を該キャリ
ア基板を経由して行なうようにした半導体装置、又該半
導体装置の製造方法に係るものであり、例えばチップサ
イズ・パッケージ等の半導体パッケージに関するもので
あり、特に、半導体チップ及びキャリア基板の間の熱膨
張隔差により、これらが反って生じる半導体チップやキ
ャリア基板や外部の回路不良や、半導体チップ及びキャ
リア基板の間や、キャリア基板及び外部の間のハンダ・
バンプ等での電気的な接続の不良を低減し、信頼性を向
上することができる半導体装置及びその製造方法に関す
る。
えると共に、ハンダ・バンプで該半導体チップの接続パ
ッドに接続し該半導体チップを搭載するキャリア基板を
備え、該半導体チップから外部に対する接続を該キャリ
ア基板を経由して行なうようにした半導体装置、又該半
導体装置の製造方法に係るものであり、例えばチップサ
イズ・パッケージ等の半導体パッケージに関するもので
あり、特に、半導体チップ及びキャリア基板の間の熱膨
張隔差により、これらが反って生じる半導体チップやキ
ャリア基板や外部の回路不良や、半導体チップ及びキャ
リア基板の間や、キャリア基板及び外部の間のハンダ・
バンプ等での電気的な接続の不良を低減し、信頼性を向
上することができる半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】従来から例えば特開平８−３３０５５や
特開平７−２２５３８では、半導体装置に関する技術が
開示されている。上記の特開平８−３３０５５では、製
造が容易で安価な半導体装置の構造について工夫されて
いる。又上記特開平７−２２５３８のように、ボールグ
リッドアレイ型（ball grid array ：以降ＢＧＡと称す
る）半導体パッケージも利用されるようになってきてい
る。
特開平７−２２５３８では、半導体装置に関する技術が
開示されている。上記の特開平８−３３０５５では、製
造が容易で安価な半導体装置の構造について工夫されて
いる。又上記特開平７−２２５３８のように、ボールグ
リッドアレイ型（ball grid array ：以降ＢＧＡと称す
る）半導体パッケージも利用されるようになってきてい
る。
【０００３】このＢＧＡ半導体パッケージのように、キ
ャリア基板にプリント樹脂基板を使用すると、プリント
基板とキャリア基板との間は熱ストレスが少ない。しか
しながら、半導体チップとキャリア基板との間に熱膨張
差が発生し、パッケージが反るという問題があり、信頼
性低下の原因の１つにされてきた。又チップサイズが１
７．４ｍｍ角の半導体チップを、チップサイズが３３．
５ｍｍ角のＢＧＡエボキシ系基板に搭載すると、１５０
μｍの反りが発生すると報告している。
ャリア基板にプリント樹脂基板を使用すると、プリント
基板とキャリア基板との間は熱ストレスが少ない。しか
しながら、半導体チップとキャリア基板との間に熱膨張
差が発生し、パッケージが反るという問題があり、信頼
性低下の原因の１つにされてきた。又チップサイズが１
７．４ｍｍ角の半導体チップを、チップサイズが３３．
５ｍｍ角のＢＧＡエボキシ系基板に搭載すると、１５０
μｍの反りが発生すると報告している。
【０００４】つまり図１２のように、半導体チップを備
えると共に、ハンダ・バンプで該半導体チップの接続パ
ッドに接続し該半導体チップを搭載するキャリア基板を
備え、該半導体チップから外部に対する接続を該キャリ
ア基板を経由して行なうようにした半導体装置におい
て、キャリア基板やさらには半導体チップが反るという
問題である。
えると共に、ハンダ・バンプで該半導体チップの接続パ
ッドに接続し該半導体チップを搭載するキャリア基板を
備え、該半導体チップから外部に対する接続を該キャリ
ア基板を経由して行なうようにした半導体装置におい
て、キャリア基板やさらには半導体チップが反るという
問題である。
【０００５】又図１３は、実装時に発生するＢＧＡ半導
体装置におけるキャリア基板の反りをシミュレーション
した結果である。
体装置におけるキャリア基板の反りをシミュレーション
した結果である。
【０００６】この図で方形の集合体として図示されるも
ので、３５ｍｍ四方の外周はＢＧＡのパッケージのサイ
ズを示し、その内側で２０ｍｍ四方の太線では半導体チ
ップのサイズが示される。この図からは、ＢＧＡのパッ
ケージないし半導体チップの中央が、ＢＧＡパッケージ
の外周に対して０．１ｍｍも反っていることが判る。
ので、３５ｍｍ四方の外周はＢＧＡのパッケージのサイ
ズを示し、その内側で２０ｍｍ四方の太線では半導体チ
ップのサイズが示される。この図からは、ＢＧＡのパッ
ケージないし半導体チップの中央が、ＢＧＡパッケージ
の外周に対して０．１ｍｍも反っていることが判る。
【０００７】ここで特に半導体チップの周辺部に比べ、
半導体チップの下面で反りが大きくなる。又このような
半導体装置において最も寿命が短くなるのは、半導体チ
ップ下面にあるハンダ・ボールである。
半導体チップの下面で反りが大きくなる。又このような
半導体装置において最も寿命が短くなるのは、半導体チ
ップ下面にあるハンダ・ボールである。
【０００８】
【発明が解決しようとする課題】反り量はチップサイズ
が大きくなり、キャリア基板の面積が大きくなればなる
ほど大きくなる。半導体チップ及びキャリア基板の間の
熱膨張隔差により、これらが反ってしまうと、半導体チ
ップやキャリア基板や外部の回路不良が生じる。あるい
はこのように反ってしまうと、半導体チップ及びキャリ
ア基板の間や、キャリア基板及び外部の間のハンダ・バ
ンプ等での物理的平坦性の不良を生じる。
が大きくなり、キャリア基板の面積が大きくなればなる
ほど大きくなる。半導体チップ及びキャリア基板の間の
熱膨張隔差により、これらが反ってしまうと、半導体チ
ップやキャリア基板や外部の回路不良が生じる。あるい
はこのように反ってしまうと、半導体チップ及びキャリ
ア基板の間や、キャリア基板及び外部の間のハンダ・バ
ンプ等での物理的平坦性の不良を生じる。
【０００９】本発明は、半導体チップとエボキシ系キャ
リア基板の熱膨張率差によるパッケージの反り少なくし
ハンダ・ボール・グリッドのコプラナリテイ（電気的な
接続）を保持し、及び半導体チップとキャリア基板との
接点の疲労破壊を少なくすることにある。
リア基板の熱膨張率差によるパッケージの反り少なくし
ハンダ・ボール・グリッドのコプラナリテイ（電気的な
接続）を保持し、及び半導体チップとキャリア基板との
接点の疲労破壊を少なくすることにある。
【００１０】本発明は、前記従来の問題点を解決するべ
くなされたもので、半導体チップ及びキャリア基板の間
の熱膨張隔差により、これらが反って生じる半導体チッ
プやキャリア基板や外部の回路不良や、半導体チップ及
びキャリア基板の間や、キャリア基板及び外部の間のハ
ンダ・バンプ等での電気的な接続の不良を低減し、信頼
性を向上することができる半導体装置及びその製造方法
を提供することを目的とする。
くなされたもので、半導体チップ及びキャリア基板の間
の熱膨張隔差により、これらが反って生じる半導体チッ
プやキャリア基板や外部の回路不良や、半導体チップ及
びキャリア基板の間や、キャリア基板及び外部の間のハ
ンダ・バンプ等での電気的な接続の不良を低減し、信頼
性を向上することができる半導体装置及びその製造方法
を提供することを目的とする。
【００１１】
【課題を解決するための手段】本願の第１発明の半導体
装置は、半導体チップを備えると共に、ハンダ・バンプ
で該半導体チップの接続パッドに接続し該半導体チップ
を搭載するキャリア基板を備え、該半導体チップから外
部に対する接続を該キャリア基板を経由して行なうよう
にした半導体装置において、ハンダ・バンプを設けた前
記キャリア基板を複数の部分基板に分割し、これら部分
基板間に、前記半導体チップ及び前記キャリア基板の間
の熱膨張隔差による応力を低減するための熱膨張隔差緩
和部を設けるようにしたことにより、前記課題を解決し
たものである。
装置は、半導体チップを備えると共に、ハンダ・バンプ
で該半導体チップの接続パッドに接続し該半導体チップ
を搭載するキャリア基板を備え、該半導体チップから外
部に対する接続を該キャリア基板を経由して行なうよう
にした半導体装置において、ハンダ・バンプを設けた前
記キャリア基板を複数の部分基板に分割し、これら部分
基板間に、前記半導体チップ及び前記キャリア基板の間
の熱膨張隔差による応力を低減するための熱膨張隔差緩
和部を設けるようにしたことにより、前記課題を解決し
たものである。
【００１２】又前記半導体装置において、前記半導体チ
ップに対する熱膨張率の大小関係が前記キャリア基板と
は逆の材質を、前記熱膨張隔差緩和部に用いるようにし
たことにより、前記課題を解決したものである。
ップに対する熱膨張率の大小関係が前記キャリア基板と
は逆の材質を、前記熱膨張隔差緩和部に用いるようにし
たことにより、前記課題を解決したものである。
【００１３】前記半導体装置において、前記半導体チッ
プ及び前記キャリア基板の対向面に平行方向の、該半導
体チップの熱膨張量の総和と、前記部分基板及び前記熱
膨張隔差緩和部の熱膨張量の総和との偏差が縮小される
ように、熱膨張率の大きさを考慮して行なう該熱膨張隔
差緩和部の材質の選択、及び該熱膨張隔差緩和部の大き
さの決定の内、少なくとも一方を行なうようにしたこと
により、前記課題を解決したものである。
プ及び前記キャリア基板の対向面に平行方向の、該半導
体チップの熱膨張量の総和と、前記部分基板及び前記熱
膨張隔差緩和部の熱膨張量の総和との偏差が縮小される
ように、熱膨張率の大きさを考慮して行なう該熱膨張隔
差緩和部の材質の選択、及び該熱膨張隔差緩和部の大き
さの決定の内、少なくとも一方を行なうようにしたこと
により、前記課題を解決したものである。
【００１４】又前記半導体装置において、前記熱膨張隔
差緩和部に、その弾性変形によって、前記半導体チップ
及び前記キャリア基板の間の熱膨張隔差による応力を吸
収可能な材質のものを選択するようにしたことにより、
前記課題を解決したものである。
差緩和部に、その弾性変形によって、前記半導体チップ
及び前記キャリア基板の間の熱膨張隔差による応力を吸
収可能な材質のものを選択するようにしたことにより、
前記課題を解決したものである。
【００１５】本願の第２発明の半導体装置の製造方法
は、半導体チップを備えると共に、ハンダ・バンプで該
半導体チップの接続パッドに接続し該半導体チップを搭
載するキャリア基板を備え、該半導体チップから外部に
対する接続を該キャリア基板を経由して行なうようにし
た半導体装置の製造方法において、前記半導体チップ及
び前記キャリア基板の対向面に垂直方向に、裏面にまで
至らない深さの切り込みを入れて複数の部分基板の領域
を設定し、これら部分基板間の切り込みに、前記半導体
チップ及び前記キャリア基板の間の熱膨張隔差による応
力を低減するための熱膨張隔差緩和部となる材料を充填
し、硬化させ、この後に、該キャリア基板の該切り込み
がある面とは反対の面から、前記熱膨張隔差緩和部が露
出する厚さ以上に、該キャリア基板を削るようにしたこ
とにより、前記課題を解決したものである。
は、半導体チップを備えると共に、ハンダ・バンプで該
半導体チップの接続パッドに接続し該半導体チップを搭
載するキャリア基板を備え、該半導体チップから外部に
対する接続を該キャリア基板を経由して行なうようにし
た半導体装置の製造方法において、前記半導体チップ及
び前記キャリア基板の対向面に垂直方向に、裏面にまで
至らない深さの切り込みを入れて複数の部分基板の領域
を設定し、これら部分基板間の切り込みに、前記半導体
チップ及び前記キャリア基板の間の熱膨張隔差による応
力を低減するための熱膨張隔差緩和部となる材料を充填
し、硬化させ、この後に、該キャリア基板の該切り込み
がある面とは反対の面から、前記熱膨張隔差緩和部が露
出する厚さ以上に、該キャリア基板を削るようにしたこ
とにより、前記課題を解決したものである。
【００１６】以下、本発明の作用について簡単に説明す
る。
る。
【００１７】本発明では、半導体チップを備えると共
に、ハンダ・バンプで該半導体チップの接続パッドに接
続し該半導体チップを搭載するキャリア基板を備え、該
半導体チップから外部に対する接続を該キャリア基板を
経由して行なうようにした半導体装置を対象としてい
る。例えばＢＧＡの半導体装置などである。
に、ハンダ・バンプで該半導体チップの接続パッドに接
続し該半導体チップを搭載するキャリア基板を備え、該
半導体チップから外部に対する接続を該キャリア基板を
経由して行なうようにした半導体装置を対象としてい
る。例えばＢＧＡの半導体装置などである。
【００１８】このような半導体装置では上述したような
熱膨張に関する問題があるため、本発明では、ハンダ・
バンプを設けた前記キャリア基板を複数の部分基板に分
割する。又これら部分基板間に、前記半導体チップ及び
前記キャリア基板の間の熱膨張隔差による応力を低減す
るための熱膨張隔差緩和部を設ける。
熱膨張に関する問題があるため、本発明では、ハンダ・
バンプを設けた前記キャリア基板を複数の部分基板に分
割する。又これら部分基板間に、前記半導体チップ及び
前記キャリア基板の間の熱膨張隔差による応力を低減す
るための熱膨張隔差緩和部を設ける。
【００１９】本発明ではこのように熱膨張隔差緩和部が
設けられているため、半導体チップ及びキャリア基板の
間の熱膨張隔差による応力を、該熱膨張隔差緩和部で低
減することができる。
設けられているため、半導体チップ及びキャリア基板の
間の熱膨張隔差による応力を、該熱膨張隔差緩和部で低
減することができる。
【００２０】例えば、半導体チップに対する熱膨張率の
大小関係がキャリア基板とは逆の材質を、熱膨張隔差緩
和部に用いる。このようにすると、半導体チップ及びキ
ャリア基板の対向面に平行方向の、該半導体チップの熱
膨張量の総和と、前記部分基板及び前記熱膨張隔差緩和
部の熱膨張量の総和との偏差が縮小させることもでき
る。ここで厳密には、このような平行方向の、該半導体
チップの熱膨張量の総和と、前記部分基板及び前記熱膨
張隔差緩和部の熱膨張量の総和との偏差が縮小されるよ
うに、熱膨張率の大きさを考慮して該熱膨張隔差緩和部
の材質の選択を行なったり、該熱膨張隔差緩和部の大き
さの決定を行なう。
大小関係がキャリア基板とは逆の材質を、熱膨張隔差緩
和部に用いる。このようにすると、半導体チップ及びキ
ャリア基板の対向面に平行方向の、該半導体チップの熱
膨張量の総和と、前記部分基板及び前記熱膨張隔差緩和
部の熱膨張量の総和との偏差が縮小させることもでき
る。ここで厳密には、このような平行方向の、該半導体
チップの熱膨張量の総和と、前記部分基板及び前記熱膨
張隔差緩和部の熱膨張量の総和との偏差が縮小されるよ
うに、熱膨張率の大きさを考慮して該熱膨張隔差緩和部
の材質の選択を行なったり、該熱膨張隔差緩和部の大き
さの決定を行なう。
【００２１】あるいは本発明のように熱膨張隔差緩和部
を設けた場合、例えば該熱膨張隔差緩和部に、その弾性
変形によって、前記半導体チップ及び前記キャリア基板
の間の熱膨張隔差による応力を吸収可能な材質のものを
選択することができる。
を設けた場合、例えば該熱膨張隔差緩和部に、その弾性
変形によって、前記半導体チップ及び前記キャリア基板
の間の熱膨張隔差による応力を吸収可能な材質のものを
選択することができる。
【００２２】このように本発明によれば、半導体チップ
及びキャリア基板の間の熱膨張隔差により、これらが反
って生じる半導体チップやキャリア基板や外部の回路不
良や、半導体チップ及びキャリア基板の間や、キャリア
基板及び外部の間のハンダ・バンプ等での電気的な接続
の不良を低減し、信頼性を向上することができる。
及びキャリア基板の間の熱膨張隔差により、これらが反
って生じる半導体チップやキャリア基板や外部の回路不
良や、半導体チップ及びキャリア基板の間や、キャリア
基板及び外部の間のハンダ・バンプ等での電気的な接続
の不良を低減し、信頼性を向上することができる。
【００２３】
【発明の実施の形態】以下、図を用いて本発明の実施の
形態を詳細に説明する。
形態を詳細に説明する。
【００２４】本実施形態は、半導体チップを備えると共
に、ハンダ・バンプで該半導体チップの接続パッドに接
続し該半導体チップを搭載するキャリア基板を備え、該
半導体チップから外部に対する接続を該キャリア基板を
経由して行なうようにした半導体装置である。又本実施
形態の半導体チップは、パッシベーション膜が形成され
た上面に、キャリア基板と接続するための電極、即ち接
続パッドが形成されている。
に、ハンダ・バンプで該半導体チップの接続パッドに接
続し該半導体チップを搭載するキャリア基板を備え、該
半導体チップから外部に対する接続を該キャリア基板を
経由して行なうようにした半導体装置である。又本実施
形態の半導体チップは、パッシベーション膜が形成され
た上面に、キャリア基板と接続するための電極、即ち接
続パッドが形成されている。
【００２５】ここで半導体チップ上の接続パッドや配線
の形成には、従来からいくつかの手法が提案されてい
る。例えば、特開平８−３３０３５５（出願日：平成８
年１月１９日、優先日：平成７年３月２４日）や、プリ
ント回路学会「回路実装学会誌」ｖｏｌ．１２ Ｎｏ．
３（１９９７．５） Ｐ１３７で開示されている手法が
ある。本発明に係る半導体チップ上の接続パッドや配線
の形成については具体的に限定されるものではなく、上
記の手法その他を用いることができる。
の形成には、従来からいくつかの手法が提案されてい
る。例えば、特開平８−３３０３５５（出願日：平成８
年１月１９日、優先日：平成７年３月２４日）や、プリ
ント回路学会「回路実装学会誌」ｖｏｌ．１２ Ｎｏ．
３（１９９７．５） Ｐ１３７で開示されている手法が
ある。本発明に係る半導体チップ上の接続パッドや配線
の形成については具体的に限定されるものではなく、上
記の手法その他を用いることができる。
【００２６】ここでは以下に、上記のような半導体チッ
プ及びキャリア基板を備えた本発明に係る半導体装置、
及び本発明に係るこのような半導体装置の製造方法を詳
述する。
プ及びキャリア基板を備えた本発明に係る半導体装置、
及び本発明に係るこのような半導体装置の製造方法を詳
述する。
【００２７】図１は本実施形態のキャリア基板の素材の
断面図である。
断面図である。
【００２８】キャリア基板として、エポキシ系樹脂、若
しくはＢＴレジンによる基板１０上に、スパッタリング
等の方法でＣｕ薄膜１１を、厚さ１０ μｍ程度被覆す
る。ここで今回の実施形態では基板１０には、１００μ
ｍ前後の基板厚みのものを使用している。
しくはＢＴレジンによる基板１０上に、スパッタリング
等の方法でＣｕ薄膜１１を、厚さ１０ μｍ程度被覆す
る。ここで今回の実施形態では基板１０には、１００μ
ｍ前後の基板厚みのものを使用している。
【００２９】まず図２は、本実施形態の一例のキャリア
基板の集積回路パターン図である。
基板の集積回路パターン図である。
【００３０】図２において、当該キャリア基板に搭載す
る半導体チップのフィリップ・チップを接続するための
パッド２２と、ハンダ・バンプのパッド電極２０と、該
両パッドを接続するための配線２１とが図示される。
又、次工程でハンダ・バンプを接続する時に、Ｃｕパタ
ーニングとのアライメントに使用するためのパターン２
３が図示される。
る半導体チップのフィリップ・チップを接続するための
パッド２２と、ハンダ・バンプのパッド電極２０と、該
両パッドを接続するための配線２１とが図示される。
又、次工程でハンダ・バンプを接続する時に、Ｃｕパタ
ーニングとのアライメントに使用するためのパターン２
３が図示される。
【００３１】なお以下の説明において、これらパッド２
２、パッド電極２０、配線２１があり、半導体チップを
搭載する側をキャリア基板の表面とする。一方、これと
は反対の側をキャリア基板の裏面と称する。
２、パッド電極２０、配線２１があり、半導体チップを
搭載する側をキャリア基板の表面とする。一方、これと
は反対の側をキャリア基板の裏面と称する。
【００３２】次に図３は、本実施形態の一例のキャリア
基板の断面図である。
基板の断面図である。
【００３３】この図、又以下に順に説明する図４〜図１
１では、上記の図２におけるＡ−Ａ’の断面が示され
る。これら図３〜図１１をこの順に用い、以下本実施形
態の製造工程を説明する。
１では、上記の図２におけるＡ−Ａ’の断面が示され
る。これら図３〜図１１をこの順に用い、以下本実施形
態の製造工程を説明する。
【００３４】該製造工程においてはまず、キャリア基板
の表面のパッド２２、パッド電極２０、配線２１を作り
込むＣｕ薄膜を形成し、その上方にレジストを塗布す
る。これらパッド２２、パッド電極２０、配線２１のパ
ターンをレジストに露光した後、現像することで、該パ
ターンが作り込まれたレジスト層を得る。この後に該レ
ジスト層のパターンで選択的にエッチングすると、該パ
ターンが作り込まれたＣｕ薄膜を得ることができる。こ
こで図３は、該エッチング後の断面図である。
の表面のパッド２２、パッド電極２０、配線２１を作り
込むＣｕ薄膜を形成し、その上方にレジストを塗布す
る。これらパッド２２、パッド電極２０、配線２１のパ
ターンをレジストに露光した後、現像することで、該パ
ターンが作り込まれたレジスト層を得る。この後に該レ
ジスト層のパターンで選択的にエッチングすると、該パ
ターンが作り込まれたＣｕ薄膜を得ることができる。こ
こで図３は、該エッチング後の断面図である。
【００３５】Ｃｕ薄膜の該パターニング完了後、レジス
トを剥離する。これにより、パッド２２、パッド電極２
０の形成、及びこれらを接続する配線２１による配線を
完了する。
トを剥離する。これにより、パッド２２、パッド電極２
０の形成、及びこれらを接続する配線２１による配線を
完了する。
【００３６】この後、半導体チップ及びキャリア基板の
対向面に垂直方向に、裏面にまで至らない深さの切り込
みを入れて、図４に示されるような複数個のハンダ・バ
ンプを形成したキャリア基板のアイソレーション領域３
０のアイソレート溝を形成する。このアイソレーション
領域３０は、本発明における熱膨張隔差緩和部に相当す
る。又このようなアイソレーション領域３０の切り込み
により、キャリア基板には、複数の部分基板の領域が設
定される。このアイソレート溝の形成は、図２中のアラ
イメント・パターン２３を用いて位置決めしながら、所
望のアイソレーション領域３０となるべきところへ砥石
を高速回転させながら当て、例えば幅１００μｍの溝幅
で形成する。なおこの幅は、自己の基板及び隣接する基
板の熱膨張の和以上とする。そして、深さは約１０μｍ
の基板を残し切断し、アイソレーション領域３０を形成
する。この約１０μｍの残存部は、図４では符号３３で
しめされる。
対向面に垂直方向に、裏面にまで至らない深さの切り込
みを入れて、図４に示されるような複数個のハンダ・バ
ンプを形成したキャリア基板のアイソレーション領域３
０のアイソレート溝を形成する。このアイソレーション
領域３０は、本発明における熱膨張隔差緩和部に相当す
る。又このようなアイソレーション領域３０の切り込み
により、キャリア基板には、複数の部分基板の領域が設
定される。このアイソレート溝の形成は、図２中のアラ
イメント・パターン２３を用いて位置決めしながら、所
望のアイソレーション領域３０となるべきところへ砥石
を高速回転させながら当て、例えば幅１００μｍの溝幅
で形成する。なおこの幅は、自己の基板及び隣接する基
板の熱膨張の和以上とする。そして、深さは約１０μｍ
の基板を残し切断し、アイソレーション領域３０を形成
する。この約１０μｍの残存部は、図４では符号３３で
しめされる。
【００３７】次にキャリア基板の熱膨張率より小さく、
又半導体チップの熱膨張率より大きい材料からなるポリ
イミド又はシリコーン樹脂の充填物材料３１を、遠心塗
布装置によって充填し、この後に硬化する。これにより
上述の切り込みに、前記半導体チップ及び前記キャリア
基板の間の熱膨張隔差による応力を低減するための、熱
膨張隔差緩和部となる充填物材料３１を充填し、硬化さ
せることができる。上記充填物材料３１はシリカ等のフ
ィラー材添加量を多くすることにより、熱膨張率を調整
することができる。
又半導体チップの熱膨張率より大きい材料からなるポリ
イミド又はシリコーン樹脂の充填物材料３１を、遠心塗
布装置によって充填し、この後に硬化する。これにより
上述の切り込みに、前記半導体チップ及び前記キャリア
基板の間の熱膨張隔差による応力を低減するための、熱
膨張隔差緩和部となる充填物材料３１を充填し、硬化さ
せることができる。上記充填物材料３１はシリカ等のフ
ィラー材添加量を多くすることにより、熱膨張率を調整
することができる。
【００３８】なお図４は、これら切り込み、及び熱膨張
隔差緩和部の形成後の断面図である。ここで上記充填物
材料３１は遠心回転による塗布であるため、電極上等の
不要な箇所にも塗布され、硬化されてしまう。このた
め、ドライエッチング等によって不要な充填物材料３１
を取り除き、図５の充填物材料４１のように該充填物材
料の高さが電極２０の上面以下になるようにする。
隔差緩和部の形成後の断面図である。ここで上記充填物
材料３１は遠心回転による塗布であるため、電極上等の
不要な箇所にも塗布され、硬化されてしまう。このた
め、ドライエッチング等によって不要な充填物材料３１
を取り除き、図５の充填物材料４１のように該充填物材
料の高さが電極２０の上面以下になるようにする。
【００３９】この後に、該キャリア基板の該切り込みが
ある面とは反対の面から、前記熱膨張隔差緩和部が露出
する厚さ以上に、該キャリア基板を削る。
ある面とは反対の面から、前記熱膨張隔差緩和部が露出
する厚さ以上に、該キャリア基板を削る。
【００４０】先工程でキャリア基板の表面から加工され
たアイソレーション領域３０のアイソレート溝は、前述
のようにキャリア基板の裏面まで１０μｍ程度残されて
おり、符号３３の部分で該アイソレート溝には底があ
る。アイソレーション領域３０に充填される充填物材料
３１が十分に硬化してから該アイソレート溝の底部分を
削除するために、キャリア基板の裏面から研磨する。該
研磨後の断面は図６に示す通りである。
たアイソレーション領域３０のアイソレート溝は、前述
のようにキャリア基板の裏面まで１０μｍ程度残されて
おり、符号３３の部分で該アイソレート溝には底があ
る。アイソレーション領域３０に充填される充填物材料
３１が十分に硬化してから該アイソレート溝の底部分を
削除するために、キャリア基板の裏面から研磨する。該
研磨後の断面は図６に示す通りである。
【００４１】これまでの図３〜図５、図１２、又後述の
図１０及び図１１の断面図は、図中の上方がキャリア基
板の表面側であり、下方が裏面側である。これに対して
図６〜図９の断面図は、図中の上方がキャリア基板の裏
面側であり、下方が表面側である。しかしながらこれら
図３〜図１１のいずれの断面図においても、左方が図２
の符号Ａ側であり、右方が符号Ａ’側である。
図１０及び図１１の断面図は、図中の上方がキャリア基
板の表面側であり、下方が裏面側である。これに対して
図６〜図９の断面図は、図中の上方がキャリア基板の裏
面側であり、下方が表面側である。しかしながらこれら
図３〜図１１のいずれの断面図においても、左方が図２
の符号Ａ側であり、右方が符号Ａ’側である。
【００４２】図６においてこのように研磨されること
で、アイソレーション領域３０によってキャリア基板１
は複数の部分基板に分割される。又このように分割され
るまでには符号３３で示される残存部分があるため、ア
イソレーション領域３０に充填される充填物材料３１が
未だ硬化されていなくとも、部分基板間は相互に結合し
た状態を保つことができる。
で、アイソレーション領域３０によってキャリア基板１
は複数の部分基板に分割される。又このように分割され
るまでには符号３３で示される残存部分があるため、ア
イソレーション領域３０に充填される充填物材料３１が
未だ硬化されていなくとも、部分基板間は相互に結合し
た状態を保つことができる。
【００４３】又研磨後、キャリア基板の裏面にレジスト
６１を塗布する。キャリア基板の裏面にハンダ・バンプ
を作り込むための開口部を得るためのパターンを該レジ
スト６１に露光した後、現像することで、該パターンが
作り込まれたレジスト層を得る。この後に該レジスト層
のパターンで選択的にエッチングすると、図７に示すよ
うにハンダ・バンプの開口部を作り込むことができる。
６１を塗布する。キャリア基板の裏面にハンダ・バンプ
を作り込むための開口部を得るためのパターンを該レジ
スト６１に露光した後、現像することで、該パターンが
作り込まれたレジスト層を得る。この後に該レジスト層
のパターンで選択的にエッチングすると、図７に示すよ
うにハンダ・バンプの開口部を作り込むことができる。
【００４４】開口部形成完了後、レジストを剥離する。
又半導体チップに対する電極２０をメッキの電極とし
て、ハンダ・メッキ液に浸漬し、開口領域６２にハンダ
を堆積させる。所望のメッキ厚で止め、その後Ｃｕ等の
薄膜２０とのアロイ及びハンダ・バンプとしての形状成
形のために、２００℃前後の温度で、窒素雰囲気でアニ
ールする。これにより開口領域６２部にハンダ・バンプ
を形成することができる。図８はこのハンダ・バンプ形
成工程の後の断面を示す。
又半導体チップに対する電極２０をメッキの電極とし
て、ハンダ・メッキ液に浸漬し、開口領域６２にハンダ
を堆積させる。所望のメッキ厚で止め、その後Ｃｕ等の
薄膜２０とのアロイ及びハンダ・バンプとしての形状成
形のために、２００℃前後の温度で、窒素雰囲気でアニ
ールする。これにより開口領域６２部にハンダ・バンプ
を形成することができる。図８はこのハンダ・バンプ形
成工程の後の断面を示す。
【００４５】以上の工程で本実施形態に係るキャリア基
板は完成する。
板は完成する。
【００４６】図９及び図１０はそれぞれ、上記のキャリ
ア基板を用いて、チップサイズ・パッケージとして本実
施形態の１つの半導体装置を完成した時の概略を示す側
面図である。
ア基板を用いて、チップサイズ・パッケージとして本実
施形態の１つの半導体装置を完成した時の概略を示す側
面図である。
【００４７】まず第１例の完成状態の図９では上記のキ
ャリア基板上に、半導体チップが直接搭載されている。
キャリア基板の表面上のパッド電極２０は半導体チップ
７０上の配線パターンに電気的に接触している。又該キ
ャリア基板の表面上のパッド電極２０以外の部分では符
号６３で示す隙間部があるため、上記のパッド電極２０
の接触が良好になされる。
ャリア基板上に、半導体チップが直接搭載されている。
キャリア基板の表面上のパッド電極２０は半導体チップ
７０上の配線パターンに電気的に接触している。又該キ
ャリア基板の表面上のパッド電極２０以外の部分では符
号６３で示す隙間部があるため、上記のパッド電極２０
の接触が良好になされる。
【００４８】次に第２例の完成状態の図１０では、半導
体チップ７０上に、フィリップ・チップ８４を構成し、
該半導体チップ７０をキャリア基板１上のパッド２０に
フェイス・ダウン・ボンディングする。フェイス・ダウ
ン・ボンディング後、右上がり斜線の符号８３の部分
は、アンダーフィルフィル樹脂を充填する。該アンダー
フィル樹脂の熱膨張率は半導体チップに近い約３×１０
-6程度が望ましい。その後、半導体チップ７０の背面を
露出して、左上がり斜線の符号８２の部分はモールド成
形したものである。
体チップ７０上に、フィリップ・チップ８４を構成し、
該半導体チップ７０をキャリア基板１上のパッド２０に
フェイス・ダウン・ボンディングする。フェイス・ダウ
ン・ボンディング後、右上がり斜線の符号８３の部分
は、アンダーフィルフィル樹脂を充填する。該アンダー
フィル樹脂の熱膨張率は半導体チップに近い約３×１０
-6程度が望ましい。その後、半導体チップ７０の背面を
露出して、左上がり斜線の符号８２の部分はモールド成
形したものである。
【００４９】なお以上説明した実施形態の半導体チップ
は、フィリップ・チップとハンダ・バンプの配線が１層
である。このように１つの層で可能な場合もある。しか
しながら客先仕様等により、場合によってはハンダ・バ
ンプに対する接続配線が１層で不可能な場合、キャリア
基板の配線層の多層化によって対応する。
は、フィリップ・チップとハンダ・バンプの配線が１層
である。このように１つの層で可能な場合もある。しか
しながら客先仕様等により、場合によってはハンダ・バ
ンプに対する接続配線が１層で不可能な場合、キャリア
基板の配線層の多層化によって対応する。
【００５０】例えば図１１に示すように多層化する。
【００５１】この図１１に係る工程は、前述の図４の熱
膨張隔差緩和部となる充填物材料３１を充填し、硬化さ
せた後の工程である。又図６のキャリア基板の裏面から
の加工工程の直前の工程である。
膨張隔差緩和部となる充填物材料３１を充填し、硬化さ
せた後の工程である。又図６のキャリア基板の裏面から
の加工工程の直前の工程である。
【００５２】この図１１では、多層化として、導体２０
と導体５３の２層配線が示される。即ち、アイソレーシ
ョン領域３０を形成後、ポリイミド樹脂又は、シリコー
ン樹脂電極２０面上に１０μｍ程度になるよう充填物材
料５１を塗布する。この充填物材料５１は所望の厚さに
抑えることができるため、多数回塗りも可能である。こ
の充填物材料５１は本発明に係る熱膨張隔差緩和部を形
成すると共に、層間絶縁膜にもなる。又この充填物材料
５１上にレジストを塗布して、所望の部分のコンタクト
パターンを形成し、選択的エッチングを行なってＶＩＡ
領域５２を形成する。
と導体５３の２層配線が示される。即ち、アイソレーシ
ョン領域３０を形成後、ポリイミド樹脂又は、シリコー
ン樹脂電極２０面上に１０μｍ程度になるよう充填物材
料５１を塗布する。この充填物材料５１は所望の厚さに
抑えることができるため、多数回塗りも可能である。こ
の充填物材料５１は本発明に係る熱膨張隔差緩和部を形
成すると共に、層間絶縁膜にもなる。又この充填物材料
５１上にレジストを塗布して、所望の部分のコンタクト
パターンを形成し、選択的エッチングを行なってＶＩＡ
領域５２を形成する。
【００５３】次に、VIＡ開口後スバッタリング等によっ
てＣｕ、Ａｕ等の金属薄膜を形成する。又その上方にレ
ジストを塗布し、電極５３等のパターンをレジストに露
光した後、現像することで、該パターンが作り込まれた
レジスト層を得る。この後に該レジスト層のパターンで
選択的にエッチングすると、該パターンが作り込まれた
金属薄膜を得ることができ、金属薄膜の電極５３等を完
成する。金属薄膜の該パターニング完了後、レジストを
剥離する。ここで図１１は、該エッチングの結果得るこ
とができるキャリア基板の断面図である。
てＣｕ、Ａｕ等の金属薄膜を形成する。又その上方にレ
ジストを塗布し、電極５３等のパターンをレジストに露
光した後、現像することで、該パターンが作り込まれた
レジスト層を得る。この後に該レジスト層のパターンで
選択的にエッチングすると、該パターンが作り込まれた
金属薄膜を得ることができ、金属薄膜の電極５３等を完
成する。金属薄膜の該パターニング完了後、レジストを
剥離する。ここで図１１は、該エッチングの結果得るこ
とができるキャリア基板の断面図である。
【００５４】なおこの図１１のような段階のキャリア基
板ができれば、この後には接続配線が１層の場合と同様
の工程を行なって、本実施形態に係る半導体装置を製造
することができる。即ち、前述した図６〜図１０の工程
を行なえばよい。
板ができれば、この後には接続配線が１層の場合と同様
の工程を行なって、本実施形態に係る半導体装置を製造
することができる。即ち、前述した図６〜図１０の工程
を行なえばよい。
【００５５】
【発明の効果】単一のキャリア基板上に半導体チップを
載せると、これらキャリア基板及び半導体チップの熱膨
張率の違いにより、キャリア基板や半導体チップやこれ
らのパッケージ自身が湾曲する。しかもチップサイズが
大きくなればなるほど、湾曲は大きくなる、これが温度
に対する信頼性が悪いなる要因となっている。
載せると、これらキャリア基板及び半導体チップの熱膨
張率の違いにより、キャリア基板や半導体チップやこれ
らのパッケージ自身が湾曲する。しかもチップサイズが
大きくなればなるほど、湾曲は大きくなる、これが温度
に対する信頼性が悪いなる要因となっている。
【００５６】しかし、鉄道のレールを一定の長さで切断
し、レール間に隙間を持たせることで熱歪みの応力によ
る影響を緩和しているように、ハンダ・バンプの載って
いるキャリア基板をダイス状の部分基板に切断する。
又、切断された部分基板は、緩衝材として作用する、熱
膨張隔差による応力を低減するための熱膨張隔差緩和部
によって接続される。このように切断され、接続される
ことで、熱歪みの応力による影響を熱膨張隔差緩和部の
弾性により緩和し、パッケージの反りを少なくし、フィ
リップ・チップ等へのストレスを緩和することができ、
不良の発生を抑えることができる。
し、レール間に隙間を持たせることで熱歪みの応力によ
る影響を緩和しているように、ハンダ・バンプの載って
いるキャリア基板をダイス状の部分基板に切断する。
又、切断された部分基板は、緩衝材として作用する、熱
膨張隔差による応力を低減するための熱膨張隔差緩和部
によって接続される。このように切断され、接続される
ことで、熱歪みの応力による影響を熱膨張隔差緩和部の
弾性により緩和し、パッケージの反りを少なくし、フィ
リップ・チップ等へのストレスを緩和することができ、
不良の発生を抑えることができる。
【００５７】あるいはこの緩衝材の熱膨張隔差緩和部に
ついては、熱膨張率の大きさや、その大きさの決定を考
慮することで、上記のように熱膨張隔差緩和部の弾性に
よる悪影響の緩和だけでなく、熱膨張隔差自体を低減で
きる。即ち、半導体チップ及びキャリア基板の対向面に
平行方向の、該半導体チップの熱膨張量の総和と、前記
部分基板及び前記熱膨張隔差緩和部の熱膨張量の総和と
の偏差が縮小されるように、熱膨張率の大きさを考慮し
て行なう該熱膨張隔差緩和部の材質の選択、及び該熱膨
張隔差緩和部の大きさの決定の内、少なくとも一方を行
なうようにすれば、半導体チップ及びキャリア基板の間
の熱膨張隔差自体を緩和して、該熱膨張隔差による悪影
響をより積極的に解消することができる。
ついては、熱膨張率の大きさや、その大きさの決定を考
慮することで、上記のように熱膨張隔差緩和部の弾性に
よる悪影響の緩和だけでなく、熱膨張隔差自体を低減で
きる。即ち、半導体チップ及びキャリア基板の対向面に
平行方向の、該半導体チップの熱膨張量の総和と、前記
部分基板及び前記熱膨張隔差緩和部の熱膨張量の総和と
の偏差が縮小されるように、熱膨張率の大きさを考慮し
て行なう該熱膨張隔差緩和部の材質の選択、及び該熱膨
張隔差緩和部の大きさの決定の内、少なくとも一方を行
なうようにすれば、半導体チップ及びキャリア基板の間
の熱膨張隔差自体を緩和して、該熱膨張隔差による悪影
響をより積極的に解消することができる。
【００５８】このように本発明によれば、半導体チップ
及びキャリア基板の間の熱膨張隔差により、これらが反
って生じる半導体チップやキャリア基板や外部の回路不
良や、半導体チップ及びキャリア基板の間や、キャリア
基板及び外部の間のハンダ・バンプ等での電気的な接続
の不良を低減し、信頼性を向上することができる。
及びキャリア基板の間の熱膨張隔差により、これらが反
って生じる半導体チップやキャリア基板や外部の回路不
良や、半導体チップ及びキャリア基板の間や、キャリア
基板及び外部の間のハンダ・バンプ等での電気的な接続
の不良を低減し、信頼性を向上することができる。
【図１】本発明が適用された実施形態のキャリア基板の
素材の断面図
素材の断面図
【図２】上記実施形態の一例のキャリア基板の集積回路
パターン図
パターン図
【図３】前記実施形態の製造工程を示す第１の断面図
【図４】前記実施形態の製造工程を示す第２の断面図
【図５】前記実施形態の製造工程を示す第３の断面図
【図６】前記実施形態の製造工程を示す第４の断面図
【図７】前記実施形態の製造工程を示す第５の断面図
【図８】前記実施形態の製造工程を示す第６の断面図
【図９】前記実施形態の製造工程の最終段階の第１例を
示す断面図
示す断面図
【図１０】前記実施形態の製造工程の最終段階の第２例
を示す断面図
を示す断面図
【図１１】前記実施形態の製造工程の変形例を示す断面
図
図
【図１２】従来のＢＧＡ半導体装置の熱膨張差による反
りを示す側面図
りを示す側面図
【図１３】従来のＢＧＡ半導体装置の熱膨張差による反
りのシミュレーション結果を示す斜視図
りのシミュレーション結果を示す斜視図
１…キャリア基板 １０…基板 １１…金属薄膜 ２０…パッド電極 ２１…配線 ２２…パッド ２３…アライメント・パターン ３０…アイソレーション領域 ３１、４１…充填物材料（熱膨張隔差緩和部） ７０…半導体チップ
Claims (5)
- 【請求項１】半導体チップを備えると共に、ハンダ・バ
ンプで該半導体チップの接続パッドに接続し該半導体チ
ップを搭載するキャリア基板を備え、該半導体チップか
ら外部に対する接続を該キャリア基板を経由して行なう
ようにした半導体装置において、 ハンダ・バンプを設けた前記キャリア基板を複数の部分
基板に分割し、 これら部分基板間に、前記半導体チップ及び前記キャリ
ア基板の間の熱膨張隔差による応力を低減するための熱
膨張隔差緩和部を設けるようにしたことを特徴とする半
導体装置。 - 【請求項２】請求項１において、前記半導体チップに対
する熱膨張率の大小関係が前記キャリア基板とは逆の材
質を、前記熱膨張隔差緩和部に用いるようにしたことを
特徴とする半導体装置。 - 【請求項３】請求項２において、前記半導体チップ及び
前記キャリア基板の対向面に平行方向の、該半導体チッ
プの熱膨張量の総和と、前記部分基板及び前記熱膨張隔
差緩和部の熱膨張量の総和との偏差が縮小されるよう
に、熱膨張率の大きさを考慮して行なう該熱膨張隔差緩
和部の材質の選択、及び該熱膨張隔差緩和部の大きさの
決定の内、少なくとも一方を行なうようにしたことを特
徴とする半導体装置。 - 【請求項４】請求項１において、前記熱膨張隔差緩和部
に、その弾性変形によって、前記半導体チップ及び前記
キャリア基板の間の熱膨張隔差による応力を吸収可能な
材質のものを選択するようにしたことを特徴とする半導
体装置。 - 【請求項５】半導体チップを備えると共に、ハンダ・バ
ンプで該半導体チップの接続パッドに接続し該半導体チ
ップを搭載するキャリア基板を備え、該半導体チップか
ら外部に対する接続を該キャリア基板を経由して行なう
ようにした半導体装置の製造方法において、 前記半導体チップ及び前記キャリア基板の対向面に垂直
方向に、裏面にまで至らない深さの切り込みを入れて複
数の部分基板の領域を設定し、 これら部分基板間の切り込みに、前記半導体チップ及び
前記キャリア基板の間の熱膨張隔差による応力を低減す
るための熱膨張隔差緩和部となる材料を充填し、硬化さ
せ、 この後に、該キャリア基板の該切り込みがある面とは反
対の面から、前記熱膨張隔差緩和部が露出する厚さ以上
に、該キャリア基板を削るようにしたことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9298622A JPH11135675A (ja) | 1997-10-30 | 1997-10-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9298622A JPH11135675A (ja) | 1997-10-30 | 1997-10-30 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11135675A true JPH11135675A (ja) | 1999-05-21 |
Family
ID=17862120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9298622A Pending JPH11135675A (ja) | 1997-10-30 | 1997-10-30 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11135675A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005311331A (ja) * | 2004-03-26 | 2005-11-04 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US6989607B2 (en) | 2002-03-20 | 2006-01-24 | International Business Machines Corporation | Stress reduction in flip-chip PBGA packaging by utilizing segmented chips and/or chip carriers |
| JP2006054493A (ja) * | 2000-10-20 | 2006-02-23 | Silverbrook Research Pty Ltd | マルチチップ集積回路キャリヤ |
| JP2006080556A (ja) * | 2000-10-20 | 2006-03-23 | Silverbrook Research Pty Ltd | 集積回路キャリヤ |
| JP2006080555A (ja) * | 2000-10-20 | 2006-03-23 | Silverbrook Research Pty Ltd | 集積回路キャリヤを製造する方法 |
| JP2007281374A (ja) * | 2006-04-11 | 2007-10-25 | Nec Corp | 半導体チップ搭載用基板、該基板を備えた半導体パッケージ、電子機器、および半導体パッケージの製造方法 |
| JP2008210985A (ja) * | 2007-02-26 | 2008-09-11 | Toshiba Corp | 半導体装置 |
| JP2009043767A (ja) * | 2007-08-06 | 2009-02-26 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US8049669B2 (en) | 2004-03-26 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising circuit between first and second conducting wires |
| WO2015175559A1 (en) * | 2014-05-12 | 2015-11-19 | Invensas Corporation | Circuit assemblies with multiple interposer substrates, and methods of fabrication |
| US9741620B2 (en) | 2015-06-24 | 2017-08-22 | Invensas Corporation | Structures and methods for reliable packages |
-
1997
- 1997-10-30 JP JP9298622A patent/JPH11135675A/ja active Pending
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4528246B2 (ja) * | 2000-10-20 | 2010-08-18 | シルバーブルック リサーチ ピーティワイ リミテッド | マルチチップ集積回路パッケージ |
| JP2006054493A (ja) * | 2000-10-20 | 2006-02-23 | Silverbrook Research Pty Ltd | マルチチップ集積回路キャリヤ |
| JP2006080556A (ja) * | 2000-10-20 | 2006-03-23 | Silverbrook Research Pty Ltd | 集積回路キャリヤ |
| JP2006080555A (ja) * | 2000-10-20 | 2006-03-23 | Silverbrook Research Pty Ltd | 集積回路キャリヤを製造する方法 |
| JP4658772B2 (ja) * | 2000-10-20 | 2011-03-23 | シルバーブルック リサーチ ピーティワイ リミテッド | 集積回路パッケージを製造する方法 |
| JP4528245B2 (ja) * | 2000-10-20 | 2010-08-18 | シルバーブルック リサーチ ピーティワイ リミテッド | 集積回路パッケージ |
| US6989607B2 (en) | 2002-03-20 | 2006-01-24 | International Business Machines Corporation | Stress reduction in flip-chip PBGA packaging by utilizing segmented chips and/or chip carriers |
| JP2005311331A (ja) * | 2004-03-26 | 2005-11-04 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US8049669B2 (en) | 2004-03-26 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising circuit between first and second conducting wires |
| JP4566794B2 (ja) * | 2004-03-26 | 2010-10-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2007281374A (ja) * | 2006-04-11 | 2007-10-25 | Nec Corp | 半導体チップ搭載用基板、該基板を備えた半導体パッケージ、電子機器、および半導体パッケージの製造方法 |
| JP4521415B2 (ja) * | 2007-02-26 | 2010-08-11 | 株式会社東芝 | 半導体装置 |
| JP2008210985A (ja) * | 2007-02-26 | 2008-09-11 | Toshiba Corp | 半導体装置 |
| JP2009043767A (ja) * | 2007-08-06 | 2009-02-26 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| WO2015175559A1 (en) * | 2014-05-12 | 2015-11-19 | Invensas Corporation | Circuit assemblies with multiple interposer substrates, and methods of fabrication |
| US9402312B2 (en) | 2014-05-12 | 2016-07-26 | Invensas Corporation | Circuit assemblies with multiple interposer substrates, and methods of fabrication |
| US9905507B2 (en) | 2014-05-12 | 2018-02-27 | Invensas Corporation | Circuit assemblies with multiple interposer substrates, and methods of fabrication |
| US9741620B2 (en) | 2015-06-24 | 2017-08-22 | Invensas Corporation | Structures and methods for reliable packages |
| US10535564B2 (en) | 2015-06-24 | 2020-01-14 | Invensas Corporation | Structures and methods for reliable packages |
| US11056390B2 (en) | 2015-06-24 | 2021-07-06 | Invensas Corporation | Structures and methods for reliable packages |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3701542B2 (ja) | 半導体装置およびその製造方法 | |
| US6555416B2 (en) | Chip size package semiconductor device and method of forming the same | |
| US8466552B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP3450238B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008182225A (ja) | ダイ収容スルーホールを備えたウエハレベルパッケージおよびその方法 | |
| JP2001144204A (ja) | 半導体装置及びその製造方法 | |
| JP4379102B2 (ja) | 半導体装置の製造方法 | |
| JP2004335641A (ja) | 半導体素子内蔵基板の製造方法 | |
| JPH11135675A (ja) | 半導体装置及びその製造方法 | |
| KR101014577B1 (ko) | 반도체 장치, 및 반도체 장치를 제조하는 방법 | |
| JP2001338932A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH053183A (ja) | 半導体装置及びその製造方法 | |
| CN116936378A (zh) | 一种高密度扇出型封装结构及封装方法 | |
| JP4117603B2 (ja) | チップ状電子部品の製造方法、並びにその製造に用いる疑似ウェーハの製造方法 | |
| JP3496569B2 (ja) | 半導体装置及びその製造方法並びにその実装構造 | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| WO1999009592A1 (fr) | Assemblage semi-conducteur du type flip et son procede de fabrication | |
| JP2002231765A (ja) | 半導体装置 | |
| JP4701563B2 (ja) | 半導体チップ搭載基板及びそれを用いた半導体装置 | |
| JP3743216B2 (ja) | 半導体装置及びその製造方法 | |
| JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
| JP2000068271A (ja) | ウエハ装置およびチップ装置並びにチップ装置の製造方法 | |
| JP2001068603A (ja) | 半導体装置及びその製造方法 | |
| JP4107896B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000195890A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041020 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061114 |