JP2007281374A - 半導体チップ搭載用基板、該基板を備えた半導体パッケージ、電子機器、および半導体パッケージの製造方法 - Google Patents
半導体チップ搭載用基板、該基板を備えた半導体パッケージ、電子機器、および半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP2007281374A JP2007281374A JP2006109023A JP2006109023A JP2007281374A JP 2007281374 A JP2007281374 A JP 2007281374A JP 2006109023 A JP2006109023 A JP 2006109023A JP 2006109023 A JP2006109023 A JP 2006109023A JP 2007281374 A JP2007281374 A JP 2007281374A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- local deformation
- semiconductor package
- chip mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Abstract
【解決手段】半導体パッケージは、基板2と、基板2に搭載された半導体チップ1と、基板2に設けられた外部接続端子3と、を有する。半導体チップ1は基板2のチップ搭載領域に搭載され、外部接続端子3は基板2の外部接続領域に設けられている。基板2のチップ搭載領域と外部接続領域との間の部分には、局所変形用部材7が一体的に設けられている。局所変形用部材7は、基板2が加熱されたときにチップ搭載領域に生じる反りの方向と逆向きに基板2を局所的に変形させるように、熱膨張係数が基板2の熱膨張係数と異なっている。
【選択図】図1B
Description
図1Aを参照すると、基板2と、基板2に搭載された半導体チップ1と、を有する、本発明の第1の実施形態による半導体パッケージの、外部端子3が設けられた面側から見た平面図が示されている。また、図1Bには、図1Aに示す半導体パッケージの、加熱された状態での1B−1B線断面図が示され、図1Cには、同じく1C−1C断面図が示されている。
図4A、図4B、および図4Cを参照して、本発明の第2の実施形態による半導体パッケージを説明する。本実施形態における半導体パッケージは、基板2のチップ搭載面と反対側の面に外部接続端子3が設けられている点で、第1の実施形態と異なっている。つまり、基板2は、チップ搭載領域と外部接続領域とが互いに反対側の面に位置している。その他の構成、例えば、半導体チップ1が基板2の中央部に搭載されていること、半導体チップ1と基板2との隙間にアンダーフィル樹脂4が充填されていること、および基板2のチップ搭載面側において局所変形用部材7がチップ搭載領域を取り囲んで形成されていること等は、第1の実施形態と同様である。
図5A、図5B、および図5Cを参照して、本発明の第3の実施形態による半導体パッケージを説明する。
図6A、図6Bおよび図6Cを参照して、本発明の第4の実施形態による半導体パッケージを説明する。本実施形態の半導体パッケージは、基板2の形状が上述した各実施形態と異なっている。すなわち、基板2には、そのチップ搭載面に凹部が形成されており、半導体チップ1は、この凹部内に位置して基板2に搭載されている。基板2と半導体チップ1との隙間にはアンダーフィル樹脂4が充填されている。外部接続端子3は、基板2のチップ搭載面に設けられている。
図7A、図7Bおよび図7Cを参照して、本発明の第5の実施形態による半導体パッケージを説明する。
図8A、図8Bおよび図8Cを参照して、本発明の第6の実施形態による半導体パッケージを説明する。本実施形態の半導体パッケージは、基本的な構造は第4の実施形態と同様であるが、局所変形用部材7が半導体チップ1を覆って設けられている点が第4の実施形態と異なっている。このような局所変形用部材7は、基板2の凹部内に半導体チップ1を搭載した後、例えば液状樹脂を、凹部を埋め、かつ半導体チップ1が覆われるように基板2上に供給し、硬化させることで形成することができる。
図9A、図9Bおよび図9Cを参照して、本発明の第7の実施形態による半導体パッケージを説明する。
上述した各実施形態では、局所変形用部材が基板に埋め込まれたものとして説明したが、局所変形用部材は、基板の表面上に設けてもよい。
2 基板
3 外部接続端子
4 アンダーフィル樹脂
7 局所変形用部材
Claims (19)
- 半導体チップが搭載される基板であって、
半導体チップが搭載されるチップ搭載領域と、
前記チップ搭載領域よりも外側の部分に位置し、外部との電気的接続用の端子が設けられた外部接続領域と、
前記チップ搭載領域よりも外側の部分に前記基板と一体的に設けられた、前記チップ搭載領域に前記半導体チップが搭載された状態で前記基板が加熱されたときに前記チップ搭載領域に生じる反りの方向と逆向きに前記基板を局所的に変形させるように、熱膨張係数が前記基板の熱膨張係数と異なる局所変形用部材と、
を有する基板。 - 前記局所変形用部材は、前記半導体チップが搭載されるチップ搭載面側に位置しており、熱膨張係数が前記基板の熱膨張係数よりも大きい、請求項1に記載の基板。
- 前記局所変形用部材は、前記半導体チップが搭載されるチップ搭載面と反対側の面であるチップ非搭載面側に位置しており、熱膨張係数が前記基板の熱膨張係数よりも小さい、請求項1に記載の基板。
- 前記半導体チップが搭載されるチップ搭載面またはその反対側の面に溝が形成され、前記局所変形用部材は前記溝に設けられている、請求項1から3のいずれか1項に記載の基板。
- 前記局所変形用部材は、前記半導体チップが搭載されるチップ搭載面上またはその反対側の面上に設けられている、請求項1から3のいずれか1項に記載の基板。
- 前記局所変形用部材は、前記チップ搭載領域と前記外部接続領域との間の部分に、前記チップ搭載領域の外周部分を全周にわたって取り囲んで設けられている、請求項1から5のいずれか1項に記載の基板。
- 前記局所変形用部材は、前記チップ搭載領域と前記外部接続領域との間の部分に、前記チップ搭載領域の外周部分に沿って複数に分割して設けられている、請求項1から5のいずれか1項に記載の基板。
- 前記局所変形用部材は、前記外部接続領域の部分に放射状に設けられている、請求項1から5のいずれか1項に記載の基板。
- 基板と、
前記基板に搭載された半導体チップと、
前記基板に設けられた、外部との電気的接続用の端子と、
を有し、
前記基板は、
前記半導体チップが搭載されているチップ搭載領域と、
前記チップ搭載領域よりも外側の部分に位置した、前記端子が設けられた外部接続領域と、
前記チップ搭載領域よりも外側の部分に前記基板と一体的に設けられた、前記基板が加熱されたときに前記チップ搭載領域に生じる反りの方向と逆向きに前記基板を局所的に変形させるように、熱膨張係数が前記基板の熱膨張係数と異なる局所変形用部材と、
を有する半導体パッケージ。 - 前記局所変形用部材は、前記基板の前記半導体チップが搭載されているチップ搭載面側に位置しており、熱膨張係数が前記基板の熱膨張係数よりも大きい、請求項9に記載の半導体パッケージ。
- 前記局所変形用部材は、前記基板の前記半導体チップが搭載されたチップ搭載面と反対側の面であるチップ非搭載面側に位置しており、熱膨張係数が前記基板の熱膨張係数よりも小さい、請求項9に記載の半導体パッケージ。
- 前記基板には、前記半導体チップが搭載されるチップ搭載面またはその反対側の面に溝が形成され、前記局所変形用部材は前記溝に設けられている、請求項9から11のいずれか1項に記載の半導体パッケージ。
- 前記基板の片面には前記半導体チップの平面サイズよりも大きい平面サイズを有する凹部が形成され、前記半導体チップは前記凹部内で前記基板に搭載され、前記局所変形用部材は、前記凹部を埋めて設けられている、請求項9から11のいずれか1項に記載の半導体パッケージ。
- 前記基板には、前記半導体チップが搭載されるチップ搭載面上またはその反対側の面上に設けられている、請求項9から11のいずれか1項に記載の半導体パッケージ。
- 前記局所変形用部材は、前記半導体チップを覆って設けられている、請求項13または14に記載の半導体パッケージ。
- 請求項9から15のいずれか1項に記載の半導体パッケージと、
前記半導体パッケージが搭載された基板と、
を有する電子機器。 - 半導体チップが搭載されるチップ搭載領域と、該チップ搭載領域よりも外側の部分に位置し、外部との電気的接続用の端子が設けられる外部接続領域と、を有する基板の、前記チップ搭載領域よりも外側の部分に、前記チップ搭載領域に前記半導体チップが搭載された状態で前記基板が加熱されたときに前記チップ搭載領域に生じる反りの方向と逆向きに前記基板を局所的に変形させるように、熱膨張係数が前記基板の熱膨張係数と異なる局所変形用部材を一体的に設ける工程と、
前記基板のチップ搭載領域に前記半導体チップを搭載する工程と、
を有する、半導体パッケージの製造方法。 - 前記基板に前記局所変形用部材を設ける工程は、前記基板に溝または凹部を形成し、該溝または凹部に液状樹脂を充填し、充填した液状樹脂を硬化させることを含む、請求項17に記載の半導体パッケージの製造方法。
- 前記基板に前記局所変形用部材を設ける工程は、予め所定の形状に形成された前記局所変形用部材を前記基板に接着することを含む、請求項17に記載の半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006109023A JP4935163B2 (ja) | 2006-04-11 | 2006-04-11 | 半導体チップ搭載用基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006109023A JP4935163B2 (ja) | 2006-04-11 | 2006-04-11 | 半導体チップ搭載用基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007281374A true JP2007281374A (ja) | 2007-10-25 |
JP4935163B2 JP4935163B2 (ja) | 2012-05-23 |
Family
ID=38682489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006109023A Expired - Fee Related JP4935163B2 (ja) | 2006-04-11 | 2006-04-11 | 半導体チップ搭載用基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4935163B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009158706A (ja) * | 2007-12-26 | 2009-07-16 | Hitachi Chem Co Ltd | 半導体パッケージ |
JP2012109331A (ja) * | 2010-11-16 | 2012-06-07 | Nec Network Products Ltd | インターポーザー |
US8198141B2 (en) | 2008-12-15 | 2012-06-12 | Elpida Memory, Inc. | Intermediate structure of semiconductor device and method of manufacturing the same |
JP2013106031A (ja) * | 2011-11-16 | 2013-05-30 | Samsung Electro-Mechanics Co Ltd | 半導体パッケージ及びその製造方法 |
JP2013105840A (ja) * | 2011-11-11 | 2013-05-30 | Shinko Electric Ind Co Ltd | 半導体パッケージ、半導体パッケージの製造方法及び半導体装置 |
KR102062799B1 (ko) * | 2018-06-12 | 2020-01-06 | (주)유아이 | 조명장치 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1140687A (ja) * | 1997-07-16 | 1999-02-12 | Toshiba Corp | 半導体装置 |
JPH11135675A (ja) * | 1997-10-30 | 1999-05-21 | Kawasaki Steel Corp | 半導体装置及びその製造方法 |
JP2003142531A (ja) * | 2002-10-15 | 2003-05-16 | Hitachi Ltd | 半導体装置の実装方法 |
JP2004228393A (ja) * | 2003-01-24 | 2004-08-12 | Seiko Epson Corp | インターポーザ基板、半導体装置、半導体モジュール、電子機器および半導体モジュールの製造方法 |
-
2006
- 2006-04-11 JP JP2006109023A patent/JP4935163B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1140687A (ja) * | 1997-07-16 | 1999-02-12 | Toshiba Corp | 半導体装置 |
JPH11135675A (ja) * | 1997-10-30 | 1999-05-21 | Kawasaki Steel Corp | 半導体装置及びその製造方法 |
JP2003142531A (ja) * | 2002-10-15 | 2003-05-16 | Hitachi Ltd | 半導体装置の実装方法 |
JP2004228393A (ja) * | 2003-01-24 | 2004-08-12 | Seiko Epson Corp | インターポーザ基板、半導体装置、半導体モジュール、電子機器および半導体モジュールの製造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009158706A (ja) * | 2007-12-26 | 2009-07-16 | Hitachi Chem Co Ltd | 半導体パッケージ |
US8198141B2 (en) | 2008-12-15 | 2012-06-12 | Elpida Memory, Inc. | Intermediate structure of semiconductor device and method of manufacturing the same |
JP2012109331A (ja) * | 2010-11-16 | 2012-06-07 | Nec Network Products Ltd | インターポーザー |
JP2013105840A (ja) * | 2011-11-11 | 2013-05-30 | Shinko Electric Ind Co Ltd | 半導体パッケージ、半導体パッケージの製造方法及び半導体装置 |
JP2013106031A (ja) * | 2011-11-16 | 2013-05-30 | Samsung Electro-Mechanics Co Ltd | 半導体パッケージ及びその製造方法 |
KR102062799B1 (ko) * | 2018-06-12 | 2020-01-06 | (주)유아이 | 조명장치 |
Also Published As
Publication number | Publication date |
---|---|
JP4935163B2 (ja) | 2012-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8106521B2 (en) | Semiconductor device mounted structure with an underfill sealing-bonding resin with voids | |
US8174114B2 (en) | Semiconductor package structure with constraint stiffener for cleaning and underfilling efficiency | |
US7300822B2 (en) | Low warpage flip chip package solution-channel heat spreader | |
US20080251913A1 (en) | Semiconductor device including wiring substrate having element mounting surface coated by resin layer | |
JP4899406B2 (ja) | フリップチップ型半導体装置 | |
KR20090123680A (ko) | 적층 반도체 패키지 | |
KR20010091916A (ko) | 반도체 장치 및 그 제조방법 | |
JP2007165420A (ja) | 半導体装置 | |
JP4935163B2 (ja) | 半導体チップ搭載用基板 | |
US20090289350A1 (en) | Semiconductor package, substrate, electronic device using such semiconductor package or substrate, and method for correcting warping of semiconductor package | |
JP2008305838A (ja) | 半導体装置及びその実装構造 | |
CN102194759B (zh) | 半导体元件封装体、环结构、及制造半导体封装体的方法 | |
KR102561718B1 (ko) | 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법 | |
US7094975B2 (en) | Circuit board with localized stiffener for enhanced circuit component reliability | |
US7397132B2 (en) | Semiconductor device | |
US7888790B2 (en) | Bare die package with displacement constraint | |
US9385092B2 (en) | Semiconductor device, electronic device and method for fabricating the semiconductor device | |
JPH08250835A (ja) | 金属バンプを有するlsiパッケージの実装方法 | |
US7601561B2 (en) | Heat-radiating tape carrier package and method for manufacturing the same | |
KR100546359B1 (ko) | 동일 평면상에 횡 배치된 기능부 및 실장부를 구비하는 반도체 칩 패키지 및 그 적층 모듈 | |
JP3374812B2 (ja) | 半導体装置 | |
US20060180944A1 (en) | Flip chip ball grid array package with constraint plate | |
JP5078631B2 (ja) | 半導体装置 | |
US8507325B2 (en) | Co-axial restraint for connectors within flip-chip packages | |
KR20070016399A (ko) | 글래스 기판을 사용하는 칩 온 글래스 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |