KR20010091916A - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20010091916A
KR20010091916A KR1020010010284A KR20010010284A KR20010091916A KR 20010091916 A KR20010091916 A KR 20010091916A KR 1020010010284 A KR1020010010284 A KR 1020010010284A KR 20010010284 A KR20010010284 A KR 20010010284A KR 20010091916 A KR20010091916 A KR 20010091916A
Authority
KR
South Korea
Prior art keywords
main surface
substrate
chip
semiconductor chip
passive element
Prior art date
Application number
KR1020010010284A
Other languages
English (en)
Inventor
안도히데코
키쿠치히로시
요시다이쿠오
사토토시히코
시미즈토모
Original Assignee
가나이 쓰토무
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쓰토무, 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가나이 쓰토무
Publication of KR20010091916A publication Critical patent/KR20010091916A/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135Double encapsulation or coating and encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27Manufacturing methods
    • H01L2224/27011Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73257Bump and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051Forming additional members, e.g. dam structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01004Beryllium [Be]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0105Tin [Sn]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01056Barium [Ba]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Ceramic Capacitors (AREA)

Abstract

패키지 기판(2) 주면의 중앙부에는, 메모리 칩(1)이 플립 칩(flip chip)방식에 의해 페이스 다운(face down) 실장되어 있다. 또한, 메모리 칩(1)의 근방에는, 복수의 칩 콘덴서(7)가 실장되어 있다. 메모리 칩(1)의 주면(하면)과 패키지 기판(2)의 주면과의 간극에는, 양자의 접속부 보호 및 열응력의 완화를 도모하기 위한 밀봉재인 언더필 수지(밀봉수지)(10)가 충전되어 있다. 언더필(underfill) 수지(10)는, 그 바깥 테두리가 메모리 칩(1)의 외측에까지 연장하여, 메모리 칩(1)의 근방에 실장된 칩 콘덴서(7)의 전면을 덮고 있다.

Description

반도체 장치 및 그 제조방법{A semiconductor device and a method of manufacturing the same}
본 발명은, 반도체 장치 및 그 제조기술에 관한 것으로, 특히, 반도체 칩과 수동소자가 동일한 기판에 탑재된 패키지를 갖는 반도체 장치에 적용하는 유효한 기술에 관한 것이다.
일본특허공개 평 8-46098호 공보(미국특허 제 5,533,256호)는, 집적회로가 형성된 반도체 칩(이하, 간단히 칩이라 함)의 열을 외부로 방산시키기 위한 히트 싱크(heat sink)를 구비한 패키지를 개시하고 있다.
상기 공보에 기재된 패키지의 하나의 태양은, 모듈기판의 상면에 형성된 패드상에 땜납 볼을 통하여 칩이 페이스다운 실장되어 있다. 패드 및 땜납 볼은, 모듈기판과 칩과의 간극에 충전된 밀봉재(seal member)에 의해 밀봉되어 있다.
모듈기판의 상면에는, 디커플링 콘덴서(decoupling condenser)와 같은 하나 이상의 전자(電子) 디바이스가 칩과 함께 실장되어 있다. 또한, 모듈기판의 상면에는 상기 칩과 전자 디바이스를 밀봉하기 위한 캡(cap)이 밀봉재를 통하여 고착되어 있고, 캡의 상면에는 접착제를 통하여 히트 싱크가 고착되어 있다. 칩의 상면(이면)과 캡의 하면과의 간극에는 열전도재가 충전되어, 칩에서 발생한 열이 이 열전도재 및 캡을 통하여 히트 싱크에 전달된다.
상기 공보에 기재된 패키지의 다른 태양은, 칩의 상면(이면)에 양면 감압성 열전도 접착테이프를 통하여 직접 히트 싱크가 접합되어 있다. 이 태양에서는, 칩과 전자 디바이스를 밀봉하기 위한 캡이 제거되어 있으므로, 칩의 열이 보다 효율적으로 히트 싱크로 전달된다.
최근의 고속 LSI는, 구동시 노이즈의 저감이 중요한 과제가 되어 있고, 그 대책의 하나로서, 칩이 실장된 기판상에 소형이면서 대용량인 칩 콘덴서를 실장하여 중간주파수 영역의 노이즈를 저감하는 것이 행해진다.
이 경우, 콘덴서는, 가능한 한 칩에 근접하여 배치하고, 양자를 접속하는 배선을 짧게 하는 것이 요구된다. 그러나, 고속 LSI가 형성된 칩은 발열량이 많으므로, 콘덴서를 칩의 극히 근방에 배치한 경우는, 칩의 동작시에 콘덴서가 급격한 온도변화에 노출되게 되어, 기판과의 접속 신뢰성의 저하가 문제가 된다.
또한, 상기 공보 기재의 패키지와 같이, 기판상에 실장된 칩과 콘덴서를 캡으로 밀봉하는 패키지는, 그 제조공정에서 칩과 캡과의 사이에 열전도재를 충전할 때, 캡의 치수 공차(公差)를 흡수할 목적으로 열전도재를 많이 공급하지 않으면 안되므로, 콘덴서가 칩의 극히 근방에 배치되어 있으면, 칩의 단부에서 돌출한 열전도재가 콘덴서에 접촉한다.
그 결과, 콘덴서는, 칩에서의 복사열에 노출될 뿐만 아니라, 열전도재에서 전해지는 고열에도 노출되게 되며, 기판과의 접속 신뢰성의 저하가 한층 심각한 문제가 된다. 더욱이, 상기 열전도재가 Ag 페이스트(paste)와 같은 도전성 재료로 구성되어 있는 경우에는, 열전도재를 통하여 칩과 콘덴서 혹은 콘덴서끼리 단락한다는 문제도 발생한다.
본 발명의 목적은, 칩 근방에 실장되는 수동소자의 접속 신뢰성을 향상시키는 기술을 제공하는데 있다.
본 발명의 다른 목적은, 칩 근방에 실장되는 수동소자의 전기적 신뢰성을 확보하는 기술을 제공하는데 있다.
본 발명의 상기 및 그 이외의 목적과 신규한 특징은, 본 명세서의 기술(記述) 및 첨부도면에서 명백해질 것이다.
도 1은, 본 발명의 일실시형태인 반도체 장치의 평면도,
도 2는, 도 1의 Ⅱ-Ⅱ선에 따른 단면도,
도 3은 도 2의 요부 확대 단면도,
도 4는, 메모리 칩과 칩 콘덴서와의 접속상태를 나타내는 도면,
도 5는, 본 발명의 일실시형태인 반도체 장치의 제조방법을 나타내는 단면도,
도 6은, 본 발명의 일실시형태인 반도체 장치의 제조방법을 나타내는 단면도,
도 7의 (a)는 칩 콘덴서의 평면도,
도 7의 (b)는 도 7의 (a)의 A-A선에 따른 단면도,
도 8은, 본 발명의 일실시형태인 반도체 장치의 제조방법을 나타내는 단면도,
도 9는. 본 발명의 일실시형태인 반도체 장치의 제조방법을 나타내는 단면도,
도 10은, 본 발명의 일실시형태인 반도체 장치의 제조방법을 나타내는 단면도,
도 11은, 본 발명의 일실시형태인 반도체 장치의 제조방법을 나타내는 단면도,
도 12는, 본 발명의 일실시형태인 반도체 장치의 제조방법을 나타내는 단면도,
도 13은, 본 발명의 일실시형태인 반도체 장치의 제조방법을 나타내는 단면도,
도 14는, 본 발명의 다른 실시형태인 반도체 장치의 평면도,
도 15는, 본 발명의 다른 실시형태인 반도체 장치의 평면도,
도 16은, 본 발명의 다른 실시형태인 반도체 장치의 단면도,
도 17은, 본 발명의 다른 실시형태인 반도체 장치의 요부 확대 단면도이다.
본원에서 개시되는 발명 중, 대표적인 것의 개요를 간단하게 설명하면 다음과 같다.
본 발명의 반도체 장치는, 배선층을 구비한 기판과, 상기 기판의 주면상에 페이스 다운(face down) 실장된 반도체 칩과, 상기 기판의 주면상에 실장된 수동소자와, 상기 반도체 칩의 주면과 상기 기판의 주면과의 간극에 충전된 밀봉수지와, 상기 반도체 칩과 상기 수동소자를 밀봉하는 캡과, 상기 캡과 상기 반도체 칩과의 사이에 충전된 열전도재를 가지며, 상기 수동소자는, 상기 밀봉수지가 피착된 영역 내에 배치되며, 적어도 그 일부가 상기 밀봉수지로 덮여 있는 것이다.
본 발명의 반도체 장치의 제조방법는, 이하의 공정을 가지고 있다.
(a) 배선층을 구비한 기판의 주면상에 반도체 칩을 페이스 다운 실장하는 공정,
(b) 상기 기판 주면상의 상기 반도체 칩이 실장된 영역의 근방에 수동소자를 실장하는 공정,
(c) 상기 반도체 칩의 주면과 상기 기판의 주면과의 간극에 밀봉수지를 충전하고, 상기 수동소자를 상기 밀봉수지로 피복하는 공정,
(d) 상기 반도체 칩의 상면에 열전도재를 공급하는 공정,
(e) 상기 반도체 칩의 상면에, 상기 열전도재를 통하여, 상기 반도체 칩과 상기 수동소자를 밀봉하는 캡을 고착하는 공정.
이하, 본 발명의 실시형태를 도면에 의거하여 상세하게 설명한다. 또한, 실시형태를 설명하기 위한 전체 도면에서, 동일한 부재에는 동일한 부호를 붙이고, 그 반복 설명은 생략한다.
(실시형태 1)
도 1은, 본 실시형태의 반도체 장치의 평면도, 도 2는, 도 1의 Ⅱ-Ⅱ선에 따른 단면도, 도 3은, 도 2의 요부 확대 단면도이다.
본 실시형태의 반도체 장치는, 예를 들면 고속 마이크로 프로세서(MPU : 초소형 연산처리장치)용의 고속 캐쉬 메모리(cash memory)가 형성된 메모리 칩(1)을 실장하는 패키지이다.
이 반도체 장치의 패키지 기판(2)은 세라믹으로 구성되며, 그 내부에는 신호용 배선, 전원배선 및 접지배선 등을 구성하는 복수층의 배선(3)이 형성되어 있다. 또한, 패키지 기판(2)의 주면(상면) 및 하면에는, 상기 배선(3)에 전기적으로 접속된 복수의 전극패드(4, 5)가 형성되어 있다. 배선(3) 및 전극패드(4, 5)는 W(텅스텐)으로 이루어지며, 전극패드(4, 5)의 표면에는 Ni(니켈) 및 Au(금)의 도금이 시행되어 있다.
패키지 기판(2) 주면의 중앙부에는, 상기 메모리 칩(1)이 플립 칩(flip chip) 방식에 의해 페이스 다운 실장되어 있다. 즉, 메모리 칩(1)은, 그 주면(하면)에 접속된 복수의 땜납범프(범프전극)(6)를 통하여, 패키지 기판(2) 주면의 상기 전극패드(4)에 전기적으로 접속되어 있다.
메모리 칩(1)의 근방에는, 복수의 칩 콘덴서(7)가 실장되어 있다. 이들 칩 콘덴서(7)는, 메모리 칩(1)의 외주에 따라 배치되며, 땜납(8)을 통하여 패키지 기판(2) 주면의 상기 전극패드(4)에 전기적으로 접속되어 있다. 도 4에 나타내는 바와 같이, 이들 칩 콘덴서(7)는, 패키지 기판(2)의 전원배선과 접지배선과의 사이에 병렬로 접속되며, 메모리 칩(1)의 구동시에 발생하는 노이즈를 저감하여 고속동작을 실현하고 있다.
패키지 기판(2) 하면의 전극패드(5)에는, 이 반도체 장치(패키지)의 외부 접속단자를 구성하는 복수의 땜납범프(9)가 접속되어 있다. 이들 땜납범프(9)는, 메모리 칩(1)의 주면에 접속된 상기 땜납범프(6)보다도 저융점의 땜납재료로 구성되어 있다. 반도체 장치는, 이들의 땜납범프(9)를 통하여 컴퓨터의 마더보드 등에 실장된다.
메모리 칩(1)의 주면(하면)과 패키지 기판(2)의 주면과의 간극에는, 양자의 접속부의 보호 및 열응력의 완화를 도모하기 위한 밀봉재인 언더필(underfill) 수지(밀봉수지)(10)가 충전되어 있다. 이 언더필 수지(10)는, 예를 들면 실리카(silica)가 충전된 에폭시 수지 등의 절연재로 구성되어 있다.
언더필 수지(10)는, 그 바깥 테두리가 메모리 칩(1)의 외측에까지 연장하여, 메모리 칩(1)의 근방에 실장된 상기 칩 콘덴서(7)의 전면을 덮고 있다. 또한, 언더필 수지(10)의 일부는, 칩 콘덴서(7)의 하면과 패키지 기판(2)의 주면과의 간극에도 충전되어 있다. 즉, 언더필 수지(10)는, 메모리 칩(1) 및 칩 콘덴서(7)의 각각의 하면과 패키지 기판(2) 주면과의 간극에 충전됨과 동시에, 칩 콘덴서(7)의 전면을 덮고 있다.
패키지 기판(2)의 주면에 실장된 메모리 칩(1) 및 칩 콘덴서(7)는, 패키지 기판(2)의 주면 전체를 덮는 세라믹제의 캡(11)에 의해 밀봉되어 있다. 이 캡(11)은, 그 각부(脚部)(11a)가 접착제(12)를 통하여 패키지 기판(2)의 주면에 고착되어 있다.
캡(11)의 하면과 메모리 칩(1)의 상면과의 간극에는, 메모리 칩(1)의 구동시에 발생하는 열을 캡(11)을 통하여 외부로 방산시키기 위한 열전도재(13)가 충전되어 있다. 이 열전도재(13)는, 예를 들면 Ag 페이스트와 같은 열전도율이 높은 도전재료로 구성되어 있다.
후술하는 바와 같이, 패키지의 조립공정에서는, 메모리 칩(1)과 캡(11)과의 사이에 열전도재(13)를 충전할 때, 캡(11)의 수치 공차(각부(11a)의 높이의 변동 등)를 흡수하기 위해 열전도재(13)를 많이 공급한다. 그 때문에, 열전도재(13)는, 그 바깥 테두리가 메모리 칩(1)의 외측에까지 연장하여, 그 일부는 메모리 칩(1)의 근방에 실장된 상기 칩 콘덴서(7)의 상면에까지 도달하고 있다.
그러나, 본 실시형태의 반도체 장치는, 절연재로 구성되는 언더필 수지(10)가 메모리 칩(1)과 패키지 기판(2)과의 간극에 충전되어 있을뿐만 아니라, 칩 콘덴서(7)의 전면을 덮고 있으므로, 메모리 칩(1)의 외측으로 돌출한 도전성의 열전도재(13)를 통하여 칩 콘덴서(7)끼리 단란하거나, 칩 콘덴서(7)와 메모리 칩(1)이 단락할 우려는 없다.
또한, 본 실시형태의 반도체 장치는, 메모리 칩(1)의 근방에 배치된 칩 콘덴서(7)가 언더필 수지(10)로 피복되어 있으므로, 칩 콘덴서(7)와 패키지 기판(2)과의 접속강도가 높다. 이것에 의해, 칩 콘덴서(7)와 전극(4)과의 접속 신뢰성의 저하가 억제되므로, 칩 콘덴서(7)의 접속수명이 향상된다.
다음에, 상기와 같이 구성된 본 실시형태의 반도체 장치의 제조방법을 도 5 ∼ 도 13을 이용하여 공정순으로 설명한다.
패키지를 조립하기 위해서는, 우선 도 5에 나타내는 바와 같이, 미리 메모리 칩(1)의 주면에 접속해 둔 땜납범프(6)를 패키지 기판(2) 주면의 전극패드(4)상에 위치를 결정한 후, 땜납범프(6)를 리플로우(reflow)시킴으로써, 메모리 칩(1)을 패키지 기판(2) 주면의 중앙부에 페이스 다운 실장한다. 땜납범프(6)는, 예를 들면 2중량 %의 Sn을 포함하는 Pb-Sn 합금(액상선 온도 320℃ ∼ 325℃)으로 구성된다.
다음에, 패키지 기판(2)의 주면을 세정하여 플럭스(flux) 잔사(殘渣)를 제거한 후, 도 6에 나타내는 바와 같이, 메모리 칩(1) 근방의 전극패드(4)상에 칩 콘덴서(7)를 실장한다. 칩 콘덴서(7)는, 예를 들면 도 7에 나타내는 바와 같이, 장방형의 대향하는 2변에 도금에 의해 전극(20a, 20b)이 형성된 것이므로, 그 내부는 티탄산 바륨(BaTiO3) 등으로 이루어지는 고유전체(21)를 사이에 두고 얇은 조각 모양의 Ni 전극(22)이 서로 다르게 중첩되어 있다. 칩 콘덴서(7)를 실장하기 위해서는, 미리 전극(20a, 20b)의 표면에 도금으로 땜납(8)을 형성함과 동시에, 패키지 기판(2)의 전극패드(4) 표면에 스크린 인쇄 등으로 예비 땜납을 도포해 두고, 다음에 전극(20a, 20b)을 전극패드(4)상에 위치 결정한 후, 땜납(8)을 리플로우시킨다. 땜납(8)은, 예를 들면 3중량 %의 Ag를 포함하는 Sn-Ag 합금(융점 221℃)으로 구성된다. 또한, 패키지 기판(2)상에 메모리 칩(1)과 칩 콘덴서(7)를 실장하는 순서는, 상기과 반대라도 된다. 또한, 메모리 칩(1)과 칩 콘덴서(7)를 전극패드(4)상에 위치 결정한 후, 땜납범프(6)와 땜납(8)을 동시에 일괄적으로 리플로우해도 된다.
다음에, 패키지 기판(2)의 주면을 한 번 더 세정하여 플럭스 잔사를 제거한후, 도 8에 나타내는 바와 같이, 메모리 칩(1)의 외주에 언더필 수지(10)를 공급한다. 언더필 수지(10)의 공급은, 예를 들면 디스펜서(dispenser)(30)를 메모리 칩(1)의 한 변에 따라 주사시키면서 행한다.
다음에, 언더필 수지(10)의 유동성을 높이기 위해, 패키지 기판(2)을 70℃ 정도로 가열한다. 이것에 의해, 도 9에 나타내는 바와 같이, 언더필 수지(10)가 모세관 현상에 의해 메모리 칩(1) 및 칩 콘덴서(7) 각각의 하면에 충전된다. 또한, 언더필 수지(10)의 공급량이 적절한 경우에는, 칩 콘덴서(7)의 전면이 언더필 수지(10)에 의해 피복된다. 그 후, 언더필 수지(10)를 150℃ 정도로 베이크(bake)하여 경화시킨다.
이와 같이, 메모리 칩(1)의 하면에 언더필 수지(10)를 충전할 때, 동시에 칩 콘덴서(7)의 전면을 언더필 수지(10)로 피복함으로써, 공정을 간략화할 수 있다.
칩 콘덴서(7)의 피복은, 언더필 수지(10) 이외의 피복재를 사용하여 행해도 된다. 즉, 도 10에 나타내는 바와 같이, 메모리 칩(1) 및 칩 콘덴서(7)의 하면에 언더필 수지(제1의 밀봉수지)(10)를 충전하고, 이어서, 별도로 준비한 코트수지(제2의 밀봉수지)(14)로 칩 콘덴서(7)를 피복한 후, 언더필 수지(10) 및 코트수지(14)를 동시에 베이크하여 경화시켜도 된다. 이 경우는, 언더필 수지(10)와 코트수지(14)가 일체화함으로써, 칩 콘덴서(7)와 패키지 기판(2)과의 접속 강도를 향상시킬 수 있다. 또한, 칩 콘덴서(7)를 피복하는 수지의 두께를 얇게 할 수 있다. 언더필 수지(10)는, 모세관 현상을 이용하여 충전하므로 점도가 낮은 수지를 사용하지만, 코트수지(14)는 극히 얇은 피복을 형성하기 위한 것이며, 언더필수지(10) 보다도 실리카 필러(silica filler)의 함유율이 낮고, 또 언더필 수지(10) 보다도 더 점도가 낮은 에폭시(epoxy) 수지, 실리콘 바니쉬(silicone varnish) 등이 사용된다.
다음에, 도 11에 나타내는 바와 같이, 메모리 칩(1)의 상면에 도시하지 않는 디스펜서 등을 사용하여 열전도재(Ag 페스트)(13)를 공급한다. 열전도재(13)는, 캡(11)의 수치 공차(각부(11a) 높이의 변동 등)를 흡수하기 위해, 필요량 보다도 약간 많이 공급한다. 또한 이 때, 패키지 기판(2) 주면의 주변부에 접착제(12)를 공급한다.
다음에, 도 12 및 도 13에 나타내는 바와 같이, 캡(11)을 패키지 기판(2)상에 위치 결정하여, 열전도재(13) 및 접착제(12)를 가열 경화시킴으로써, 캡(11)을 패키지 기판(2)상에 고착시킨다. 이 때, 열전도재(13)의 바깥 테두리가 칩 콘덴서(7)의 상면에까지 도달하는 일이 있지만, 상술한 바와 같이, 칩 콘덴서(7)는 언더필 수지(10)로 덮여 있으므로, 열전도재(13)에 의해 칩 콘덴서(7)끼리 단락하거나, 칩 콘덴서(7)와 메모리 칩(1)이 단락하는 일은 없다.
그 후, 패키지 기판(2) 하면의 전극패드(5)의 표면에, 저융점의 Pb-Sn 공정(共晶)합금으로 구성되는 땜납 볼(도시하지 않음)을 공급한 후, 땜납 볼을 리플로우시켜, 전극패드(5)의 표면에 땜납범프(9)를 형성함으로써, 상기 도 1 ∼ 도 4에 나타내는 반도체 장치를 완성한다.
본 실시형태에서는, 패키지 기판(2)상에 메모리 칩(1)을 1개만 실장하는 경우에 대하여 설명하였지만, 2개 이상의 메모리 칩(1)을 실장하는 경우에도 적용할수 있다. 예를 들면 도 14는, 패키지 기판(2)상에 메모리 칩(1)을 3개 실장한 예이며, 도 15는, 메모리 칩(1)을 4개 실장한 예이다. 이들의 경우에도, 칩 콘덴서(7)는, 메모리 칩(1)과의 사이의 배선(3)을 짧게 하는 것이 요구되므로, 메모리 칩(1)이 극히 근방에 배치되지만, 칩 콘덴서(7)를 언더필 수지(10)로 피복함으로써, 접속수명의 향상 및 쇼트 불량의 방지를 도모할 수 있다.
(실시형태 2)
상기 실시형태 1에서는, 메모리 칩(1) 및 칩 콘덴서(7)를 캡(11)으로 밀봉한 패키지에 적용한 경우에 대하여 설명하였지만, 본 발명은, 예를 들면 도 16에 나타내는 바와 같은, 메모리 칩(1)의 상면에 열전도재(16)를 통하여 방열핀(히트 싱크)(15) 혹은 평탄한 방열판을 접속하는 패키지에 적용할 수도 있다. 또한, 열전도재(16)가, 예를 들면 BN(질화 붕소)이나 알루미나(alumina)와 같은 열전도율이 높은 절연성 재료로 구성되어 있는 경우에도 적용할 수 있다.
열전도재(16)가 절연성 재료로 구성되어 있는 경우는, 단락 불량의 문제는 발생하지 않지만, 칩 콘덴서(7)를 메모리 칩(1)의 근방에 배치하는 경우는, 메모리 칩(1)의 발열에 의한 접속수명의 저하가 문제가 된다. 따라서, 이 경우는, 도 17에 나타내는 바와 같이, 칩 콘덴서(7)의 하부에 언더필 수지(10)를 충전함으로써, 칩 콘덴서(7)와 전극(4)과의 접속강도가 높아지고, 칩 콘덴서(7)의 접속수명을 향상한다.
또한, 본 실시형태의 패키지에서도, 열전도재(16)가 도전성 재료로 구성되어 있는 경우에는, 열전도재(16) 공급량의 변동에 의해 열전도재(16)가 메모리 칩(1)의 외측으로 돌출하는 일이 있으므로, 단락 불량이 문제가 된다. 따라서, 이 경우도 칩 콘덴서(7)를 언더필 수지(10)로 피복함으로써, 메모리 칩(1)의 외측으로 돌출한 도전성의 열전도재(16)를 통하여 칩 콘덴서(7)끼리 쇼트하거나, 칩 콘덴서(7)와 메모리 칩(1)이 쇼트하는 불량을 방지할 수 있다.
이상, 본 발명자에 의해 이루어진 발명을 상기 실시형태에 의거하여 구체적으로 설명하였지만, 본 발명은 상기 실시형태에 한정되지 않고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 말할 필요도 없다.
상기 실시형태에서는, 고속 메모리 칩을 실장하는 패키지에 적용한 경우에 대하여 설명하였지만, 이것에 한정되지 않고, 일반적으로 발열량이 많은 고속 LSI가 형성된 반도체 칩의 근방에 칩 콘덴서를 배치하는 패키지에 널리 적용할 수 있다.
또한, 칩 콘덴서에 한정하지 않고, 저항소자 등의 수동소자를 발열량이 많은 반도체 칩의 근방에 배치하는 패키지에 널리 적용할 수 있다.
본원에 의해 개시되는 발명 중, 대표적인 것에 의해 얻어지는 효과를 간단히 설명하며, 이하와 같다.
본 발명에 의하면, 반도체 칩의 근방에 배치된 수동소자를 밀봉수지로 피복함으로써, 수동소자가 반도체 칩에서의 고온에 직접 노출되지 않으므로, 수동소자의 접속 신뢰성의 저하가 억제되어, 접속수명을 향상한다.
또한, 반도체 칩과 캡(또는 방열판)과의 사이에 충전하는 열전도재가 도전성재료로 구성되는 경우에는, 수동소자를 밀봉수지로 피복함으로써, 수동소자끼리 쇼트하거나, 수동소자와 반도체 칩이 쇼트하는 불량을 방지할 수 있다.

Claims (12)

  1. 배선층을 구비한 기판과, 상기 기판의 주면상에 페이스 다운 실장된 반도체 칩과, 상기 기판의 주면상에 실장된 수동소자와, 상기 반도체 칩의 주면과 상기 기판의 주면과의 간극에 충전된 밀봉수지와, 상기 반도체 칩과 상기 수동소자를 밀봉하는 캡과, 상기 캡과 상기 반도체 칩과의 사이에 충전된 열전도재를 갖는 반도체 장치로서, 상기 수동소자는, 상기 밀봉수지가 피착된 영역내에 배치되며, 적어도 그 상면이 상기 밀봉수지에 의해 덮여져 있는 것을 특징으로 하는 반도체 장치.
  2. 배선층을 구비한 기판과, 상기 기판의 주면상에 페이스 다운 실장된 반도체 칩과, 상기 기판의 주면상에 실장된 수동소자와, 상기 반도체 칩의 주면과 상기 기판의 주면과의 간극에 충전된 밀봉수지와, 상기 반도체 칩의 상면에 열전도재를 통하여 접합된 방열체를 갖는 반도체 장치로서, 상기 수동소자는, 상기 밀봉수지가 피착된 영역내에 배치되며, 적어도 그 상면이 상기 밀봉수지에 의해 덮여져 있는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서,
    상기 열전도재는, 도전성 재료인 것을 특징으로 하는 반도체 장치.
  4. 제2항에 있어서,
    상기 열전도재는, 절연성 재료인 것을 특징으로 하는 반도체 장치.
  5. 제2항에 있어서,
    상기 수동소자는, 칩 콘덴서인 것을 특징으로 하는 반도체 장치.
  6. 제2항에 있어서,
    상기 반도체 칩은, 범프전극을 통하여 상기 기판의 주면상에 실장되어 있는 것을 특징으로 하는 반도체 장치.
  7. 제2항에 있어서,
    상기 기판의 주면상에 복수의 반도체 칩이 실장되며, 상기 수동소자는, 상기 복수의 반도체 칩의 간극에 배치되어 있는 것을 특징으로 하는 반도체 장치.
  8. 제2항에 있어서,
    상기 수동소자와 상기 기판의 주면과의 간극에, 상기 밀봉수지가 충전되어 있는 것을 특징으로 하는 반도체 장치.
  9. (a) 배선층을 구비한 기판의 주면상에 반도체 칩을 페이스 다운 실장하는 공정과,
    (b) 상기 기판 주면상의 상기 반도체 칩이 실장된 영역의 근방에 수동소자를실장하는 공정과,
    (c) 상기 반도체 칩의 주면과 상기 기판의 주면과의 간극에 밀봉수지를 충전하고, 또 상기 수동소자를 상기 밀봉수지로 피복하는 공정과,
    (d) 상기 반도체 칩의 상면에, 열전도재를 통하여, 상기 반도체 칩과 상기 수동소자를 밀봉하는 캡을 고착하는 공정을 갖는 반도체 장치의 제조방법.
  10. (a) 배선층을 구비한 기판의 주면상에 반도체 칩을 페이스 다운 실장하는 공정과,
    (b) 상기 기판 주면상의 상기 반도체 칩이 실장된 영역의 근방에 수동소자를 실장하는 공정과,
    (c) 상기 반도체 칩의 주면과 상기 기판의 주면과의 간극에 밀봉수지를 충전하고, 또 상기 수동소자를 상기 밀봉수지로 피복하는 공정과,
    (d) 상기 반도체 칩의 상면에 열전도재를 통하여 방열체를 고착하는 공정을 갖는 반도체 장치의 제조방법.
  11. 제10항에 있어서,
    상기 (c) 공정은, 상기 반도체 칩의 주면과 상기 기판의 주면과의 간극에 제1의 밀봉수지를 충전하는 공정과, 상기 수동소자를 제2의 밀봉수지로 피복하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조방법.
  12. /제2항에 있어서,
    상기 반도체 칩의 주면과 반사측의 이면은, 상기 밀봉수지에 의해 덮여있지 않으며, 상기 열전도재와 직접 접촉하고 있는 것을 특징으로 하는 반도체 장치.
KR1020010010284A 2000-03-17 2001-02-28 반도체 장치 및 그 제조방법 KR20010091916A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-076709 2000-03-17
JP2000076709A JP2001267473A (ja) 2000-03-17 2000-03-17 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
KR20010091916A true KR20010091916A (ko) 2001-10-23

Family

ID=18594407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010010284A KR20010091916A (ko) 2000-03-17 2001-02-28 반도체 장치 및 그 제조방법

Country Status (4)

Country Link
US (1) US6433412B2 (ko)
JP (1) JP2001267473A (ko)
KR (1) KR20010091916A (ko)
TW (1) TW498522B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100850897B1 (ko) * 2007-01-22 2008-08-07 주식회사 네패스 수동소자가 매립된 반도체 장치 및 그 제조 방법
KR101007958B1 (ko) * 2006-02-24 2011-01-14 후지쯔 가부시끼가이샤 반도체 장치
US20150113356A1 (en) * 2013-10-23 2015-04-23 Etron Technology, Inc. System-in-package module with memory

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19960246A1 (de) * 1999-12-14 2001-07-05 Infineon Technologies Ag Gehäuseanordnung eines Halbleiterbausteins
KR100779345B1 (ko) * 2001-08-17 2007-11-23 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6573592B2 (en) * 2001-08-21 2003-06-03 Micron Technology, Inc. Semiconductor die packages with standard ball grid array footprint and method for assembling the same
KR100708045B1 (ko) * 2001-09-05 2007-04-16 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조 방법
KR100443399B1 (ko) * 2001-10-25 2004-08-09 삼성전자주식회사 보이드가 형성된 열 매개 물질을 갖는 반도체 패키지
US6882041B1 (en) * 2002-02-05 2005-04-19 Altera Corporation Thermally enhanced metal capped BGA package
US6680530B1 (en) * 2002-08-12 2004-01-20 International Business Machines Corporation Multi-step transmission line for multilayer packaging
DE10238523B4 (de) * 2002-08-22 2014-10-02 Epcos Ag Verkapseltes elektronisches Bauelement und Verfahren zur Herstellung
US6998532B2 (en) 2002-12-24 2006-02-14 Matsushita Electric Industrial Co., Ltd. Electronic component-built-in module
JP2004253738A (ja) * 2003-02-21 2004-09-09 Toshiba Corp パッケージ基板及びフリップチップ型半導体装置
EP1652227A2 (en) * 2003-06-25 2006-05-03 Advanced Interconnect Technologies Limited Lead frame routed chip pads for semiconductor packages
US6888238B1 (en) * 2003-07-09 2005-05-03 Altera Corporation Low warpage flip chip package solution-channel heat spreader
TWI229928B (en) * 2003-08-19 2005-03-21 Advanced Semiconductor Eng Semiconductor package structure
JP3819901B2 (ja) * 2003-12-25 2006-09-13 松下電器産業株式会社 半導体装置及びそれを用いた電子機器
JP3809168B2 (ja) * 2004-02-03 2006-08-16 株式会社東芝 半導体モジュール
JP3999759B2 (ja) * 2004-04-02 2007-10-31 富士通株式会社 基板及び電子機器
DE102004020204A1 (de) * 2004-04-22 2005-11-10 Epcos Ag Verkapseltes elektrisches Bauelement und Verfahren zur Herstellung
US7608789B2 (en) * 2004-08-12 2009-10-27 Epcos Ag Component arrangement provided with a carrier substrate
DE102005008512B4 (de) 2005-02-24 2016-06-23 Epcos Ag Elektrisches Modul mit einem MEMS-Mikrofon
DE102005008511B4 (de) 2005-02-24 2019-09-12 Tdk Corporation MEMS-Mikrofon
US7518224B2 (en) * 2005-05-16 2009-04-14 Stats Chippac Ltd. Offset integrated circuit package-on-package stacking system
US7746656B2 (en) * 2005-05-16 2010-06-29 Stats Chippac Ltd. Offset integrated circuit package-on-package stacking system
US20060278170A1 (en) * 2005-06-10 2006-12-14 Wildlife Solutions, Inc. Method for removing unwanted animals and their attractants
KR20070016383A (ko) * 2005-08-03 2007-02-08 삼성전자주식회사 칩형 전기 소자 및 이를 포함하는 액정 표시 모듈
JP5123664B2 (ja) * 2005-09-28 2013-01-23 スパンション エルエルシー 半導体装置およびその製造方法
CN100373599C (zh) * 2005-09-29 2008-03-05 威盛电子股份有限公司 无凸块式芯片封装体
DE102005050398A1 (de) * 2005-10-20 2007-04-26 Epcos Ag Gehäuse mit Hohlraum für ein mechanisch empfindliches elektronisches Bauelement und Verfahren zur Herstellung
DE102005053765B4 (de) 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
DE102005053767B4 (de) 2005-11-10 2014-10-30 Epcos Ag MEMS-Mikrofon, Verfahren zur Herstellung und Verfahren zum Einbau
JP2007134540A (ja) * 2005-11-11 2007-05-31 Murata Mfg Co Ltd 半導体装置およびその製造方法
KR100718169B1 (ko) * 2006-01-12 2007-05-15 한국과학기술원 니켈 표면 처리된 전자부품과 무전해 니켈 표면 처리된전자부품의 접합방법
JP4691455B2 (ja) 2006-02-28 2011-06-01 富士通株式会社 半導体装置
JP4963890B2 (ja) * 2006-06-30 2012-06-27 太陽誘電株式会社 樹脂封止回路装置
US20080001282A1 (en) * 2006-06-30 2008-01-03 Mitul Modi Microelectronic assembly having a periphery seal around a thermal interface material
EP1914798A3 (en) * 2006-10-18 2009-07-29 Panasonic Corporation Semiconductor Mounting Substrate and Method for Manufacturing the Same
US8163600B2 (en) * 2006-12-28 2012-04-24 Stats Chippac Ltd. Bridge stack integrated circuit package-on-package system
KR101011199B1 (ko) * 2007-11-01 2011-01-26 파나소닉 주식회사 실장 구조체
JP2009117767A (ja) * 2007-11-09 2009-05-28 Shinko Electric Ind Co Ltd 半導体装置の製造方法及びそれにより製造した半導体装置
JP4492695B2 (ja) * 2007-12-24 2010-06-30 株式会社デンソー 半導体モジュールの実装構造
US7906376B2 (en) * 2008-06-30 2011-03-15 Intel Corporation Magnetic particle-based composite materials for semiconductor packages
US8415809B2 (en) 2008-07-02 2013-04-09 Altera Corporation Flip chip overmold package
JP4555369B2 (ja) * 2008-08-13 2010-09-29 富士通メディアデバイス株式会社 電子部品モジュール及びその製造方法
JP4560113B2 (ja) 2008-09-30 2010-10-13 株式会社東芝 プリント回路板及びプリント回路板を備えた電子機器
JP4900432B2 (ja) * 2009-07-21 2012-03-21 株式会社村田製作所 樹脂封止型電子部品の製造方法及び樹脂封止型電子部品の集合体
JP5625340B2 (ja) 2009-12-07 2014-11-19 富士通セミコンダクター株式会社 半導体装置とその製造方法
GB2477492B (en) * 2010-01-27 2014-04-09 Thales Holdings Uk Plc Integrated circuit package
JP2011176112A (ja) * 2010-02-24 2011-09-08 Renesas Electronics Corp 半導体集積回路及びその製造方法
US8217500B1 (en) * 2010-05-07 2012-07-10 Altera Corporation Semiconductor device package
TWI401773B (zh) * 2010-05-14 2013-07-11 Chipmos Technologies Inc 晶片封裝裝置及其製造方法
TW201225238A (en) * 2010-07-26 2012-06-16 Unisem Mauritius Holdings Ltd Lead frame routed chip pads for semiconductor packages
JP5573645B2 (ja) 2010-12-15 2014-08-20 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
US8624359B2 (en) * 2011-10-05 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package and method of manufacturing the same
JP5861580B2 (ja) * 2012-07-09 2016-02-16 株式会社ソシオネクスト 半導体装置及び半導体装置製造方法
US9287194B2 (en) * 2013-03-06 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices and methods for semiconductor devices
DE102013106353B4 (de) * 2013-06-18 2018-06-28 Tdk Corporation Verfahren zum Aufbringen einer strukturierten Beschichtung auf ein Bauelement
US9355966B2 (en) * 2013-07-08 2016-05-31 Avago Technologies General Ip (Singapore) Pte. Ltd. Substrate warpage control using external frame stiffener
US20150262902A1 (en) * 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
CN204993854U (zh) * 2015-06-24 2016-01-20 瑞声声学科技(深圳)有限公司 Mems麦克风
JP6569375B2 (ja) * 2015-08-11 2019-09-04 株式会社ソシオネクスト 半導体装置、半導体装置の製造方法及び電子装置
FR3055943B1 (fr) * 2016-09-15 2020-10-02 Valeo Vision Cablage d'une source lumineuse de haute resolution
WO2018164160A1 (ja) * 2017-03-10 2018-09-13 株式会社村田製作所 モジュール
US10217649B2 (en) * 2017-06-09 2019-02-26 Advanced Semiconductor Engineering, Inc. Semiconductor device package having an underfill barrier
US10541209B2 (en) 2017-08-03 2020-01-21 General Electric Company Electronics package including integrated electromagnetic interference shield and method of manufacturing thereof
US10541153B2 (en) * 2017-08-03 2020-01-21 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
US10804115B2 (en) 2017-08-03 2020-10-13 General Electric Company Electronics package with integrated interconnect structure and method of manufacturing thereof
JP6645487B2 (ja) * 2017-10-30 2020-02-14 セイコーエプソン株式会社 プリント回路板
WO2020162417A1 (ja) * 2019-02-04 2020-08-13 株式会社ソニー・インタラクティブエンタテインメント 電子機器、半導体装置、絶縁シート、及び半導体装置の製造方法
CN216749870U (zh) * 2021-12-10 2022-06-14 云南中宣液态金属科技有限公司 一种用于芯片散热的液态金属封装结构

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846098A (ja) 1994-07-22 1996-02-16 Internatl Business Mach Corp <Ibm> 直接的熱伝導路を形成する装置および方法
US5872051A (en) * 1995-08-02 1999-02-16 International Business Machines Corporation Process for transferring material to semiconductor chip conductive pads using a transfer substrate
JP3724979B2 (ja) * 1999-04-27 2005-12-07 富士通株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101007958B1 (ko) * 2006-02-24 2011-01-14 후지쯔 가부시끼가이샤 반도체 장치
KR100850897B1 (ko) * 2007-01-22 2008-08-07 주식회사 네패스 수동소자가 매립된 반도체 장치 및 그 제조 방법
US20150113356A1 (en) * 2013-10-23 2015-04-23 Etron Technology, Inc. System-in-package module with memory
US9748002B2 (en) * 2013-10-23 2017-08-29 Etron Technology, Inc. System-in-package module with memory
US10504603B2 (en) 2013-10-23 2019-12-10 Etron Technology, Inc. System-in-package module with memory

Also Published As

Publication number Publication date
JP2001267473A (ja) 2001-09-28
US20010050428A1 (en) 2001-12-13
TW498522B (en) 2002-08-11
US6433412B2 (en) 2002-08-13

Similar Documents

Publication Publication Date Title
KR20010091916A (ko) 반도체 장치 및 그 제조방법
US6734553B2 (en) Semiconductor device
US9613922B2 (en) Semiconductor device and manufacturing method thereof
US7436071B2 (en) Electronic component and semiconductor device, method of fabricating the same, circuit board mounted with the same, and electronic appliance comprising the circuit board
KR100856609B1 (ko) 반도체장치 및 그 제조방법
KR100231589B1 (ko) 반도체장치 및 그 실장구조
US7005320B2 (en) Method for manufacturing flip chip package devices with a heat spreader
CN117954402A (zh) 封装结构及封装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
WITB Written withdrawal of application