JP4492695B2 - 半導体モジュールの実装構造 - Google Patents

半導体モジュールの実装構造 Download PDF

Info

Publication number
JP4492695B2
JP4492695B2 JP2007331241A JP2007331241A JP4492695B2 JP 4492695 B2 JP4492695 B2 JP 4492695B2 JP 2007331241 A JP2007331241 A JP 2007331241A JP 2007331241 A JP2007331241 A JP 2007331241A JP 4492695 B2 JP4492695 B2 JP 4492695B2
Authority
JP
Japan
Prior art keywords
semiconductor module
wiring
mounting structure
wiring board
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007331241A
Other languages
English (en)
Other versions
JP2009152505A (ja
Inventor
真 谷口
秀樹 株根
克典 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2007331241A priority Critical patent/JP4492695B2/ja
Priority to DE102008062514A priority patent/DE102008062514A1/de
Priority to US12/343,597 priority patent/US20090160044A1/en
Publication of JP2009152505A publication Critical patent/JP2009152505A/ja
Application granted granted Critical
Publication of JP4492695B2 publication Critical patent/JP4492695B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H01L2224/37599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/35—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Description

本発明は、半導体素子を内蔵すると共に厚み方向の両面に電極を露出させた半導体モジュールを配線基板に実装した構造に関する。
インバータ等の電力変換装置のスイッチング素子として、例えばＭＯＳＦＥＴ等の半導体素子が用いられる。
従来より、かかる半導体素子は、一方の面に配された電極を放熱板に半田によって接合すると共に、他方の面を覆うような樹脂によって端子と共にモールドされた、半導体モジュールの状態で装置内に組み付けられるものがある（非特許文献１のｐ．１６５、図１参照）。このとき、放熱板を、熱伝導性を有する接着剤等によって放熱部材に密着配置することにより、半導体素子の放熱を行っている。
ところが、半導体素子における放熱板とは反対側の面は、上記のごとく樹脂によって覆われているため、この面からの放熱が困難である。
そこで、半導体素子の両面から放熱を可能とすべく、両面に電極を露出させた半導体モジュールが開発されている（非特許文献１のｐ．１６７、図５参照）。
本田潤、ホルヘ・セレソ、「ＭＯＳＦＥＴのシリコン・チップ温度を測る」、トランジスタ技術、ＣＱ出版社、２００７年１２月号、ｐ．１６５−ｐ．１６７
しかしながら、上記半導体モジュールにおいても、配線基板に搭載する際には、一方の面に露出した電極を、配線基板に形成した配線パターンに対向させて接続することとなるが、その配線パターンは、半導体モジュール側の面に配されていると共に極めて厚みの薄いものである。それ故、半導体素子の熱が、半導体モジュールにおける一方の面すなわち配線基板との対向面に配された電極から配線パターンへ伝達されたとしても、その放熱を充分に行うことが困難である。それ故、かかる構成においても、実質的に半導体モジュールの両面から充分に放熱を行うことは困難である。
本発明は、かかる従来の問題点に鑑みてなされたもので、半導体モジュールの両面から効率よく放熱を行うことができる半導体モジュールの実装構造を提供しようとするものである。
本発明は、半導体素子を内蔵すると共に厚み方向の両面に電極を露出させた半導体モジュールを配線基板に実装した構造であって、
上記配線基板は、接地電位となる接地配線を、該接地配線の少なくとも一部が上記半導体モジュールを搭載する搭載面とは反対側の裏側面に露出するように配設してなり、また、上記裏側面へ露出した上記接地配線の露出面は、放熱体に熱的に接触固定されており、
上記半導体モジュールは、上記配線基板と対向する対向面に露出した電極を、上記配線基板に設けたスルーホールを介して、上記接地配線と接続しており、
また、上記半導体モジュールにおける上記対向面と反対側の背面に露出した電極は、導通部材を介して上記配線基板に設けた非接地の配線パターンに接続されており、
かつ、上記半導体モジュールの上記対向面と反対側の背面に露出した電極は、放熱フィンを設けた背面放熱体に熱的に接触配置されていることを特徴とする半導体モジュールの実装構造にある（請求項１）。
次に、本発明の作用効果につき説明する。
上記半導体モジュールは、厚み方向の両面に電極を露出させている。そして、上記対向面に露出した電極を、上記接地配線に接続し、該接地配線は上記配線基板の裏側面に配された放熱体に熱的に接触している。そのため、上記半導体モジュールは、上記対向面側からは、上記接地配線及び放熱体を介して放熱することができる。また、上記対向面とは反対側の背面側には、配線基板が配設されているわけではないので、そのまま空気中に放熱することもできるし、例えば、放熱部材を接触させて放熱することも可能となる。
このように、本発明の半導体モジュールの実装構造は、上記半導体モジュールの両面からの放熱を可能とし、放熱効率を向上させることができる。
また、上記半導体モジュールにおける上記対向面と反対側の背面に露出した電極は、導通部材を介して上記配線基板に設けた非接地の配線パターンに接続されているので、上記半導体モジュールにおける背面に露出した電極を、上記配線パターンに容易に接続することができる。
また、上記半導体モジュールの上記対向面と反対側の背面に露出した電極は、放熱フィンを設けた背面放熱体に熱的に接触配置されているので、上記半導体モジュールの背面に露出した電極からも、上記半導体モジュールを効率的に放熱することができ、一層放熱効率に優れた実装構造を得ることができる。
以上のごとく、本発明によれば、半導体モジュールの両面から効率よく放熱を行うことができる半導体モジュールの実装構造を提供することができる。
本発明（請求項１）において、上記半導体モジュールの上記対向面に露出した電極は、負極側電極であることが好ましい（請求項２）。
この場合には、上記負極側電極を上記接地配線に接続することとなる。これにより、上記半導体モジュールが一部を構成する電気回路の安定性を確保することができる。
また、負側電極を接地配線に直接接続できるので、接地配線と放熱体との間に、一般に熱抵抗が大きい絶縁部材を介在させる必要がなく、接地配線と放熱体との間の熱抵抗を大幅に低減でき放熱効率を格段に改善することができる。
また、上記配線基板の裏側面は、その全面が、上記接地配線の上記露出面によって構成されていることが好ましい（請求項３）。
この場合には、上記半導体モジュールの熱を、上記接地配線を介して、一層効率的に放出することができる。
また、上記接地配線は、導体板によって構成されており、該導体板における一方の面には凸部が形成されており、上記配線基板を構成する絶縁基板に設けた上記スルーホールに上記凸部を嵌入させると共に、上記絶縁基板の裏側面に上記導体板の上記一方の面を接合することにより、上記配線基板を構成してあることが好ましい（請求項４）。
この場合には、断面積の大きい上記接地配線を容易に上記配線基板の裏側面に配置することができると共に、上記スルーホールにおける電気的導通手段を容易に形成することができる。
また、上記配線基板は、上記搭載面に配線パターンを形成してなると共にスルーホールを設けたフィルム状の絶縁基板を、導体板の表面に接着すると共に、上記スルーホール内における導体を上記導体板に接続してなることが好ましい（請求項５）。
この場合にも、断面積の大きい上記接地配線を容易に上記配線基板の裏側面に配置することができる。
また、上記半導体モジュールにおける上記対向面と反対側の背面に露出した電極は、導通部材を介して上記配線基板に設けた非接地の配線パターンに接続されている。
そのため、上記半導体モジュールにおける背面に露出した電極を、上記配線パターンに容易に接続することができる。
また、上記半導体素子は、電界効果トランジスタであって、上記対向面に露出した電極はソース端子であり、その反対側の背面に露出した電極はドレイン端子であることが好ましい（請求項６）。
この場合には、上記ソース端子を上記接地配線に接続することとなり、電気的安定性を確保することができる。
また、ソース端子を接地配線に直接接続できるので、接地配線と放熱体との間に、一般に熱抵抗が大きい絶縁部材を介在させる必要がなく、接地配線と放熱体との間の熱抵抗を大幅に低減でき放熱効率を格段に改善することができる。
また、上記配線基板は、上記搭載面に、上記ドレイン端子に接続される第１配線パターンを形成してなり、上記配線基板を構成する絶縁基板の内部に、スルーホールを介してゲート端子に接続される第２配線パターンが形成されていることが好ましい（請求項７）。
この場合には、上記配線基板における高密度配線を可能とし、配線基板の小型化を図ることができる。
また、上記配線基板は、上記搭載面に、上記ドレイン端子に接続される第１配線パターンと、ゲート端子に接続される第２配線パターンとが形成されていてもよい（請求項８）。
この場合には、上記配線基板を積層配線板とする必要がないため、製造が容易となる。また、フィルム状の絶縁基板を用いて上記配線基板を構成することが可能となる。
また、上記半導体モジュールの上記対向面と反対側の背面に露出した電極は、放熱フィンを設けた背面放熱体に熱的に接触配置されている。
そのため、上記半導体モジュールの背面に露出した電極からも、上記半導体モジュールを効率的に放熱することができ、一層放熱効率に優れた実装構造を得ることができる。
また、上記配線基板の上記搭載面と、上記背面放熱体との間には、弾性スペーサが介在していることが好ましい（請求項９）。
この場合には、上記弾性部材によって上記搭載面と上記背面放熱板との間の空間を弾性的に確保し、上記背面放熱体と上記半導体モジュールの背面との間の接触を確保しつつ、半導体モジュールに過大な荷重がかかることを抑制することができる。
また、上記半導体モジュールの上記対向面と反対側の背面と、上記半導体モジュールを搭載した上記配線基板を構成要素として有する装置の筐体の内側面との間には、絶縁部材が介在し、上記半導体モジュールは上記絶縁部材を介して上記配線基板へ向かって押圧されていることが好ましい（請求項１０）。
この場合には、上記半導体モジュールの背面に露出した電極と上記筐体との間の電気的絶縁を図りつつ、筐体の内部に上記半導体モジュールを安定して保持することができる。
また、上記半導体モジュールの上記背面と、上記絶縁部材との間には、弾性部材が介在していることが好ましい（請求項１１）。
この場合には、上記弾性部材による緩衝作用によって、上記半導体モジュールに過大な荷重がかかることを防ぐことができる。
また、上記半導体素子は、電力変換装置のスイッチング素子であって、電力変換回路におけるローサイド側に配線されるものであることが好ましい（請求項１２）。
この場合には、本発明の効果を充分に発揮することができる。特に、半導体モジュールの負極側電極を上記対向面に露出させる構成とすることにより、電力変換回路における負極ラインに接続される電極の放熱性を向上させることができ、また、この負極ラインを接地しやすい構成とすることができる。
また、上記電力変換装置は、自動車の補機の電力を供給するためのＤＣ−ＤＣコンバータとすることができる（請求項１３）。
この場合には、上記ＤＣ−ＤＣコンバータにおいて高温となりやすい半導体モジュールの放熱を効率的に行うことができる。
また、上記電力変換装置は、ブラシレスモータを駆動するためのインバータとすることができる（請求項１４）。
この場合には、上記インバータにおいて高温となりやすい半導体モジュールの放熱を効率的に行うことができる。
また、上記インバータは、上記ブラシレスモータにおける星型結線された複数の固定子巻線の中性点に、直流電源の正極を接続し、該直流電源の負極を上記インバータの負極ラインに接続した構成のモータ駆動回路に組み込まれていることが好ましい（請求項１５）。
この場合には、本発明の効果を充分に発揮することができる。
すなわち、上記の構成のモータ駆動回路においては、負側にオフセットされた電流が流れるため、インバータにおけるローサイド側のスイッチング素子に、より大きい電流が流れることとなる。そのため、ローサイド側のスイッチング素子を構成する半導体モジュールを本発明の実装構造とすることにより、特に本発明の効果を発揮することができる。
また、上記インバータは、該インバータと直流電源との間に配される昇圧部を有するモータ駆動回路に組み込まれ、上記昇圧部は、上記直流電源の正極と上記インバータの正極ラインとの間に第１コイルを接続し、上記直流電源の負極と上記インバータの負極ラインとの間に第２コイルを接続し、上記第１コイルにおける上記直流電源側の端子と上記第２コイルにおける上記インバータ側の端子との間に第１コンデンサを接続し、上記第１コイルにおける上記インバータ側の端子と上記第２コイルにおける上記直流電源側の端子との間に第２コンデンサを接続してなるものとすることもできる（請求項１６）。
この場合には、本発明の効果を充分に発揮することができる。すなわち、上記の構成のモータ駆動回路においては、上記昇圧部における昇圧を行う際に、一旦、インバータにおけるスイッチング素子を全てオンすることにより、直流電源を短絡させる。このとき、各スイッチング素子には大電流が流れるため、スイッチング素子の温度が特に上昇しやすい。そこで、かかるモータ駆動回路を構成するインバータのスイッチング素子の半導体モジュールに、本発明の実装構造を適用することにより、本発明の効果を充分に発揮することができる。
（実施例１）
本発明の実施例に係る半導体モジュールの実装構造につき、図１〜図７を用いて説明する。
本例の半導体モジュールの実装構造１は、図１〜図４に示すごとく、半導体素子２１を内蔵すると共に厚み方向の両面に電極２２を露出させた半導体モジュール２を配線基板３に実装した構造である。
配線基板３は、図１、図６（Ｂ）に示すごとく、接地電位となる接地配線３１を、該接地配線３１の少なくとも一部が半導体モジュール２を搭載する搭載面３０１とは反対側の裏側面３０２に露出するように配設してなる。また、図１に示すごとく、裏側面３０２へ露出した接地配線３１の露出面３１１は、放熱体４に熱的に接触固定されている。
半導体モジュール２は、配線基板３と対向する対向面２０１に露出した電極２２（２２ｓ）を、配線基板３に設けたスルーホール３２を介して、接地配線３１と接続している。
配線基板３の裏側面３０２は、その全面が、接地配線３１の露出面３１１によって構成されている。
図６（Ａ）に示すごとく、接地配線３１は、銅又は銅合金からなる導体板３１０によって構成されており、該導体板３１０における一方の面３１３には凸部３１２が形成されている。そして、図６（Ａ）、（Ｂ）に示すごとく、配線基板３を構成する絶縁基板３３に設けたスルーホール３２に凸部３１２を嵌入させると共に、絶縁基板３３の裏側面３３２に導体板３１０の一方の面３１３を接合することにより、配線基板３を構成してある。
上記導体板３１０（接地配線３１）は、例えば、１〜２ｍｍの厚みを有する。
また、図１〜図４に示すごとく、半導体モジュール２の対向面２０１に露出した電極２２ｓは、負極側電極である。
より具体的には、半導体素子２１は、電界効果トランジスタであって、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）からなる。そして、図４に示すごとく、半導体モジュール２の対向面２０１に露出した電極２２ｓは半導体素子２１のソース端子であり、その反対側の背面２０２に露出した電極２２ｄは半導体素子２１のドレイン端子に接続されている。また、半導体モジュール２の対向面２０１には、半導体素子２１のゲート端子となる電極２２ｇも露出している。すなわち、図３、図４に示すごとく、半導体モジュール２に内蔵された半導体素子２１は、厚み方向の一方の面（対向面２０１）に、ソース端子となる電極２２ｓと、ゲート端子となる電極２２ｇとを有する。
そして、半導体素子２１は、厚み方向の他方の面にドレイン端子２１２ｄを有し、該ドレイン端子２１２ｄに半田２４を介して導通部材２３が接合され、該導通部材２３が電極２２ｄとなって、半導体モジュール２の背面２０２に露出している。導通部材２３は、図２に示すごとく、銅又は銅合金からなる板状体をしぼり成形してなる。すなわち、導通部材２３は、半導体モジュール２の背面２０２を構成する平面視長方形状の背面部２３１と、該背面部２３１の全周端縁から対向面２０１側へ斜めに屈曲した側面部２３２と、該側面部２３２の端部から外方へ向かって延設された鍔部２３３とを有する。
このように構成された半導体素子２１、導通部材２３、及び半田２４によって、一つの半導体モジュール２が構成されている。
図１、図５、図６（Ｂ）に示すごとく、配線基板３は、搭載面３０１に、ドレイン端子（電極２２ｄ）に接続される第１配線パターン３４を形成してなり、配線基板３を構成する絶縁基板３３の内部に、スルーホール３２０を介してゲート端子（電極２２ｇ）に接続される第２配線パターン３５が形成されている。
第１配線パターン３４及び第２配線パターン３５は、例えば銅メッキにより形成してなる。
図５に示すごとく、第１配線パターン３４は、配線基板３における搭載面３０１において環状に形成されたドレイン用パッド部３４１と、該ドレイン用パッド部３４１の一部から外方へ引き出されたリード部３４２とを有する。また、図５、図６（Ｂ）に示すごとく、第２配線パターン３５は、絶縁基板３３の内層に形成されていると共に、その一端において上記第１配線パターン３４の環状のドレイン用パッド部３４１の内側部分において搭載面３０１に露出したゲート用パッド部３５１を有する。
また、環状の上記ドレイン用パッド部３４１の内側には、接地配線３１からスルーホール３２を介して搭載面３０１側へ貫通したソース用パッド部３１４が露出している。
そして、これらのソース用パッド部３１４、ゲート用パッド部３５１、ドレイン用パッド部３４１に、それぞれ、ソース端子の電極２２ｓ、ゲート端子の電極２２ｇ、ドレイン端子の電極２２ｄを半田１４にて接合して、半導体モジュール２を配線基板３に実装している。
半導体モジュール２における対向面２０１と反対側の背面２０２に露出した電極２２、すなわちドレイン端子２１２ｄの電極２２ｄは、導通部材２３を介して配線基板３に設けた非接地の第１配線パターン３４に接続されている。上述した導通部材２３の鍔部２３３が、その全周にわたって、半田１４によって、配線基板３の搭載面３０１に配された第１配線パターン３４に接続されている。
また、配線基板３は、その裏側面３０２において、放熱体４に、熱伝導性を有する接着材１２を介して接合されている。接着材１２は、例えば、エポキシ系のバインダーに銀などの金属フィラーを混合したペースト状の素材等からなり、導電性をも有している。また、放熱体４は、アルミニウム又はその合金からなる。また、放熱体４は、本例の半導体モジュールの実装構造１を含む装置（下記のインバータ５）の筐体に密着固定されていてもよいし、筐体の一部とすることもできる。
また、半導体素子２１は、例えば、図７に示すようなインバータ５のスイッチング素子５２であって、インバータ回路におけるローサイド側に配線されるものとすることができる。インバータ５は、ブラシレスモータ５１を駆動するよう構成されている。
インバータ５は、直流電源５３の正極に接続される正極ライン５４Ｐと負極に接続される負極ライン５４Ｎとの間に、互いに直列接続された一対のスイッチング素子５２によって構成されるアームが３本並列に形成されている。そして、各アームにおける正極ライン５４Ｐに接続されたハイサイド側のスイッチング素子５２と、負極ライン５４Ｎ側に接続されたローサイド側のスイッチング素子５２との間の配線が、三相交流のブラシレスモータ５１における、Ｕ相端子５１１ｕ、Ｖ相端子５１１ｖ、Ｗ相端子５１１ｗにそれぞれ接続されている。
ブラシレスモータ５１は、３個の固定子巻線５１ｕ、５１ｖ、５１ｗを有し、各固定子巻線５１ｕ、５１ｖ、５１ｗは、それぞれの一端を中性点５１２において星型結線されており、他端が、Ｕ相端子５１１ｕ、Ｖ相端子５１１ｖ、Ｗ相端子５１１ｗとなっている。
そして、少なくとも、上記ローサイド側のスイッチング素子５２は、上述してきた半導体モジュールの実装構造１における半導体素子２１である。また、上記ハイサイド側のスイッチング素子５２をも、実装構造１における半導体素子２１によって構成することもできる。
次に、本例の作用効果につき説明する。
上記半導体モジュール２は、厚み方向の両面に電極２２を露出させている。そして、対向面２０１に露出した電極２２ｓを、接地配線３１に接続し、接地配線３１は配線基板３の裏側面３０２に配された放熱体４に熱的に接触している。そのため、半導体モジュール２は、対向面２０１側からは、接地配線３１及び放熱体４を介して放熱することができる。また、対向面２０１とは反対側の背面２０２側には、配線基板３が配設されているわけではないので、そのまま空気中に放熱することもできるし、例えば、放熱部材を接触させて放熱することも可能となる。
このように、本発明の半導体モジュールの実装構造１は、半導体モジュール２の両面からの放熱を可能とし、放熱効率を向上させることができる。
また、配線基板３の裏側面３０２は、その全面が接地配線３１の露出面３１１によって構成されているため、半導体モジュール２の熱を、接地配線３１を介して、一層効率的に放出することができる。
また、接地配線３１は、図６（Ａ）に示すごとく、一方の面３１３に凸部３１２が形成された導体板３１０によって構成されており、絶縁基板３３に設けたスルーホール３２に凸部３１２を嵌入させると共に、絶縁基板３３の裏側面３３２に導体板３１０の一方の面３１３を接合することにより、配線基板３を構成してある。これにより、断面積の大きい接地配線３１を容易に配線基板３の裏側面３０２に配置することができると共に、スルーホール３２における電気的導通手段を容易に形成することができる。
また、半導体モジュール２の対向面２０１に露出した電極２２ｓはソース端子であり、背面２０２に露出した電極２２ｄはドレイン端子であるため、ソース端子を接地配線３１に接続することとなり、電気的安定性を確保することができる。
また、配線基板３は、搭載面３０１に、ドレイン端子（電極２２ｄ）に接続される第１配線パターン３４を形成してなり、絶縁基板３３の内部に、スルーホール３２０を介してゲート端子（電極２２ｇ）に接続される第２配線パターン３５が形成されている。これにより、配線基板３における高密度配線を可能とし、配線基板３の小型化を図ることができる。
また、半導体素子２１は、インバータ５のスイッチング素子５２であって、電力変換回路におけるローサイド側に配線されるものであるため、本発明の効果を充分に発揮することができる。特に、半導体モジュール２の負極側電極すなわちソース端子（電極２２ｓ）を対向面２０１に露出させる構成とすることにより、電力変換回路５における負極ライン５４Ｎに接続される電極の放熱性を向上させることができ、また、この負極ライン５４Ｎを接地しやすい構成とすることができる。
また、これにより、負側電極であるソース端子を接地配線３１に直接接続できるので、接地配線３１と放熱体４との間に、一般に熱抵抗が大きい絶縁部材を介在させる必要がなく、接地配線３１と放熱体４との間の熱抵抗を大幅に低減でき放熱効率を格段に改善することができる。
以上のごとく、本例によれば、半導体モジュールの両面から効率よく放熱を行うことができる半導体モジュールの実装構造を提供することができる。
（実施例２）
本例は、図８、図９に示すごとく、搭載面３０１に第１配線パターン３４及び第２配線パターン３５を形成してなると共にスルーホール３２を設けたフィルム状の絶縁基板３３を用いて配線基板３を構成した例である。
また、配線基板３は、導体板３１０の表面に接着すると共に、スルーホール３２内における導体３２１を導体板３１０に接続してなる。
上記フィルム状の絶縁基板３３は、プリプレグによって導体板３１０に接合され、上記スルーホール３２内の導体３２１は、半田或いは導電ペーストによって導体板３１０に接続されている。また、フィルム状の絶縁基板３３は、例えば厚みが０．２〜０．５ｍｍ程度である。
また、ドレイン端子（電極２２ｄ）に接続される第１配線パターン３４と、ゲート端子（電極２２ｇ）に接続される第２配線パターン３５とは、搭載面３０１に形成されている。図９に示すごとく、第１配線パターン３４は、平面視においてある領域を三方から囲むように形成した略コ字状のドレイン用パッド部３４１を有する。該ドレイン用パッド部３４１によって三方を囲まれた領域において、第２配線パターン３５のゲート用パッド部３５１が形成され、第２配線パターン３５は、ドレイン用パッド部３４１が形成されていない方向へ延設されている。また、ドレイン用パッド部３４１によって三方が囲まれた領域には、接地配線３１が搭載面３０１に露出したソース用パッド部３１４が配置している。
その他は、実施例１と同様である。
本例の場合にも、断面積の大きい接地配線３１を容易に配線基板３の裏側面３０２に配置することができる。
また、本例の場合には、配線基板３を積層配線板とする必要がないため、製造が容易となる。
その他、実施例１と同様の作用効果を有する。
（実施例３）
本例は、図１０に示すごとく、半導体モジュール２の背面２０２に露出した電極２２ｄが、放熱フィン４１を設けた背面放熱体４０に熱的に接触配置されている例である。
背面放熱体４０は、例えば、アルミニウム又はその合金等からなり、半導体モジュール２の背面２０２との接触面と反対側の面に、凹凸状の放熱フィン４１を設けてなる。
その他は、実施例２と同様である。
本例の場合には、半導体モジュール２の背面２０２に露出した電極２２ｄからも、半導体モジュール２を効率的に放熱することができるため、一層放熱効率に優れた実装構造を得ることができる。
その他、実施例２と同様の作用効果を有する。
（実施例４）
本例は、図１１に示すごとく、配線基板３の搭載面３０１と背面放熱体４０との間に弾性スペーサ４２が介在している例である。
弾性スペーサ４２は、銅やアルミニウム等の金属板を、図１１に示すごとく、断面Ｚ字状に形成することにより、搭載面３０１と直交する方向に弾性変形可能なバネ体としたものである。すなわち、弾性スペーサ４２は、互いに平行に配置される脚部４２１及び支承部４２２と、これらに対して傾斜した状態で脚部４２１と支承部４２２とを連結する連結部４２３とからなる。
そして、脚部４２１を配線基板３の搭載面３０１における第１配線パターン３４に接合し、支承部４２２を背面放熱体４０に当接させている。
また、弾性スペーサ４２は、配線基板３と背面放熱体４０との間を広げる方向へ付勢された状態で、両者の間に介在している。
その他は、実施例３と同様である。
本例の場合には、弾性部材４２によって搭載面３０１と背面放熱板４０との間の空間を弾性的に確保し、背面放熱体４０と半導体モジュール２の背面２０２との間の接触を確保しつつ、半導体モジュール２に過大な荷重がかかることを抑制することができる。
その他、実施例３と同様の作用効果を有する。
（実施例５）
本例は、図１２に示すごとく、半導体モジュール２の背面２０２とインバータの筐体５５の内側面５５１との間に絶縁部材１３を介在させ、半導体モジュール２が絶縁部材１３を介して配線基板３へ向かって押圧されている例である。
絶縁部材１３は、例えばシリコンの薄膜シート等の熱伝導性に優れた弾性部材からなる。
また、筐体５５は、アルミニウム等の金属からなる。
その他は、実施例２と同様である。
本例の場合には、半導体モジュール２の背面２０２に露出した電極２２ｄと筐体５５との間の電気的絶縁を図りつつ、筐体５５の内部に半導体モジュール２を安定して保持することができる。
その他、実施例２と同様の作用効果を有する。
（実施例６）
本例は、図１３に示すごとく、半導体モジュール２の背面２０２と筐体５５との間に、絶縁部材１３０と弾性部材４３とを介在させた例である。
すなわち、筐体５５の内側面５５１に、セラミック板からなる絶縁部材１３０を密着配置し、該絶縁部材１３０における筐体５５とは反対側の面と、半導体モジュール２の背面２０２との間に、断面略Ｚ字状の弾性部材４３を介在させている。そして、弾性部材４３は、絶縁部材１３０と半導体モジュール２との間を広げる方向へ付勢されている。
絶縁部材１３０を構成するセラミック板は、例えばアルミナ等の熱伝導性に優れたものからなる。また、弾性部材４３は、アルミニウムや銅などの金属からなる。
その他は、実施例５と同様である。
本例の場合には、弾性部材４３による緩衝作用によって、半導体モジュール２に過大な荷重がかかることを防ぐことができる。すなわち、本例においては、絶縁部材１３０が弾性変形しにくいセラミック板からなるため、弾性部材４３を配置することによって筐体５５の内側に半導体モジュール２を弾性的に保持することができる。
その他、実施例５と同様の作用効果を有する。
（実施例７）
本例は、図１４に示すインバータ５のスイッチング素子５２の搭載構造に適用した例である。
上記インバータ５は、ブラシレスモータ５１における星型結線された複数の固定子巻線５１ｕ、５１ｖ、５１ｗの中性点５１２に、直流電源５３の正極を接続し、該直流電源５３の負極をインバータ５の負極ライン５４Ｎに接続した構成のモータ駆動回路５０に組み込まれている。また、正極ライン５４Ｐと負極ライン５４Ｎとの間には、コンデンサ５６が接続され、コンデンサ５６は、ブラシレスモータ５１の固定子巻線５１ｕ、５１ｖ、５１ｗの何れかと共に、昇圧回路の一部を構成する。
かかる構成のインバータは、例えば特開平１０−３３７０４７号公報に開示されている。
そして、少なくとも、インバータ５におけるローサイド側のスイッチング素子５２が、例えば実施例１〜６に示される本発明の半導体モジュールの実装構造１における半導体素子２１である。また、ハイサイド側のスイッチング素子５２をも、実装構造１における半導体素子２１によって構成することもできる。
その他は、実施例１と同様である。
上記の構成のモータ駆動回路５０においては、負側にオフセットされた電流が流れるため、インバータ５におけるローサイド側のスイッチング素子５２に、より大きい電流が流れることとなる。そのため、ローサイド側のスイッチング素子５２を構成する半導体モジュール２を本発明の実装構造１とすることにより、特に本発明の効果を発揮することができる。
その他、実施例１と同様の作用効果を有する。
（実施例８）
本例は、図１５に示すインバータ５のスイッチング素子５２の搭載構造に適用した例である。
上記インバータ５は、直流電源５３との間に配される昇圧部６を有するモータ駆動回路５００に組み込まれている。昇圧部６は、直流電源５３の正極とインバータ５の正極ライン５４Ｐとの間に第１コイル６１１を接続し、直流電源５３の負極とインバータ５の負極ライン５４Ｎとの間に第２コイル６１２を接続している。そして、第１コイル６１１における直流電源５３側の端子と第２コイル６１２におけるインバータ５側の端子との間に第１コンデンサ６２１を接続し、第１コイル６１１におけるインバータ５側の端子と第２コイル６１２における直流電源５３側の端子との間に第２コンデンサ６２２を接続している。
また、直流電源５３の正極と第１コイル６１１との間には、電流の逆流を防ぐべくダイオード５７が接続されている。
かかる構成のインバータは、「Maximum Constant Boost Control of the Z-Source Inverter（マキシマム・コンスタント・ブースト・コントロール・オブ・ザ・Ｚソース・インバータ）」（Shen, M. Wang, J. Joseph, A. Peng, F. Z. Tolbert, L. M. Adams, D. J.、CONFERENCE RECORD OF THE IEEE INDUSTRY APPLICATIONS CONFERENCE、IEEE Industrial Application Society、2004, CONF 39; VOL 1、ｐ．１４２−ｐ．１４７）に開示されている、Ｚソースインバータと呼ばれるものである。
そして、少なくとも、インバータ５におけるローサイド側のスイッチング素子５２が、例えば実施例１〜６に示される本発明の半導体モジュールの実装構造１における半導体素子２１である。また、ハイサイド側のスイッチング素子５２をも、実装構造１における半導体素子２１によって構成することもできる。
なお、本例に示すモータ駆動回路５００に用いる半導体モジュール２は、実施例３〜６（図１０〜図１３）に示したような、半導体モジュール２の背面２０２にも、背面放熱体４０や筐体５５等を熱的に接触配置した実装構造を採用することが好ましい。本例の回路においては、半導体モジュール２におけるドレイン端子側にも大きな電流が流れるためである。
その他は、実施例１と同様である。
上記の構成のモータ駆動回路５００においては、昇圧部６における昇圧を行う際に、一旦、インバータ５におけるスイッチング素子５２を全てオンすることにより、直流電源５３を短絡させる。このとき、各スイッチング素子５２には大電流が流れるため、スイッチング素子５２の温度が特に上昇しやすい。そこで、かかるモータ駆動回路５００を構成するインバータ５のスイッチング素子５２の半導体モジュールに、本発明の実装構造１を適用することにより、本発明の効果を充分に発揮することができる。
その他、実施例１と同様の作用効果を有する。
また、本発明の半導体モジュールの実装構造は、上記以外にも、例えば、自動車の補機の電力を供給するためのＤＣ−ＤＣコンバータを構成する半導体モジュールの実装構造に適用することもできる。
また、上記実施例１〜８においては、半導体素子２１として、ＭＯＳＦＥＴを用いる例を示したが、半導体素子２１として、例えば、ＩＧＢＴ等のバイポーラトランジスタを用いることもできる。かかる場合には、エミッタ端子が半導体モジュール２における対向面２０１に露出し、コレクタ端子が背面２０２に露出する構成とすることが好ましい。
実施例１における、半導体モジュールの実装構造の断面説明図。 実施例１における、半導体モジュールの斜視図。 実施例１における、半導体モジュールの対向面側から見た平面図。 図３のＡ−Ａ線矢視断面図。 実施例１における、配線基板の搭載面の平面図。 実施例１における、配線基板の製造方法を示す断面説明図。 実施例１における、モータ駆動回路の回路図。 実施例２における、半導体モジュールの実装構造の断面説明図。 実施例２における、配線基板の搭載面の平面図。 実施例３における、半導体モジュールの実装構造の断面説明図。 実施例４における、半導体モジュールの実装構造の断面説明図。 実施例５における、半導体モジュールの実装構造の断面説明図。 実施例６における、半導体モジュールの実装構造の断面説明図。 実施例７における、モータ駆動回路の回路図。 実施例８における、モータ駆動回路の回路図。
符号の説明
１ 半導体モジュールの実装構造
２ 半導体モジュール
２０１ 対向面
２０２ 背面
２１ 半導体素子
２２、２２ｓ、２２ｄ、２２ｇ 電極
３ 配線基板
３０１ 搭載面
３０２ 裏側面
３１ 接地配線
３１１ 露出面
３２ スルーホール
４ 放熱体

Claims (16)

  1. 半導体素子を内蔵すると共に厚み方向の両面に電極を露出させた半導体モジュールを配線基板に実装した構造であって、
    上記配線基板は、接地電位となる接地配線を、該接地配線の少なくとも一部が上記半導体モジュールを搭載する搭載面とは反対側の裏側面に露出するように配設してなり、また、上記裏側面へ露出した上記接地配線の露出面は、放熱体に熱的に接触固定されており、
    上記半導体モジュールは、上記配線基板と対向する対向面に露出した電極を、上記配線基板に設けたスルーホールを介して、上記接地配線と接続しており、
    また、上記半導体モジュールにおける上記対向面と反対側の背面に露出した電極は、導通部材を介して上記配線基板に設けた非接地の配線パターンに接続されており、
    かつ、上記半導体モジュールの上記対向面と反対側の背面に露出した電極は、放熱フィンを設けた背面放熱体に熱的に接触配置されていることを特徴とする半導体モジュールの実装構造。
  2. 請求項１において、上記半導体モジュールの上記対向面に露出した電極は、負極側電極であることを特徴とする半導体モジュールの実装構造。
  3. 請求項１又は２において、上記配線基板の裏側面は、その全面が、上記接地配線の上記露出面によって構成されていることを特徴とする半導体モジュールの実装構造。
  4. 請求項１〜３のいずれか一項において、上記接地配線は、導体板によって構成されており、該導体板における一方の面には凸部が形成されており、上記配線基板を構成する絶縁基板に設けた上記スルーホールに上記凸部を嵌入させると共に、上記絶縁基板の裏側面に上記導体板の上記一方の面を接合することにより、上記配線基板を構成してあることを特徴とする半導体モジュールの実装構造。
  5. 請求項１〜３のいずれか一項において、上記配線基板は、上記搭載面に配線パターンを形成してなると共にスルーホールを設けたフィルム状の絶縁基板を、導体板の表面に接着すると共に、上記スルーホール内における導体を上記導体板に接続してなることを特徴とする半導体モジュールの実装構造。
  6. 請求項１〜５のいずれか一項において、上記半導体素子は、電界効果トランジスタであって、上記対向面に露出した電極はソース端子であり、その反対側の背面に露出した電極はドレイン端子であることを特徴とする半導体モジュールの実装構造。
  7. 請求項６において、上記配線基板は、上記搭載面に、上記ドレイン端子に接続される第１配線パターンを形成してなり、上記配線基板を構成する絶縁基板の内部に、スルーホールを介してゲート端子に接続される第２配線パターンが形成されていることを特徴とする半導体モジュールの実装構造。
  8. 請求項６において、上記配線基板は、上記搭載面に、上記ドレイン端子に接続される第１配線パターンと、ゲート端子に接続される第２配線パターンとが形成されていることを特徴とする半導体モジュールの実装構造。
  9. 請求項１〜８のいずれか一項において、上記配線基板の上記搭載面と、上記背面放熱体との間には、弾性スペーサが介在していることを特徴とする半導体モジュールの実装構造。
  10. 請求項１〜８のいずれか一項において、上記半導体モジュールの上記対向面と反対側の背面と、上記半導体モジュールを搭載した上記配線基板を構成要素として有する装置の筐体の内側面との間には絶縁部材が介在し、上記半導体モジュールは上記絶縁部材を介して上記配線基板へ向かって押圧されていることを特徴とする半導体モジュールの実装構造。
  11. 請求項１０において、上記半導体モジュールの上記背面と、上記絶縁部材との間には、弾性部材が介在していることを特徴とする半導体モジュールの実装構造。
  12. 請求項１〜１１のいずれか一項において、上記半導体素子は、電力変換装置のスイッチング素子であって、電力変換回路におけるローサイド側に配線されるものであることを特徴とする半導体モジュールの実装構造。
  13. 請求項１２において、上記電力変換装置は、自動車の補機の電力を供給するためのＤＣ−ＤＣコンバータであることを特徴とする半導体モジュールの実装構造。
  14. 請求項１２において、上記電力変換装置は、ブラシレスモータを駆動するためのインバータであることを特徴とする半導体モジュールの実装構造。
  15. 請求項１４において、上記インバータは、上記ブラシレスモータにおける星型結線された複数の固定子巻線の中性点に、直流電源の正極を接続し、該直流電源の負極を上記インバータの負極ラインに接続した構成のモータ駆動回路に組み込まれていることを特徴とする半導体モジュールの実装構造。
  16. 請求項１４において、上記インバータは、該インバータと直流電源との間に配される昇圧部を有するモータ駆動回路に組み込まれ、上記昇圧部は、上記直流電源の正極と上記インバータの正極ラインとの間に第１コイルを接続し、上記直流電源の負極と上記インバータの負極ラインとの間に第２コイルを接続し、上記第１コイルにおける上記直流電源側の端子と上記第２コイルにおける上記インバータ側の端子との間に第１コンデンサを接続し、上記第１コイルにおける上記インバータ側の端子と上記第２コイルにおける上記直流電源側の端子との間に第２コンデンサを接続してなることを特徴とする半導体モジュールの実装構造。
JP2007331241A 2007-12-24 2007-12-24 半導体モジュールの実装構造 Expired - Fee Related JP4492695B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007331241A JP4492695B2 (ja) 2007-12-24 2007-12-24 半導体モジュールの実装構造
DE102008062514A DE102008062514A1 (de) 2007-12-24 2008-12-16 Halbleitermodul-Montagekonstruktion
US12/343,597 US20090160044A1 (en) 2007-12-24 2008-12-24 Semiconductor module mounting structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007331241A JP4492695B2 (ja) 2007-12-24 2007-12-24 半導体モジュールの実装構造

Publications (2)

Publication Number Publication Date
JP2009152505A JP2009152505A (ja) 2009-07-09
JP4492695B2 true JP4492695B2 (ja) 2010-06-30

Family

ID=40690264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007331241A Expired - Fee Related JP4492695B2 (ja) 2007-12-24 2007-12-24 半導体モジュールの実装構造

Country Status (3)

Country Link
US (1) US20090160044A1 (ja)
JP (1) JP4492695B2 (ja)
DE (1) DE102008062514A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8350376B2 (en) * 2011-04-18 2013-01-08 International Rectifier Corporation Bondwireless power module with three-dimensional current routing
JP2013004953A (ja) * 2011-06-22 2013-01-07 Denso Corp 電子制御装置
JP5708613B2 (ja) * 2012-11-01 2015-04-30 株式会社豊田自動織機 モジュール
DE102013204889A1 (de) * 2013-03-20 2014-09-25 Robert Bosch Gmbh Leistungsmodul mit mindestens einem Leistungsbauelement
JP6119602B2 (ja) 2013-12-26 2017-04-26 株式会社デンソー 電子装置
US10332828B2 (en) * 2015-09-30 2019-06-25 Agile Power Switch 3D—Integration Apsi3D Semiconductor power device comprising additional tracks and method of manufacturing the semiconductor power device
TWI588919B (zh) 2016-03-04 2017-06-21 尼克森微電子股份有限公司 半導體封裝結構及其製造方法
JP2017183430A (ja) * 2016-03-29 2017-10-05 アイシン・エィ・ダブリュ株式会社 スイッチング素子ユニット
DE112019007349T5 (de) * 2019-05-22 2022-02-17 Mitsubishi Electric Corporation Halbleiteranordnung, leistungswandler und verfahren zur herstellung einer halbleiteranordnung
TWI698969B (zh) * 2019-08-14 2020-07-11 朋程科技股份有限公司 功率元件封裝結構
CN112447614A (zh) * 2019-08-30 2021-03-05 朋程科技股份有限公司 功率器件封装结构
JP7005781B2 (ja) * 2019-09-27 2022-01-24 新電元工業株式会社 電子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338577A (ja) * 2002-05-21 2003-11-28 Murata Mfg Co Ltd 回路基板装置
JP2005026368A (ja) * 2003-06-30 2005-01-27 Tdk Corp 放熱用ビアホールを備えた積層基板および該基板を用いたパワーアンプモジュール
JP2006073664A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体モジュール
JP2006165114A (ja) * 2004-12-03 2006-06-22 Nec Corp 半導体素子の実装方法及び実装構造、装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2960276B2 (ja) * 1992-07-30 1999-10-06 株式会社東芝 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法
DE19823917A1 (de) * 1997-06-03 1998-12-10 Fuji Electric Co Ltd Stromrichtervorrichtung
JP3223842B2 (ja) 1997-06-03 2001-10-29 富士電機株式会社 多相出力電力変換回路
JP2001267473A (ja) * 2000-03-17 2001-09-28 Hitachi Ltd 半導体装置およびその製造方法
JP4781914B2 (ja) 2006-06-15 2011-09-28 株式会社ブリヂストン コード整列用冶具

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338577A (ja) * 2002-05-21 2003-11-28 Murata Mfg Co Ltd 回路基板装置
JP2005026368A (ja) * 2003-06-30 2005-01-27 Tdk Corp 放熱用ビアホールを備えた積層基板および該基板を用いたパワーアンプモジュール
JP2006073664A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 半導体モジュール
JP2006165114A (ja) * 2004-12-03 2006-06-22 Nec Corp 半導体素子の実装方法及び実装構造、装置

Also Published As

Publication number Publication date
DE102008062514A1 (de) 2009-06-25
US20090160044A1 (en) 2009-06-25
JP2009152505A (ja) 2009-07-09

Similar Documents

Publication Publication Date Title
JP4492695B2 (ja) 半導体モジュールの実装構造
US10136555B2 (en) Power conversion apparatus having a metal plate for heat dissipation
US8324720B2 (en) Power semiconductor module assembly with heat dissipating element
JP3103354B2 (ja) パワーモジュール
JP5661183B2 (ja) 半導体装置およびその製造方法
JP5206822B2 (ja) 半導体装置
JP4973059B2 (ja) 半導体装置及び電力変換装置
JP5936310B2 (ja) パワー半導体モジュール及びその取り付け構造
JP5217884B2 (ja) 半導体装置
JP6263311B2 (ja) 電力変換装置
JP2008118067A (ja) パワーモジュール及びモータ一体型コントロール装置
WO2005119896A1 (ja) インバータ装置
JP6725004B2 (ja) 半導体装置、インバータユニット及び自動車
JP2012049167A (ja) 電力半導体装置
JP6020379B2 (ja) 半導体装置
JP2007068302A (ja) 電力用半導体素子及び半導体電力変換装置
JP5668707B2 (ja) 半導体モジュール
JP2004186504A (ja) 半導体装置
JP2011077463A (ja) 電力変換装置、それを用いた回転電機、及び半導体パワーモジュールの製造方法
WO2019189450A1 (ja) 電力変換装置
JP2019013079A (ja) パワー半導体装置及びそれを用いた電力変換装置
JP4715283B2 (ja) 電力変換装置及びその製造方法
JP2007060733A (ja) パワーモジュール
JP5125530B2 (ja) 電力変換装置
JP5231880B2 (ja) 電力半導体モジュールおよびこれを備えた半導体電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090520

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100316

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100329

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130416

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140416

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees