JP3999759B2 - 基板及び電子機器 - Google Patents

基板及び電子機器 Download PDF

Info

Publication number
JP3999759B2
JP3999759B2 JP2004110583A JP2004110583A JP3999759B2 JP 3999759 B2 JP3999759 B2 JP 3999759B2 JP 2004110583 A JP2004110583 A JP 2004110583A JP 2004110583 A JP2004110583 A JP 2004110583A JP 3999759 B2 JP3999759 B2 JP 3999759B2
Authority
JP
Japan
Prior art keywords
electronic component
substrate
bumps
mounting
metal pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004110583A
Other languages
English (en)
Other versions
JP2005294710A (ja
Inventor
光男 末廣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2004110583A priority Critical patent/JP3999759B2/ja
Priority to US10/948,231 priority patent/US7411295B2/en
Publication of JP2005294710A publication Critical patent/JP2005294710A/ja
Application granted granted Critical
Publication of JP3999759B2 publication Critical patent/JP3999759B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98Methods for disconnecting semiconductor or solid-state bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165Alignment aids
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81052Detaching bump connectors, e.g. after testing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112Aligning
    • H01L2224/81136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114Guiding structures outside the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/81234Applying energy for connecting using means for applying energy being within the device, e.g. integrated heater
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/799Apparatus for disconnecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01023Vanadium [V]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19041Component type being a capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09218Conductive traces
    • H05K2201/09236Parallel layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01Tools for processing; Objects used during processing
    • H05K2203/0195Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494Heating methods for reflowing of solder
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、一般に、基板、実装構造、実装方法、及び電子機器に係り、特に、2次元にバンプが配列された電子部品(例えばコンデンサ等)を表面又は表裏両面に実装する基板、その実装構造等に関する。本発明は、例えばマザーボードやグラフィックボード等の各種電子部品が実装されるプリント基板、そのようなプリント基板を内部に使用する電子機器(例えばサーバや携帯電話機等)に好適である。
近年の電子機器の普及により、高性能で安価な電子機器を供給する需要が益々高まっている。例えばパーソナルコンピュータ・サーバ・携帯電話機・PDA(Personal Digital Assistants)等の電子機器に用いられるプリント基板等の基板にコンデンサ等の電子部品を実装する構造として、図5に示すように電子部品2に2次元的に配列されたバンプ4と基板6に2次元的に配列されたパッド8とを接合するものがある。ここで、バンプ4とパッド8とは接続端子であり、一般に半田を有して略半球状に形成されている。この従来例では、バンプ4及びパッド8は4×4の正方配列とされ、1列ごとにV列(高電位端子列)とG列(接地端子列)とが構成されている。
従来、図5(a)に示すように、それぞれ対応するバンプ4とパッド8とを接触させ、この電子部品2と基板6とをリフロー炉に入れて高温とし、半田を溶融させてバンプ4とパッド8とを接合することにより電子部品2を基板6上に実装していた。そして、図5(b)に示すように実装後の電子部品2を横から目視確認し、基板6と電子部品2のパッケージ(筐体)との隙間が均等に0.1mm程度となっているかどうかによりショート/オープンチェック(接合不良検査)を行っていた。基板に電子部品を実装する構造又は方法としては特許文献1〜特許文献4に提案されたものがある。
特開平11−274238号公報 特開2001−177226号公報 特開平11−214442号公報 特開平9−181208号公報
しかし0.1mmの隙間を目視確認することは簡便な検査とは言えず、検査員の習熟が必要となる。したがって、ショート/オープンチェックのレベルは検査員の習熟度等に依存し、常に一定の検査品質を確保することができるとは言えない。また、色んな方向から目視確認する必要があり、検査に時間もかかってしまう。したがって、簡便に、確実に行うことができ、かつ自動化されたショート/オープンチェックの手法が要望されている。
一般によく用いられる電子部品2は、この従来例のようにバンプ4が正方配列されている。そうすると、図5(c)に示すように、電子部品2の実装方向を90°間違えて実装する場合が生じてしまう。この実装ミスは目視によるショート/オープンチェックによっては発見できない。結局多数の電子部品がこの基板6に実装された後に行われる基板6の動作テストにおいてこの電子部品2の実装ミスをようやく発見できることとなる。
そして、この基板6から電子部品2を取り外す際には図6(a)に示すようにピンセットやラジオペンチ等の挟持手段によって取り外す方法(破壊リムーブ方式)か、図6(b)に示すように電子部品2の外側から熱風(ホットエアー)を吹き付けて半田を溶融して取り外す方法(ホットエアー方式)かという選択となる。しかし、破壊リムーブ方式では、過大な応力を電子部品2に付加するので、電子部品2は破壊されてしまい、その再利用はできない。また、電子部品2を除去した後の基板6にも電子部品2のバンプ4の一部等の残留物が残り、基板6を再利用するためにはその残留物を除去する工程が新たに必要となる。ホットエアー方式では電子部品2のパッケージ10周囲に近い位置にあるバンプ4の半田は容易に溶融するものの、中心に近い位置にあるバンプ4の半田にまで熱がなかなか伝わらない。そのような状態で電子部品2を取り外そうとすると、結局挟持手段による取り外しとなってしまい、電子部品2が破壊される場合がある。また、中心に近い位置にあるバンプ4の半田が溶融するまで充分な熱を加えると、基板6や電子部品2全体への熱ストレスが大きくなってしまい、これも問題となる。
本発明は上記の事情に鑑みて為されたもので、新規かつ有用な基板、基板への電子部品の実装構造、実装方法、及びその基板を利用した電子機器を提供することを例示的目的とする。より具体的には、基板に電子部品を実装する際に両者の接合を確実に行うことができ、実装ミスを防止することができ、電子部品の位置決めが簡便で自動機でも手作業でも容易に実装でき、実装後の検査を簡便かつ確実に行うことができ、破壊したり熱ストレスを与えることなく基板から電子部品を取り外すことのできる基板、及びそれへの電子部品の実装構造を提供することを例示的目的の一つとする。
発明の側面としての基板は、2次元に配列されたバンプを有する電子部品を実装するために表面に前記バンプと接合される金属パターンが形成された基板であって、前記金属パターンは、前記バンプのうち電位が等しい複数のバンプを導通するように前記表面に形成され、かつ前記電子部品のパッケージよりも外側に延長されて突設部を有することを特徴とする。
基板表面に複数のバンプを導通するように金属パターンが繋がって形成されているので、各々が小さい面積のバンプとパッドとを互いに接合する場合に比較して、簡便かつ確実に電子部品と基板との接合を行うことができる。
電子部品はコンデンサであってもよい。もちろんその他のICチップを含む半導体素子、抵抗素子等の各種部品も想定される。
基板がその表裏両面に電子部品を実装可能なプリント基板であってもよい。従来の基板が有するパッドに比べて金属パターンの幅を小さくすることができるので、この電子部品を基板に実装する際に接着剤を塗布する面積を大きく確保することができる。したがって、従来バンプが配列された電子部品には適用が困難であった仮接着が適用でき、基板の表裏両面に電子部品を実装することが容易となる。なお、これらの基板としては、マザーボードを始めとする各種プリント基板が考えられる。
前記配列が、等間隔に配置された正方配列であってもよいし、さらに交互に接地端子列と正電位端子列とを一列ごとに繰り返す構成であってもよい。それにより電子部品の製造が容易となる。もちろん設計や製造の状況に応じて正方配列以外の配列も適宜選択されるし、各バンプの電位配列も適宜選択される。
設部が、電子部品のパッケージに当接して電子部品の位置決めを行う位置決め部を有していれば、基板への電子部品の実装が簡易かつ確実に行うことができる。例えば、精密位置決め装置等を用いることなく電子部品の位置決めが可能となり、自動機での実装はもちろん手作業による実装も可能となる。もちろんこの位置決め部が、正しく実装された際の電子部品のパッケージ形状に対応して形成されていれば、電子部品の実装ミスを防止することも容易である。
また、突設部が電子部品と金属パターンとの接合を検査する検査部を有していれば、簡便に信頼性の高い検査を行うことができる。例えば、検査部が金属パターンと導通していれば、その検査部に導通テスタ等の検査機器を適用することにより、接合不良の検査(すなわちショート/オープンチェック)が簡単に行うことができる。隙間を目視検査するのでなく、検査者によって結果にばらつきも生じない。後述するように、電子部品のパンプの配列や金属パターンの形状によっては、電子部品の実装ミスを検査により簡単に発見することもできる。
突設部が加熱部を有し、その加熱部に加熱手段によって熱を加えることにより、接合されている全てのバンプの半田が溶融するようになっていれば、電子部品や基板に熱ストレスを与えることなく、また破壊することなく簡便に実装後の電子部品を基板から取り外すことができる。取り外した電子部品を再利用することもできる。電子部品を取り外した後の基板にも残留物が残らないので、基板の再利用の際に残留物を除去する工程が不要となる。
本発明の他の側面としての実装構造は、2次元に配列されたバンプを有する電子部品を基板上に実装する構造であって、基板表面にバンプのうち電位が等しい複数のバンプと接合される金属パターンが形成され、かつ金属パターンが、複数のバンプを導通するように表面において繋がって形成されていることを特徴とする。
基板表面に複数のバンプを導通するように金属パターンが繋がって形成されているので、各々が小さい面積のバンプとパッドとを互いに接合する場合に比較して、簡便かつ確実に電子部品と基板との接合を行うことができる。
電子部品はコンデンサであってもよい。もちろんその他のICチップを含む半導体素子、抵抗素子等の各種部品も想定される。
基板がその表裏両面に電子部品を実装可能なプリント基板であってもよい。従来の基板が有するパッドに比べて金属パターンの幅を小さくすることができるので、この電子部品を基板に実装する際に接着剤を塗布する面積を大きく確保することができる。したがって、従来バンプが配列された電子部品には適用が困難であった仮接着が適用でき、基板の表裏両面に電子部品を実装することが容易となる。
前記配列が、等間隔に配置された正方配列であってもよいし、さらに交互に接地端子列と正電位端子列とを一列ごとに繰り返す構成であってもよい。それにより電子部品の製造が容易となる。もちろん設計や製造の状況に応じて正方配列以外の配列も適宜選択されるし、各バンプの電位配列も適宜選択される。
金属パターンが、電子部品のパッケージよりも外側に突設した突設部を有していればなお望ましい。その突設部が、電子部品のパッケージに当接して電子部品の位置決めを行う位置決め部を有していれば、基板への電子部品の実装が簡易かつ確実に行うことができる。例えば、精密位置決め装置等を用いることなく電子部品の位置決めが可能となり、自動機での実装はもちろん手作業による実装も可能となる。もちろんこの位置決め部が、正しく実装された際の電子部品のパッケージ形状に対応して形成されていれば、電子部品の実装ミスを防止することも容易である。
また、突設部が電子部品と金属パターンとの接合を検査する検査部を有していれば、簡便に信頼性の高い検査を行うことができる。例えば、検査部が金属パターンと導通していれば、その検査部に導通テスタ等の検査機器を適用することにより、接合不良の検査(すなわちショート/オープンチェック)が簡単に行うことができる。隙間を目視検査するのでなく、検査者によって結果にばらつきも生じない。後述するように、電子部品のパンプの配列や金属パターンの形状によっては、電子部品の実装ミスを検査により簡単に発見することもできる。
突設部が加熱部を有し、その加熱部に加熱手段によって熱を加えることにより、接合されている全てのバンプの半田が溶融するようになっていれば、電子部品や基板に熱ストレスを与えることなく、また破壊することなく簡便に実装後の電子部品を基板から取り外すことができる。取り外した電子部品を再利用することもできる。電子部品を取り外した後の基板にも残留物が残らないので、基板の再利用の際に残留物を除去する工程が不要となる。
本発明のさらに他の側面としての実装方法は、上記の基板に電子部品を実装する方法であって、突設部に設けられた位置決め部に電子部品のパッケージを当接しつつ電子部品を位置決めして基板上に載置するステップと、突設部に設けられた加熱部に加熱を行うステップと、突設部に設けられた検査部を用いて電子部品と金属パターンとを接合を検査するステップとを有することを特徴とする。
基板表面に複数のバンプを導通するように金属パターンが繋がって形成されているので、各々が小さい面積のバンプとパッドとを互いに接合する場合に比較して、簡便かつ確実に電子部品と基板との接合を行うことができる。また、パッドの場合に比べて金属パターンの幅を小さくすることができるので、この電子部品を基板に実装する際に接着剤を塗布する面積を大きく確保することができる。したがって、従来バンプが配列された電子部品には適用が困難であった仮接着が適用でき、基板の表裏両面に電子部品を実装することが容易となる。さらに、基板への電子部品の実装が簡易かつ確実に行うことができる。例えば、精密位置決め装置等を用いることなく電子部品の位置決めが可能となり、自動機での実装はもちろん手作業による実装も可能となる。また、突設部に設けられた加熱部に加熱を行うことにより、基板と電子部品の両方をリフロー炉に入れることなく電子部品と基板との接合を行うことができる。したがって、部品への熱ストレスもなく、作業の危険性も減少する。また、簡便に信頼性の高い検査を行うことができる。例えば、検査部が金属パターンと導通していれば、その検査部に導通テスタ等の検査機器を適用することにより、接合不良の検査(すなわちショート/オープンチェック)が簡単に行うことができる。隙間を目視検査するのでなく、検査者によって結果にばらつきも生じない。後述するように、電子部品のパンプの配列や金属パターンの形状によっては、電子部品の実装ミスを検査により簡単に発見することもできる。
本発明のさらに他の側面としての電子機器は、上記の基板に電子部品が実装されて使用されることを特徴とする。これらの電子機器としては、例えばパーソナルコンピュータ、サーバ等の演算処理装置、携帯電話機、無線機等の通信機器、プリンター、コピー機等のOA機器、テレビ、オーディオコンポ等のAV機器、エアコン、冷蔵庫等の家電製品を含む。
本発明の更なる目的又はその他の特徴は添付図面を参照して説明される好ましい実施例において明らかにされるであろう。
本発明によれば、電子部品と基板とを簡便な方法で確実に結合することができる。基板に電子部品を実装する際の実装ミスを防止することもでき、また実装ミスをした場合であっても後の検査で容易に発見することができる。また、電子部品の位置決めが簡便で自動機でも手作業でも容易に電子部品を基板に実装することができる。さらに、実装後の接合等の検査を簡便かつ確実に行うことができる。基板から電子部品を取り外す際にも破壊したり熱ストレスを与えることがなく、基板や電子部品の再利用にも寄与することができる。
本発明の実施の形態に係る基板及びその基板への電子部品の実装構造について図面を用いて説明する。図1(a)は、例えばコンデンサ・半導体素子等の電子部品2を裏面、すなわち端子面から見た底面図である。この電子部品2は、複数のバンプ4を有しており、そのバンプは4×4列に正方配列されている。つまり、横方向のバンプ4間の距離と縦方向のバンプ4間の距離とが等しい。電子部品2の筐体としてのパッケージ10は略直方体を呈している。図中X方向寸法は図中Y方向寸法よりもやや長く形成されている。この電子部品2のバンプ4は、Y方向には列ごとにV列、G列とされており、X方向に配列された4つのバンプ4はそれぞれ同電位である。
図1(b)は、電子部品2が実装される基板6の上面図である。図1(b)には電子部品2の実装部分のみを示しているが、この基板6はその他にも多数の電子部品が実装されて、例えばマザーボード等のプリント基板として用いられる。基板6の基材6aは例えばガラスエポキシ樹脂やフェノール樹脂等の熱硬化性樹脂で形成されている。
基板6の表面側、すなわち電子部品2が実装される側には4つの金属パターン12〜15が形成されている。金属パターン12,14はG列のバンプ4に接合されるためのものであり、金属パターン13,15はV列のバンプ4に接合されるためのものである。金属パターン13,14は略直線状のパターンで、その長手方向がパッケージ10よりも外側に延長されて突設部13a,14aを有している。
金属パターン12,15も略直線状のパターンで、その長手方向がパッケージ10よりも外側に延長されて突設部12a,15aを有している。突設部12a,15aは、バンプ4と接合される部分、すなわち図10(b)に示す金属パターン12,15の直線部分よりも幅広とされており、その結果、金属パターン12,15は、平面視略コの字状となっている。また、突設部12a,15aは基板6の表面から紙面垂直方向に突出している(図3も参照。)。したがって、電子部品2を基板6上に実装する際に側面12b,15bがパッケージ10に当接し、電子部品2のX方向の位置決めを行うための位置決め部として機能する(図10(c)及び図2も参照。)。また、図2に示すように突設部12a,15aの他の側面12c,15cの位置は、電子部品2が適正に位置決めされた際にそのパッケージ10の側面と面の高さが略揃うようになっている。したがって、側面12c,15cとパッケージ10の側面とを比較することにより電子部品2のX方向の位置決めも可能となっている。
金属パターン12〜15の直線部分の幅(短手方向寸法)は、バンプ4の直径よりも小さく形成されている。したがって、金属パターンどうしの間隔が比較的広く、後述するように接着剤による仮止めが容易なものとなっている。
各金属パターン12〜15はそれぞれ同電位の4つのバンプ4を導通するように直線的に繋がって形成されている。例えば金属パターン12はG列の4つのバンプ4を導通する。仮にこの4つのバンプ4のうち1つが充分に金属パターン12に接合されていなくても、他の3つのバンプ4が確実に接合されていれば問題はない。また、電子部品2の実装に当たって多少X方向に位置ずれが生じたとしても金属パターン12がX方向に直線的に繋がっているので問題はない。このような効果は他の3つの金属パターン13〜15についても同様に生じる。ただし、各金属パターン12〜15はそれぞれその直線部分の中央部で図1中の上下に分断され、上側部分と下側部分とは導通していない。各金属パターン12〜15の上側部分がそれぞれ2つのバンプ4と、下側部分がそれぞれ2つのバンプ4と接合されるようになっている。
図2は、この基板6の表面に電子部品2が実装された様子を示す上面図である。この図においては縦がY方向、横がX方向である。電子部品2のパッケージ10は、この図に示すように平面視略長方形であり、X方向の寸法がY方向の寸法よりもやや長い。したがって、電子部品2を基板6に実装する際にX方向とY方向とを間違えて実装方向を90°回転させてしまうと、側面12b,15bがパッケージ10に当接しない。場合によっては側面12b,15bとパッケージ1との間に大きな隙間ができてしまう。したがって、この突設部12a,15aは実装ミス防止機能を有しており、このような電子部品2の実装ミスを電子部品2の実装の時点で防止することができる。
なお、この実施の形態においては、パッケージ10のX方向寸法がY方向寸法よりも長い構成について説明しているが、パッケージ10のX方向寸法がY方向寸法よりも短く、その短いX方向寸法に合わせて側面12b,15bが設けられている場合は、実装方向を間違えると電子部品2が突設部12a,15aにぶつかってしまう。したがって、この場合実装方向を間違えると電子部品2の取付ができないので、より効果的に実装ミス防止を行うことができる。
図3は、実装後の電子部品2の検査、具体的にはショート/オープンチェックを行っている様子を示す図であって、図2に示すA−A’断面で切断した断面図である。従来は目視にて行っていたショート/オープンチェックが本実施の形態によればテスター等の検査装置を用いてより簡便に確実に行うことができる。
すなわち、金属パターン15の両端の2箇所の突設部15a,15aにテスターの端子16,16を接触させる。金属パターン15の上側部分と下側部分とは分断されているが、電子部品2が適正に実装され、各バンプ4が金属パターン15に正しく接合されていればテスターの両端子16,16は導通する。したがって、導通を確認することによりこのV列が正しく接合されていることを検査できる。同様に他の金属パターン12〜14においても、それぞれの両端の突設部12a〜14aにテスターの端子16,16を接触させて導通テストを行えば、電子部品2のショート/オープンチェックを簡単かつ確実に行うことができる。このように突設部12a〜15aは検査部として機能する。
図4は、実装された電子部品2を基板6から取り外す様子を示した側方断面図である。この実施の形態においては、略コの字状とされた半田ゴテ(加熱手段)18を加熱部として機能する両端2箇所の突設部15aに当接させる。図示しないが、この半田ゴテ18は同時に突設部12a〜14aにも当接している。突設部12a〜15aはパッケージ10の外側にあるので加熱手段18を容易に当接させることができる。
半田ゴテ18からの熱は突設部12a〜15aに伝導し、金属パターン12〜15に接合されている各バンプ4に達する。金属内での熱伝導であるので、伝導ロスが少なく、バンプ4の半田は容易に溶融する。したがって、電子部品2や基板6に熱ストレスを与えることもなく、また両者を破壊することもなく、容易に基板6から電子部品2を取り外すことができる。電子部品2を破壊しないので、取り外した電子部品2を再利用できる。また、取り外した後の基板6上にも残留物がなく、基板6を再利用する際にも残留物を除去する工程は必要ない。
なお、本実施の形態に係る基板6の金属パターン12〜15は、その直線部分の幅がバンプ4の直径よりも小さい。しかも、金属パターン12〜15は、その中央で分断されている。したがって、パッケージ10と重なる基板6の面積のうち金属パターン12〜15が占める面積が比較的小さい。逆に、金属パターン12〜15以外の部分すなわち基材6aの部分の面積が比較的大きくなり、その部分には接着剤を塗布することが可能である。さらに、その基材6aの部分が直線的であるので接着剤の塗布に適している。したがって、この電子部品2を基板6に接着剤で仮止め(仮接着)することが容易なものとなる。そうすると、その仮接着を利用してこの基板6の表裏両面に電子部品2を実装することが容易となる。つまり、予め裏面側の電子部品を仮接着しておけば、表面側の電子部品2を実装している間に裏面側の電子部品が落下してしまうことがない。
以上、本発明の実施形態について説明したが、本発明は、これらの実施形態に限定されず、その要旨の範囲内で種々の変形及び変更が可能である。例えば、本発明は携帯電話機に限定されず、他の移動式無線通信装置にも適用することができる。
本出願はさらに以下の事項も開示する。
(付記1)2次元に配列されたバンプを有する電子部品を実装するために表面に前記バンプと接合される金属パターンが形成された基板であって、前記バンプのうち電位が等しい複数のバンプを導通するように、前記表面において前記金属パターンが繋がって形成されることを特徴とする基板(1)。
(付記2)前記電子部品がコンデンサであることを特徴とする付記1に記載の基板。
(付記3)前記基板がその表裏両面に前記電子部品を実装可能なプリント基板であることを特徴とする付記1に記載の基板。
(付記4)前記配列が、等間隔に配置された正方配列であることを特徴とする付記1に記載の基板。
(付記5)前記配列が、交互に接地端子列と正電位端子列とを一列ごとに繰り返す構成であることを特徴とする付記4に記載の基板。
(付記6)前記金属パターンが、前記電子部品のパッケージよりも外側に突設した突設部を有することを特徴とする付記1に記載の基板(2)。
(付記7)前記突設部が、前記電子部品のパッケージに当接して該電子部品の位置決めを行う位置決め部を有することを特徴とする付記1に記載の基板(3)。
(付記8)前記突設部が、前記電子部品と前記金属パターンとの接合を検査する検査部を有することを特徴とする付記1に記載の基板(4)。
(付記9)前記突設部が、前記金属パターンに接合する複数の前記バンプが有する半田を溶融するために加熱手段に当接する加熱部を有することを特徴とする付記1に記載の基板。
(付記10)2次元に配列されたバンプを有する電子部品を基板上に実装する構造であって、前記基板表面に前記バンプのうち電位が等しい複数のバンプと接合される金属パターンが形成され、かつ該金属パターンが、複数の前記バンプを導通するように前記表面において繋がって形成されていることを特徴とする実装構造。
(付記11)前記電子部品がコンデンサであることを特徴とする付記10に記載の実装構造。
(付記12)前記基板がその表裏両面に前記電子部品を実装可能なプリント基板であることを特徴とする付記10に記載の実装構造。
(付記13)前記配列が、等間隔に配置された正方配列であることを特徴とする付記10に記載の実装構造。
(付記14)前記配列が、交互に接地端子列と正電位端子列とを一列ごとに繰り返す構成であることを特徴とする付記10に記載の実装構造。
(付記15)前記金属パターンが、前記電子部品のパッケージよりも外側に突設した突設部を有することを特徴とする付記10に記載の実装構造。
(付記16)前記突設部が、前記電子部品のパッケージに当接して該電子部品の位置決めを行う位置決め部を有することを特徴とする付記10に記載の実装構造。
(付記17)前記突設部が、前記電子部品と前記金属パターンとの接合を検査する検査部を有することを特徴とする付記10に記載の実装構造。
(付記18)前記突設部が、前記金属パターンに接合する複数の前記バンプが有する半田を溶融するために加熱手段に当接する加熱部を有することを特徴とする付記10に記載の実装構造。
(付記19)付記6に記載の基板に前記電子部品を実装する方法であって、
前記突設部に設けられた位置決め部に前記電子部品のパッケージを当接しつつ該電子部品を位置決めして前記基板上に載置するステップと、前記突設部に設けられた加熱部に加熱を行うステップと、前記突設部に設けられた検査部を用いて前記電子部品と前記金属パターンとを接合を検査するステップとを有することを特徴とする実装方法。
(付記20)付記1から付記9のうちいずれか1項に記載の基板に前記電子部品が実装されて使用される電子機器(5)。
本発明の実施の形態に係る基板への電子部品の実装構造を説明する図であって、(a)は電子部品を裏面から見た底面図であり、(b)は基板を表面から見た上面図であり、(c)は基板に電子部品を実装した状態を示す上面図である。 本発明の実施の形態に係る基板に電子部品が実装された様子を示す上面図であり、突設部の位置決め機能及び実装ミス防止機能を説明する図である。 図1に示す基板上に電子部品を実装した後にショート/オープンチェックを行っている様子を示す説明図であり、図2に示すA−A’断面で切断した断面図である。 図1に示す基板から電子部品を取り外す様子を示す側方断面図である。 従来の基板に電子部品を実装ずる構造を説明する図であって、(a)は電子部品の底面図及び実装前後の基板の上面図であり、(b)は実装後にショート/オープンチェックを行う様子を示す側面図であり、(c)は実装ミスが発生する様子を説明する説明図である。 従来の基板から電子部品を取り外す方法を説明する図であって、(a)は破壊リムーブ方式を説明する側面図であり、(b)はホットエアー方式を説明する側面図である。
符号の説明
2:電子部品
4:バンプ
6:基板
6a:基材
8:パッド
10:パッケージ
12〜15:金属パターン
12a〜15a:突設部(位置決め部、検査部、加熱部)
12b,15b:側面
16:テスターの端子
18:半田ゴテ(加熱手段)

Claims (5)

  1. 2次元に配列されたバンプを有する電子部品を実装するために表面に前記バンプと接合される金属パターンが形成された基板であって、
    前記金属パターンは、前記バンプのうち電位が等しい複数のバンプを導通するように前記表面に形成され、かつ前記電子部品のパッケージよりも外側に延長されて突設部を有することを特徴とする基板。
  2. 前記突設部が、前記金属パターンに接合する複数の前記バンプが有する半田を溶融するために加熱手段に当接する加熱部を有することを特徴とする請求項1に記載の基板。
  3. 前記突設部が、前記電子部品のパッケージに当接して該電子部品の位置決めを行う位置決め部を有することを特徴とする請求項1に記載の基板。
  4. 前記突設部が、前記電子部品と前記金属パターンとの接合を検査する検査部を有することを特徴とする請求項1に記載の基板。
  5. 請求項1から請求項4のうちいずれか1項に記載の基板に前記電子部品が実装されて使用される電子機器。
JP2004110583A 2004-04-02 2004-04-02 基板及び電子機器 Expired - Fee Related JP3999759B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004110583A JP3999759B2 (ja) 2004-04-02 2004-04-02 基板及び電子機器
US10/948,231 US7411295B2 (en) 2004-04-02 2004-09-24 Circuit board, device mounting structure, device mounting method, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004110583A JP3999759B2 (ja) 2004-04-02 2004-04-02 基板及び電子機器

Publications (2)

Publication Number Publication Date
JP2005294710A JP2005294710A (ja) 2005-10-20
JP3999759B2 true JP3999759B2 (ja) 2007-10-31

Family

ID=35059774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004110583A Expired - Fee Related JP3999759B2 (ja) 2004-04-02 2004-04-02 基板及び電子機器

Country Status (2)

Country Link
US (1) US7411295B2 (ja)
JP (1) JP3999759B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269762B2 (en) * 2015-10-29 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Rework process and tool design for semiconductor package
DE102018212273A1 (de) * 2018-07-24 2020-01-30 Robert Bosch Gmbh Elektronikeinheit

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3942245A (en) * 1971-11-20 1976-03-09 Ferranti Limited Related to the manufacture of lead frames and the mounting of semiconductor devices thereon
JPH03270030A (ja) 1990-03-19 1991-12-02 Hitachi Ltd 電子装置
JP2713142B2 (ja) 1994-02-22 1998-02-16 日本電気株式会社 光素子の実装構造および方法
US5808474A (en) * 1994-11-30 1998-09-15 Lsi Logic Corporation Test socket for testing integrated circuit packages
JPH08288626A (ja) 1995-04-19 1996-11-01 Canon Inc Ic及びプリント配線基板
JP3498458B2 (ja) 1995-12-22 2004-02-16 株式会社デンソー 混成集積回路装置
US5796165A (en) * 1996-03-19 1998-08-18 Matsushita Electronics Corporation High-frequency integrated circuit device having a multilayer structure
WO1998027589A1 (en) * 1996-12-19 1998-06-25 Telefonaktiebolaget Lm Ericsson (Publ) Flip-chip type connection with elastic contacts
JPH11121897A (ja) * 1997-10-14 1999-04-30 Fujitsu Ltd 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造
US6093331A (en) * 1997-12-11 2000-07-25 Advanced Micro Devices, Inc. Backside silicon removal for face down chip analysis
JPH11214442A (ja) 1998-01-22 1999-08-06 Toshiba Corp 電子装置モジュールの製造方法及びプリント基板
JPH11274238A (ja) 1998-03-24 1999-10-08 Denso Corp 電子部品の実装構造および電子部品の実装方法
JPH11297872A (ja) 1998-04-13 1999-10-29 Mitsubishi Electric Corp 半導体装置
JP2000100814A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置
JP2001177226A (ja) 1998-12-04 2001-06-29 Nec Saitama Ltd プリント配線板並びに裏面電極型電気部品及びプリント配線板を備える電気部品装置
US6799976B1 (en) * 1999-07-28 2004-10-05 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
DE60045566D1 (de) * 1999-08-06 2011-03-03 Ibiden Co Ltd Mehrschicht-Leiterplatte
JP2001267473A (ja) * 2000-03-17 2001-09-28 Hitachi Ltd 半導体装置およびその製造方法
JP2001284486A (ja) 2000-03-30 2001-10-12 Toshiba Corp プリント配線板および電子機器
JP2001320171A (ja) * 2000-05-08 2001-11-16 Shinko Electric Ind Co Ltd 多層配線基板及び半導体装置
JP4023076B2 (ja) * 2000-07-27 2007-12-19 富士通株式会社 表裏導通基板及びその製造方法
CN1269612C (zh) * 2000-12-21 2006-08-16 株式会社日立制作所 焊锡箔、半导体器件、电子器件、半导体组件及功率组件
US6756797B2 (en) * 2001-01-31 2004-06-29 Wentworth Laboratories Inc. Planarizing interposer for thermal compensation of a probe card
US6512182B2 (en) * 2001-03-12 2003-01-28 Ngk Spark Plug Co., Ltd. Wiring circuit board and method for producing same
EP1265466A3 (en) * 2001-06-05 2004-07-21 Dai Nippon Printing Co., Ltd. Method for fabrication wiring board provided with passive element and wiring board provided with passive element
JP4034046B2 (ja) * 2001-06-07 2008-01-16 日本碍子株式会社 高精度な貫通孔を有する多層板、及び、回路基板
JP4079699B2 (ja) * 2001-09-28 2008-04-23 富士通株式会社 多層配線回路基板
JP4387076B2 (ja) * 2001-10-18 2009-12-16 株式会社ルネサステクノロジ 半導体装置
JP3583396B2 (ja) * 2001-10-31 2004-11-04 富士通株式会社 半導体装置の製造方法、薄膜多層基板及びその製造方法
SG104279A1 (en) * 2001-11-02 2004-06-21 Inst Of Microelectronics Enhanced chip scale package for flip chips
JP2003168736A (ja) * 2001-11-30 2003-06-13 Hitachi Ltd 半導体素子及び高周波電力増幅装置並びに無線通信機
US6680529B2 (en) * 2002-02-15 2004-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor build-up package
JP2003258149A (ja) 2002-02-28 2003-09-12 Denso Corp エリア配置型半導体装置の配線構造
SG121707A1 (en) * 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
KR100588029B1 (ko) * 2002-03-07 2006-06-12 제이에스알 가부시끼가이샤 이방 도전성 커넥터 및 그 제조 방법 및 회로 장치의 검사장치
US7474538B2 (en) * 2002-05-27 2009-01-06 Nec Corporation Semiconductor device mounting board, method of manufacturing the same, method of inspecting the same, and semiconductor package
JP3848210B2 (ja) * 2002-05-29 2006-11-22 キヤノン株式会社 電子回路基板
US20040016995A1 (en) * 2002-07-25 2004-01-29 Kuo Shun Meen MEMS control chip integration
JP4057921B2 (ja) * 2003-01-07 2008-03-05 株式会社東芝 半導体装置およびそのアセンブリ方法
DE10343256B4 (de) * 2003-09-17 2006-08-10 Infineon Technologies Ag Anordnung zur Herstellung einer elektrischen Verbindung zwischen einem BGA-Package und einer Signalquelle, sowie Verfahren zum Herstellen einer solchen Verbindung

Also Published As

Publication number Publication date
US20050224971A1 (en) 2005-10-13
US7411295B2 (en) 2008-08-12
JP2005294710A (ja) 2005-10-20

Similar Documents

Publication Publication Date Title
US7084353B1 (en) Techniques for mounting a circuit board component to a circuit board
KR20010092350A (ko) 전자 회로 장치
US5881453A (en) Method for mounting surface mount devices to a circuit board
TWI554173B (zh) 用以固定一球狀柵格陣列至一印刷線路板的系統及方法
US6498307B2 (en) Electronic component package, printing circuit board, and method of inspecting the printed circuit board
US6589376B1 (en) Method and composition for mounting an electronic component and device formed therewith
US5184768A (en) Solder interconnection verification
JP2009070988A (ja) 回路基板およびこの回路基板を搭載した電子機器
JP3999759B2 (ja) 基板及び電子機器
KR20060041683A (ko) 소켓 그리드 어레이
EP0685990B1 (en) Apparatus for mounting electrical devices to a circuit board
KR100819554B1 (ko) 재생 가능한 전자 부품을 구비한 전자 장치, 이 전자장치의 제조방법 및 전자 부품의 재생 방법
KR101646546B1 (ko) 인쇄회로기판용 지그
JP5135185B2 (ja) 電子回路モジュール
KR20080048120A (ko) 프로브 카드
CN101183119A (zh) 晶片级测试电路板的制造方法及其结构
US20030008434A1 (en) Conductive pedestal on pad for leadless chip carrier (LCC) standoff
JP2003008184A (ja) プリント基板
JP2008171992A (ja) 半導体部品の実装方法
US7972178B2 (en) High density connector for interconnecting fine pitch circuit packaging structures
KR100801899B1 (ko) 인쇄회로기판 검사방법
KR102535502B1 (ko) Fpcb를 이용한 bga 패키지 리워크 방법
JP2007067197A (ja) 駆動回路素子の接続構造
KR102535501B1 (ko) Fpcb를 이용한 bga 패키지 리워크 방법
US11171103B2 (en) Solder ball dimension management

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061025

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070515

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070809

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100817

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110817

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120817

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130817

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees