JP2713142B2 - 光素子の実装構造および方法 - Google Patents
光素子の実装構造および方法Info
- Publication number
- JP2713142B2 JP2713142B2 JP6023857A JP2385794A JP2713142B2 JP 2713142 B2 JP2713142 B2 JP 2713142B2 JP 6023857 A JP6023857 A JP 6023857A JP 2385794 A JP2385794 A JP 2385794A JP 2713142 B2 JP2713142 B2 JP 2713142B2
- Authority
- JP
- Japan
- Prior art keywords
- optical element
- electrode pad
- solder bump
- substrate
- height
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
- G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/10165—Alignment aids
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8112—Aligning
- H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
- H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
- H01L2224/8114—Guiding structures outside the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Wire Bonding (AREA)
- Semiconductor Lasers (AREA)
- Optical Couplings Of Light Guides (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、光通信用光モジュール
等で用いられる光素子の実装構造に関する。
等で用いられる光素子の実装構造に関する。
【０００２】
【従来の技術】通信分野では、情報の大容量化により、
電気信号による通信から大容量化に有利な光通信への移
行が進んでいる。さらに今日では、光通信の一般加入者
系への適用も考えられており、このため、光通信用光デ
バイスの低価格化が求められている。しかしながら、光
デバイスの製造においては、半導体レーザ等の発光素
子、受光素子、レンズ、光ファイバ等の光素子それぞれ
の光軸を高精度に合わせて基板上に実装する必要があ
り、光軸調整に多くの工数が必要とされる。そこで、低
価格化に有効な実装方法として光素子を無調整で基板上
に実装する方法が検討されている。
電気信号による通信から大容量化に有利な光通信への移
行が進んでいる。さらに今日では、光通信の一般加入者
系への適用も考えられており、このため、光通信用光デ
バイスの低価格化が求められている。しかしながら、光
デバイスの製造においては、半導体レーザ等の発光素
子、受光素子、レンズ、光ファイバ等の光素子それぞれ
の光軸を高精度に合わせて基板上に実装する必要があ
り、光軸調整に多くの工数が必要とされる。そこで、低
価格化に有効な実装方法として光素子を無調整で基板上
に実装する方法が検討されている。
【０００３】この無調整実装方法の一例として、次のよ
うな方法がある。すなわち、基板上に半田バンプを形成
し、この半田バンプ上に光素子を仮置きしてバンプを加
熱溶融させると、半田はその表面張力で光素子と接合し
た状態で面積が最小になるように形状を変化させる。そ
の結果、光素子が半田の表面張力によって移動し、光素
子が半田バンプの真上にくるように位置決めされる（セ
ルフアライメント効果）。
うな方法がある。すなわち、基板上に半田バンプを形成
し、この半田バンプ上に光素子を仮置きしてバンプを加
熱溶融させると、半田はその表面張力で光素子と接合し
た状態で面積が最小になるように形状を変化させる。そ
の結果、光素子が半田の表面張力によって移動し、光素
子が半田バンプの真上にくるように位置決めされる（セ
ルフアライメント効果）。
【０００４】このセルフアライメント効果を利用した一
例が、１９９１年８月の電子情報通信学会の光量子エレ
クトロニクス研究会資料、第４５−５頁所載の論文「光
並列伝送用薄型ＬＥＤ／ＰＤアレーモジュール」に紹介
されている。
例が、１９９１年８月の電子情報通信学会の光量子エレ
クトロニクス研究会資料、第４５−５頁所載の論文「光
並列伝送用薄型ＬＥＤ／ＰＤアレーモジュール」に紹介
されている。
【０００５】
【発明が解決しようとする課題】この従来の光素子の実
装方法では、セルフアライメント効果により、基板に対
して水平方向の位置決め精度は良好である。しかし、垂
直方向の実装上必要な±１μｍの精度に位置決めするに
は、半田の堆積を０．１μｇ以下の精度で制御しなくて
はならず、極めて困難であった。
装方法では、セルフアライメント効果により、基板に対
して水平方向の位置決め精度は良好である。しかし、垂
直方向の実装上必要な±１μｍの精度に位置決めするに
は、半田の堆積を０．１μｇ以下の精度で制御しなくて
はならず、極めて困難であった。
【０００６】また、水平方向と垂直方向の位置決めを同
時に行う光素子の実装構造が、１９９２年のＩＥＥＥ、
第９３−９７頁、Ｋ．Ｐ．Ｊａｃｋｓｏｎらによる論文
「プレーナ型導波路とフリップチップ光電素子を使用し
た小型多チャンネル送信モジュール」（Ａ Ｃｏｍｐａ
ｃｔ Ｍｕｌｔｉｃｈａｎｎｅｌ Ｔｒａｎｓｃｅｉｖ
ｅｒ Ｍｏｄｕｌｅ Ｕｓｉｎｇ Ｐｌａｎａｒ−Ｐｒ
ｏｃｅｓｓｅｄ Ｗａｖｅｇｕｉｄｅ ａｎｄ Ｆｌｉ
ｐ−Ｃｈｉｐ ＯｐｔｏｅｌｅｃｔｒｏｎｉｃＣｏｍｐ
ｏｎｅｎｔｓ）に記載されている。この論文に記載され
た実装構造は、ｓｔａｎｄ−ｏｆｆと称する４つの位置
決め台を基板上に実装されるレーザダイオードチップの
４角の下に形成し、そのチップの４角を削って溝を形成
することでアライメントストップを設けたものである。
チップの４角を削った溝部分は、４つの位置決め台の上
に載せられ、チップの下の半田バンプが溶融している間
にチップが水平及び垂直方向に移動する。移動途中で、
チップの４角の溝のアライメントストップのいずれかが
位置決め台に当接してチップが動かなくなると位置決め
が終了する。
時に行う光素子の実装構造が、１９９２年のＩＥＥＥ、
第９３−９７頁、Ｋ．Ｐ．Ｊａｃｋｓｏｎらによる論文
「プレーナ型導波路とフリップチップ光電素子を使用し
た小型多チャンネル送信モジュール」（Ａ Ｃｏｍｐａ
ｃｔ Ｍｕｌｔｉｃｈａｎｎｅｌ Ｔｒａｎｓｃｅｉｖ
ｅｒ Ｍｏｄｕｌｅ Ｕｓｉｎｇ Ｐｌａｎａｒ−Ｐｒ
ｏｃｅｓｓｅｄ Ｗａｖｅｇｕｉｄｅ ａｎｄ Ｆｌｉ
ｐ−Ｃｈｉｐ ＯｐｔｏｅｌｅｃｔｒｏｎｉｃＣｏｍｐ
ｏｎｅｎｔｓ）に記載されている。この論文に記載され
た実装構造は、ｓｔａｎｄ−ｏｆｆと称する４つの位置
決め台を基板上に実装されるレーザダイオードチップの
４角の下に形成し、そのチップの４角を削って溝を形成
することでアライメントストップを設けたものである。
チップの４角を削った溝部分は、４つの位置決め台の上
に載せられ、チップの下の半田バンプが溶融している間
にチップが水平及び垂直方向に移動する。移動途中で、
チップの４角の溝のアライメントストップのいずれかが
位置決め台に当接してチップが動かなくなると位置決め
が終了する。
【０００７】この従来例では、チップの水平方向と垂直
方向の位置決めを、アライメントストップの位置決め台
への当接によって実現するので、４つの位置決め台の位
置精度とチップの４角に設けた溝の寸法精度が厳格でな
いと、半田溶融後にチップが希望する位置に固定されな
い。従って、精度の厳格さのため製造費用がかかり、高
価の実装構造となる。
方向の位置決めを、アライメントストップの位置決め台
への当接によって実現するので、４つの位置決め台の位
置精度とチップの４角に設けた溝の寸法精度が厳格でな
いと、半田溶融後にチップが希望する位置に固定されな
い。従って、精度の厳格さのため製造費用がかかり、高
価の実装構造となる。
【０００８】本発明の目的は、光素子チップを無調整で
高精度に実装することにより、製造コストを下げ、かつ
大量生産を容易にする実装構造を提供することにある。
高精度に実装することにより、製造コストを下げ、かつ
大量生産を容易にする実装構造を提供することにある。
【０００９】
【課題を解決するための手段】本発明による光素子の実
装構造は、第１の電極パッドを有する光素子チップを実
装する基板と、その基板上に第１の電極パッドに対応す
る位置に形成した第２の電極パッドと、その第２の電極
パッド上に形成され光素子チップを載せる半田バンプ
と、基板上に形成され、光素子チップを乗せた状態で半
田バンプを溶融後に光素子チップが静置される所定の高
さの位置決め台とを含む。基板表面から半田バンプのト
ップまでの高さＨｙと位置決め第の高さＨｘと第１の電
極パッドの第２の電極パッドに対する位置ずれ量ｓとの
関係は、（Ｈｙ−Ｈｘ）≧ｓである。
装構造は、第１の電極パッドを有する光素子チップを実
装する基板と、その基板上に第１の電極パッドに対応す
る位置に形成した第２の電極パッドと、その第２の電極
パッド上に形成され光素子チップを載せる半田バンプ
と、基板上に形成され、光素子チップを乗せた状態で半
田バンプを溶融後に光素子チップが静置される所定の高
さの位置決め台とを含む。基板表面から半田バンプのト
ップまでの高さＨｙと位置決め第の高さＨｘと第１の電
極パッドの第２の電極パッドに対する位置ずれ量ｓとの
関係は、（Ｈｙ−Ｈｘ）≧ｓである。
【００１０】本発明の実装構造による光素子チップの接
合工程は、基板上に設けた第２の電極パッドの上に半田
バンプを形成し、光素子の第１の電極パッドを半田バン
プ上に位置合わせをして仮に載置する工程と、加熱によ
り溶融した半田バンプの第２の電極パッドの表面への広
がりと表面張力による半田バンプの形状変化によって、
第２の電極パッドの真上に第１の電極パッドがくるよう
に基板表面に対して水平方向に光素子が移動すると同時
に、半田バンプの形状変化による厚みの減少によって第
２の電極パッドの近傍に設けられた位置決め台上に光素
子の下面が突き当たり、垂直方向の位置が決まる工程を
含む。
合工程は、基板上に設けた第２の電極パッドの上に半田
バンプを形成し、光素子の第１の電極パッドを半田バン
プ上に位置合わせをして仮に載置する工程と、加熱によ
り溶融した半田バンプの第２の電極パッドの表面への広
がりと表面張力による半田バンプの形状変化によって、
第２の電極パッドの真上に第１の電極パッドがくるよう
に基板表面に対して水平方向に光素子が移動すると同時
に、半田バンプの形状変化による厚みの減少によって第
２の電極パッドの近傍に設けられた位置決め台上に光素
子の下面が突き当たり、垂直方向の位置が決まる工程を
含む。
【００１１】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１２】図１は本発明の実施例の実装構造の平面
図、図２はレーザダイオードを載せた状態での図１の実
装構造の側面図である。
図、図２はレーザダイオードを載せた状態での図１の実
装構造の側面図である。
【００１３】図において、シリコン基板４上には、Ｓｉ
Ｏ2 で形成された高さＨｘ（μｍ）の互いに平行な位置
決め台３ａ，３ｂと、Ｃｒ膜とＡｕ膜を積層して設けた
直径５０μｍの円形電極パッド６ａ，６ｂ，６ｃ，６ｄ
が形成されている。円形電極パット６ａ，６ｂ，６ｃ，
６ｄは、レーザダイオードチップ１に形成された４つの
電極パッド５と同じ間隔で形成されている。電極パッド
６ａ，６ｂ，６ｃ，６ｄ上には、それぞれＡｕＳｎの半
田が供給され、加熱溶融によって半田バンプ２が形成さ
れる。半田バンプ２の供給量が多い場合、半田バンプの
形状は図のようにほぼ球形になるが、供給量が少ない場
合、半田バンプは球の上部を切りとった形状になる。
Ｏ2 で形成された高さＨｘ（μｍ）の互いに平行な位置
決め台３ａ，３ｂと、Ｃｒ膜とＡｕ膜を積層して設けた
直径５０μｍの円形電極パッド６ａ，６ｂ，６ｃ，６ｄ
が形成されている。円形電極パット６ａ，６ｂ，６ｃ，
６ｄは、レーザダイオードチップ１に形成された４つの
電極パッド５と同じ間隔で形成されている。電極パッド
６ａ，６ｂ，６ｃ，６ｄ上には、それぞれＡｕＳｎの半
田が供給され、加熱溶融によって半田バンプ２が形成さ
れる。半田バンプ２の供給量が多い場合、半田バンプの
形状は図のようにほぼ球形になるが、供給量が少ない場
合、半田バンプは球の上部を切りとった形状になる。
【００１４】位置決め台３ａ，３ｂの長さは、半田バン
プ２の上に配置されるレーザダイオードチップ１の一辺
の長さとほぼ同じで、その間隔ｄはレーザダイオードチ
ップ１の一辺の長さよりも短い。また、半田バンプ２の
トップのシリコン基板４からの高さＨｙと位置決め台３
ａ，３ｂの高さＨｘとの差（Ｈｙ−Ｈｘ）は、レーザダ
イオードチップ１の仮置き時の水平方向の位置ずれ量ｓ
に等しいかそれよりも大きい。位置ずれ量ｓは電極パッ
ド５の電極パッド６ａ，６ｂに対するずれ量である。
プ２の上に配置されるレーザダイオードチップ１の一辺
の長さとほぼ同じで、その間隔ｄはレーザダイオードチ
ップ１の一辺の長さよりも短い。また、半田バンプ２の
トップのシリコン基板４からの高さＨｙと位置決め台３
ａ，３ｂの高さＨｘとの差（Ｈｙ−Ｈｘ）は、レーザダ
イオードチップ１の仮置き時の水平方向の位置ずれ量ｓ
に等しいかそれよりも大きい。位置ずれ量ｓは電極パッ
ド５の電極パッド６ａ，６ｂに対するずれ量である。
【００１５】次にレーザダイオードチップ１の実装過程
について図３（ａ）から（ｄ）を参照して説明する。最
初、図３（ａ）に示すように、半田バンプ上に電極パッ
ド５がくるように、レーザダイオードチップ１が搭載装
置１００によって仮置きされる。この仮置き時の位置ず
れ量ｓは約７μｍである。つぎに図３（ｂ）に示すよう
に、シリコン基板４がホットプレート２００によって半
田バンプ溶融点以上に加熱され、これによって半田バン
プ２が溶融する。溶融した半田バンプ２は表面張力によ
り表面積が最小になるように形状を変化させる。この
際、図３（ｃ）に示すように、電極パッド６ａ，６ｂ，
６ｃ，６ｄの中心軸上に電極パッド５の中心がくるよう
に、半田バンプ２がレーザダイオードチップ１を水平方
向に移動させる。レーザダイオードチップ１は、半田バ
ンプ２の変形により水平方向に移動しつつ垂直方向にも
基板に向かって移動する。水平方向への移動距離は、仮
置き時の位置ずれ量の７μｍである。垂直方向への移動
距離は、仮置き時の基板から半田バンプ２のトップまで
の高さＨｙ（μｍ）と位置決め台３ａ，３ｂの高さＨｘ
の差（Ｈｙ−Ｈｘ）である。半田バンプの変形によるレ
ーザダイオードチップ１の移動速度は垂直方向と水平方
向でほぼ等しく、水平方向の移動距離が垂直方向の移動
距離（Ｈｙ−Ｈｘ）より小さいので、水平方向における
セルフアライメント完了時点でもまだレーザダイオード
チップ１は位置決め台３に突き当たっていない。従っ
て、図３（ｄ）に示すように、水平方向に移動が完了し
た後にレーザダイオードチップ１は位置決め台３ａ，３
ｂに突き当たり停止する。この様にしてレーザダイオー
ドチップ１を水平方向にも垂直方向にも１μｍ以下の高
精度で位置決め接合できる。
について図３（ａ）から（ｄ）を参照して説明する。最
初、図３（ａ）に示すように、半田バンプ上に電極パッ
ド５がくるように、レーザダイオードチップ１が搭載装
置１００によって仮置きされる。この仮置き時の位置ず
れ量ｓは約７μｍである。つぎに図３（ｂ）に示すよう
に、シリコン基板４がホットプレート２００によって半
田バンプ溶融点以上に加熱され、これによって半田バン
プ２が溶融する。溶融した半田バンプ２は表面張力によ
り表面積が最小になるように形状を変化させる。この
際、図３（ｃ）に示すように、電極パッド６ａ，６ｂ，
６ｃ，６ｄの中心軸上に電極パッド５の中心がくるよう
に、半田バンプ２がレーザダイオードチップ１を水平方
向に移動させる。レーザダイオードチップ１は、半田バ
ンプ２の変形により水平方向に移動しつつ垂直方向にも
基板に向かって移動する。水平方向への移動距離は、仮
置き時の位置ずれ量の７μｍである。垂直方向への移動
距離は、仮置き時の基板から半田バンプ２のトップまで
の高さＨｙ（μｍ）と位置決め台３ａ，３ｂの高さＨｘ
の差（Ｈｙ−Ｈｘ）である。半田バンプの変形によるレ
ーザダイオードチップ１の移動速度は垂直方向と水平方
向でほぼ等しく、水平方向の移動距離が垂直方向の移動
距離（Ｈｙ−Ｈｘ）より小さいので、水平方向における
セルフアライメント完了時点でもまだレーザダイオード
チップ１は位置決め台３に突き当たっていない。従っ
て、図３（ｄ）に示すように、水平方向に移動が完了し
た後にレーザダイオードチップ１は位置決め台３ａ，３
ｂに突き当たり停止する。この様にしてレーザダイオー
ドチップ１を水平方向にも垂直方向にも１μｍ以下の高
精度で位置決め接合できる。
【００１６】本実施例の実装構造では、レーザダイオー
ドチップ１の水平方向の移動量より垂直方向の移動量の
方が多くなるように位置決め台の高さを設計するため
に、シリコン基板上の電極パッド径、半田バンプの堆積
を予め決めておく必要がある。電極パッド上の溶融した
半田は、その大きい表面張力によりきわめて球形に近い
形状となる。そこで、半田バンプを球の一部を切りとっ
た形状とみなす。図４に示すように、半田バンプの堆積
をＶ、電極パッドの直径をＲ、仮置き時の半田バンプ高
さをｈとすると、Ｖ，Ｒ，ｈの間には以下の関係が成り
立つ。
ドチップ１の水平方向の移動量より垂直方向の移動量の
方が多くなるように位置決め台の高さを設計するため
に、シリコン基板上の電極パッド径、半田バンプの堆積
を予め決めておく必要がある。電極パッド上の溶融した
半田は、その大きい表面張力によりきわめて球形に近い
形状となる。そこで、半田バンプを球の一部を切りとっ
た形状とみなす。図４に示すように、半田バンプの堆積
をＶ、電極パッドの直径をＲ、仮置き時の半田バンプ高
さをｈとすると、Ｖ，Ｒ，ｈの間には以下の関係が成り
立つ。
【００１７】
【００１８】上式にＤ＝（（Ｒ／２）2 ＋ｈ2 ）／２ｈ
を代入して、 Ｖ＝πｈ（４ｈ2 ＋３Ｒ2 ）／２４ （１） ただし、（１）式は、球の上部を切りとった部分の堆積
であるが、図１，２のように半田量が多いときには
（１）式の堆積Ｖを球の堆積から差し引けば良い。
を代入して、 Ｖ＝πｈ（４ｈ2 ＋３Ｒ2 ）／２４ （１） ただし、（１）式は、球の上部を切りとった部分の堆積
であるが、図１，２のように半田量が多いときには
（１）式の堆積Ｖを球の堆積から差し引けば良い。
【００１９】（１）式から半田バンプ２の高さｈと電極
パッドの直径ｄに基づく必要な半田供給量Ｖが決まる。
次に位置決め台３ａ，３ｂの高さＨｘを決定する場合、
溶融した半田バンプ２の高さがセルフアライメント後
（チップ接合後）にどのくらい変化するかを計算する。
その変化量によって前述の差（Ｈｙ−Ｈｘ）が決定され
る。チップ接合後の半田形状は図５に示すように球の上
部と下部を切りとった形状と考え、接合後の半田バンプ
の高さＨ、電極パッドの直径ｄ、半田バンプの堆積Ｖの
関係について計算する。この場合、レーザダイオードチ
ップとシリコン基板の電極パッドの直径は同一とし、チ
ップ重量による半田形状の歪は無視するものとすると、
堆積Ｖは次のように表せられる。
パッドの直径ｄに基づく必要な半田供給量Ｖが決まる。
次に位置決め台３ａ，３ｂの高さＨｘを決定する場合、
溶融した半田バンプ２の高さがセルフアライメント後
（チップ接合後）にどのくらい変化するかを計算する。
その変化量によって前述の差（Ｈｙ−Ｈｘ）が決定され
る。チップ接合後の半田形状は図５に示すように球の上
部と下部を切りとった形状と考え、接合後の半田バンプ
の高さＨ、電極パッドの直径ｄ、半田バンプの堆積Ｖの
関係について計算する。この場合、レーザダイオードチ
ップとシリコン基板の電極パッドの直径は同一とし、チ
ップ重量による半田形状の歪は無視するものとすると、
堆積Ｖは次のように表せられる。
【００２０】
【００２１】上式にＤ2 ＝（Ｒ／２）2 ＋（Ｈ／２）2
を代入すると、 Ｖ＝πＨ（３Ｒ2 ＋２Ｈ2 ）／１２ （２） 従って、（Ｈｙ−Ｈｘ）は（ｈ−Ｈ）に等しいかそれに
近い値に設定する。ただし、（Ｈｙ−Ｈｘ）≧ｓの関係
は最低限満たさなければならない。
を代入すると、 Ｖ＝πＨ（３Ｒ2 ＋２Ｈ2 ）／１２ （２） 従って、（Ｈｙ−Ｈｘ）は（ｈ−Ｈ）に等しいかそれに
近い値に設定する。ただし、（Ｈｙ−Ｈｘ）≧ｓの関係
は最低限満たさなければならない。
【００２２】実験結果によれば、半田バンプの堆積Ｖと
レーザダイオードチップとシリコン基板の電極パッドの
直径Ｄを決めて、半田バンプのチップ接合前の高さｈと
接合後の高さＨを（１）と（２）式から計算した値と実
測値を比較すると、両者の誤差は２から４．８％程度で
かなり近似している。
レーザダイオードチップとシリコン基板の電極パッドの
直径Ｄを決めて、半田バンプのチップ接合前の高さｈと
接合後の高さＨを（１）と（２）式から計算した値と実
測値を比較すると、両者の誤差は２から４．８％程度で
かなり近似している。
【００２３】図６は本発明の第２の実施例の実装構造を
示す平面図である。図において、位置決め台３ａ，３
ｂ，３ｃ，３ｄはそれぞれ図１の実装構造の位置決め台
３ａ，３ｂと同じ高さおよび電極パッドを挟んで同じ間
隔ｄで形成されている。このように位置決め台は必ずし
も直線状である必要はなく、レーザダイオードチップが
安定して搭載される位置ならばどのような形状および配
置でも良い。
示す平面図である。図において、位置決め台３ａ，３
ｂ，３ｃ，３ｄはそれぞれ図１の実装構造の位置決め台
３ａ，３ｂと同じ高さおよび電極パッドを挟んで同じ間
隔ｄで形成されている。このように位置決め台は必ずし
も直線状である必要はなく、レーザダイオードチップが
安定して搭載される位置ならばどのような形状および配
置でも良い。
【００２４】図７は本発明の第３の実施例を示す平面
図、図８はレーザダイオードチップ１を搭載した状態の
図７の実装構造の側面図である。図において、半田バン
プ２が搭載された円形電極パッド６０ａ，６０ｂ，６０
ｃ，６０ｄと位置決め台３０ａ，３０ｃ，３０ｄとがシ
リコン基板４上にそれぞれ交互にかつ環状（正方形状）
に配置されている。位置決め台の高さＨｘと半田バンプ
の高さＨｙと半田バンプの上に搭載するレーザダイオー
ドチップ１の水平方向の位置ずれ量ｓとの関係は、図１
の実施例と同じである。すなわち、（Ｈｙ−Ｈｘ）≧ｓ
が成立している。この場合、前述の（１），（２）式が
成立するように実装すると、よりいっそう精密にレーザ
ダイオードチップ１を位置決めできる。第３の実施例の
ように位置決め台が各半田バンプ６０ａ，６０ｂ，６０
ｃ，６０ｄの間に配置されることによって、シリコン基
板４の表面が効率よく使用される。
図、図８はレーザダイオードチップ１を搭載した状態の
図７の実装構造の側面図である。図において、半田バン
プ２が搭載された円形電極パッド６０ａ，６０ｂ，６０
ｃ，６０ｄと位置決め台３０ａ，３０ｃ，３０ｄとがシ
リコン基板４上にそれぞれ交互にかつ環状（正方形状）
に配置されている。位置決め台の高さＨｘと半田バンプ
の高さＨｙと半田バンプの上に搭載するレーザダイオー
ドチップ１の水平方向の位置ずれ量ｓとの関係は、図１
の実施例と同じである。すなわち、（Ｈｙ−Ｈｘ）≧ｓ
が成立している。この場合、前述の（１），（２）式が
成立するように実装すると、よりいっそう精密にレーザ
ダイオードチップ１を位置決めできる。第３の実施例の
ように位置決め台が各半田バンプ６０ａ，６０ｂ，６０
ｃ，６０ｄの間に配置されることによって、シリコン基
板４の表面が効率よく使用される。
【００２５】以上説明した各実施例では、円形電極パッ
ドを使用したが、電極パッドの形状は、位置決め台の高
さＨｘと半田バンプの高さＨｙと半田バンプの上に搭載
するレーザダイオードチップ１の水平方向の位置ずれ量
ｓとの関係に、（Ｈｙ−Ｈｘ）≧ｓが成立すれば、実施
例に限定されない。また、半田バンプ上に搭載する光素
子はレーザダイオードに限定せず、ＬＥＤあるいはフォ
トダイオードであっても良い。
ドを使用したが、電極パッドの形状は、位置決め台の高
さＨｘと半田バンプの高さＨｙと半田バンプの上に搭載
するレーザダイオードチップ１の水平方向の位置ずれ量
ｓとの関係に、（Ｈｙ−Ｈｘ）≧ｓが成立すれば、実施
例に限定されない。また、半田バンプ上に搭載する光素
子はレーザダイオードに限定せず、ＬＥＤあるいはフォ
トダイオードであっても良い。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
光素子を容易に高精度に実装でき、位置決め台の位置精
度も厳格ではないので製造コストが低くなり、大量生産
が容易になるという効果を有する。
光素子を容易に高精度に実装でき、位置決め台の位置精
度も厳格ではないので製造コストが低くなり、大量生産
が容易になるという効果を有する。
【図１】本発明の実施例の実装構造を示す平面図であ
る。
る。
【図２】レーザダイオードチップを搭載したときの図１
の実装構造の側面図である。
の実装構造の側面図である。
【図３】図１の実装構造によるレーザダイオードチップ
の接合過程を示し、（ａ），（ｂ），（ｃ），（ｄ）は
それぞれ側面図である。
の接合過程を示し、（ａ），（ｂ），（ｃ），（ｄ）は
それぞれ側面図である。
【図４】接合前の半田バンプの堆積の計算方法を説明す
るための図である。
るための図である。
【図５】接合後の半田バンプの堆積の計算方法を説明す
るための図である。
るための図である。
【図６】本発明の第２の実施例の実装構造を示す平面図
である。
である。
【図７】本発明の第３の実施例の実装構造を示す平面図
である。
である。
【図８】レーザダイオードチップを搭載したときの図７
の実装構造の側面図である。
の実装構造の側面図である。
１ レーザダイオード ２ 半田バンプ ３ 位置決め台 ４ シリコン基板 ５ 電極パッド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐々木 純一 東京都港区芝五丁目７番１号 日本電気 株式会社内 (56)参考文献 特開 昭58−157146（ＪＰ，Ａ) 特開 平４−236435（ＪＰ，Ａ) 特開 平５−47833（ＪＰ，Ａ) 特開 平２−105548（ＪＰ，Ａ)
Claims (7)
- 【請求項１】 第１の電極パッドを有する光素子チップ
を実装する基板と、 前記基板上の前記第１の電極パッドに対応する位置に形
成された第２の電極パッドと、 前記第２の電極パッド上に形成され前記光素子チップを
載せる半田バンプと、 前記基板上に形成され、前記光素子チップを載せた状態
で前記半田バンプを溶融した後に前記光素子チップが静
置される所定の高さの位置決め台とを含み、 前記基板表面から前記半田バンプのトップまでの高さＨ
ｙと前記位置決め台の高さＨｘと前記第１の電極パッド
の前記第２の電極パッドに対する前記光素子チップを前
記半田バンプを溶融する前に仮置きしたときの位置ずれ
量ｓとの関係が （Ｈｙ−Ｈｘ）≧ｓである ことを特徴とする光素子の実装構造。 - 【請求項２】 前記第１及び第２の電極パッドは円形電
極パッドであることを特徴とする請求項１記載の光素子
の実装構造。 - 【請求項３】 前記基板表面から前記半田バンプのトッ
プまでの高さＨｙと前記位置決め台の高さＨｘとの差
（Ｈｙ−Ｈｘ）は、前記半田バンプの堆積をＶ、前記第
１及び第２の電極パッドの直径をＲ、仮置き時の半田バ
ンプ高さをｈ、接合後の前記半田バンプの高さをＨとす
ると、Ｖ、Ｒ、ｈ、Ｈの間に以下の関係 が成立するときのＨとｈとの差（ｈ−Ｈ）に等しいかそ
れに近い値に設定されていることを特徴とする請求項２
記載の光素子の実装構造。 - 【請求項４】 前記位置決め台は前記第２の電極パッド
の外側に所定の間隔で互いに変更に形成されたことを特
徴とする請求項１記載の光素子の実装構造。 - 【請求項５】 前記位置決め台と前記第２の電極パッド
は前記基板上に所定の間隔で交互にかつ環状に形成され
たことを特徴とする請求項１記載の光素子の実装構造。 - 【請求項６】 前記位置決め台は絶縁体であることを特
徴とする請求項１記載の光素子の実装構造。 - 【請求項７】 第１の電極パッドがそのチップ下面に形
成された光素子チップを、基板上の前記第１の電極パッ
ドに対応する位置に形成された第２の電極パッド上に形
成される半田バンプ上に前記光素子チップを搭載し、前
記光素子チップを前記半田バンプに搭載した状態で前記
半田バンプを加熱溶融して溶融時の前記半田バンプの表
面張力によるセルフアライメントにより前記光素子チッ
プの位置ずれを補正して実装する光素子の実装方法にお
いて、 前記基板表面から半田バンプのトップまでの高さのＨｙ
と形成したときの基板からの高さＨｘとの差が、前記半
田バンプ上に前記光素子チップを仮置きしたときの水平
方向の位置ずれ量ｓとの関係が （Ｈｙ−Ｈｘ）≧ｓ となるように、前記基板上に位置決め台を形成する工程
と、 前記基板上の前記第２の電極パッド上に前記の高さ（Ｈ
ｙ）で前記半田バンプを形成する工程と、 前記光素子チップの前記第１の電極パッドを前記半田バ
ンプ上に位置合わせを行って仮に載置する工程と、 加熱により前記半田バンプを溶融しその表面張力による
前記半田バンプの形状変化によって前記第２の電極パッ
ドの真上に前記第１の電極パッドがくるように基板表面
に対して水平方向に前記光素子チップを移動させると同
時に、前記半田バンプの形状変化による厚みの減少によ
って前記第２の電極パッドの近傍に設けられた前記位置
決め台上に前記光素子チップの下面に突き当てて、垂直
方向の位置を決める工程とを含むことを特徴とする光素
子の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6023857A JP2713142B2 (ja) | 1994-02-22 | 1994-02-22 | 光素子の実装構造および方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6023857A JP2713142B2 (ja) | 1994-02-22 | 1994-02-22 | 光素子の実装構造および方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07235566A JPH07235566A (ja) | 1995-09-05 |
| JP2713142B2 true JP2713142B2 (ja) | 1998-02-16 |
Family
ID=12122112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6023857A Expired - Lifetime JP2713142B2 (ja) | 1994-02-22 | 1994-02-22 | 光素子の実装構造および方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2713142B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2947220B2 (ja) * | 1997-05-26 | 1999-09-13 | 日本電気株式会社 | フリップチップ接続方法及びフリップチップ搭載装置 |
| GB2378577A (en) * | 2001-08-10 | 2003-02-12 | Bookham Technology Plc | Optical device with support structures |
| KR20070042491A (ko) * | 2003-12-19 | 2007-04-23 | 인터내셔널 비지네스 머신즈 코포레이션 | 미소 전자기계 시스템의 부품들을 자동 정렬하기 위한 방법및 시스템 |
| JP3999759B2 (ja) | 2004-04-02 | 2007-10-31 | 富士通株式会社 | 基板及び電子機器 |
| JP4744211B2 (ja) * | 2005-07-08 | 2011-08-10 | 独立行政法人産業技術総合研究所 | 光モジュール |
| JP2010092904A (ja) | 2008-10-03 | 2010-04-22 | Nec Corp | 光モジュール |
| JP2012074453A (ja) * | 2010-09-28 | 2012-04-12 | Sumitomo Bakelite Co Ltd | 光素子搭載基板 |
| CN104465572B (zh) * | 2013-09-12 | 2017-06-06 | 日月光半导体制造股份有限公司 | 封装结构 |
| JP2016115694A (ja) * | 2014-12-11 | 2016-06-23 | 日本電気株式会社 | 光モジュールの実装構造および製造方法 |
| JP6933794B2 (ja) | 2016-12-01 | 2021-09-08 | 富士通株式会社 | 光モジュール及び光モジュールの製造方法 |
| DE102018115976A1 (de) | 2017-07-10 | 2019-01-10 | Osram Opto Semiconductors Gmbh | Verfahren zum Bestücken eines Trägers mit Bauelementen, Pigment für das Bestücken eines Trägers mit einem Bauelement und Verfahren zur Herstellung eines Pigments |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58157146A (ja) * | 1982-03-12 | 1983-09-19 | Fujitsu Ltd | 半導体装置 |
| JPH02105548A (ja) * | 1988-10-14 | 1990-04-18 | Nec Corp | フリップチップ搭載用回路基板 |
| JPH04236435A (ja) * | 1991-01-18 | 1992-08-25 | Toshiba Corp | 半導体素子の実装方法 |
| JPH0547833A (ja) * | 1991-08-12 | 1993-02-26 | Matsushita Electric Ind Co Ltd | Ｔａｂチツプの搭載用基板 |
-
1994
- 1994-02-22 JP JP6023857A patent/JP2713142B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07235566A (ja) | 1995-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3147313B2 (ja) | ダイオードレーザと光ファイバを受動的に調整するための方法及び装置 | |
| US5205032A (en) | Electronic parts mounting apparatus | |
| US5412748A (en) | Optical semiconductor module | |
| JP2713142B2 (ja) | 光素子の実装構造および方法 | |
| US5298460A (en) | Substrate for packaging a semiconductor device | |
| US6961994B2 (en) | Method of high-speed and accurate alignment using a chip mounting device | |
| US6271049B1 (en) | Method for producing an optoelectronic component | |
| US5659566A (en) | Semiconductor laser module and method of assembling semiconductor laser module | |
| US6023339A (en) | One-dimensional active alignment of optical or opto-electronic devices on a substrate | |
| US6151173A (en) | Assembly of optical components optically aligned and method for making this assembly | |
| US20040041009A1 (en) | Flip-chip bonding structure and method for making the same | |
| JP2655112B2 (ja) | 光モジュールの実装方法および構造 | |
| GB2276492A (en) | Mounting structure of optical element | |
| KR20020048401A (ko) | 광전자 어셈블리 및 그 제조 방법 | |
| WO2002082149A1 (en) | Alignment of optical fibres with an optical device | |
| US6695492B2 (en) | Optical module and production method therefor | |
| US5119240A (en) | Assembly of parts forming an angle between them and process for obtaining said assembly | |
| JPH0951108A (ja) | 光受発光素子モジュール及びその製作方法 | |
| JP2001284696A (ja) | 光実装基板および光モジュール | |
| JP3393483B2 (ja) | 光半導体モジュール及びその製造方法 | |
| JP3348122B2 (ja) | 光伝送モジュール及びその製造方法 | |
| JP2006128254A (ja) | 光素子の実装構造体及び実装方法 | |
| JPH0693524B2 (ja) | 光電変換装置 | |
| JP2003243757A (ja) | 光素子の実装構造体及び光素子の実装方法 | |
| CN114784613B (zh) | 一种单元化双拓扑结构的激光芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970930 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071031 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081031 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091031 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101031 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term |