JP2001284696A - 光実装基板および光モジュール - Google Patents
光実装基板および光モジュールInfo
- Publication number
- JP2001284696A JP2001284696A JP2000094575A JP2000094575A JP2001284696A JP 2001284696 A JP2001284696 A JP 2001284696A JP 2000094575 A JP2000094575 A JP 2000094575A JP 2000094575 A JP2000094575 A JP 2000094575A JP 2001284696 A JP2001284696 A JP 2001284696A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- semiconductor element
- solder
- alloy
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 ハンダ組成が共晶点組成から外れることで、
ハンダが冷却固化する際に合金を構成する金属元素が偏
析したり、異常な合金層が形成される等により、接合強
度や長期信頼性に問題があった。 【解決手段】 光伝送路を設ける基板１２に、光伝送路
に対して位置合わせして形成されたＡｕを主成分とする
電極１８上に、Ａｕ−Ｓｎ合金層１６を介して光半導体
素子１３を配設するように成した光実装基板であって、
Ａｕ−Ｓｎ合金層１６の光半導体素子１３が接する部位
１７は、その一部が共晶点組成よりＳｎが多く含有され
たＳｎリッチ領域に形成されていることを特徴とする。
ハンダが冷却固化する際に合金を構成する金属元素が偏
析したり、異常な合金層が形成される等により、接合強
度や長期信頼性に問題があった。 【解決手段】 光伝送路を設ける基板１２に、光伝送路
に対して位置合わせして形成されたＡｕを主成分とする
電極１８上に、Ａｕ−Ｓｎ合金層１６を介して光半導体
素子１３を配設するように成した光実装基板であって、
Ａｕ−Ｓｎ合金層１６の光半導体素子１３が接する部位
１７は、その一部が共晶点組成よりＳｎが多く含有され
たＳｎリッチ領域に形成されていることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、光通信及び光情報
処理分野等において使用されるレーザダイオードやフォ
トダイオード等の光半導体素子を実装するための光部品
実装基板（以下、光実装基板）およびそれを用いた光モ
ジュールに関する。
処理分野等において使用されるレーザダイオードやフォ
トダイオード等の光半導体素子を実装するための光部品
実装基板（以下、光実装基板）およびそれを用いた光モ
ジュールに関する。
【０００２】
【従来の技術】近年、光通信システムや、光情報処理シ
ステムの実用化が進むにつれ、さらに大容量の光信号を
処理することができ、かつ高機能を有するシステムが要
求されるようになってきている。これらシステムの実現
には光機能素子を集積した光集積回路が必要不可欠であ
り、その研究が盛んに行われている。
ステムの実用化が進むにつれ、さらに大容量の光信号を
処理することができ、かつ高機能を有するシステムが要
求されるようになってきている。これらシステムの実現
には光機能素子を集積した光集積回路が必要不可欠であ
り、その研究が盛んに行われている。
【０００３】従来、光半導体素子や光導波路と光ファイ
バ間の光接続は、光半導体素子を発光させる、または光
導波路の一端に光を入射し、出射端に光ファイバを設置
して、光ファイバの受光光量が最大になるように光ファ
イバ位置を微妙に調整することで、光ファイバと光半導
体素子、または光導波路の光学的接続を行う方法（いわ
ゆるアクティブアラインメント）が一般的であった。
バ間の光接続は、光半導体素子を発光させる、または光
導波路の一端に光を入射し、出射端に光ファイバを設置
して、光ファイバの受光光量が最大になるように光ファ
イバ位置を微妙に調整することで、光ファイバと光半導
体素子、または光導波路の光学的接続を行う方法（いわ
ゆるアクティブアラインメント）が一般的であった。
【０００４】このアクティブアラインメントは、光半導
体素子自身を発光させる、または光半導体素子の片端か
ら光を入射させる必要が生じる。また、これら素子個々
に対する光軸調整には時間がかかり、コスト上昇につな
がる等の不便さがあった。
体素子自身を発光させる、または光半導体素子の片端か
ら光を入射させる必要が生じる。また、これら素子個々
に対する光軸調整には時間がかかり、コスト上昇につな
がる等の不便さがあった。
【０００５】上記問題を解決するために、光素子及び光
ファイバ相対位置を機械的に精度よく配置し、光学接続
を達成する技術、すなわちパッシブアラインメント技術
が近年盛んに研究されている。
ファイバ相対位置を機械的に精度よく配置し、光学接続
を達成する技術、すなわちパッシブアラインメント技術
が近年盛んに研究されている。
【０００６】パッシブアラインメント技術は、光半導体
素子、光導波路、及び光ファイバの位置は機械的な精度
のみで決まるため、光半導体素子を発光させる、または
光を入射させる必要がないため、従来の電気素子のマウ
ント技術の延長線上にあるものといえる。すなわち、量
産効果は極めて絶大であり、光機能モジュールの低価格
化には必須の技術となりつつある。
素子、光導波路、及び光ファイバの位置は機械的な精度
のみで決まるため、光半導体素子を発光させる、または
光を入射させる必要がないため、従来の電気素子のマウ
ント技術の延長線上にあるものといえる。すなわち、量
産効果は極めて絶大であり、光機能モジュールの低価格
化には必須の技術となりつつある。
【０００７】情報通信用の光ファイバ内を導波する光の
スポット径は数μｍ程度であるために、光ファイバと光
半導体素子（例えばレーザダイオード）相互の位置合わ
せ精度は１μｍ、またはそれ以下であり、極めて高精度
の機械精度が必要となる。
スポット径は数μｍ程度であるために、光ファイバと光
半導体素子（例えばレーザダイオード）相互の位置合わ
せ精度は１μｍ、またはそれ以下であり、極めて高精度
の機械精度が必要となる。
【０００８】光半導体素子と実装基板上の表面形状（例
えば電極やエッチング溝等）はフォトリソグラフィ技術
を用い、非常に高精度に作製できる。
えば電極やエッチング溝等）はフォトリソグラフィ技術
を用い、非常に高精度に作製できる。
【０００９】一方、光半導体素子等の光機能素子を実装
基板上にモノシリックに形成することは困難である場合
があり、一般的には光半導体素子と実装基板は個別に製
作し、光半導体素子と実装基板とをハンダにて溶融接続
させる等の方法を用いる必要がある。
基板上にモノシリックに形成することは困難である場合
があり、一般的には光半導体素子と実装基板は個別に製
作し、光半導体素子と実装基板とをハンダにて溶融接続
させる等の方法を用いる必要がある。
【００１０】光半導体素子と実装基板は双方に設けられ
た位置合わせマーカーを用い、双方の相対位置を検出・
位置合わせされる。位置合わせされた光半導体素子と実
装基板は密着され、実装基板側または光半導体素子側か
ら加熱することで、予め接合部に設けられたハンダを溶
融・接着させることで接合される。
た位置合わせマーカーを用い、双方の相対位置を検出・
位置合わせされる。位置合わせされた光半導体素子と実
装基板は密着され、実装基板側または光半導体素子側か
ら加熱することで、予め接合部に設けられたハンダを溶
融・接着させることで接合される。
【００１１】
【課題を解決しようとする課題】上記方法において、光
半導体素子が配置されている実装基板面では、双方に形
成された位置合わせマーカーの精度や位置合わせ誤差が
十分小さい場合には、満足できる精度で光半導体素子が
実装基板上に配置される。ところが、実装基板面に対す
る垂直方向精度においては必ずしも満足できない。
半導体素子が配置されている実装基板面では、双方に形
成された位置合わせマーカーの精度や位置合わせ誤差が
十分小さい場合には、満足できる精度で光半導体素子が
実装基板上に配置される。ところが、実装基板面に対す
る垂直方向精度においては必ずしも満足できない。
【００１２】また、垂直方向の機械精度を満足させるた
めにハンダを加熱溶融する際の光半導体素子の押し当て
荷重量を制御する方法が一般的であるが、押し当て荷重
量を十分に正確に制御した場合においても、溶融するハ
ンダの表面状態等の影響により再現性を確保することが
難しい。このため、通常要求される機械精度（〜１μ
ｍ）と同等にハンダ厚みが設定される（２〜３μｍ程
度）。
めにハンダを加熱溶融する際の光半導体素子の押し当て
荷重量を制御する方法が一般的であるが、押し当て荷重
量を十分に正確に制御した場合においても、溶融するハ
ンダの表面状態等の影響により再現性を確保することが
難しい。このため、通常要求される機械精度（〜１μ
ｍ）と同等にハンダ厚みが設定される（２〜３μｍ程
度）。
【００１３】一方、光半導体素子および実装基板に形成
される電極厚みは通常０．５〜１μｍ程度であるから、
ハンダ層に対し電極は無視できないスケールとなる。こ
のため、ハンダを溶融した際、光半導体素子や実装基板
の電極金属元素がハンダ層に拡散することでハンダ合金
組成に大きな偏りやバラツキが生じやすい。
される電極厚みは通常０．５〜１μｍ程度であるから、
ハンダ層に対し電極は無視できないスケールとなる。こ
のため、ハンダを溶融した際、光半導体素子や実装基板
の電極金属元素がハンダ層に拡散することでハンダ合金
組成に大きな偏りやバラツキが生じやすい。
【００１４】特に、通信用デバイスは高信頼性は要求さ
れるため、金錫(ＡｕＳｎ)ハンダが通常使用される。Ａ
ｕ−Ｓｎ合金はＡｕ：Ｓｎ＝８０：２０（重量比）が共
晶点組成であるので、この組成で最も安定したハンダと
なるが、光部品を実装する実装基板やレーザダイオード
の電極材料として通常Ａｕが用いられることから、Ａｕ
Ｓｎハンダを用いて接合した際に、光半導体素子または
実装基板の電極材料の一部がハンダ層に拡散しやすく、
これによりハンダ組成に偏りやバラツキが生じる。
れるため、金錫(ＡｕＳｎ)ハンダが通常使用される。Ａ
ｕ−Ｓｎ合金はＡｕ：Ｓｎ＝８０：２０（重量比）が共
晶点組成であるので、この組成で最も安定したハンダと
なるが、光部品を実装する実装基板やレーザダイオード
の電極材料として通常Ａｕが用いられることから、Ａｕ
Ｓｎハンダを用いて接合した際に、光半導体素子または
実装基板の電極材料の一部がハンダ層に拡散しやすく、
これによりハンダ組成に偏りやバラツキが生じる。
【００１５】このように、ハンダ組成が共晶点組成から
外れることで、ハンダが冷却固化する際に合金を構成す
る金属元素が偏析したり、異常な合金層が形成される等
により、接合強度や長期信頼性に問題があった。
外れることで、ハンダが冷却固化する際に合金を構成す
る金属元素が偏析したり、異常な合金層が形成される等
により、接合強度や長期信頼性に問題があった。
【００１６】そこで本発明では、上述の諸問題を解消
し、ハンダ層の接合強度に優れ長期信頼性の高い光実装
基板およびそれを用いた光モジュールを提供することを
目的とする。
し、ハンダ層の接合強度に優れ長期信頼性の高い光実装
基板およびそれを用いた光モジュールを提供することを
目的とする。
【００１７】
【課題を解決するための手段】上記問題を解消するため
に、本発明の光実装基板は、光伝送路を設ける基板に、
前記光伝送路に対して位置合わせして形成された、特に
Ａｕを主成分とする電極上に、Ａｕ−Ｓｎ合金層を介し
て光半導体素子を配設するように成した光実装基板であ
って、前記Ａｕ−Ｓｎ合金層の前記光半導体素子が接す
る部位は、その一部が共晶点組成よりＳｎが多く含有さ
れたＳｎリッチ領域に形成されていることを特徴とす
る。
に、本発明の光実装基板は、光伝送路を設ける基板に、
前記光伝送路に対して位置合わせして形成された、特に
Ａｕを主成分とする電極上に、Ａｕ−Ｓｎ合金層を介し
て光半導体素子を配設するように成した光実装基板であ
って、前記Ａｕ−Ｓｎ合金層の前記光半導体素子が接す
る部位は、その一部が共晶点組成よりＳｎが多く含有さ
れたＳｎリッチ領域に形成されていることを特徴とす
る。
【００１８】また、本発明の光モジュールは、上記光実
装基板においてＡｕ−Ｓｎ合金層上に光半導体素子を配
設して成る。
装基板においてＡｕ−Ｓｎ合金層上に光半導体素子を配
設して成る。
【００１９】
【発明の実施の形態】本発明に係る光モジュールの一実
施形態を図面に基づき詳細に説明する。
施形態を図面に基づき詳細に説明する。
【００２０】図１に示すように、本発明の光モジュール
Ｍ１は、光伝送路となる光ファイバや光導波路などの光
導波路体（不図示）を搭載する載置用溝（Ｖ溝）１１又
は光導波路体そのものが形成されたシリコン単結晶等か
ら成る基体（実装基板）１２に、光導波路体と光接続さ
せるレーザーダイオードやフォトダイオード等の光半導
体素子体１３を配設したものである。そして、基体１２
の上面に載置用溝１１又は光導波体の光軸に対し所定距
離隔ててマーカー１４が形成されている。また、光半導
体素子体１３の下面に基体１２のマーカー１４に位置合
わせするマーカー１５が形成されている。
Ｍ１は、光伝送路となる光ファイバや光導波路などの光
導波路体（不図示）を搭載する載置用溝（Ｖ溝）１１又
は光導波路体そのものが形成されたシリコン単結晶等か
ら成る基体（実装基板）１２に、光導波路体と光接続さ
せるレーザーダイオードやフォトダイオード等の光半導
体素子体１３を配設したものである。そして、基体１２
の上面に載置用溝１１又は光導波体の光軸に対し所定距
離隔ててマーカー１４が形成されている。また、光半導
体素子体１３の下面に基体１２のマーカー１４に位置合
わせするマーカー１５が形成されている。
【００２１】具体的には、基体１２及び、例えばレーザ
ダイオード素子等の光半導体素子体１３の相対向する面
には、金属薄膜の成膜またはエッチング等の方法によ
り、例えばサイズが数μｍから十数μｍ程度の角形状や
円形状のマーカー１４、１５が形成されている。
ダイオード素子等の光半導体素子体１３の相対向する面
には、金属薄膜の成膜またはエッチング等の方法によ
り、例えばサイズが数μｍから十数μｍ程度の角形状や
円形状のマーカー１４、１５が形成されている。
【００２２】基体１２および光半導体素子体１３のマー
カー形成面を相対向させ、それぞれのマーカー１４，１
５をＣＣＤカメラ等で同時に観察・位置検出することに
より、基体１２および光半導体素子体１３は１μｍまた
は１μｍ以下の精度で定められた相対位置を保つように
位置合わせされた後、基体１２と光半導体素子体１３は
２〜３μｍの厚みを有するハンダ層（Ａｕ−Ｓｎ合金層
（ＡｕＳｎハンダ））１６を介し密着接合される。
カー形成面を相対向させ、それぞれのマーカー１４，１
５をＣＣＤカメラ等で同時に観察・位置検出することに
より、基体１２および光半導体素子体１３は１μｍまた
は１μｍ以下の精度で定められた相対位置を保つように
位置合わせされた後、基体１２と光半導体素子体１３は
２〜３μｍの厚みを有するハンダ層（Ａｕ−Ｓｎ合金層
（ＡｕＳｎハンダ））１６を介し密着接合される。
【００２３】基体１２上に設けられたＡｕを主成分とす
る電極１８や光半導体素子１３のＡｕを主成分とする電
極１９を構成するＡｕが溶融拡散するために、接合後の
ハンダ層の接合部位はＡｕリッチとなる。この合金比の
偏りを防ぐために、接合部位１７は予めＳｎリッチなハ
ンダで形成されている。
る電極１８や光半導体素子１３のＡｕを主成分とする電
極１９を構成するＡｕが溶融拡散するために、接合後の
ハンダ層の接合部位はＡｕリッチとなる。この合金比の
偏りを防ぐために、接合部位１７は予めＳｎリッチなハ
ンダで形成されている。
【００２４】以下にＡｕＳｎ合金の振る舞いを詳細に説
明する。図７にＡｕ−Ｓｎ合金系の相図を示す。Ａｕ／
Ｓｎ＝８０／２０（重量比）の場合に、合金は２８０℃
固相から液相に変化（溶融）する。逆に冷却時には液相
から固相へ理想的に移行（固化）する。しかしながら、
予め、前記理想的な合金比Ａｕ／Ｓｎ＝８０／２０を溶
融するとしても、例えば光半導体素子１３の電極１９か
らＡｕの拡散が起こった場合、Ａｕ／Ｓｎ組成はＡｕリ
ッチに振れる。その後冷却を行うとＡｕ＋Ｌｉｇ（液
相）相を通過するため、ＡｕＳｎハンダ層にＡｕの偏析
が生じることとなる。さらにＡｕの比率が大きくなる
と、目的とは違った全く別の相が出現する可能性もあ
る。このことは、接合強度や長期信頼性に大きく影響す
る。
明する。図７にＡｕ−Ｓｎ合金系の相図を示す。Ａｕ／
Ｓｎ＝８０／２０（重量比）の場合に、合金は２８０℃
固相から液相に変化（溶融）する。逆に冷却時には液相
から固相へ理想的に移行（固化）する。しかしながら、
予め、前記理想的な合金比Ａｕ／Ｓｎ＝８０／２０を溶
融するとしても、例えば光半導体素子１３の電極１９か
らＡｕの拡散が起こった場合、Ａｕ／Ｓｎ組成はＡｕリ
ッチに振れる。その後冷却を行うとＡｕ＋Ｌｉｇ（液
相）相を通過するため、ＡｕＳｎハンダ層にＡｕの偏析
が生じることとなる。さらにＡｕの比率が大きくなる
と、目的とは違った全く別の相が出現する可能性もあ
る。このことは、接合強度や長期信頼性に大きく影響す
る。
【００２５】図６にＡｕ組成比と接合強度（単位面積：
１ｍｍ2当り）の関係を示す。Ａｕ／Ｓｎ＝８０／２０
の時に接合強度は極大となり、Ａｕの組成が共晶点から
ずれると接合強度の低下が見られる。Ｓｎリッチ部はＡ
ｕが６５〜８５重量％ の範囲で選択することが適当で
ある。なぜなら、Ａｕ組成比が小さくなると目的外の合
金相が出現し、Ａｕ組成比が大きくなると合金融点が急
激に上昇するからである。本発明ではＳｎリッチ領域を
光半導体素子の接合部位１７に部分的に形成し、溶融後
の組成を共晶点組成にすることで上記問題を回避し、接
合強度の低下を極力防止している。
１ｍｍ2当り）の関係を示す。Ａｕ／Ｓｎ＝８０／２０
の時に接合強度は極大となり、Ａｕの組成が共晶点から
ずれると接合強度の低下が見られる。Ｓｎリッチ部はＡ
ｕが６５〜８５重量％ の範囲で選択することが適当で
ある。なぜなら、Ａｕ組成比が小さくなると目的外の合
金相が出現し、Ａｕ組成比が大きくなると合金融点が急
激に上昇するからである。本発明ではＳｎリッチ領域を
光半導体素子の接合部位１７に部分的に形成し、溶融後
の組成を共晶点組成にすることで上記問題を回避し、接
合強度の低下を極力防止している。
【００２６】次に、上記ハンダ組成を変化させた２次元
的な組成構造の実施形態について説明する。
的な組成構造の実施形態について説明する。
【００２７】例えば図２に示すように、２種以上の組成
の異なったハンダパターンでハンダ層を構成してもよ
い。図２においては、Ａｕ合金比率として領域２１＞領
域２２の２種類のＡｕ／Ｓｎ合金を用い、中央における
２２(Ｓｎリッチ)の割合が大きくなるように調整されて
いる。領域２１，領域２２の幅は数μｍから数十μｍ程
度が、ハンダ層厚みは２〜３μｍ程度が適当である。ま
た、溶融温度を出来るだけ抑制するとの理由から、領域
２１，領域２２のＡｕ合金比率は６５〜８５重量％で調
整することが望ましい。この構造の長所は、異なったハ
ンダ種を用いた２次元構造よる合金比の面内バラツキを
抑制する効果を有する。
の異なったハンダパターンでハンダ層を構成してもよ
い。図２においては、Ａｕ合金比率として領域２１＞領
域２２の２種類のＡｕ／Ｓｎ合金を用い、中央における
２２(Ｓｎリッチ)の割合が大きくなるように調整されて
いる。領域２１，領域２２の幅は数μｍから数十μｍ程
度が、ハンダ層厚みは２〜３μｍ程度が適当である。ま
た、溶融温度を出来るだけ抑制するとの理由から、領域
２１，領域２２のＡｕ合金比率は６５〜８５重量％で調
整することが望ましい。この構造の長所は、異なったハ
ンダ種を用いた２次元構造よる合金比の面内バラツキを
抑制する効果を有する。
【００２８】さらには、図２においては面内において１
方向の繰り返し構造（周期的構造）を示したが、図３に
示すような格子状の周期的構造を用いることでさらに微
妙な調整も可能である。図３の場合、Ａｕ合金比率が領
域５１＞領域５２（Ｓｎリッチ領域）の２種類のＡｕ−
Ｓｎ合金層を用いた例を示している。そして、最も温度
が高くなると予想されるハンダ層中央部に占める合金層
（領域５２）の割合が大きくなるように調整している。
具体的には、数〜十数μｍ程度のサイズで周期的な構造
が適当である。その他の留意点は図２の例と同様であ
る。
方向の繰り返し構造（周期的構造）を示したが、図３に
示すような格子状の周期的構造を用いることでさらに微
妙な調整も可能である。図３の場合、Ａｕ合金比率が領
域５１＞領域５２（Ｓｎリッチ領域）の２種類のＡｕ−
Ｓｎ合金層を用いた例を示している。そして、最も温度
が高くなると予想されるハンダ層中央部に占める合金層
（領域５２）の割合が大きくなるように調整している。
具体的には、数〜十数μｍ程度のサイズで周期的な構造
が適当である。その他の留意点は図２の例と同様であ
る。
【００２９】また、積層ハンダを用いる場合は、図４に
示すように、基体３１上に、電極層である下地接着層３
２、Ａｕから成るＡｕ最下層３３、Ｓｎ層３４、Ａｕ層
３５、Ｓｎ層３６、及びＡｕ最上層３７を順次積層した
構造としてもよく、このときに、Ａｕ最下層のパターン
に２次元的な構成を持たせることで合金として面内でＡ
ｕ／Ｓｎ合金比の異なる面内分布を実現することができ
る。例えば、数千オングストローム〜１μｍ程度のＡｕ
最下層上にＡｕ、Ｓｎ金属薄膜が交互に積層された構造
とし、Ａｕ最下層の厚みを面内で調整することで、図２
または図３と同様の効果を得ることができる。ここで、
Ａｕ、Ｓｎ交互層それぞれは千〜数千オングストローム
厚、数〜十数層で作製することが望ましい。
示すように、基体３１上に、電極層である下地接着層３
２、Ａｕから成るＡｕ最下層３３、Ｓｎ層３４、Ａｕ層
３５、Ｓｎ層３６、及びＡｕ最上層３７を順次積層した
構造としてもよく、このときに、Ａｕ最下層のパターン
に２次元的な構成を持たせることで合金として面内でＡ
ｕ／Ｓｎ合金比の異なる面内分布を実現することができ
る。例えば、数千オングストローム〜１μｍ程度のＡｕ
最下層上にＡｕ、Ｓｎ金属薄膜が交互に積層された構造
とし、Ａｕ最下層の厚みを面内で調整することで、図２
または図３と同様の効果を得ることができる。ここで、
Ａｕ、Ｓｎ交互層それぞれは千〜数千オングストローム
厚、数〜十数層で作製することが望ましい。
【００３０】また、他の変形例として、下地に均一なＡ
ｕ−Ｓｎ合金層を形成し、その上に異なった組成を有す
る別の合金層を形成し、上部合金層の一部を、例えばリ
ストオフ法、またはドライエッチング法等の方法で除去
することにより平面的部分的な構造を実現できる。
ｕ−Ｓｎ合金層を形成し、その上に異なった組成を有す
る別の合金層を形成し、上部合金層の一部を、例えばリ
ストオフ法、またはドライエッチング法等の方法で除去
することにより平面的部分的な構造を実現できる。
【００３１】図５に示す構造ではＡｕ合金比率として領
域６１＞領域６２（Ｓｎリッチ領域）の２種類のＡｕ−
Ｓｎ合金層を用い、上記方法で下部ハンダ層６１上に上
部ハンダ層６２が形成されている。上部ハンダ層６２は
例えばレーザダイオード接合層（Ａｕ電極）形状に合わ
せ、同接合層からのＡｕの拡散を補償できるようになっ
ている。
域６１＞領域６２（Ｓｎリッチ領域）の２種類のＡｕ−
Ｓｎ合金層を用い、上記方法で下部ハンダ層６１上に上
部ハンダ層６２が形成されている。上部ハンダ層６２は
例えばレーザダイオード接合層（Ａｕ電極）形状に合わ
せ、同接合層からのＡｕの拡散を補償できるようになっ
ている。
【００３２】
【発明の効果】以上詳述したように、本発明の光実装基
板および光モジュールによれば、光半導体素子とＡｕ−
Ｓｎ合金層との接合時にＡｕ−Ｓｎ合金層に基板や光半
導体素子のＡｕを主成分とする電極からＡｕが拡散して
も共晶点組成から大きくずれることが抑制されるので、
接合強度に優れ且つ長期信頼性も満足する優れた光実装
基板および光モジュールを提供することができる。
板および光モジュールによれば、光半導体素子とＡｕ−
Ｓｎ合金層との接合時にＡｕ−Ｓｎ合金層に基板や光半
導体素子のＡｕを主成分とする電極からＡｕが拡散して
も共晶点組成から大きくずれることが抑制されるので、
接合強度に優れ且つ長期信頼性も満足する優れた光実装
基板および光モジュールを提供することができる。
【図１】本発明に係る光素子実装用基板および光モジュ
ールの実施形態を説明する分解斜視図である。
ールの実施形態を説明する分解斜視図である。
【図２】本発明に係る光素子実装用基板において、２種
以上の合金比を有するＡｕ−Ｓｎ合金層の一例を説明す
る斜視図である。
以上の合金比を有するＡｕ−Ｓｎ合金層の一例を説明す
る斜視図である。
【図３】本発明に係る光素子実装用基板において、２種
以上の合金比を有するＡｕ−Ｓｎ合金層の他の実施形態
を説明する斜視図である。
以上の合金比を有するＡｕ−Ｓｎ合金層の他の実施形態
を説明する斜視図である。
【図４】本発明に係る光素子実装用基板において、２種
以上の合金比を有するＡｕ−Ｓｎ合金層の他の実施形態
を説明する斜視図である。
以上の合金比を有するＡｕ−Ｓｎ合金層の他の実施形態
を説明する斜視図である。
【図５】本発明に係る光素子実装用基板において、２種
以上の合金比を有するＡｕ−Ｓｎ合金層の他の実施形態
を説明する斜視図である。
以上の合金比を有するＡｕ−Ｓｎ合金層の他の実施形態
を説明する斜視図である。
【図６】Ａｕ組成比と接合強度の関係を説明する線図で
ある。
ある。
【図７】Ａｕ−Ｓｎ合金状態図である。
１１：光伝送路の載置用溝 １２：基体（実装基板） １３：光半導体素子 １４、１５：マーカー １６：ハンダ層（Ａｕ−Ｓｎ合金層） １８：電極 ２２、５２，６２：Ｓｎリッチ領域
Claims (2)
- 【請求項１】 光伝送路を設ける基板に、前記光伝送
路に対し位置合わせして形成された電極上に、Ａｕ−Ｓ
ｎ合金層を介して光半導体素子を配設するように成した
光実装基板であって、前記Ａｕ−Ｓｎ合金層の前記光半
導体素子が接する部位に、共晶点組成よりＳｎが多く含
有されたＳｎリッチ領域が部分的に形成されていること
を特徴とする光実装基板。 - 【請求項２】 請求項１に記載の光実装基板におい
て、前記Ａｕ−Ｓｎ合金層上に前記光伝送路に光接続さ
せる光半導体素子を配設して成る光モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000094575A JP4605850B2 (ja) | 2000-03-30 | 2000-03-30 | 光実装基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000094575A JP4605850B2 (ja) | 2000-03-30 | 2000-03-30 | 光実装基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001284696A true JP2001284696A (ja) | 2001-10-12 |
| JP4605850B2 JP4605850B2 (ja) | 2011-01-05 |
Family
ID=18609605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000094575A Expired - Fee Related JP4605850B2 (ja) | 2000-03-30 | 2000-03-30 | 光実装基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4605850B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040033714A (ko) * | 2002-10-15 | 2004-04-28 | 주식회사일진 | 광통신용 송신모듈 |
| JP2005526402A (ja) * | 2002-05-16 | 2005-09-02 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 半導体チップをプラスチックケーシング体に固定する方法及びオプトエレクトロニック半導体構成素子及びオプトエレクトロニック半導体構成素子を製造する方法 |
| JP2006269751A (ja) * | 2005-03-24 | 2006-10-05 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| JP2007250739A (ja) * | 2006-03-15 | 2007-09-27 | Matsushita Electric Ind Co Ltd | 光半導体装置 |
| JP2007273574A (ja) * | 2006-03-30 | 2007-10-18 | Matsushita Electric Ind Co Ltd | 光半導体装置 |
| JP2011215209A (ja) * | 2010-03-31 | 2011-10-27 | Kyocera Corp | 光ファイバ固定用フェルール及びそれを用いた光ファイバ固定具 |
| WO2020158150A1 (ja) * | 2019-01-31 | 2020-08-06 | 日本電気硝子株式会社 | プリズム、光デバイス、プリズムの製造方法及びパッケージデバイスの製造方法 |
| JP2020126221A (ja) * | 2019-01-31 | 2020-08-20 | 日本電気硝子株式会社 | プリズム、光デバイス、プリズムの製造方法及びパッケージデバイスの製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1174448A (ja) * | 1997-08-28 | 1999-03-16 | Toshiba Corp | 素子搭載用基板、電子部品およびその製造方法 |
| JP2000077778A (ja) * | 1998-08-31 | 2000-03-14 | Kyocera Corp | 光半導体装置 |
-
2000
- 2000-03-30 JP JP2000094575A patent/JP4605850B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1174448A (ja) * | 1997-08-28 | 1999-03-16 | Toshiba Corp | 素子搭載用基板、電子部品およびその製造方法 |
| JP2000077778A (ja) * | 1998-08-31 | 2000-03-14 | Kyocera Corp | 光半導体装置 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005526402A (ja) * | 2002-05-16 | 2005-09-02 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 半導体チップをプラスチックケーシング体に固定する方法及びオプトエレクトロニック半導体構成素子及びオプトエレクトロニック半導体構成素子を製造する方法 |
| US8110437B2 (en) | 2002-05-16 | 2012-02-07 | Osram Opto Semiconductors Gmbh | Method for attaching a semiconductor chip in a plastic encapsulant, optoelectronic semiconductor component and method for the production thereof |
| KR20040033714A (ko) * | 2002-10-15 | 2004-04-28 | 주식회사일진 | 광통신용 송신모듈 |
| JP2006269751A (ja) * | 2005-03-24 | 2006-10-05 | Toshiba Corp | 半導体装置の製造方法及び半導体装置 |
| US7781323B2 (en) | 2005-03-24 | 2010-08-24 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method thereof |
| JP2007250739A (ja) * | 2006-03-15 | 2007-09-27 | Matsushita Electric Ind Co Ltd | 光半導体装置 |
| JP2007273574A (ja) * | 2006-03-30 | 2007-10-18 | Matsushita Electric Ind Co Ltd | 光半導体装置 |
| JP2011215209A (ja) * | 2010-03-31 | 2011-10-27 | Kyocera Corp | 光ファイバ固定用フェルール及びそれを用いた光ファイバ固定具 |
| WO2020158150A1 (ja) * | 2019-01-31 | 2020-08-06 | 日本電気硝子株式会社 | プリズム、光デバイス、プリズムの製造方法及びパッケージデバイスの製造方法 |
| JP2020126221A (ja) * | 2019-01-31 | 2020-08-20 | 日本電気硝子株式会社 | プリズム、光デバイス、プリズムの製造方法及びパッケージデバイスの製造方法 |
| JP7427888B2 (ja) | 2019-01-31 | 2024-02-06 | 日本電気硝子株式会社 | プリズム、光デバイス、プリズムの製造方法及びパッケージデバイスの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4605850B2 (ja) | 2011-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100852567B1 (ko) | 광학 장치 장착 방법 및 광학 헤드 장치 | |
| TWI238892B (en) | Packaging of multiple active optical devices | |
| JP2587151B2 (ja) | 光モジュールの製造方法 | |
| JP2985830B2 (ja) | 光モジュール及びその製造方法 | |
| JP3731542B2 (ja) | 光モジュール及び光モジュールの実装方法 | |
| JPH06120225A (ja) | 光モジュールの製造方法 | |
| KR19980069992A (ko) | 광 반도체 장치와 지지기판의 복합 유니트 및 광 반도체 장치를지지기판 상에 실장하기 위한 방법 | |
| JPH04152682A (ja) | アレイ状光素子用サブ基板の作製方法 | |
| JP3036446B2 (ja) | 光素子の実装方法 | |
| JP2001284696A (ja) | 光実装基板および光モジュール | |
| JP4429564B2 (ja) | 光部品及び電気部品の実装構造及びその方法 | |
| JP2994235B2 (ja) | 光受発光素子モジュール及びその製作方法 | |
| JPH02170548A (ja) | 半導体装置 | |
| JP3393483B2 (ja) | 光半導体モジュール及びその製造方法 | |
| JP5534155B2 (ja) | デバイス、及びデバイス製造方法 | |
| US20040108363A1 (en) | Method of fabricating an electronic module comprising an active component on a base | |
| JP2000022279A (ja) | 光素子の実装構造 | |
| JP2006128254A (ja) | 光素子の実装構造体及び実装方法 | |
| US6947229B2 (en) | Etalon positioning using solder balls | |
| JPH0688917A (ja) | 光導波路素子と光ファイバ端末との接続方法 | |
| JPH06188458A (ja) | 光素子モジュール | |
| JP2001156432A (ja) | モジュール及び電子部品の実装方法 | |
| JPH0766209A (ja) | バンプ材並びにその製造方法及びそれを用いた光部品実装方法 | |
| JPH0730092A (ja) | 光素子モジュール | |
| JPH09148623A (ja) | 光受発光素子の実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100413 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101005 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |