JP2020126221A - プリズム、光デバイス、プリズムの製造方法及びパッケージデバイスの製造方法 - Google Patents

プリズム、光デバイス、プリズムの製造方法及びパッケージデバイスの製造方法 Download PDF

Info

Publication number
JP2020126221A
JP2020126221A JP2019165192A JP2019165192A JP2020126221A JP 2020126221 A JP2020126221 A JP 2020126221A JP 2019165192 A JP2019165192 A JP 2019165192A JP 2019165192 A JP2019165192 A JP 2019165192A JP 2020126221 A JP2020126221 A JP 2020126221A
Authority
JP
Japan
Prior art keywords
layer
prism
layer portion
layers
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019165192A
Other languages
English (en)
Other versions
JP7427888B2 (ja
Inventor
義正 山口
Yoshimasa Yamaguchi
義正 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Electric Glass Co Ltd
Original Assignee
Nippon Electric Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Glass Co Ltd filed Critical Nippon Electric Glass Co Ltd
Priority to PCT/JP2019/046688 priority Critical patent/WO2020158150A1/ja
Priority to CN201980090897.2A priority patent/CN113383428A/zh
Priority to US17/419,316 priority patent/US20220091364A1/en
Priority to TW108144674A priority patent/TW202030504A/zh
Publication of JP2020126221A publication Critical patent/JP2020126221A/ja
Application granted granted Critical
Publication of JP7427888B2 publication Critical patent/JP7427888B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】位置精度を効果的に高めることができる、プリズムを提供する。【解決手段】底面2a及び底面2aに接続されている斜面2bを有するプリズム本体2と、底面2aに設けられている密着膜3とを備え、密着膜3が、最もプリズム本体2側に位置する第1の層部分と、第1の層部分5上に直接的または間接的に積層された第2の層部分6とを有し、第2の層部分6がAu層及びSn層のうち少なくとも一方の層を含むことを特徴とする。【選択図】図2

Description

本発明は、プリズム、光デバイス、プリズムの製造方法及びパッケージデバイスの製造方法に関する。
近年、ディスプレイ、自動車のヘッドランプやプロジェクタ等の用途において、光源からの光を反射させまたは屈折させるためのプリズムが広く用いられている。このようなプリズムを含む光デバイスの一例が下記の特許文献1に開示されている。特許文献1においては、半導体ディスクからなる実装基板上に、レーザーチップ及びプリズムが配置されている。レーザーチップ及びプリズムは、はんだにより実装基板に接合されている。
特開2000−091688号公報
光デバイスにおいては、光路の方向を高い精度で調整することが必要であるため、プリズムの接合配置には高い位置精度が要求される。しかしながら、プリズムに光を出射する光源に高出力なLD(Laser Diode)等を用いる場合、樹脂からなる接着剤を用いてプリズムを実装基板等に接合配置すると、接着剤が軟化し、プリズムの位置ずれが生じるおそれがある。一方で、特許文献1に記載のようなはんだを用いた実装は、はんだ全体の溶融流動を伴うことから、実装の前後においてプリズムの高さ方向の位置ずれが生じるおそれがある。そのため、特許文献1に記載のようなプリズムでは、実装基板等に接合配置した場合に位置精度を十分に高めることは困難であった。また、組立の作業性やコスト等の観点でも課題がある。
本発明は、光デバイスにおける位置精度を効果的に高めることができる、プリズム及び該プリズムを用いた光デバイス並びにプリズムの製造方法及びパッケージデバイスの製造方法を提供することを目的とする。
本発明のプリズムは、底面及び底面に接続されている斜面を有するプリズム本体と、底面に設けられている密着膜とを備え、密着膜が、プリズム本体側に位置する第1の層部分と、第1の層部分上に直接的または間接的に積層された第2の層部分とを有し、第2の層部分がAu層及びSn層のうち少なくとも一方の層を含むことを特徴とする。
第2の層部分において、Au層及びSn層が交互に積層されていることが好ましい。
第2の層部分がAu層及びSn層の双方を有し、Au層とSn層との間に、Au及びSnの合金からなるAu−Sn層が設けられていることが好ましい。
密着膜の積層方向において、プリズム本体から離れる側を外側としたときに、第2の層部分の最外層がAu層であることが好ましい。
第2の層部分が複数のAu層及び複数のSn層の双方を有し、Au層及びSn層が交互に積層されており、第2の層部分が応力緩和層を有し、応力緩和層が複数のAu層のうちの一層である場合には、応力緩和層の厚みが、他のAu層の平均の厚みと異なり、応力緩和層が複数のSn層のうちの一層である場合には、応力緩和層の厚みが、他のSn層の平均の厚みと異なることが好ましい。この場合、応力緩和層の厚みが、他のAu層または他のSn層の平均の厚みの1/2以上、5倍以下であることがより好ましい。または、応力緩和層の厚みが、他のAu層または他のSn層の平均の厚みの1/5以上、1/2以下であることがより好ましい。
密着膜の積層方向において、プリズム本体から離れる側を外側としたときに、第2の層部分の最外層が、第2の層部分において最も薄い層であることが好ましい。この場合、第2の層部分において、外側に位置する層ほど薄いことがより好ましい。
第2の層部分が複数のAu層及び複数のSn層の双方を有し、複数のAu層の厚みが互いに同一であり、且つ複数のSn層の厚みが外側に位置するほど厚いことが好ましい。
第2の層部分が複数のAu層及び複数のSn層の双方を有し、複数のAu層の厚みが外側に位置するほど薄く、且つ複数のSn層の厚みが互いに同一であることが好ましい。
第2の層部分におけるAu層及びSn層の合計の層数が3層以上、99層以下であることが好ましい。この場合、第2の層部分におけるAu層及びSn層の合計の層数が15層以上、35層以下であることがより好ましい。
密着膜の全体の厚みが1μm以上、10μm以下であることが好ましい。
第2の層部分がAu層及びSn層の双方を有し、第2の層部分におけるAuの重量の合計をM、Snの重量の合計をM、Au及びSnの重量の合計に対するAuの重量の比率をM/(M+M)としたときに、比率M/(M+M)が0.65以上、0.78以下であることが好ましく、0.60以上、0.75以下であることがより好ましい。
本発明の他の局面におけるプリズムは、パッケージに実装されるプリズムであって、底面及び底面に接続されている斜面を有するプリズム本体と、底面に設けられている密着膜とを備え、密着膜が、プリズム本体側に位置する第1の層部分と、第1の層部分上に直接的または間接的に積層された第2の層部分とを有し、第2の層部分がAu及びSnの合金からなるAu−Sn層であり、密着膜の第2の層部分の厚みが2.5μm以上、5.9μm以下である。
密着膜の積層方向において、プリズム本体から離れる側を外側としたときに、密着膜が、密着膜の最外層であり、第2の層部分上に積層されている最外層部分を有し、最外層部分がAu層であることが好ましい。
密着膜の積層方向において、プリズム本体から離れる側を外側としたときに、密着膜の最外層の算術平均粗さRaが0.20μm以下であることが好ましい。
第1の層部分がCr層またはTi層またはTa膜であることが好ましい。
密着膜が、第1の層部分と第2の層部分との間に積層された中間層部分をさらに有することが好ましい。この場合、中間層部分がNi層、Pt層、Pd層、Ni−Cr混合層またはこれらを組み合わせた合金層であることがより好ましい。
プリズム本体が、上面を有し、上面は、底面に対向し、かつ斜面に接続されていることが好ましい。
プリズム本体の斜面に反射膜が設けられていることが好ましい。また、プリズム本体の斜面及び上面に反射膜が設けられていることが好ましい。
本発明の光デバイスは、上記プリズムと、プリズムに光を出射し、またはプリズムからの光を受光する光学素子と、プリズム及び光学素子を収容するパッケージとを備え、パッケージにプリズムが密着膜により接合されていることを特徴とする。
本発明のプリズムの製造方法は、底面及び底面に接続されている斜面を有するプリズム本体の、底面に密着膜を設ける工程を備えたプリズムの製造方法であって、密着膜を設ける工程は、底面に金属材料からなる第1の層部分を形成する工程と、第1の層部分上に直接的または間接的に金属材料からなる第2の層部分を積層する工程とを含み、第1の層部分と第2の層部分とは互いに異なる成分の金属材料から構成され、第2の層部分がAu層及びSn層のうち少なくとも一方の層を含むことを特徴とする。
本発明のパッケージデバイスの製造方法は、上記プリズムを準備する工程と、プリズムとの接着面を有するパッケージを準備する工程と、密着膜がパッケージの接着面に当接するよう、プリズムとパッケージとを当接させる工程と、密着膜を加熱し、プリズムとパッケージとを接合させる工程とを備えることを特徴とする。
パッケージの接着面には、Au膜が形成されており、密着膜全体が溶融しない温度で加熱を行い、プリズムとパッケージとを接合させることが好ましい。
本発明のプリズム、光デバイス、プリズムの製造方法及びパッケージデバイスの製造方法によれば、プリズムの位置精度を効果的に高めることができる。
本発明の第1の実施形態に係るプリズムの断面図である。 本発明の第1の実施形態に係るプリズムの密着膜付近を示す拡大断面図である。 本発明の第2の実施形態に係るプリズムの密着膜付近を示す拡大断面図である。 本発明の第3の実施形態に係るプリズムの密着膜付近を示す拡大断面図である。 本発明の第4の実施形態に係るプリズムの密着膜付近を示す拡大断面図である。 本発明の第5の実施形態に係るプリズムの密着膜付近を示す拡大断面図である。 本発明の第6の実施形態に係るプリズムの断面図である。 本発明の第6の実施形態の変形例に係るプリズムの断面図である。 本発明の第7の実施形態に係る光デバイスの断面図である。 本発明の第8の実施形態に係るプリズムの断面図である。 本発明の第9の実施形態に係るプリズムの断面図である。 本発明の第10の実施形態に係るプリズムの断面図である。 本発明の第11の実施形態に係るプリズムの断面図である。 本発明の第12の実施形態に係るプリズムの断面図である。 本発明の第13の実施形態に係るプリズムの断面図である。 応力の評価に用いたプリズムの母材の断面図である。
以下、好ましい実施形態について説明する。但し、以下の実施形態は単なる例示であり、本発明は以下の実施形態に限定されるものではない。また、各図面において、実質的に同一の機能を有する部材は同一の符号で参照する場合がある。
(プリズム)
(第1の実施形態)
図1は、本発明の第1の実施形態に係るプリズムの断面図である。図1に示すように、プリズム1はプリズム本体2と、密着膜3と、反射膜4とを備える。プリズム本体2は、略台形の断面形状を有する。プリズム本体2は、底面2aと、底面2aに接続されている斜面2bと、底面2aに対向し、かつ斜面2bに接続されている上面2cとを有する。なお、プリズム本体2の断面形状は略台形には限定されず、略三角形等であってもよい。本実施形態においては、プリズム本体2は適宜のガラス材料からなる。
プリズム本体2の底面2aに密着膜3が設けられている。プリズム本体2の斜面2bに反射膜4が設けられている。プリズム1は、密着膜3により、光デバイスやパッケージデバイスにおける実装基板やパッケージ等に接合される。
図2は、第1の実施形態に係るプリズムの密着膜付近を示す拡大断面図である。図2に示すように、密着膜3は、複数の金属層の積層体である。具体的には、密着膜3は、最もプリズム本体2側に位置する第1の層部分5と、第1の層部分5上に積層された第2の層部分6とを有する。本実施形態では、第2の層部分6は、第1の層部分5上に直接的に積層されている。なお、第2の層部分6は、第1の層部分5上に、他の層を介して間接的に積層されていてもよい。
第1の層部分5はCr層である。もっとも、第1の層部分5は、密着膜3の各層において相対的にプリズム本体2との密着性が高ければよく、Cr層には限定されない。例えば、第1の層部分5はTi層もしくはTa層であってもよい。
なお、本発明において各金属層には少量の不純物や添加物が許容される。具体的には、Cr層は、Crを95重量%以上含む金属層である。また、Ti層は、Tiを95重量%以上含む金属層である。また、Ta層は、Taを95重量%以上含む金属層である。Cr、Ti、Taはガラスとの密着層として機能するが、Cr、Ti、Taの含有量が上記範囲であれば本発明の効果を損なわない。
第2の層部分6は、本実施形態では、第1の層6a、第2の層6b、第3の層6c、第4の層6d及び第5の層6eがこの順序で積層された積層体である。ここで、密着膜3の積層方向において、プリズム本体2側を内側とし、プリズム本体2から離れる側を外側とする。第2の層部分6において、第5の層6eが最外層である。
第1の層6aはAu層であり、第2の層6bはSn層であり、第3の層6cはAu層であり、第4の層6dはSn層であり、最外層である第5の層6eはAu層である。第2の層部分6において、Au層及びSn層が交互に積層されている。なお、第2の層部分6はAu層及びSn層のうち少なくとも一方の層を含んでいればよく、層数は上記に限定されない。
なお、本発明においては、Au層は、Auを95重量%以上含む金属層である。また、Sn層はSnを95重量%以上含む金属層である。AuやSnの精製の度合いにより、金属層に不純物の混入は起こり得る。不純物としては、例えばFe、Cr、Ni等が代表的であるが、Au及びSn各々の含有量が上記範囲であれば、本発明の効果を損なわない。
反射膜4は、例えば、高屈折率膜及び低屈折率膜が交互に積層された誘電体多層膜からなる。高屈折率膜の材料としては、例えば、TiO、Ta、ZrOまたはHfOを挙げることができる。低屈折率膜の材料としては、例えば、SiOまたはMgFを挙げることができる。また、反射膜4として金属膜を用いても良い。反射膜4は、プリズム本体2の斜面2bの少なくとも一部に設けられていればよく、例えば、斜面2bの全面に設けられていてもよい。斜面2bに反射膜4が設けられていることにより、光源から出射された光を好適に反射させることができる。なお、プリズム1は必ずしも反射膜4を有していなくともよい。
密着膜3及び反射膜4は、例えば、スパッタリング法や真空蒸着法等により、各層を積層することによって形成することができる。
本実施形態の特徴は、プリズム本体2の底面2aに設けられた密着膜3が、第1の層部分5と、Au層及びSn層のうち少なくとも一方の層を含む第2の層部分6とを有することにある。それによって、光デバイスにおけるプリズム1の位置精度を効果的に高めることができる。この詳細を以下において説明する。
本実施形態のプリズム1は、密着膜3全体の溶融流動を伴わずにパッケージ等に接合することができる。具体的には、図9に示すように、まず、パッケージ等にプリズム1を載置する。具体的には、パッケージ等における、プリズム1を接着させる接着面に、プリズム1を載置する。このとき、プリズム1を載置する部分(本実施形態においてはパッケージの内面)にはAu膜等の金属膜が、密着膜3との接合を補助するための補助層として設けられていることが好ましい。次に、プリズム1の密着膜3を、密着膜3全体が溶融しない温度において加熱する。加熱の温度は特に限定されないが、例えば、300℃以上、350℃以下で加熱すればよい。密着膜3の加熱により、Au層及びSn層において金属を相互拡散させ、密着膜3を合金化させる。このとき、パッケージ内面の金属膜であるAu膜と密着膜3の最外層のAu層とが相互拡散して接着し、密着膜3を構成するAu層及びSn層も相互拡散して合金化する。これにより、密着膜3とパッケージ等の金属膜とを一体化させ、プリズム1をパッケージ等に接合する。このようにして、例えばパッケージデバイス等を好適に製造することができる。あるいは、光デバイスに用いるプリズム1をパッケージ等に搭載することができる。
このように、密着膜3全体の溶融を伴わないため、プリズム1の接合の前後において密着膜3の厚みが変化し難く、プリズム本体2の高さ方向の位置ずれが生じ難い。同様に、密着膜3全体の溶融を伴わないため、プリズム1の接合の前後において、プリズム本体2の水平方向の位置ずれも生じ難い。従って、プリズム1の位置精度を効果的に高めることができる。また、パッケージの組立工程において、従来のはんだの塗布工程を省略できるため、すなわち密着膜3を有するプリズム1をパッケージ等に載置するだけで良いため、作業性やコスト効率を向上できる。
さらに、樹脂からなる接着剤とは異なり、密着膜3は金属からなる。よって、水分や酸素による劣化や光による劣化が生じ難く、信頼性を高めることができる。加えて、プリズム1とパッケージ等との接合後においてガスが生じないため、反射膜4や後述の光学素子74に不純物が付着し難く、反射率や透過率の劣化が生じ難い。
なお、上記では、パッケージにプリズム1を載置した状態で加熱し、接合する場合を例示したが、プリズム1の密着膜3がパッケージの接着面と当接した状態であれば、接合時のパッケージおよびプリズム1の姿勢や状態は上記に限られない。例えば、プリズム1上にパッケージを載置する態様であってもよいし、当接状態のプリズム1とパッケージとをクランプ装置等で挟持した状態であってもよい。
密着膜3においてはAu層及びSn層が交互に積層されていることが好ましい。それによって、実装に際し、Au層及びSn層においてより確実に金属を相互拡散させることができ、Au層及びSn層をより確実に合金化させることができる。よって、パッケージ等にプリズム1を実装するに際し、密着膜3による接合力をより確実に高めることができる。
密着膜3の全体の厚みは1μm以上であることが好ましく、3μm以上であることがより好ましい。これによって、接合力をより十分に高めることができる。密着膜3の全体の厚みは10μm以下であることが好ましく、5μm以下であることがより好ましい。この場合には、実装に際し金属が相互拡散する各層を薄くすることができる。それによって、密着膜3の各層において金属が剥離を起こさない程度に相互拡散するために要する時間を短縮することができ、密着膜3の合金化の時間を短縮することができる。従って、生産性をより高めることができる。また、用いる密着膜3が薄いことにより、プリズム本体2の高さ方向の位置ずれが小さくなるため、プリズム1の位置精度をより一層効果的に高めることができる。
密着膜3の第2の層部分6におけるAu層及びSn層の合計の層数は3層以上であることが好ましく、15層以上であることがより好ましい。それによって、第2の層部分6における各層の厚みをより一層薄くすることができる。従って、実装に際し、密着膜3の合金化の時間をより一層短縮することができ、より一層生産性を高めることができる。
第2の層部分6におけるAu層及びSn層の合計の層数は、99層以下であることが好ましい。生産性を考慮すると39層以下であることがより好ましく、35層以下であることがさらに好ましい。第2の層部分6の層数が多すぎる場合には、各層が薄くなりすぎるため、各層の形成が困難となるおそれがある。
第2の層部分6は、Au層とSn層との間に積層されており、かつAu及びSnの合金からなるAu−Sn層を有していてもよい。この場合には、実装に際し、密着膜3の合金化の時間をより一層効果的に短縮することができ、生産性をより一層効果的に高めることができる。なお、Au−Sn層は、真空蒸着法やスパッタ法を用いて2源蒸着や2源スパッタにより短時間で形成することができる。
なお、Au−Sn層は、密着膜3の形成に際し、隣接するAu層及びSn層の一部を合金化することにより形成することができる。例えば、スパッタリング法または真空蒸着法等の適宜の条件下において、Au層とSn層とを積層したときのエネルギーにより、Au層及びSn層の一部を合金化し、Au−Sn層を形成することができる。
第2の層部分6における最外層はAu層であることが好ましい。それによって、実装に際しパッケージ等に接する最外層が酸化し難く、接合力をより確実に高めることができる。
ここで、密着膜3におけるAuの重量の合計をM、Snの重量の合計をM、Au及びSnの重量の合計に対するAuの重量の比率をM/(M+M)とする。このとき、比率M/(M+M)が0.78より大きく、0.82より小さいことが好ましく、0.8であることが特に好ましい。この場合には、Au及びSnの融点(共晶温度)を280℃程度とすることができ、低温で密着膜3を合金化することができる。よって、パッケージ等にプリズム1を低温で接合することができる。
ここで、上述したように、プリズム1を実装するパッケージ等には、Au膜等の金属膜が形成されていることが好ましい。パッケージ等のAu膜が形成された部分にプリズム1を接合するときには、当該Au膜から密着膜3へのAuの持ち込みが生じる。そのため、合金化後における密着膜3のAuの重量の比率M/(M+M)は、合金化前よりも大きくなる。したがって、このような場合には、密着膜3におけるAuの重量の比率M/(M+M)は、0.60以上、0.78以下であることが好ましく、0.68以上、0.75以下であることがより好ましい。合金化前の密着膜3の比率M/(M+M)を上記範囲内とすることにより、Au膜及び密着膜3の合金化後の密着膜3の比率M/(M+M)を、0.78より大きく、0.82より小さい範囲内とすることができる。それによって、Au及びSnの融点(共晶温度)を280℃程度とすることができ、低温で密着膜3を合金化することができる。よって、パッケージ等にプリズム1を低温でより確実に接合することができる。
本実施形態のように、プリズム本体2は、底面2aに対向し、かつ斜面2bに接続されている上面2cを有することが好ましい。この場合には、プリズム1を移動させる際にチャッキングし易いため、プリズム1を容易に実装することができる。なお、プリズム本体2は、必ずしも上面2cを有していなくともよく、断面形状が略三角形等であってもよい。
(第2の実施形態)
図3は、本発明の第2の実施形態に係るプリズムの密着膜付近を示す拡大断面図である。図3に示すように、本実施形態のプリズム11は、密着膜13の第2の層部分16において外側に位置する層ほど薄い点で、第1の実施形態と異なる。具体的には、第1の層16aの厚みをT、第2の層16bの厚みをT、第3の層16cの厚みをT、第4の層16dの厚みをT、第5の層16eの厚みをTとしたときに、T>T>T>T>Tである。上記以外の点においては、本実施形態のプリズム11は第1の実施形態のプリズム1と同様の構成を有する。
本実施形態においても、第1の実施形態と同様に、密着膜13の溶融を伴うことなくプリズム11をパッケージ等に接合することができる。従って、プリズム11の位置精度を効果的に高めることができる。
ところで、第5の層16eは最外層であるため、第5の層16eに隣接する層は、内側に位置する第4の層16dのみである。そのため、密着膜13の合金化に際し、第3の層16cや第4の層16dにおいては外側及び内側の両面を介した相互拡散が生じるが、第5の層16eにおいては内側の面のみを介した相互拡散が生じる。ここで、本実施形態においては、第5の層16eは第2の層部分16において最も薄い層である。よって、第5の層16eにおいて合金化に要する相互拡散の時間を効果的に短縮することができるため、第5の層16eをより確実に合金化することができ、かつ合金化の時間を短縮することができる。従って、密着膜13をより確実に合金化することができ、より確実に接合力を高めることができ、かつ生産性を高めることができる。
加えて、密着膜13の第2の層部分16において外側に位置する層ほど薄い。それによって、第5の層16eを薄くしても、第5の層16e以外の層もより確実に合金化することができる。従って、密着膜13をより一層確実に合金化することができ、より一層確実に接合力を高めることができる。
なお、第2の層部分16において、第5の層16eが最も薄い層であり、かつ少なくとも2層が同じ厚みであってもよい。第2の層部分16の各層の厚みの関係は、T≧T≧T≧T>Tであってもよい。
(第3の実施形態)
図4は、本発明の第3の実施形態に係るプリズムの密着膜付近を示す拡大断面図である。密着膜の各層の厚みは、第1の実施形態における厚みから下記のように変更してもよい。例えば、本実施形態のプリズム21は、密着膜23の第2の層部分26において複数のAu層の厚みが互いに同一であり、かつ複数のSn層の厚みが外側に位置するほど厚い構成としてもよい。具体的には、第1の層26aの厚みをT、第2の層26bの厚みをT、第3の層26cの厚みをT、第4の層26dの厚みをT、第5の層26eの厚みをTとしたときに、Au層の厚みはT=T=T、Sn層の厚みはT<Tである。上記以外の点においては、本実施形態のプリズム21は第1の実施形態のプリズム1と同様の構成を有する。
本実施形態においても、第1の実施形態と同様に、密着膜23全体の溶融流動を伴うことなくプリズム21をパッケージ等に接合することができる。また、密着膜23が合金化された際に、内側に比べ外側におけるSnの重量比を高めることができ、プリズム21の位置精度をより一層効果的に高めることができる。
(第4の実施形態)
図5は、本発明の第4の実施形態に係るプリズムの密着膜付近を示す拡大断面図である。密着膜の各層の厚みは、第1の実施形態における厚みから下記のように変更してもよい。例えば、本実施形態のプリズム31は、密着膜33の第2の層部分36において複数のAu層の厚みが外側に位置するほど薄く、かつ複数のSn層の厚みが互いに同一である構成としてもよい。具体的には、第1の層36aの厚みをT、第2の層36bの厚みをT、第3の層36cの厚みをT、第4の層36dの厚みをT、第5の層36eの厚みをTとしたときに、Au層の厚みはT>T>T、Sn層の厚みはT=Tである。上記以外の点においては、本実施形態のプリズム31は第1の実施形態のプリズム1と同様の構成を有する。
本実施形態においても、第1の実施形態と同様に、密着膜33全体の溶融流動を伴うことなくプリズム31をパッケージ等に接合することができる。また、密着膜33が合金化された際に、内側に比べ外側におけるSnの重量比を高めることができ、プリズム31の位置精度をより一層効果的に高めることができる。
(第5の実施形態)
図6は、本発明の第5の実施形態に係るプリズムの密着膜付近を示す拡大断面図である。図6に示すように、本実施形態のプリズム41は、密着膜43が、第1の層部分5と第2の層部分6との間に積層された中間層部分47を有する点において第1の実施形態と異なる。上記以外の点においては、本実施形態のプリズム41は第1の実施形態のプリズム1と同様の構成を有する。
本実施形態においては、第2の層部分6は、第1の層部分5上に中間層部分47を介して間接的に積層されている。密着膜43が中間層部分47を有することにより、第1の層部分5に第2の層部分6の金属が拡散し難い。よって、プリズム本体2から密着膜43が剥離し難い。
中間層部分47は、Ni層、Pt層、Pd層、Ni−Cr混合層またはこれらを組み合わせた合金層であることが好ましい。それによって、第1の層部分5に第2の層部分6の金属がより一層拡散し難く、プリズム本体2から密着膜43がより一層剥離し難い。
なお、本発明において、Ni層は、Niを90重量%以上含む金属層である。また、Pt層は、Ptを90重量%以上含む金属層である。また、Pd層は、Pdを90重量%以上含む金属層である。こちらはバリア層として機能するが、Ni、Pt、Pdもしくはその合金層が90重量%以上含まれることでバリア層としての機能を果たせると考えられる。
加えて、第1の実施形態と同様に、密着膜43全体の溶融流動を伴うことなくプリズム41をパッケージ等に接合することができる。従って、プリズム41の位置精度を効果的に高めることができる。
(第6の実施形態)
図7は、本発明の第6の実施形態に係るプリズムの断面図である。図7に示すように、本実施形態のプリズム51は、反射膜4がプリズム本体2の斜面2b及び上面2cに設けられている点において第1の実施形態と異なる。具体的には、反射膜4は斜面2bから上面2cにかけて連続的に設けられている。上記以外の点においては、本実施形態のプリズム51は第1の実施形態のプリズム1と同様の構成を有する。
本実施形態においても、第1の実施形態と同様の密着膜3を有するため、プリズム51の位置精度を効果的に高めることができる。
プリズム51の実装は、カメラによりプリズム51の位置を視認しながら行われることが望ましい。それによって、プリズム51の位置精度を高めることができる。さらに、本実施形態においては、反射膜4がプリズム本体2の上面2cに設けられている。これにより、反射膜4によってカメラ側に光が反射される。よって、プリズム51の輝度を高めることができ、カメラによってプリズム51を視認し易くすることができる。従って、より確実にプリズム51の位置確認をすることができ、プリズム51の位置精度をより確実に高めることができる。
本実施形態においては、反射膜4はプリズム本体2の上面2cの全面に設けられている。もっとも、反射膜4は、上面2cの一部に設けられていてもよい。図8に示す第6の実施形態の変形例に係るプリズム61においては、反射膜4は、プリズム本体2の斜面から上面2cの一部に至っている。この場合においても、実装に際し、より確実に位置確認をすることができ、プリズム61の位置精度をより確実に高めることができる。
図7に示すプリズム51においては、斜面2b及び上面2cの反射膜4は一体として設けられている。なお、斜面2bに設けられた反射膜4と上面2cに設けられた反射膜4とが別体であってもよい。
(光デバイス)
(第7の実施形態)
図9は、本発明の第7の実施形態に係る光デバイスの断面図である。図9に示すように、光デバイス70は、第1の実施形態のプリズム1と、光学素子74と、プリズム1及び光学素子74を収容するパッケージ75とを備える。
本実施形態では、光学素子74はプリズム1に光を出射する光源である。光源には、特に限定されないが、例えばLDやLED(Light Emitting Diode)等を用いることができる。なお、光学素子74は、プリズム1からの光を受光する受光素子であってもよい。
パッケージ75は、底部76及び底部76上に配置された側壁部77を有する容器状の部材である。パッケージ75は、例えば、セラミック材料により構成され、具体的には、アルミナや窒化アルミニウム等により構成される。底部76は実装面76aを有する。底部76の実装面76a上に光学素子74及びプリズム1が配置されている。側壁部77は内面77a及び外面を有する。底部76の実装面76a及び側壁部77の内面77aには、金属膜78が設けられている。具体的には、本実施形態では、金属膜78はAu膜である。なお、金属膜78はAu膜には限定されない。
プリズム1は、密着膜3によりパッケージ75の実装面76aに接合されている。光学素子74は、特に限定されないが、例えばはんだ等により実装面76aに接合されていてもよい。
パッケージ75は、金属膜78を必ずしも有していなくともよい。もっとも、パッケージ75は、本実施形態のように金属膜78を有することが好ましい。プリズム1の密着膜3と金属膜78とを合金化することにより、プリズム1とパッケージ75との間の接合力をより確実に、かつ効果的に高めることができる。このような構成は、特に、プリズム1とパッケージ75との熱膨張率差が比較的大きい場合に有効である。
金属膜78はAu膜であることが好ましい。それによって、金属膜78が酸化し難い。従って、光デバイス70の製造に際し、プリズム1とパッケージ75との間の接合力をより確実に高めることができる。
本実施形態では、底部76の実装面76aの全面及び側壁部77の内面77aに金属膜78が設けられている。もっとも、金属膜78は、少なくともプリズム1が配置される部分に設けられていればよい。
パッケージ75の側壁部77上には、光学素子74及びプリズム1を封止するように、蓋体79が設けられている。蓋体79は、特に限定されないが、本実施形態ではガラス蓋である。
蓋体79とパッケージ75との接合の方法は特に限定されないが、本実施形態では、例えば、SnNi接合により接合されている。この場合には、接合後においてガスが生じないため、プリズム1の反射膜4に不純物が付着し難く、反射率の劣化が生じ難い。上記接合方法は一例であり、SnAg接合、SnAgCu接合により接合されてもよい。
図9に示すように、光学素子74から出射した光Aは、プリズム1において反射され、蓋体79を通り、光デバイス70外に出射される。
光デバイス70は第1の実施形態のプリズム1を有するため、光デバイス70におけるプリズム1の位置精度を効果的に高めることができる。
光デバイス70はマルチチップに用いてもよい。マルチチップは、例えば、実装基板と、実装基板上に配置された複数の光デバイス70とを備える。マルチチップの光デバイスは第1の実施形態のプリズム1を有するため、マルチチップにおいても、プリズム1の位置精度を効果的に高めることができる。
(プリズム)
(第8の実施形態)
図10は、第8の実施形態に係るプリズムの断面図である。図10に示すように、本実施形態のプリズムは、密着膜83Aの第2の層部分86Aが応力緩和層87Aを有する点において、第1の実施形態と異なる。具体的には、応力緩和層87Aは、複数のAu層のうちの一層である第3の層に相当する。上記以外の点においては、本実施形態のプリズムは第1の実施形態のプリズム1と同様の構成を有する。
応力緩和層87Aの厚みは、他のAu層である、第1の層6a及び第5の層6eの平均の厚みと異なる。より具体的には、応力緩和層87Aの厚みは、第2の層部分86Aにおける他のAu層の平均の厚みよりも厚い。
ここで、Au層とSn層とは、互いに逆方向の応力を有する。第2の層部分におけるAu層及びSn層のうち一方の応力が他方の応力よりも大きい場合には、プリズムをパッケージに接合したときに、パッケージに応力が加わることとなる。第2の層部分におけるAu層及びSn層が多層になるほど、応力は大きくなる。
これに対して、本実施形態においては、第2の層部分86Aは応力緩和層87Aを有する。これにより、複数のAu層の応力の合計と複数のSn層の応力の合計との大小関係を、等しい関係に近づけることができる。よって、プリズムを実装したときの、パッケージに加わる応力を緩和することができる。従って、プリズムがパッケージから剥離し難い。
密着膜83Aが応力緩和層87Aを有することにより、Au層の応力の合計を大きい方に調整することができるため、本実施形態はSn層の応力の合計が大きい場合に好適である。応力緩和層87Aの厚みは、他のAu層の厚みの平均の1/2以上、5倍以下であることが好ましい。それによって、プリズムをパッケージ等に実装した際、パッケージ等に加わる応力を効果的に緩和することができ、プリズムのパッケージ等からの剥離を効果的に抑制することができる。
例えば、応力緩和層87A以外の複数のAu層の厚みを均一とし、複数のSn層の厚みを均一としてもよい。この場合には、密着膜93の形成に際し、応力緩和層87Aの厚みのみを他のAu層の厚みと異ならせればよい。よって、製造工程を単純化することができる。従って、生産性を高めることができ、かつプリズムがパッケージ等から剥離し難い。もっとも、応力緩和層87A以外の複数のAu層の厚み及び複数のSn層の厚みは、均一ではなくともよい。
さらに、本実施形態においても、第1の実施形態と同様に、密着膜83Aの溶融を伴うことなくプリズムをパッケージ等に接合することができる。従って、プリズムの位置精度を効果的に高めることができる。
以下において、本実施形態と応力緩和層の構成のみが異なる第9〜第11の実施形態を示す。第9〜第11の実施形態においても、本実施形態と同様に、プリズムの位置精度を効果的に高めることができ、かつパッケージ等からプリズムが剥離し難い。
(第9の実施形態)
図11は、第9の実施形態に係るプリズムの断面図である。図11に示すように、本実施形態においても、密着膜83Bの第2の層部分86Bにおける応力緩和層87Bは、複数のAu層のうちの一層である第3の層に相当する。応力緩和層87Bの厚みは、第2の層部分86Aにおける、応力緩和層87B以外のAu層の厚みの平均よりも薄い。
密着膜83Bが応力緩和層87Bを有することにより、Au層の応力の合計を小さい方に調整することができるため、本実施形態はSn層の応力の合計が小さい場合に好適である。応力緩和層87Bの厚みは、他のAu層の厚みの平均の1/5以上、1/2以下であることが好ましく、1/5以上、1/4以下であることがより好ましい。それによって、プリズムをパッケージ等に実装した際、パッケージ等に加わる応力を効果的に緩和することができ、プリズムのパッケージ等からの剥離を効果的に抑制することができる。
(第10の実施形態)
図12は、第10の実施形態に係るプリズムの断面図である。図12に示すように、本実施形態の密着膜83Cの第2の層部分86Cにおける応力緩和層87Cは、複数のSn層のうちの一層である第4の層に相当する。応力緩和層87Cの厚みは、第2の層部分86Cにおける、応力緩和層87C以外のSn層の厚みの平均よりも厚い。
密着膜83Cが応力緩和層87Cを有することにより、Sn層の応力の合計を大きい方に調整することができるため、本実施形態はAu層の応力の合計が大きい場合に好適である。応力緩和層87Cの厚みは、他のSn層の厚みの平均の1/2以上、5倍以下であることが好ましい。それによって、プリズムをパッケージ等に実装した際、パッケージ等に加わる応力を効果的に緩和することができ、プリズムのパッケージ等からの剥離を効果的に抑制することができる。
(第11の実施形態)
図13は、第11の実施形態に係るプリズムの断面図である。図13に示すように、本実施形態においても、密着膜83Dの第2の層部分86Dにおける応力緩和層87Dは、複数のSn層のうちの一層である第4の層に相当する。応力緩和層87Dの厚みは、第2の層部分86Dにおける、応力緩和層87D以外のSn層の厚みの平均よりも薄い。
密着膜83Dが応力緩和層87Dを有することにより、Sn層の応力の合計を小さい方に調整することができるため、本実施形態はAu層の応力の合計が小さい場合に好適である。応力緩和層87Dの厚みは、他のSn層の厚みの平均の1/5以上、1/2以下であることが好ましく、1/5以上、1/3以下であることがより好ましい。それによって、プリズムをパッケージ等に実装した際、パッケージ等に加わる応力を効果的に緩和することができ、プリズムのパッケージ等からの剥離を効果的に抑制することができる。
上記各実施形態において、密着膜の第2の層部分がAu層及びSn層のうち少なくとも一方の層を有する例を示した。なお、密着膜の第2の層部分においては、Au層及びSn層が合金化されていてもよい。この例を以下において示す。
(第12の実施形態)
図14は、第12の実施形態に係るプリズムの断面図である。図14に示すように、本実施形態は、第2の層部分96がAu及びSnの合金からなるAu−Sn層である点及び密着膜93が最外層部分98を有する点において、第1の実施形態と異なる。最外層部分98は第2の層部分96上に積層されている。最外層部分98はAu層である。上記以外の点においては、本実施形態のプリズム91は第1の実施形態のプリズム1と同様の構成を有する。
密着膜93の第2の層部分96の形成に際しては、例えば、Au層及びSn層を交互に積層し、次に、積層されたAu層及びSn層を加熱すればよい。これにより、Au層及びSn層を合金化することによって、第2の層部分96を形成することができる。
本実施形態においては、最外層部分98が密着膜93の最外層である。最外層部分98は、例えば、スパッタリング法や真空蒸着法等により形成することができる。なお、密着膜93は最外層部分98を有しなくともよい。この場合には、他の第1の実施形態等と同様に、第2の層部分の最外層が密着膜の最外層である。なお、具体的には、本実施形態のように第2の層部分96がAu−Sn層であり、最外層部分98を有しない場合には、Au−Sn層が最外層である。
プリズム91は、他の実施形態のプリズムと同様に、パッケージ等に実装される。本実施形態においても、密着膜93全体の溶融流動を伴わずに、プリズム91をパッケージ等に接合することができる。よって、プリズム91の位置精度を効果的に高めることができる。
密着膜93の第2の層部分96の厚みは、2.5μm以上、5.9μm以下であることが好ましい。それによって、パッケージ等にプリズム91を実装するに際し、密着膜93による接合力を十分に高めることができる。なお、第1の層部分の厚みは、0.1以上、0.5μm以下であることが好ましい。密着膜の全体の厚みは、3μm以上、6μm以下であることが好ましい。
本実施形態のように、密着膜93は最外層部分98を有することが好ましい。本実施形態においては、Au−Sn層である第2の層部分96上に、Au層である最外層部分98が積層されている。この場合、実装に際しパッケージ等に接する部分は最外層部分98である。よって、実装に際し密着膜93が酸化し難く、密着膜93による接合力をより確実に高めることができる。
本実施形態においても、第5の実施形態と同様に、第1の層部分5と第2の層部分96との間に中間層部分が積層されていてもよい。これにより、第1の層部分5に第2の層部分96の金属が拡散し難い。よって、プリズム本体2から密着膜93が剥離し難い。
(第13の実施形態)
図15は、第13の実施形態に係るプリズムの断面図である。図15に示すように、本実施形態は、プリズム本体2の底面2aと斜面2bとの稜線に、保護膜105が設けられている点において、第1の実施形態と異なる。上記以外の点においては、本実施形態のプリズムは第1の実施形態のプリズム1と同様の構成を有する。
保護膜105は反射膜4と一体的に設けられている。保護膜105は、密着膜3に接続されている。なお、保護膜105は密着膜3に必ずしも接続されていなくともよい。保護膜105は、例えば、スパッタリング法または真空蒸着法等により形成することができる。本実施形態のように、保護膜105が反射膜4と一体である場合には、反射膜4と同時に保護膜105を形成することもできる。
もっとも、保護膜105は反射膜4と別体として設けられていてもよい。あるいは、保護膜105は密着膜3と一体的に設けられていてもよい。この場合には、保護膜105は、反射膜4に接続されていてもよく、または反射膜4に接続されていなくともよい。保護膜105が密着膜3と一体である場合には、保護膜105は、密着膜3と同様の複数の層のうち少なくとも一層を有する。
プリズムが保護膜105を有することにより、プリズム本体2に欠けが生じ難い。保護膜105は、反射膜4及び密着膜3の双方に接続されていることが好ましい。それによって、プリズム本体2に欠けがより一層生じ難い。
本実施形態においても、第1の実施形態と同様に、密着膜3の溶融を伴うことなくプリズムをパッケージ等に接合することができる。従って、プリズムの位置精度を効果的に高めることができる。
(接合力の評価)
図1に示す第1の実施形態のプリズム1において、密着膜3の最外層としての、第2の層部分6の最外層の算術平均粗さRaを異ならせて、パッケージとの接合性を確認した。なお、密着膜3の最外層はAu層とした。具体的には、最外層の算術平均粗さRaをRaとしたときに、Ra≦0.05、0.05<Ra≦0.09、0.09<Ra≦0.15、0.15<Ra≦0.20とした。なお、本明細書における算術平均粗さRaはJIS B 0601:2013に基づく。
接合性の確認においては、パッケージとして、Auめっきされた部分を有する窒化アルミニウム基板を用いた。プリズム1を窒化アルミニウム基板のAuめっきされた部分に、約320℃に加熱することにより接合した。その後、プリズム1の側面から力を加えた。具体的には、プリズム1の密着膜3が窒化アルミニウム基板から剥離するまで、またはプリズム本体2が密着膜3から剥離するまで、あるいは剥離が生じずプリズム本体2が破壊されるまで、プリズム1に力を加えた。接合性の確認は、算術平均粗さRaを異ならせた各場合において、それぞれ15回行った。結果を表1に示す。
表1において、接合性の評価は◎が最も高く、○が次に高く、△が最も低い。「剥離無し」とは、密着膜3がパッケージから剥離していないことをいい、プリズム本体2が破壊された場合またはプリズム本体2が密着膜3から剥離した場合を含む。「一部剥離」とは、密着膜3の一部がパッケージから剥離したこという。
Figure 2020126221
表1に示すように、密着膜3の最外層の算術平均粗さRaを異ならせたいずれの場合においても、「剥離無し」または「一部剥離」であり、密着膜3はパッケージから完全に剥離していないことがわかる。さらに、最外層の算術平均粗さRaの値が小さいほど、「剥離無し」の割合が大きくなっていることがわかる。
密着膜3の最外層の算術平均粗さRaは、0.20.μm以下であることが好ましく、0.15μm以下であることがより好ましく、0.09μm以下であることがさらに好ましく、0.05μm以下であることが特に好ましい。それによって、実装に際し、パッケージ等と密着膜93との密着性をより一層効果的に高めることができる。従って、接合力をより一層効果的に高めることができる。
同様に、図14に示す第12の実施形態において、密着膜93が最外層部分98を有しない場合においても、密着膜93の最外層としての、第2の層部分96の算術平均粗さRaが上記範囲内であることが好ましい。それによって、接合力をより一層効果的に高めることができる。
(応力の評価)
プリズム密着膜の、応力の大きさを評価した。図16に示す、両側面が対向する方向において延びているプリズムの母材91Aをダイシングシートに貼り付けた。次に、一点鎖線I−Iに沿ってプリズムの母材91Aを切断し、個片化した。なお、個片化後のプリズムは、図14に示す第12の実施形態のプリズムと同様の構成を有する。密着膜93のパッケージに対する応力が大きい場合には、個片化時に応力が解放されるときの衝撃が大きいため、プリズムが剥離し易い。よって、剥離する割合が大きいほど、密着膜93の応力が大きい。
応力の評価は、密着膜93の第2の層部分96の厚み等を異ならせて、条件1〜条件4において行った。具体的には、条件1においては、第2の層部分96の厚みを3μmとし、条件2〜4においては、第2の層部分96の厚みを6μmとした。さらに、条件3及び条件4においては、ダイシングシートにプリズムの母材91Aを貼り付ける前に加熱処理を行った。具体的には、条件3では、加熱処理を窒素雰囲気下200℃において2時間行った。条件4では、加熱処理を窒素雰囲気下200℃において5時間行った。応力の大きさの評価の結果を表2に示す。
表2において、◎の場合に応力は最も小さく、○が次に小さく、△が最も大きい。
Figure 2020126221
表2に示すように、条件1〜条件4においていずれも、プリズム91のパッケージからの剥離は50%以下に抑制されている。さらに、第2の層部分96の厚みが異なる条件1及び条件2を比較すると、第2の層部分96が薄い条件1において、応力はより一層小さい。このように、第2の層部分96が薄いほど、密着膜93の応力が小さくなることがわかる。密着膜93の第2の層部分96の厚みは、6μm以下であることが好ましく、3μm以下であることがより好ましい。それによって、応力をより一層小さくすることができる。
第2の層部分96の厚みが同じである条件2及び条件3を比較すると、プリズムの母材91Aをダイシングシートに貼り付ける前に加熱処理を行った条件3において、応力がより一層小さい。さらに、第2の層部分96の厚みが同じであり、上記加熱処理を行った条件3及び条件4を比較すると、上記加熱処理の時間が長い条件4において、応力がより一層小さい。このように、上記加熱処理の時間が長いほど応力を抑制できることがわかる。プリズムをダイシングシートに貼り付ける前に加熱処理を行うことが好ましく、上記加熱処理を2時間から5時間程度行うことが好ましい。それによって、応力をより一層効果的に抑制することができる。
1,11,21,31,41,51,61,91…プリズム
2…プリズム本体
2a…底面
2b…斜面
2c…上面
3,13,23,33,43,83A〜83D,93…密着膜
4…反射膜
5…第1の層部分
6,16,26,36,86A〜86D,96…第2の層部分
6a,16a,26a,36a…第1の層
6b,16b,26b,36b…第2の層
6c,16c,26c,36c…第3の層
6d,16d,26d,36d…第4の層
6e,16e,26e,36e…第5の層
47…中間層部分
70…光デバイス
74…光学素子
75…パッケージ
76…底部
76a…実装面
77…側壁部
77a…内面
78…金属膜
79…蓋体
87A〜87D…応力緩和層
98…最外層部分
91A…プリズムの母材
105…保護膜

Claims (28)

  1. 底面及び前記底面に接続されている斜面を有するプリズム本体と、
    前記底面に設けられている密着膜と、
    を備え、
    前記密着膜が、前記プリズム本体側に位置する第1の層部分と、前記第1の層部分上に直接的または間接的に積層された第2の層部分とを有し、
    前記第2の層部分がAu層及びSn層のうち少なくとも一方の層を含む、プリズム。
  2. 前記第2の層部分において、前記Au層及び前記Sn層が交互に積層されている、請求項1に記載のプリズム。
  3. 前記第2の層部分が前記Au層及び前記Sn層の双方を有し、前記Au層と前記Sn層との間に、Au及びSnの合金からなるAu−Sn層が設けられている、請求項1または2に記載のプリズム。
  4. 前記密着膜の積層方向において、前記プリズム本体から離れる側を外側としたときに、前記第2の層部分の最外層が前記Au層である、請求項1〜3のいずれか一項に記載のプリズム。
  5. 前記第2の層部分が複数の前記Au層及び複数の前記Sn層の双方を有し、前記Au層及び前記Sn層が交互に積層されており、
    前記第2の層部分が応力緩和層を有し、
    前記応力緩和層が前記複数のAu層のうちの一層である場合には、前記応力緩和層の厚みが、他の前記Au層の平均の厚みと異なり、
    前記応力緩和層が前記複数のSn層のうちの一層である場合には、前記応力緩和層の厚みが、他の前記Sn層の平均の厚みと異なる、請求項2〜4のいずれか一項に記載のプリズム。
  6. 前記応力緩和層の厚みが、他の前記Au層または他の前記Sn層の平均の厚みの1/2以上、5倍以下である、請求項5に記載のプリズム。
  7. 前記応力緩和層の厚みが、他の前記Au層または他の前記Sn層の平均の厚みの1/5以上、1/2以下である、請求項5に記載のプリズム。
  8. 前記密着膜の積層方向において、前記プリズム本体から離れる側を外側としたときに、前記第2の層部分の最外層が、前記第2の層部分において最も薄い層である、請求項1〜4のいずれか一項に記載のプリズム。
  9. 前記第2の層部分において、外側に位置する層ほど薄い、請求項8に記載のプリズム。
  10. 前記第2の層部分が複数の前記Au層及び複数の前記Sn層の双方を有し、
    前記複数のAu層の厚みが互いに同一であり、且つ前記複数のSn層の厚みが外側に位置するほど厚い、請求項4に記載のプリズム。
  11. 前記第2の層部分が複数の前記Au層及び複数の前記Sn層の双方を有し、
    前記複数のAu層の厚みが外側に位置するほど薄く、且つ前記複数のSn層の厚みが互いに同一である、請求項4に記載のプリズム。
  12. 前記第2の層部分における前記Au層及び前記Sn層の合計の層数が3層以上、99層以下である、請求項1〜11のいずれか一項に記載のプリズム。
  13. 前記第2の層部分における前記Au層及び前記Sn層の合計の層数が15層以上、35層以下である、請求項12に記載のプリズム。
  14. 前記密着膜の全体の厚みが1μm以上、10μm以下である、請求項1〜13のいずれか一項に記載のプリズム。
  15. 前記第2の層部分が前記Au層及び前記Sn層の双方を有し、
    前記第2の層部分におけるAuの重量の合計をM、Snの重量の合計をM、Au及びSnの重量の合計に対するAuの重量の比率をM/(M+M)としたときに、比率M/(M+M)が0.60以上、0.78以下である、請求項1〜14のいずれか一項に記載のプリズム。
  16. パッケージに実装されるプリズムであって、
    底面及び前記底面に接続されている斜面を有するプリズム本体と、
    前記底面に設けられている密着膜と、
    を備え、
    前記密着膜が、前記プリズム本体側に位置する第1の層部分と、前記第1の層部分上に直接的または間接的に積層された第2の層部分とを有し、
    前記第2の層部分がAu及びSnの合金からなるAu−Sn層であり、
    前記密着膜の前記第2の層部分の厚みが2.5μm以上、5.9μm以下である、プリズム。
  17. 前記密着膜の積層方向において、前記プリズム本体から離れる側を外側としたときに、前記密着膜が、前記密着膜の最外層であり、前記第2の層部分上に積層されている最外層部分を有し、
    前記最外層部分がAu層である、請求項16に記載のプリズム。
  18. 前記密着膜の積層方向において、前記プリズム本体から離れる側を外側としたときに、前記密着膜の最外層の算術平均粗さRaが0.20μm以下である、請求項1〜17のいずれか一項に記載のプリズム。
  19. 前記第1の層部分がCr層またはTi層またはTa層である、請求項1〜18のいずれか一項に記載のプリズム。
  20. 前記密着膜が、前記第1の層部分と前記第2の層部分との間に積層された中間層部分をさらに有する、請求項1〜19のいずれか一項に記載のプリズム。
  21. 前記中間層部分がNi層、Pt層、Pd層、Ni−Cr混合層またはこれらを組み合わせた合金層である、請求項20に記載のプリズム。
  22. 前記プリズム本体が、上面を有し、
    前記上面は、前記底面に対向し、かつ前記斜面に接続されている、請求項1〜21のいずれか一項に記載のプリズム。
  23. 前記プリズム本体の前記斜面に反射膜が設けられている、請求項1〜22のいずれか一項に記載のプリズム。
  24. 前記プリズム本体の前記斜面及び前記上面に反射膜が設けられている、請求項22に記載のプリズム。
  25. 請求項1〜24のいずれか一項に記載のプリズムと、
    前記プリズムに光を出射し、または前記プリズムからの光を受光する光学素子と、
    前記プリズム及び前記光学素子を収容するパッケージと、
    を備え、
    前記パッケージに前記プリズムが前記密着膜により接合されている、光デバイス。
  26. 底面及び前記底面に接続されている斜面を有するプリズム本体の、前記底面に密着膜を設ける工程を備えたプリズムの製造方法であって、
    前記密着膜を設ける工程は、前記底面に金属材料からなる第1の層部分を形成する工程と、前記第1の層部分上に直接的または間接的に金属材料からなる第2の層部分を積層する工程とを含み、
    前記第1の層部分と前記第2の層部分とは互いに異なる成分の金属材料から構成され、
    前記第2の層部分がAu層及びSn層のうち少なくとも一方の層を含む、プリズムの製造方法。
  27. 請求項1〜24のいずれか一項に記載のプリズムを準備する工程と、
    前記プリズムとの接着面を有するパッケージを準備する工程と、
    前記密着膜が前記パッケージの前記接着面に当接するよう、前記プリズムと前記パッケージとを当接させる工程と、
    前記密着膜を加熱し、前記プリズムと前記パッケージとを接合させる工程と、
    を備える、パッケージデバイスの製造方法。
  28. 前記パッケージの前記接着面には、Au膜が形成されており、
    前記密着膜全体が溶融しない温度で前記加熱を行い、前記プリズムと前記パッケージとを接合させる、請求項27に記載のパッケージデバイスの製造方法。
JP2019165192A 2019-01-31 2019-09-11 プリズム、光デバイス、プリズムの製造方法及びパッケージデバイスの製造方法 Active JP7427888B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2019/046688 WO2020158150A1 (ja) 2019-01-31 2019-11-29 プリズム、光デバイス、プリズムの製造方法及びパッケージデバイスの製造方法
CN201980090897.2A CN113383428A (zh) 2019-01-31 2019-11-29 棱镜、光学器件、棱镜的制造方法和封装体器件的制造方法
US17/419,316 US20220091364A1 (en) 2019-01-31 2019-11-29 Prism, optical device, method for manufacturing prism, and method for manufacturing package device
TW108144674A TW202030504A (zh) 2019-01-31 2019-12-06 稜鏡、光裝置、稜鏡之製造方法及封裝裝置之製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019015821 2019-01-31
JP2019015821 2019-01-31

Publications (2)

Publication Number Publication Date
JP2020126221A true JP2020126221A (ja) 2020-08-20
JP7427888B2 JP7427888B2 (ja) 2024-02-06

Family

ID=72084928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019165192A Active JP7427888B2 (ja) 2019-01-31 2019-09-11 プリズム、光デバイス、プリズムの製造方法及びパッケージデバイスの製造方法

Country Status (3)

Country Link
JP (1) JP7427888B2 (ja)
CN (1) CN113383428A (ja)
TW (1) TW202030504A (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0335213A (ja) * 1989-06-30 1991-02-15 Tokin Corp 光アイソレータ、及びその製造方法
JPH0553033A (ja) * 1991-08-27 1993-03-05 Mitsubishi Electric Corp 光受信器
JP2001284696A (ja) * 2000-03-30 2001-10-12 Kyocera Corp 光実装基板および光モジュール
JP2003014987A (ja) * 2001-06-28 2003-01-15 Kyocera Corp 光路変換体及びその実装構造並びに光モジュール
JP2007133375A (ja) * 2005-10-11 2007-05-31 Konica Minolta Opto Inc 無偏光ビームスプリッタ
JP2009045514A (ja) * 2007-08-14 2009-03-05 Stanley Electric Co Ltd 光触媒素子
JP2013239614A (ja) * 2012-05-16 2013-11-28 Seiko Epson Corp 発光装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005217095A (ja) 2004-01-29 2005-08-11 Kyocera Corp 光半導体素子用のサブマウント
KR101946914B1 (ko) 2012-06-08 2019-02-12 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
KR20140099399A (ko) 2013-02-01 2014-08-12 삼성전자주식회사 광원 모듈 및 이를 포함하는 조명 장치
EP3975272A1 (en) 2014-05-29 2022-03-30 Suzhou Lekin Semiconductor Co., Ltd. Light emitting device package

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0335213A (ja) * 1989-06-30 1991-02-15 Tokin Corp 光アイソレータ、及びその製造方法
JPH0553033A (ja) * 1991-08-27 1993-03-05 Mitsubishi Electric Corp 光受信器
JP2001284696A (ja) * 2000-03-30 2001-10-12 Kyocera Corp 光実装基板および光モジュール
JP2003014987A (ja) * 2001-06-28 2003-01-15 Kyocera Corp 光路変換体及びその実装構造並びに光モジュール
JP2007133375A (ja) * 2005-10-11 2007-05-31 Konica Minolta Opto Inc 無偏光ビームスプリッタ
JP2009045514A (ja) * 2007-08-14 2009-03-05 Stanley Electric Co Ltd 光触媒素子
JP2013239614A (ja) * 2012-05-16 2013-11-28 Seiko Epson Corp 発光装置の製造方法

Also Published As

Publication number Publication date
TW202030504A (zh) 2020-08-16
JP7427888B2 (ja) 2024-02-06
CN113383428A (zh) 2021-09-10

Similar Documents

Publication Publication Date Title
KR101045507B1 (ko) 발광 소자 탑재용 부재 및 그것을 사용한 반도체 장치
JP6582754B2 (ja) 複合基板、発光装置、及び発光装置の製造方法
JP6668608B2 (ja) 発光装置の製造方法
JP6492645B2 (ja) 半導体装置および半導体装置の製造方法
KR20130072228A (ko) 발광 장치 및 발광 장치의 제조 방법
JP2007281062A (ja) 電子部品接合体、それを用いた電子回路モジュールおよびその製造方法
JP7033660B2 (ja) 金属セラミック基板および金属セラミック基板の製造方法
JP2019067809A (ja) 光源装置
JP2024052748A (ja) 窓材、光学パッケージ
JP6638575B2 (ja) 発光装置
WO2020158150A1 (ja) プリズム、光デバイス、プリズムの製造方法及びパッケージデバイスの製造方法
JP7427888B2 (ja) プリズム、光デバイス、プリズムの製造方法及びパッケージデバイスの製造方法
JP6066544B2 (ja) 発光装置
JP6908859B2 (ja) 半導体装置および半導体装置の製造方法
CN113967810A (zh) 焊锡膜、光学器件用部件和光学器件
WO2023032967A1 (ja) 膜付き部品及び光学デバイス
JP2022021508A (ja) はんだ膜、光学デバイス用部品、及び光学デバイス
JP7468182B2 (ja) 膜付き基板、サブマウント、及び光学デバイス
JP2022021507A (ja) はんだ膜、光学デバイス用部品、及び光学デバイス
JP6866907B2 (ja) 発光装置
WO2021014925A1 (ja) 発光装置のリッド材およびリッド材の製造方法
KR20210031467A (ko) 광학 패키지
WO2021014904A1 (ja) 発光装置のリッド材、リッド材の製造方法および発光装置
KR20140086373A (ko) Led용 웨이퍼 및 그 제조방법
US20220055343A1 (en) Structure body, structure body manufacturing method, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230725

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231127

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20231204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240108

R150 Certificate of patent or registration of utility model

Ref document number: 7427888

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150