KR101045507B1 - 발광 소자 탑재용 부재 및 그것을 사용한 반도체 장치 - Google Patents

발광 소자 탑재용 부재 및 그것을 사용한 반도체 장치 Download PDF

Info

Publication number
KR101045507B1
KR101045507B1 KR1020057017285A KR20057017285A KR101045507B1 KR 101045507 B1 KR101045507 B1 KR 101045507B1 KR 1020057017285 A KR1020057017285 A KR 1020057017285A KR 20057017285 A KR20057017285 A KR 20057017285A KR 101045507 B1 KR101045507 B1 KR 101045507B1
Authority
KR
South Korea
Prior art keywords
light emitting
emitting element
element mounting
mounting surface
substrate
Prior art date
Application number
KR1020057017285A
Other languages
English (en)
Other versions
KR20050116377A (ko
Inventor
사다무 이시두
겐지로 히가키
다카시 이시이
야스시 츠즈키
Original Assignee
스미토모 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모 덴키 고교 가부시키가이샤 filed Critical 스미토모 덴키 고교 가부시키가이샤
Publication of KR20050116377A publication Critical patent/KR20050116377A/ko
Application granted granted Critical
Publication of KR101045507B1 publication Critical patent/KR101045507B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02255—Out-coupling of light using beam deflecting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/0234—Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings

Abstract

가공이 용이하고, 또한 충분한 방열이 가능한 발광 소자 탑재용 부재 및 그것을 사용한 반도체 장치를 제공한다. 발광 소자 탑재용 부재 (200) 는 반도체 발광 소자 (1) 를 탑재하는 소자 탑재면 (2a) 과, 그 소자 탑재면 (2a) 에 형성되어 반도체 발광 소자 (1) 에 접속되는 제 1 및 제 2 도전 영역 (21 및 22) 을 갖는 기판 (2) 과, 반도체 발광 소자 (1) 가 수납되는 내부 공간 (6b) 을 규정하는 반사면 (6a) 를 가지며, 소자 탑재면 (2a) 상에 형성되는 금속을 포함하는 반사 부재 (6) 와, 반사면 (6a) 에 형성된 금속층 (13) 을 구비한다. 반사면 (6a) 은 소자 탑재면 (2a) 으로부터 멀어짐에 따라 내부 공간 (6b) 의 직경이 커지도록 소자 탑재면 (2a) 에 대해 경사져 있다.
발광 소자 탑재용 부재, 반도체 장치

Description

발광 소자 탑재용 부재 및 그것을 사용한 반도체 장치 {LIGHT EMITTING ELEMENT MOUNTING MEMBER, AND SEMICONDUCTOR DEVICE USING THE SAME}
기술분야
본 발명은 발광 소자 탑재용 부재 및 그것을 사용한 반도체 장치에 관한 것으로, 특히 발광 다이오드 또는 반도체 레이저 등을 탑재하기 위한 발광 소자 탑재용 부재 및 그것을 사용한 반도체 장치에 관한 것이다.
배경기술
종래, 반도체 발광 소자를 탑재하는 부재는 예를 들어 일본 공개특허공보 2002-232017호에 기재되어 있다.
상술한 공보에 기재된 반도체 소자 탑재용 부재에서는, 반도체 소자를 탑재하는 기판 및 발광 소자를 둘러싸는 세라믹 윈도우 프레임 (window frame) 으로서, 예를 들어 산화 알루미늄이나 질화 알루미늄을 주성분으로 한 세라믹스가 사용되고 있다.
최근의 발광 소자의 고출력화에 의해 반도체 발광 소자로부터 발생하는 열량도 커지고 있다. 기판 및 윈도우 프레임으로서 산화 알루미늄을 주성분으로 한 세라믹스 (이하, 알루미나라고도 함) 를 사용한 경우, 충분히 방열할 수 없기 때문 에, 온도 상승이 일어난다는 문제가 있었다.
또한, 열전도율이 높은 질화 알루미늄을 사용한 경우에는 알루미나에 비해 원료가 고가이고 가공이 곤란하다. 또한, 그 표면에 메탈라이즈 (metallize) 층을 형성하는 경우에는 통상 먼저 W 나 Mo 를 주성분으로 하는 메탈라이즈층을 형성할 필요가 있다. 그 경우, 그린 시트 (green sheet) 에 미리 W 나 Mo 를 주성분으로 하는 금속 페이스트를 인쇄 도포한 후, 질화 알루미늄 세라믹스 본체와 동시에 소성하는 방법이 채용된다 (동시 소성 메탈라이즈법). 그러나, 이 방법에서는 소성 시의 열변형 등이 있기 때문에, 예를 들어 100㎛ 미만의 미세한 패턴의 메탈라이즈층을 정밀도 좋게 형성하는 것이 어렵다.
발명의 개시
본 발명의 목적은 상술한 문제점을 해결하기 위해, 열전도율이 높고, 또한 가공성이 우수한 발광 소자 탑재용 부재, 및 그것을 사용한 반도체 장치를 제공하는 것이다.
본 발명자들은 기판과, 그 기판 상에 형성된 반사 부재를 구비한 발광 소자 탑재용 부재에 있어서, 반도체 발광 소자로부터 발생하는 열을 충분히 방산시키고, 또한 가공성이 우수한 발광 소자 탑재용 부재에 대하여 여러 가지 검토를 행한 결과, 기판에 고열 전도 부재를, 반사 부재에 금속, 합금 또는 금속복합재료로 형성함으로써 바람직한 특성을 획득할 수 있는 것을 알았다.
상술한 식견에 의해 이루어진, 본 발명에 따른 발광 소자 탑재용 부재는 반도체 발광 소자를 탑재하는 소자 탑재면, 그 소자 탑재면에 형성되어 반도체 발광 소자에 접속되는 제 1 및 제 2 도전 영역을 갖는 기판, 및 반도체 발광 소자가 수납되는 내부 공간을 규정하는 반사면을 가지며, 소자 탑재면 상에 형성되는 금속, 합금 또는 금속복합재료로 형성되는 반사 부재와 반사면에 형성된 금속층을 구비한다. 반사면은 소자 탑재면으로부터 멀어짐에 따라 내부 공간의 직경이 커지도록 소자 탑재면에 대해 경사를 갖는다.
이와 같이 구성된 발광 소자 탑재용 부재에서는 기판이 고열 전도 부재가 되기 때문에, 반도체 발광 소자로부터 발생한 열을 충분히 방산시킬 수 있다. 또한, 반사 부재가 금속, 합금 또는 금속복합재료로 형성되기 때문에, 반사 부재가 세라믹스로 구성되는 경우에 비해 가공이 용이하므로 가공성이 우수한 발광 소자 탑재용 부재를 제공할 수 있다.
또한, 반사 부재가 금속, 합금 또는 금속복합재료로 형성되기 때문에, 그 반사 부재의 반사면에 형성되는 금속층과의 밀착성이 향상된다. 그 결과, 제조가 용이한 발광 소자 탑재용 부재를 제공할 수 있다.
또한, 바람직하게는, 발광 소자 탑재용 부재는 소자 탑재면과 반사 부재를 접합하는 접합층을 추가로 구비한다. 접합층의 내열 온도는 300℃ 이상이고, 또한 접합층은 온도 700℃ 이하에서 용융되어 소자 탑재면과 반사 부재를 접합한다. 이 경우, 접합층의 내열 온도는 300℃ 이상이므로, 반도체 발광 소자를 발광 소자 탑재용 부재에 탑재하는 경우에 온도를 250 ∼ 300℃ 로 해도 접합층은 기판과 반사 부재의 박리를 방지하여 실용적이고, 신뢰성이 높은 발광 소자 탑재용 부재를 획득할 수 있다. 또한, 접합 온도가 700℃ 이하이므로, 기판의 표면에 Au, Ag 또는 Al 등의 메탈라이즈 패턴이 형성되어 있는 경우, 메탈라이즈 패턴의 열화를 방지할 수 있다. 일반적으로 이 메탈라이즈 패턴의 내열 온도는 700℃ 이하이므로, 온도 700℃ 이하에서 접합함으로써 메탈라이즈 패턴을 열화시키지 않고 접합할 수 있다.
보다 바람직하게는, 기판은 절연성을 가지며, 기판에 제 1 및 제 2 관통 구멍이 형성되고, 제 1 관통 구멍에 제 1 도전 영역이 형성되고, 제 2 관통 구멍에 제 2 도전 영역이 형성된다. 이 경우, 기판의 소자 탑재면이 형성되는 면과 반대측의 면까지 제 1 및 제 2 도전 영역이 연장되기 때문에, 이 반대측의 면으로부터 제 1 및 제 2 도전 영역에 전력을 공급할 수 있다. 더욱 바람직하게는, 상기 반도체 장치에 있어서 제 1 및/또는 제 2 도전 영역의 소자 탑재면에 형성된 금속막의 배치 패턴의 최소 형성 치수가 5㎛ 이상 100㎛ 미만으로 제어되어 있다. 이에 의해 발광 소자를 플립 칩 등으로 실장할 수 있다. 바람직하게는 50㎛ 미만이다. 또한, 여기에서 말하는 배치 패턴의 최소 형성 치수란, 메탈라이즈 패턴의 최소 폭이나 패턴간의 최소 간격 등이다.
본 발명에 따른 반도체 장치는 상술한 것 중 어느 하나에 기재된 발광 소자 탑재용 부재와, 소자 탑재면에 탑재된 반도체 발광 소자를 구비한다. 반도체 발광 소자는 소자 탑재면과 마주 보는 주표면을 가지며, 기판은 소자 탑재면과 반대측에 위치하는 저면을 갖는다. 저면으로부터 소자 탑재면까지의 거리 (H) 와 반도체 발광 소자의 주표면의 장변 방향의 길이 (L) 의 비율 (H/L) 은 0.3 이상이 다.
이 경우, 장변의 길이 (L) 와 저면으로부터 소자 탑재면까지의 거리 (H) 의 비율 (H/L) 을 최적화하고 있기 때문에, 방열성이 높은 반도체 장치를 획득할 수 있다. 또한, 장변 방향의 길이 (L) 와 저면으로부터 소자 탑재면까지의 거리 (H) 의 비율 (H/L) 이 0.3 미만이 되면, 장변 방향의 길이 (L) 에 대해 저면으로부터 소자 탑재면까지의 거리 (H) 가 너무 작아져 충분히 열을 방산시킬 수 없다.
바람직하게는, 반도체 발광 소자의 주표면측에는 전극이 형성되어 제 1 및/또는 제 2 도전 영역에 전기적으로 접속된다. 이 경우, 주표면측에 전극이 형성되고, 그 전극이 직접적으로 제 1 및/또는 제 2 도전 영역에 전기적으로 접속되기 때문에, 반도체 발광 소자 중 발열량이 특히 큰 발광층의 부분으로부터 발생한 열은 전극을 통해 직접적으로 기판으로 전달된다. 그 결과, 발광층에서 발생한 열이 효율적으로 기판으로 방산되어 더욱 냉각 능력이 높은 발광 소자 탑재용 부재를 제공할 수 있다. 또한 바람직하게는 주표면의 면적은 1㎟ 이상이다.
도면의 간단한 설명
도 1 은 본 발명의 실시 형태 1 에 따른 발광 소자 탑재용 부재 및 그것을 사용한 반도체 장치의 단면도이고, 도 1a 는 1 개의 국면에 따른 반도체 장치의 단면도이고, 도 1b 는 다른 국면에 따른 반도체 장치의 단면도이다.
도 2 는 도 1 에서 나타내는 발광 소자 탑재용 부재 및 반도체 장치의 사시도이다.
도 3a 는 도 1 에서 나타내는 반도체 발광 소자의 사시도이다. 도 3b 는 동일한 소자의 주표면의 윤곽예를 나타내는 도면이다.
도 4 는 도 1 에서 나타내는 반도체 장치의 제조 방법을 설명하기 위한 공정도이다.
도 5 는 도 1 내지 도 3 에서 나타내는 반도체 장치의 제조 방법의 제 1 공정을 나타내는 단면도이다.
도 6 은 도 1 내지 도 3 에서 나타내는 반도체 장치의 제조 방법의 제 2 공정을 나타내는 단면도이다.
도 7 은 도 6 중의 화살표 Ⅶ 로 나타내는 방향에서 본 기판의 평면도이다.
도 8 은 도 1 내지 도 3 에서 나타내는 반도체 장치의 제조 방법의 제 3 공정을 나타내는 단면도이다.
도 9 는 도 1 내지 도 3 에서 나타내는 반도체 장치의 제조 방법의 제 4 공정을 나타내는 단면도이다.
도 10 은 도 1 내지 도 3 에서 나타내는 반도체 장치의 제조 방법의 제 5 공정을 나타내는 단면도이다.
도 11 은 도 1 내지 도 3 에서 나타내는 반도체 장치의 제조 방법의 제 6 공정을 나타내는 단면도이다.
도 12 는 도 1 내지 도 3 에서 나타내는 반도체 장치의 제조 방법의 제 7 공정을 나타내는 단면도이다.
도 13 은 본 발명의 실시 형태 2 에 따른 발광 소자 탑재용 부재 및 그것을 사용한 반도체 장치의 단면도이다.
발명을 실시하기 위한 최선의 형태
이하, 본 발명의 실시 형태에 대하여 도면을 참조하여 설명한다. 또한, 이하의 실시 형태에서는 동일 또는 상당하는 부분에 대해서는 동일한 참조 부호를 붙여 그 설명은 반복하지 않는다.
(실시 형태 1)
도 1 은 본 발명의 실시 형태 1 에 따른 발광 소자 탑재용 부재 및 그것을 사용한 반도체 장치의 단면도이고, 도 1a 는 1 개의 국면에 따른 반도체 장치의 단면도이고, 도 1b 는 다른 국면에 따른 반도체 장치의 단면도이다. 도 2 는 도 1a 에서 나타내는 반도체 장치의 사시도이다. 도 3 은 도 1a 에서 나타내는 반도체 발광 소자의 사시도이다. 도 1a, 도 2 및 도 3 을 참조하여 본 발명의 실시 형태 1 에 따른 반도체 장치 (100) 는 발광 소자 탑재용 부재 (200) 와, 소자 탑재면 (2a) 에 탑재된 반도체 발광 소자 (1) 를 구비한다. 반도체 발광 소자 (1) 는 소자 탑재면 (2a) 과 마주 보는 주표면 (1a) 을 갖는다. 주표면 (1a) 은 이 경우 직사각형을 이루고 있고, 장변으로서의 제 1 변 (11) 과 단변으로서의 제 2 변 (12) 을 포함한다. 기판 (2) 은 소자 탑재면 (2a) 와 반대측에 위치하는 저면 (2b) 을 갖는다. 저면 (2b) 으로부터 소자 탑재면 (2a) 까지의 거리 (H) 와 제 1 변 (11) 의 길이 (L) 의 비 (H/L) 는 0.3 이상으로 되어 있다.
발광 소자 탑재용 부재 (200) 는 반도체 발광 소자 (1) 를 탑재하는 소자 탑재면 (2a) 과, 그 소자 탑재면 (2a) 에 형성되어 반도체 발광 소자 (1) 에 접속되는 제 1 및 제 2 도전 영역 (21 및 22) 을 갖는 기판 (2) 과, 반도체 발광 소자 (1) 가 수납되는 내부 공간 (6b) 을 규정하는 반사면 (6a) 을 가지며, 소자 탑재면 (2a) 상에 형성되는 금속, 합금 또는 금속복합재료로 형성되는 반사 부재 (6) 와, 반사면 (6a) 에 형성된 금속층 (13) 을 구비한다. 반사면 (6a) 은 소자 탑재면 (2a) 으로부터 멀어짐에 따라 내부 공간 (6b) 의 직경이 커지도록 소자 탑재면 (2a) 에 대해 경사를 갖는다.
발광 소자 탑재용 부재 (200) 는 소자 탑재면 (2a) 과 반사 부재 (6) 를 접합하는 접합층 (9) 을 추가로 구비한다. 접합층 (9) 의 내열 온도는 300℃ 이상이고, 또한 접합층 (9) 은 온도 700℃ 이하에서 용융되어 소자 탑재면 (2a) 과 반사 부재 (6) 를 접합한다.
기판 (2) 은 절연성을 가지며, 기판 (2) 에 제 1 및 제 2 관통 구멍 (2h 및 2i) 이 형성된다. 제 1 관통 구멍 (2h) 에 제 1 도전 영역 (21) 이 형성되고, 제 2 관통 구멍 (2i) 에 제 2 도전 영역 (22) 이 형성된다. 또한 상술한 바와 같이, 상기 반도체 장치에 있어서, 제 1 및/또는 제 2 도전 영역 (21 및 22) 의 소자 탑재면에 형성된 금속막의 배치 패턴의 최소 패턴 폭이나 최소 패턴간 거리가 5㎛ 이상 100㎛ 미만으로 제어되어 있다. 이에 의해 발광 소자를 플립 칩 등으로 실장할 수 있다. 바람직하게는 10㎛ 이상 50㎛ 미만이다. 특히 제 1 및 제 2 도전 영역 (21 및 22) 의 패턴의 간격은 도통 불량이 발생하지 않을 정도로 작은 것이 좋다. 왜냐하면, 메탈라이즈된 부분의 면적이 넓으면 넓을수록 반사 효율이 향상되기 때문이다. 5㎛ 미만에서는 도통 불량이 발생하기 쉬워진다.
반도체 발광 소자 (1) 의 주표면 (1a) 측에는 전극층 (1b 및 1f) 이 형성되어 제 1 및 제 2 도전 영역 (21 및 22) 에 전기적으로 접속된다. 주표면 (1a) 의 면적은 1㎟ 이상이다.
기판 (2) 은 전기 절연성이며 열전도성이 좋은 재료로 구성되고, 그 실제 이용 환경에 따라 사용이 구별된다. 예를 들어, 질화 알루미늄 (AlN), 질화 규소 (Si3N4), 산화 알루미늄 (Al2O3), 질화 붕소 (BN) 또는 탄화 규소 (SiC) 등을 주성분으로 한 세라믹스, 또한 예를 들어, 전기 절연성 규소 (Si) 를 주성분으로 한 재료, 이상의 재료의 복합재나 그들의 조합 재료 등으로 구성된다.
기판 (2) 은 열을 방산시키는 히트싱크 (heat sink) 로서의 역할을 한다. 그 때문에, 열전도율은 클수록 바람직한데, 열전도율이 140W/mㆍK 이상, 나아가서는 170W/mㆍK 이상이면 바람직하다. 또한, 반도체 발광 소자 (1) 로서 주기율표 Ⅲ-Ⅴ 족 화합물 반도체 발광 소자 또는 Ⅱ-Ⅵ 족 화합물 반도체 발광 소자를 사용하는 경우에는 그들 발광 소자와의 선팽창 계수를 정합시키기 위해, 기판 (2) 의 열팽창률 (선팽창률) 을 3.0 × 10-6/K 이상 10 × 10-6/K 이하로 하는 것이 바람직하다.
소자 탑재면 (2a) 에는 Au 막 (3a, 3b 및 3) 이 형성되어 있다. Au 막 (3) 은 접합층 (9) 과 기판 (2) 의 밀착성을 높이는 작용을 한다. 따라서, Au 막 (3) 은 접합층 (9) 과 기판 (2) 의 밀착성을 향상시키는 물질로 구성된다. 본 실시 형태에서는 기판 (2) 으로서 세라믹스인 질화 알루미늄을 사용하고, 접합층 (9) 으로서 Au-Ge 를 사용하고 있기 때문에, Au 막 (3) 을 채용하고 있지만, 접합층의 재질이 다른 경우에는, 예를 들어 Au 막 (3, 3a 및 3b) 을, 예를 들어 알루미늄을 주성분으로 하는 층이나, 은을 주성분으로 하는 층으로 하는 것도 가능하다. 또한, Au 막 (3, 3a 및 3b) 은, 예를 들어 도금이나 증착에 의해 형성된다. 또한, Au 막 (3, 3a 및 3b) 과 소자 탑재면 (2a) 사이에, 예를 들어 티탄층, 백금층 등의 밀착성을 높이는 중간층을 개재시켜도 된다.
소자 탑재면 (2a) 과 Au 막 (3, 3a 및 3b) 사이에 형성하는 중간층으로는, 예를 들어 Ni, Ni-Cr, Ni-P, Ni-B, NiCo 를 들 수 있다. 이들은, 예를 들어 도금이나 증착으로 형성할 수 있다. 증착으로 형성하는 경우의 재료로는 Ti, V, Cr, Ni, NiCr 합금, Zr, Nb, Ta 등을 들 수 있다. 또한, 이들 도금층 및/또는 증착층의 적층이어도 된다. 중간층의 두께는 0.01㎜ 이상 5㎜ 이하가 바람직하고, 0.1㎜ 이상 1㎜ 이하인 것이 더욱 바람직하다.
또한, 본 사례의 경우, 기판 (2) 과 Au 막 (3, 3a 및 3b) 사이에, 예를 들어 Ti/Pt 적층막으로 이루어지는 중간층을 형성해도 된다. 이 적층막을 구성하는 Ti 를 포함하는 막은 기판 (2) 과의 밀착성을 높이기 위한 밀착층이고, 기판 (2) 의 상부 표면에 접촉하도록 형성된다. 밀착층의 재료로는, 예를 들어 티탄에 한정되지 않고, 바나듐 (V), 크롬 (Cr), 니켈 크롬 합금 (NiCr), 지르코늄 (Zr), 니오브 (Nb), 탄탈 (Ta) 및 이들의 화합물도 사용할 수 있다.
또한, Ti/Pt 적층막을 구성하는 백금 (Pt) 막은 확산 방지층이고, Ti 막의 상부 표면에 형성된다. 그 재료로는 백금 (Pt) 뿐만 아니라, 팔라듐 (Pd), 니켈 크롬 합금 (NiCr), 니켈 (Ni), 몰리브덴 (Mo), 구리 (Cu) 등도 사용할 수 있다.
또한, 상술한 Ti/Pt 적층막, Au 막을 총칭하여 이하 메탈라이즈층이라고도 한다. 메탈라이즈층의 형성 방법으로는 상술한 바와 같이 종래부터 사용되고 있는 막형성 방법을 적용할 수 있다. 예를 들어, 증착법, 스퍼터링법 또는 도금법 등이 있다. 또한, 상술한 Ti/Pt 적층막, Au 막의 패터닝 방법에는, 예를 들어 포토리소그래피를 사용한 리프트오프법, 화학 에칭법, 건식 에칭법, 또는 메탈마스크법 등이 있고, 이들 수단은, 예를 들어 100㎛ 미만, 나아가서는 50㎛ 미만으로 제어된 미세한 패턴을 형성하는 경우에 바람직하다.
상술한 Ti/Pt 적층막의 티탄 (Ti) 막의 두께는 0.01㎜ 이상 1.0㎜ 이하, 백금 (Pt) 막의 두께는 0.01㎜ 이상 1.5㎜ 이하가 각각 바람직하다. 전극층으로서의 Au 막의 두께는 0.1㎜ 이상 10㎜ 이하가 바람직하다.
기판 (2) 의 두께, 즉 저면 (2b) 으로부터 소자 탑재면 (2a) 까지의 거리 (H) 는 반도체 발광 소자 (1) 의 치수에 따라 여러 가지로 설정하는 것이 가능한데, 예를 들어 거리 (H) 를 0.3㎜ 이상 10㎜ 이하로 할 수 있다.
Au 막 (3a 및 3b) 과 접촉하도록 반도체 발광 소자 (1) 가 형성된다. 반도체 발광 소자 (1) 는 Ⅱ-Ⅵ 족 화합물 반도체 발광 소자 또는 Ⅲ-Ⅴ 족 화합물 반도체 발광 소자로 구성할 수 있다. 여기에서, Ⅱ 족 원소는 아연 (Zn) 및 카드뮴 (Cd) 을 포함한다. Ⅲ 족 원소는 붕소 (B), 알루미늄 (Al), 갈륨 (Ga) 및 인듐 (In) 을 포함한다. Ⅴ 족 원소는 질소 (N), 인 (P), 비소 (As) 및 안티몬 (Sb) 을 포함한다. Ⅵ 족 원소는 산소 (O), 황 (S), 셀레늄 (Se) 및 텔루륨 (Te) 를 포함한다. 반도체 발광 소자 (1) 는, 예를 들어 GaAs 계, InP 계, GaN 계 등의 화합물 반도체로 구성된다.
기판 (2) 에는 비아홀 (스루홀) 로서의 관통 구멍 (2h 및 2i) 이 형성되어 있다. 관통 구멍 (2h 및 2i) 에 충전되는 도체가 제 1 및 제 2 도전 영역 (21 및 22) 을 구성하고 있다. 관통 구멍 (2h 및 2i) 에 충전되는 도체 (비어 필 (via fill)) 의 주성분으로는, 바람직하게는 고융점 금속, 특히 텅스텐 (W) 이나 몰리브덴 (Mo) 을 사용할 수 있다. 또한, 이들에 추가로 티탄 (Ti) 등의 천이 금속, 또는 유리 성분이나 기판 재료 (예를 들어 질화 알루미늄 (AlN)) 가 포함되어 있어도 된다. 또한, 관통 구멍 (2h 및 2i) 은 도체가 충전되어 있지 않아도, 내측의 면이 도금 등에 의해 메탈라이즈되어 있으면 된다.
소자 탑재면 (2a) 의 표면 조도는, 바람직하게는 Ra 로 1㎛ 이하, 보다 바람직하게는 Ra 로 0.1㎛ 이하이다. 또한, 그 평면도는, 바람직하게는 5㎛ 이하, 보다 바람직하게는 1㎛ 이하이다. Ra 가 1㎛ 를 초과하거나 평면도가 5㎛ 를 초과하는 경우, 반도체 발광 소자 (1) 의 접합시에 기판 (2) 과의 사이에 틈이 생기기 쉬워지고, 그에 의해 반도체 발광 소자를 냉각하는 효과가 저하되는 경우가 있다. 또한, 표면 조도 (Ra) 및 평면도는 JIS 규격 (각각 JISB0601 및 JISB0621) 으로 규정되어 있다.
본 발명의 반도체 발광 소자 (1) 의 재료는, 예를 들어 상술한 화합물 반도체를 들 수 있는데, 사파이어 등의 기판 상에 이들 층이나 벌크가 적층되어 있어도 된다. 발광부는 상면 또는 하면의 어느 곳이어도 된다. 또한, 이 실시 형태에서는 발광층 (1c) 이 기판측에 형성되어 있기 때문에, 발열부인 발광층 (1c) 이 기판에 보다 가까운 위치에 배치되므로, 반도체 소자의 방열을 보다 향상시킬 수 있다.
기판 (2) 상에 형성된 반도체 발광 소자 (1) 의 표면에는 규소 산화막 (SiO2) 등의 절연층 및 전극층 등의 메탈라이즈층이 형성되어 있어도 된다. 전극층으로서의 금 (Au) 의 두께는 0.1㎛ 이상 10㎛ 이하인 것이 바람직하다.
반도체 발광 소자 (1) 는 사파이어 등의 베이스체 (1e) 와, 베이스체 (1e) 에 접촉하는 반도체층 (1d) 과, 반도체층 (1d) 의 일부분에 접촉하는 발광층 (1c) 과, 발광층 (1c) 에 접촉하는 반도체층 (1g) 과, 반도체층 (1g) 에 접촉하는 전극층 (1b) 과, 반도체층 (1d) 에 접촉하는 전극층 (1f) 을 갖는다.
반도체 발광 소자 (1) 의 구조는 도 1a 에서 나타내는 것에 한정되지 않고, 예를 들어 도 1b 와 같이 전극층 (1f), 반도체층 (1d), 발광층 (1c), 반도체층 (1g), 전극층 (1b) 을 적층한 구조를 채용해도 된다. 이 경우, 반도체 발광 소자 (1) 의 표면과 이면에 전극이 존재하고, 전극층 (1b) 이 Au 본딩 라인 (71) 에 의해 Au 막 (3b) 과 접속된다. 도 1b 에서는 제 1 도전 영역만이 반도체 발광 소자 (1) 와 직접 접합된다.
도 3a 에서 나타내는 바와 같이, 주표면 (1a) 을 구성하는 변 중, 제 1 변 (11) 이 장변이고, 제 2 변 (12) 이 단변인데, 제 1 변 (11) 이 단변이고, 제 2 변 (12) 이 장변이어도 된다. 또한, 본 사례에서는 반도체 발광 소자의 주표면이 직사각형이기 때문에, 장변이 장변 방향의 길이 (L) 에 상당한다. 제 1 변 (11) 은 발광층 (1c) 이 연장되는 방향과 거의 수직으로 연장된다. 제 2 변 (12) 은 발광층 (1c) 과 거의 평행하게 연장된다. 또한, 제 1 변 (11) 과 제 2 변 (12) 이 거의 동일한 길이이어도 된다. 제 1 변 (11) 과 제 2 변 (12) 이 거의 동일한 길이인 경우에는 제 1 변 (11) 을 장변으로 간주한다. 또한, 주표면 (1a) 이 직사각형이 아닌 경우, 예를 들어 모서리가 둥글게 되어 있는 경우에는 주표면 (1a) 을 직사각형으로 근사하여 장변을 규정한다. 또한 본 발명의 다른 실시 형태도 마찬가지이지만, 본 사례와 같이, 주표면 (1a) 이 직사각형이면, 통상 그 반대측의 면도 거의 동일한 형상인데, 반드시 그렇지 않아도 된다. 또한 도 3b 에 몇 개의 주표면 형태로 나타내는 바와 같이, 주표면이 직사각형 이외인 예도 있다. 본 발명의 반도체 소자의 주표면의 장변 방향의 길이는 주표면에 수직인 방향으로 투영한 이미지의 윤곽으로부터 계량된다. 도 3b1 내지 도 3b5 는 그 예이고, L 로 표시된 부분이 장변 방향의 길이이다. 예를 들어, 그것이 원형이나 정사각형이면, 각각 그 직경 및 그 어느 한 변의 길이, 타원이면 그 장경이다.
반도체 발광 소자 (1) 의 장변 방향의 길이 (L) 는 이 경우 제 1 변 (11) 의 길이에 상당한다. 이것과, 저면 (2b) 으로부터 소자 탑재면 (2a) 까지의 거리 (H) 의 비율 (H/L) 은 0.3 이상인 것이 바람직하다. 더욱 바람직하게는, 상술한 비율 (H/L) 은 0.45 이상 1.5 이하이고, 보다 바람직하게는 비율 (H/L) 은 0.5 이상 1.25 이하이다.
반도체 발광 소자 (1) 를 둘러싸도록 반사 부재 (6) 가 형성되어 있다. 반사 부재 (6) 는 기판 (2) 을 구성하는 질화 알루미늄에 가까운 열팽창률의 재료가 사용된다. 반사부재 (6) 는 금속, 합금 또는 금속복합재료로 형성된다. 이와 같이 하여 동 부재의 가공이 용이하게 된다. 동 부재의 열팽창계수는, 예를 들면, 3 × 10-6/K 이상 7 × 10-6/K 이하가 된다. 바람직하게는, 그 열팽창 계수는 4 × 10-6/K 이상 6 × 10-6/K 이하이다. 또한, 가공성의 면을 고려하여 금속 또는 합금 또는 금속 복합 재료로 형성되는 것이 바람직하다. 구체적으로는, 반사 부재 (6) 는 Ni-Co-Fe 합금에 의해 구성되고, 대표적인 성분으로는 Ni 의 비율이 29 질량%, Co 의 비율이 18 질량%, Fe 의 비율이 53 질량% 이다.
반사 부재 (6) 에는 테이퍼상 경사면인 반사면 (6a) 이 형성되어 있다. 반사면 (6a) 은 소자 탑재면 (2a) 에 대해 바람직하게는 30°내지 70°, 보다 바람직하게는 40°내지 60°의 각도를 이룬다. 반사 부재 (6) 에는 Ni/Au 로 이루어지는 도금층 (7) 이 형성되어 있다. 이 도금층은 접합층 (9) 으로서 Au 계의 납재 (Au-Ge) 를 사용하는 경우에 사용되는 것이고, 접합층 (9) 과 반사 부재 (6) 의 접합 강도를 늘리는 작용을 한다. 또한, 반사 부재 (6) 의 전체 둘레에 도금층 (7) 을 형성해도 된다.
반사 부재 (6) 의 표면을 덮도록 금속층 (13) 이 형성되어 있다. 금속층 (13) 은 도금 또는 증착에 의해 형성되어 반도체 발광 소자 (1) 로부터 발광된 광을 외측으로 취출하기 위한 역할을 한다.
반사면 (6a) 은 내부 공간 (6b) 을 규정하고 있고, 내부 공간 (6b) 은 추형 상을 이룬다. 예를 들어, 도 2 에서 나타내는 바와 같이 원추 형상이다. 그러나, 내부 공간 (6b) 이 사각추 또는 삼각추 등의 각추 형상이어도 된다. 또한, 반사면 (6a) 이 포물면 형상 등의 곡면이어도 된다.
다음으로, 도 1 내지 도 3 에서 나타내는 반도체 장치 (100) 의 제조 방법에 대하여 설명한다. 도 4 는 도 1 에서 나타내는 반도체 장치의 제조 방법을 나타내는 공정도이다. 도 5 내지 도 12 는 도 1 내지 도 3 에서 나타내는 반도체 장치의 제조 방법을 설명하는 도면이다.
도 4 및 도 5 를 참조하여 먼저 기판을 제작한다 (단계 201). 이 종류의 기판 (2) 은 길이, 폭이 고작 수㎜ 로 작기 때문에, 예를 들어 길이, 폭이 50㎜ 정도의 기판 모재를 제작하고, 이 기판 모재에 관통 구멍 (2h 및 2i) 을 형성한다. 관통 구멍 (2h 및 2i) 에 제 1 및 제 2 도전 영역 (21 및 22) 을 형성한다. 그 후, 기판 모재를 소정 사이즈로 미세하게 절단 분할한다. 이 방법에서의 기판 모재의 사이즈는, 예를 들어 폭을 50㎜, 길이를 50㎜, 두께를 0.3㎜ 로 한다. 또한, 기판 재료인 질화 알루미늄 (AlN) 의 소결체의 제조 방법에는 통상의 방법이 적용된다. 소정의 사이즈로 미세하게 분할하는 공정은, 예를 들어 접합 (단계 206) 후나 그 밖의 공정이어도 된다.
다음으로, 제 2 공정에서 기판의 표면을 연마한다 (단계 202). 연마후의 기판의 표면 조도는, 바람직하게는 Ra 로 1.0㎛ 이하, 보다 바람직하게는 0.1㎛ 이하로 한다. 연마 방법으로는, 예를 들어 연삭반, 샌드블라스트, 샌드페이퍼 또는 지립에 의한 연마 방법 등의 통상의 방법을 적용할 수 있다.
도 4, 도 6, 및 도 7 을 참조하여 기판 (2) 의 소자 탑재면 (2a) 및 저면 (2b) 에 Au 막을 도금 또는 증착으로 형성한다 (단계 203). 구체적으로는, 예를 들어 본 사례의 경우, 하지층으로서 Ti/Pt 를 증착한 후에 그 위에 Au 막을 증착한다. 증착 방법으로는, 예를 들어 포토리소그래피법을 사용하여 각각의 막이 형성되어야 하는 영역 외의 기판 부분에 레지스트막을 형성하고, 이 레지스트막과 기판 상에 각각의 층을 형성한다. 먼저 밀착층인 Ti 막을 증착하고, 다음으로 확산 방지층인 Pt 막, 최표면에 전극층인 Au 막을 증착한다. 그 후, 리프트오프 공정을 실시한다. 구체적으로는 상기 공정에서 형성한 레지스트막을 레지스트 박리액에 의해 그 레지스트막 상에 형성된 밀착층, 확산 방지층 및 전극층의 각각의 막과 함께 제거한다. 이 결과, 도 6 및 도 7 에서 나타내는 바와 같이, 기판 상에 소정의 패턴을 갖는 Au 막 (3, 3a 내지 3d) 을 형성할 수 있다. 기판의 중앙부에 Au 막 (3a 및 3b) 이 형성되고, 그것을 둘러싸도록 Au 막 (3) 이 형성되어 있다. 금속막의 형성에는 상기와 같이 포토리소그래피 등의 수단을 사용함으로써, 예를 들어 패턴 형상이 100㎛ 이하의 치수의 패턴을 형성할 수 있고, 50㎛ 이하의 것도 형성할 수 있다. 패턴 치수로서 예를 들어 그 패턴간의 최소 간격이나 패턴 폭 등을 참조한다. 이 때문에, 반도체 발광 소자의 플립 칩 실장 등 높은 치수 정밀도가 요구되는 주변 부재의 실장이 가능하게 된다.
도 4 및 도 8 을 참조하여 먼저 반사 부재 (6) 를 준비한다. 반사 부재 (6) 는 상술한 바와 같이 질화 알루미늄에 가까운 열팽창 계수의 재료에 의해 구성되고, 예를 들어 Ni-Co-Fe 로 이루어지는 저열팽창 합금을 사용한다.
도 4 및 도 9 를 참조하여 이 반사 부재 (6) 를 가공함으로써 반사면 (6a) 을 형성한다 (단계 204). 반사면 (6a) 은 반사 부재 (6) 의 가장 넓은 면에 대해 각도 (예를 들어 45°) 를 이루어 외측으로 넓어지고 있다.
도 4 및 도 10 을 참조하여 반사 부재 (6) 에 도금층 (7) 을 형성한다 (단계 205). 도금층 (7) 은 Ni/Au 적층체이다. 도금층 (7) 은 반사 부재 (6) 의 전체 둘레에 형성해도 된다.
도 4 및 도 11 을 참조하여 반사 부재 (6) 와 기판 (2) 을 접속한다 (단계 206). 접합층 (9) 으로는 납재, 실링ㆍ봉착 유리, 내열성 접착제가 있고, 메탈라이즈 패턴의 내열 온도를 초과하지 않는 온도에서 반사 부재와 기판을 접속한다. 납재로는, 예를 들어 Au-Ge 가 있고, 납재를 사용하면, 접합 강도, Pb 프리의 관점에서는 바람직하다. 또한, 내열성 접착제로는 무기질계의 것 및 수지류가 있다. 예를 들어, 납재로는 Ag 를 베이스로 한 것, 무기질계로는 유리나 세라믹스 등을, 수지로는 폴리이미드계, 폴리아미드이미드계, 에폭시계, 아크릴에폭시계, 액정 폴리머계 등을 각각 들 수 있다.
도 4 및 도 12 를 참조하여 금속층 (13) 을 예를 들어 도금, 증착 등의 수단으로 형성한다 (단계 207). 금속층 (13) 은 반도체 발광 소자로부터 발광된 광을 취출하기 위한 것이고, 최표면의 층은 반사율이 큰 예를 들어 Ag 나 Al 또는 그들을 주성분으로 한 금속이 바람직하다. 또한, 반사 부재 (6) 자체의 반사율이 높으면, 이 금속층 (13) 을 형성하지 않아도 된다. 또한, 경우에 따라서는 반도체 소자와의 접합 신뢰성을 높이기 위해, 동 소자가 탑재되는 부분의 Au 막 (3a 및 3b) 상에는 금속층 (13) 을 형성하지 않는 경우가 있다.
도 4 및 도 1 을 참조하여 반도체 발광 소자를 실장한다 (단계 208). 실장 방법으로는 이 경우 플립 칩 접속을 실시하는데, 발광층 (1c) 이 기판 (2) 측에 형성된다. 이에 의해, 발광층 (1c) 으로부터 발생한 열이 바로 기판 (2) 으로 전달되어 방열이 양호하게 행해진다. 접속에 사용되는 부재로는, 예를 들어 Sn, Au-Sn, Ag-Sn, Pb-Sn 등의 Sn 계 땜납이나, 이들 땜납 및 Au 의 범프가 있다.
이상과 같이 구성된 본 발명에 따른 발광 소자 탑재용 부재 (200) 및 그것을 사용한 반도체 장치 (100) 에서는 반사 부재 (6) 가 금속, 합금 또는 금속복합재료로 구성되어 있다. 그 때문에, 반사 부재 (6) 의 표면에 직접적으로 금속층 (13) 을 형성할 수 있다. 또한, 반사 부재 (6) 를 도 9 에서 나타내는 공정에서 가공하는 경우에도 가공이 용이해져 제조 비용을 저하시킬 수 있다.
(실시 형태 2)
도 13 은 본 발명의 실시 형태 2 에 따른 발광 소자 탑재용 부재 및 그것을 사용한 반도체 장치의 단면도이다. 도 13 을 참조하여 본 발명의 실시 형태 2 에 따른 발광 소자 탑재용 부재 (200) 에서는 소자 탑재면 (2a) 에 금속막 (4, 4a 및 4b) 이 형성되어 있고, 이 금속막 (4, 4a 및 4b) 은 Ag 또는 Al 에 의해 구성된다. 이 경우에는 도 13 에서 나타낸 바와 같이, 금속층 (13) 은 반사 부재 (6) 에만 형성되어 있어도 된다.
이 경우, 실시 형태 1 에 따른 발광 소자 탑재용 부재 (200) 및 반도체 장치 (100) 와 동일한 효과가 있다.
실시예
실시예에서는 기판 (2) 과 반사 부재 (6) 를 접합하는 접합층 (9) 의 특성에 대하여 상세하게 조사하였다. 도 1 을 참조하여 질화 알루미늄으로 이루어지는 기판 (2) 의 소자 탑재면 (2a) 에 접합층 (9) 을 개재시켜 반사 부재 (6) 를 장착하였다. 반사 부재 (6) 는 Ni-Co-Fe 합금이고, Ni 의 비율은 29 질량%, Co 의 비율은 18 질량%, Fe 의 비율은 53 질량% 이다. 또한, 반사 부재 (6) 의 세로 × 가로 × 두께를 5㎜ × 5㎜ × 1㎜ 로 하였다.
접합층 (9) 으로서 표 1 의 샘플 1 내지 8 로 나타내는 것을 사용하였다.
Figure 112005051599503-pct00001
또한, 표 1 중의 「접합층 (9) 의 재질」 에서의 % 는 구성 성분의 함유량이고, 그 단위는 질량% 이다. 이들 접합층 (9) 은 표 1 의 「접합시의 온도」 에서 용융시켜 기판 (2) 과 반사 부재 (6) 를 접합시켰다.
이와 같이 하여 획득되는 각각의 샘플에 대하여 강도, 내열성, 전극 메탈라이즈 패턴의 열화를 조사하였다. 먼저, 강도에 대해서는 접합한 후에 실온 (25℃) 까지 냉각했을 때의 강도 (초기 강도) 를 측정하였다. 측정 방법으로는 도 1 에서 나타내는 바와 같이, 화살표 (51) 로 나타내는 방향으로부터 반사 부재 (6) 에 하중을 가해 반사 부재 (6) 가 기판 (2) 으로부터 떨어지기까지의 압력을 구하였다. 그 결과, 초기 강도가 10㎫ 이상이면 강도가 양호로 하여 「강도」 의 란에 「○」 표시를 하였다. 또한, 초기 강도가 10㎫ 미만인 샘플에 대해서는 「×」 표시를 하였다.
내열성의 평가에 대해서는 접합층을 온도 300℃ 에서 1 분 및 동 온도에서 24 시간 각각 대기 중에 유지하고, 접합층 (9) 이 다시 용화 및 연화되지 않고, 추가로 접합 강도를 도 1 에서 나타내는 방법으로 측정하여 접합 강도의 저하율이 10% 미만인 것을 양호로 하여 「내열성」 의 란에 「○」 표시를 하였다. 또한, 300℃ 에서 1 분 유지된 경우의 결과는 표의 「내열성 1」 의 란에, 동 온도에서 24 시간 유지된 경우의 결과는 표의 「내열성 2」 의 란에 각각 기재했다. 접합 강도의 저하율이 10% 이상인 것에 대해서는 「내열성」 의 란에 「×」 표시를 하였다. 또한, 접합 강도의 저하율은 초기 강도를 A1 로 하고, 300℃ 에서 가열한 후의 실온에서의 강도를 A2 로 하여 ((A1-A2)/A1) 로 나타내는 식으로 구하였다.
또한, 본 명세서 중의 「접합 온도가 300℃ 이상」 이란, 접합층을 온도 300℃ 에서 1 분간 대기 중에 유지한 후에도, 접합층 (9) 이 다시 용화 및 연화되지 않고, 추가로 접합 강도를 도 1 에서 나타내는 방법으로 측정하여 접합 강도의 저하율이 10% 미만인 것을 말한다. 접합 강도의 저하율은 초기 강도 (온도 300℃ 로 유지하기 전의 접합 강도) 를 A1 로 하고, 대기 중 온도 300℃ 로 1 분간 유지한 후의 실온에서의 강도를 A2 로 하여 ((A1-A2)/A1) 로 나타내는 식으로 구하였다.
또한, 전극 메탈라이제이션 패턴 (Au 막 (3, 3a 및 3b)) 의 열화를 측정하였다. 구체적으로는, 발광 소자 탑재용 부재 (200) 를 온도 300℃ 에서 24 시간 대기 중에 유지한 후의 전극 메탈라이즈 패턴의 외관 관찰 및 두께를 측정하였다. Au 막 (3, 3a 및 3b) 이 변색 등의 열화가 생기지 않은 것에 대해서는 「○」 표시를 하였다. 또한, Au 막 (3, 3a 및 3b) 의 색이 변색되고, 또는 Au 막 (3, 3a 및 3b) 의 두께가 감소한 것에 대하여 「×」 표시를 하였다.
표 1 에서 나타내는 바와 같이, 샘플 1, 4, 5, 6, 7 및 8 에서 바람직한 결과가 획득되는 것을 알 수 있다. 또한 1, 4, 5 에서 특히 바람직한 결과가 획득되는 것을 알 수 있다.
이번에 개시된 실시 형태는 모든 점에서 예시한 것으로서, 제한적인 것으로 생각해서는 안된다. 본 발명의 범위는 상기 설명이 아니라 특허 청구의 범위에 의해 나타나며, 특허 청구의 범위와 균등한 의미 및 범위내에서의 모든 변경이 포함되는 것이 의도된다.
산업상이용가능성
본 발명에 따르면, 가공이 용이하고, 또한 방열성이 우수한 발광 소자 탑재용 부재 및 그것을 사용한 반도체 장치를 제공할 수 있다.

Claims (7)

  1. 반도체 발광 소자를 탑재하는 소자 탑재면, 및 상기 소자 탑재면에 형성되어 반도체 발광 소자에 접속되는 제 1 및 제 2 도전 영역을 갖는 기판,
    상기 반도체 발광 소자가 수납되는 내부 공간을 규정하는 반사면을 가지며, 상기 소자 탑재면 상에 형성되는 금속, 합금 또는 금속 복합 재료로 구성되는 반사 부재, 및
    상기 반사면에 형성된 금속층을 구비하고,
    상기 반사면은 상기 소자 탑재면으로부터 멀어짐에 따라 상기 내부 공간의 직경이 커지도록 상기 소자 탑재면에 대해 경사를 갖는, 발광 소자 탑재용 부재.
  2. 제 1 항에 있어서,
    상기 소자 탑재면과 상기 반사 부재를 접합하는 접합층을 추가로 구비하고,
    상기 접합층의 내열 온도가 300℃ 이상이며,
    또한, 상기 접합층은 온도 700℃ 이하에서 용융되어 상기 소자 탑재면과 상기 반사 부재를 접합하는, 발광 소자 탑재용 부재.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 기판은 절연성을 가지며,
    상기 기판에 제 1 관통 구멍 및 제 2 관통 구멍이 형성되고,
    상기 제 1 관통 구멍에는 상기 제 1 도전 영역이 형성되고,
    상기 제 2 관통 구멍에는 상기 제 2 도전 영역이 형성되는, 발광 소자 탑재용 부재.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 도전 영역과 상기 제 2 도전 영역 중 적어도 하나의 금속막 배치 패턴의 최소 형성 치수는 5㎛ 이상 100㎛ 미만인, 발광 소자 탑재용 부재.
  5. 제 1 항 또는 제 2 항에 기재된 발광 소자 탑재용 부재, 및
    상기 소자 탑재면에 탑재되는 반도체 발광 소자를 구비하고,
    상기 반도체 발광 소자는 상기 소자 탑재면과 마주 보는 주표면을 가지며,
    상기 기판은 상기 소자 탑재면과 반대측에 위치하는 저면을 가지고,
    상기 저면으로부터 상기 소자 탑재면까지의 거리 (H) 와 상기 반도체 발광 소자의 주표면의 장변 방향의 길이 (L) 의 비율 (H/L) 은 0.3 이상인, 반도체 장치.
  6. 제 5 항에 있어서,
    상기 반도체 발광 소자의 상기 주표면측에는 전극이 형성되어 상기 제 1 도전 영역 및 상기 제 2 도전 영역에 전기적으로 접속되는, 반도체 장치.
  7. 제 5 항에 있어서,
    상기 주표면의 면적은 1㎟ 이상인, 반도체 장치.
KR1020057017285A 2003-03-18 2004-03-15 발광 소자 탑재용 부재 및 그것을 사용한 반도체 장치 KR101045507B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003074036 2003-03-18
JPJP-P-2003-00074036 2003-03-18

Publications (2)

Publication Number Publication Date
KR20050116377A KR20050116377A (ko) 2005-12-12
KR101045507B1 true KR101045507B1 (ko) 2011-06-30

Family

ID=33027803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057017285A KR101045507B1 (ko) 2003-03-18 2004-03-15 발광 소자 탑재용 부재 및 그것을 사용한 반도체 장치

Country Status (7)

Country Link
US (1) US7518155B2 (ko)
EP (1) EP1605524B1 (ko)
JP (1) JP3918858B2 (ko)
KR (1) KR101045507B1 (ko)
CN (1) CN100459188C (ko)
DE (1) DE602004027890D1 (ko)
WO (1) WO2004084319A1 (ko)

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7919787B2 (en) 2003-06-27 2011-04-05 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Semiconductor device with a light emitting semiconductor die
DE102004014207A1 (de) * 2004-03-23 2005-10-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil mit mehrteiligem Gehäusekörper
JP4228303B2 (ja) 2004-04-12 2009-02-25 住友電気工業株式会社 半導体発光素子搭載部材と、それを用いた半導体発光装置
US7812360B2 (en) 2004-10-04 2010-10-12 Kabushiki Kaisha Toshiba Light emitting device, lighting equipment or liquid crystal display device using such light emitting device
WO2006046655A1 (ja) * 2004-10-27 2006-05-04 Kyocera Corporation 発光素子搭載用基板、発光素子収納用パッケージ、発光装置および照明装置
JP2006156747A (ja) * 2004-11-30 2006-06-15 Ngk Spark Plug Co Ltd 配線基板
KR100867515B1 (ko) * 2004-12-06 2008-11-07 삼성전기주식회사 발광소자 패키지
JP4831958B2 (ja) * 2004-12-06 2011-12-07 スタンレー電気株式会社 表面実装型ｌｅｄ
KR100624449B1 (ko) * 2004-12-08 2006-09-18 삼성전기주식회사 요철 구조를 포함하는 발광 소자 및 그 제조 방법
US20070145386A1 (en) * 2004-12-08 2007-06-28 Samsung Electro-Mechanics Co., Ltd. Semiconductor light emitting device and method of manufacturing the same
TWI239670B (en) * 2004-12-29 2005-09-11 Ind Tech Res Inst Package structure of light emitting diode and its manufacture method
KR100587016B1 (ko) * 2004-12-30 2006-06-08 삼성전기주식회사 식각 정지막을 갖는 발광다이오드 패키지 및 그 제조 방법
JP2006197278A (ja) * 2005-01-14 2006-07-27 Seiko Instruments Inc 表面実装型圧電振動子、発振器、及び電子機器
US7655997B2 (en) * 2005-01-26 2010-02-02 Harvatek Corporation Wafer level electro-optical semiconductor manufacture fabrication mechanism and a method for the same
US8029152B2 (en) * 2005-03-24 2011-10-04 Kyocera Corporation Package for light-emitting device, light-emitting apparatus, and illuminating apparatus
DE602005018464D1 (de) * 2005-06-06 2010-02-04 Ching-Fu Tsou Verfahren zur Verpackung einer matrixartigen modularisierten LED-Struktur
JP5073179B2 (ja) * 2005-06-09 2012-11-14 株式会社住友金属エレクトロデバイス 発光素子収納用窒化アルミニウム焼結体
JP4761848B2 (ja) * 2005-06-22 2011-08-31 株式会社東芝 半導体発光装置
JP4668722B2 (ja) * 2005-08-02 2011-04-13 日立協和エンジニアリング株式会社 サブマウント及びその製造方法
EP1911389A4 (en) * 2005-08-05 2009-12-16 Olympus Medical Systems Corp LIGHT EMITTING UNIT
EP1919002B1 (en) * 2005-08-23 2018-07-18 Kabushiki Kaisha Toshiba Light-emitting device, backlight using same, and liquid crystal display
DE102005059524A1 (de) * 2005-09-30 2007-04-05 Osram Opto Semiconductors Gmbh Gehäuse für ein elektromagnetische Strahlung emittierendes optoelektronisches Bauelement, Bauelement und Verfahren zum Herstellen eines Gehäuses oder eines Bauelements
KR101241650B1 (ko) 2005-10-19 2013-03-08 엘지이노텍 주식회사 엘이디 패키지
US7719099B2 (en) * 2005-10-21 2010-05-18 Advanced Optoelectronic Technology Inc. Package structure for solid-state lighting devices and method of fabricating the same
JP4238864B2 (ja) * 2005-11-02 2009-03-18 ソニー株式会社 半導体装置および半導体装置の製造方法
CN101356640B (zh) * 2005-11-24 2011-02-16 三洋电机株式会社 电子部件安装板和用于制造这种板的方法
KR101231420B1 (ko) * 2006-01-04 2013-02-07 엘지이노텍 주식회사 발광 다이오드 장치
US7928462B2 (en) 2006-02-16 2011-04-19 Lg Electronics Inc. Light emitting device having vertical structure, package thereof and method for manufacturing the same
JP5110804B2 (ja) * 2006-03-24 2012-12-26 日本エレクトロプレイテイング・エンジニヤース株式会社 Ｌｅｄの製造方法
JP4981342B2 (ja) * 2006-04-04 2012-07-18 日立協和エンジニアリング株式会社 サブマウントおよびその製造方法
EP1848042A1 (en) * 2006-04-21 2007-10-24 LEXEDIS Lighting GmbH LED package with submount
JP2007294587A (ja) * 2006-04-24 2007-11-08 Ngk Spark Plug Co Ltd 発光素子収納用パッケージ
KR101136442B1 (ko) * 2006-04-28 2012-04-19 가부시키가이샤 시마네 덴시 이마후쿠 세이사쿠쇼 반도체 발광모듈, 장치 및 그 제조방법
EP2034528A1 (en) * 2006-06-15 2009-03-11 Sanyo Electric Co., Ltd. Electronic component
KR100759016B1 (ko) * 2006-06-30 2007-09-17 서울반도체 주식회사 발광 다이오드
JP2008016565A (ja) * 2006-07-04 2008-01-24 Shinko Electric Ind Co Ltd 発光素子収容体及びその製造方法、及び発光装置
KR100854328B1 (ko) * 2006-07-07 2008-08-28 엘지전자 주식회사 발광 소자 패키지 및 그 제조방법
KR100772649B1 (ko) * 2006-07-21 2007-11-02 (주) 아모센스 반도체 패키지의 제조방법 및 그 제조방법에 의해 제조된반도체 패키지
JP2008041811A (ja) * 2006-08-03 2008-02-21 Ngk Spark Plug Co Ltd 配線基板および多数個取り配線基板ならびにその製造方法
JP4846505B2 (ja) * 2006-10-10 2011-12-28 株式会社フジクラ 発光装置およびその製造方法
JP4963950B2 (ja) * 2006-12-12 2012-06-27 スタンレー電気株式会社 半導体発光装置およびその製造方法
JP4836769B2 (ja) * 2006-12-18 2011-12-14 スタンレー電気株式会社 半導体発光装置およびその製造方法
JP2008166440A (ja) * 2006-12-27 2008-07-17 Spansion Llc 半導体装置
US7732234B2 (en) 2007-02-15 2010-06-08 Hymite A/S Fabrication process for package with light emitting device on a sub-mount
KR100802393B1 (ko) * 2007-02-15 2008-02-13 삼성전기주식회사 패키지 기판 및 그 제조방법
JP5106094B2 (ja) * 2007-02-22 2012-12-26 シャープ株式会社 表面実装型発光ダイオードおよびその製造方法
US8436371B2 (en) * 2007-05-24 2013-05-07 Cree, Inc. Microscale optoelectronic device packages
JP5075493B2 (ja) * 2007-06-13 2012-11-21 株式会社住友金属エレクトロデバイス 発光素子収納用パッケージ及びその製造方法及びそれを用いた発光装置
JP2009033088A (ja) * 2007-06-29 2009-02-12 Sharp Corp 半導体発光装置、その製造方法およびそれを用いたｌｅｄ照明装置
US20090032829A1 (en) * 2007-07-30 2009-02-05 Tong Fatt Chew LED Light Source with Increased Thermal Conductivity
JP2009049408A (ja) * 2007-08-14 2009-03-05 Avago Technologies Ecbu Ip (Singapore) Pte Ltd 発光半導体ダイを有する半導体デバイス
US8212271B2 (en) * 2007-10-11 2012-07-03 Hitachi Chemical Co., Ltd. Substrate for mounting an optical semiconductor element, manufacturing method thereof, an optical semiconductor device, and manufacturing method thereof
KR100934171B1 (ko) * 2007-10-31 2009-12-29 주식회사 케이아이자이맥스 방열 구조체 및 이의 제조 방법
TWI408829B (zh) * 2007-11-08 2013-09-11 Chipbond Technology Corp 發光二極體次黏著基板封裝方法及其封裝構造
US20090152568A1 (en) * 2007-12-14 2009-06-18 International Semiconductor Technology Ltd. Method for packaging submount adhering light emitting diode and package structure thereof
JP2009158759A (ja) * 2007-12-27 2009-07-16 Internatl Semiconductor Technology Ltd Ｌｅｄの実装方法及びそのパッケージ
JP5064278B2 (ja) * 2008-03-25 2012-10-31 日東電工株式会社 光半導体素子封止用樹脂シートおよび光半導体装置
KR100999699B1 (ko) 2008-09-01 2010-12-08 엘지이노텍 주식회사 발광 소자 패키지
CN101740678A (zh) * 2008-11-10 2010-06-16 富士迈半导体精密工业（上海）有限公司 固态发光元件及光源模组
KR101064026B1 (ko) * 2009-02-17 2011-09-08 엘지이노텍 주식회사 발광 디바이스 패키지 및 그 제조방법
KR101035335B1 (ko) * 2009-03-24 2011-05-23 김강 발광다이오드 패키지
US8110839B2 (en) * 2009-07-13 2012-02-07 Luxingtek, Ltd. Lighting device, display, and method for manufacturing the same
WO2011043441A1 (ja) * 2009-10-07 2011-04-14 京セラ株式会社 発光装置
CN102044600A (zh) * 2009-10-15 2011-05-04 展晶科技(深圳)有限公司 发光二极管封装结构及其制备方法
KR101056903B1 (ko) * 2009-12-17 2011-08-12 주식회사 두산 발광소자 패키지용 기판 및 이를 이용한 발광소자 패키지
CN102130269B (zh) * 2010-01-19 2013-03-27 富士迈半导体精密工业（上海）有限公司 固态发光元件及光源模组
TW201126765A (en) * 2010-01-29 2011-08-01 Advanced Optoelectronic Tech Package structure of compound semiconductor and manufacturing method thereof
JP5640632B2 (ja) 2010-03-12 2014-12-17 旭硝子株式会社 発光装置
KR101277201B1 (ko) * 2010-04-23 2013-06-20 주식회사 코스텍시스 기판 유닛 및 이를 이용한 발광 다이오드 패키지
KR101028329B1 (ko) * 2010-04-28 2011-04-12 엘지이노텍 주식회사 발광 소자 패키지 및 그 제조방법
DE102010045403A1 (de) 2010-09-15 2012-03-15 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
WO2012036132A1 (ja) * 2010-09-17 2012-03-22 旭硝子株式会社 発光素子搭載用基板および発光装置
US8952405B2 (en) * 2011-03-06 2015-02-10 Mordehai MARGALIT Light emitting diode package and method of manufacture
US8901578B2 (en) 2011-05-10 2014-12-02 Rohm Co., Ltd. LED module having LED chips as light source
KR101294488B1 (ko) * 2011-11-14 2013-08-07 엘지이노텍 주식회사 발광장치
EP2782150B1 (en) * 2011-11-17 2018-08-15 Lumens Co., Ltd. Light emitting device package and backlight including same
TWI443877B (zh) * 2011-12-15 2014-07-01 Genesis Photonics Inc 反射元件以及發光二極體封裝裝置
KR20130096094A (ko) 2012-02-21 2013-08-29 엘지이노텍 주식회사 발광소자 패키지, 발광 소자 패키지 제조방법 및 이를 구비한 조명 시스템
JP6293995B2 (ja) * 2012-03-23 2018-03-14 新光電気工業株式会社 発光素子搭載用パッケージ及びその製造方法、並びに発光素子パッケージ
US9735198B2 (en) 2012-03-30 2017-08-15 Cree, Inc. Substrate based light emitter devices, components, and related methods
KR101292197B1 (ko) * 2012-04-10 2013-08-01 대덕전자 주식회사 발광다이오드 실장 회로기판에 반사판을 제조하는 방법
KR20140041243A (ko) * 2012-09-27 2014-04-04 삼성전자주식회사 발광소자 패키지 및 패키지 기판
CN103441210B (zh) * 2013-06-08 2017-07-28 深圳市环基实业有限公司 一种led封装结构和led封装方法
US20140367816A1 (en) * 2013-06-12 2014-12-18 Avago Technologies General Ip (Singapore) Pte.Ltd. Photodetector device having light-collecting optical microstructure
EP3022779B1 (en) * 2013-07-19 2020-03-18 Lumileds Holding B.V. Pc led with optical element and without substrate carrier
JP6244130B2 (ja) 2013-07-26 2017-12-06 新光電気工業株式会社 発光素子搭載用パッケージ及び発光素子パッケージ
KR102122361B1 (ko) * 2013-12-27 2020-06-15 삼성전자주식회사 플립칩 엘이디 패키지 기판 및 플립칩 엘이디 패키지 구조
CN110943151B (zh) * 2015-02-25 2023-07-14 京瓷株式会社 发光元件搭载用封装体、发光装置以及发光模块
DE102015103840A1 (de) * 2015-03-16 2016-09-22 Osram Opto Semiconductors Gmbh Elektromagnetische Strahlung emittierende Baugruppe
DE102015208704A1 (de) * 2015-05-11 2016-11-17 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil
CN105790071A (zh) * 2016-03-22 2016-07-20 西安炬光科技股份有限公司 一种高功率半导体激光器及其制备方法
JP6294419B2 (ja) * 2016-09-01 2018-03-14 日機装株式会社 光半導体装置および光半導体装置の製造方法
JP7408266B2 (ja) * 2017-06-14 2024-01-05 日亜化学工業株式会社 光源装置
US10672957B2 (en) * 2017-07-19 2020-06-02 Cree, Inc. LED apparatuses and methods for high lumen output density
JP6970336B2 (ja) * 2017-08-04 2021-11-24 日亜化学工業株式会社 光源装置
JP7007560B2 (ja) * 2017-09-28 2022-01-24 日亜化学工業株式会社 光源装置
EP3736839A1 (en) * 2019-05-06 2020-11-11 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier comprising embedded magnet stack

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0388422U (ko) * 1989-12-20 1991-09-10
JP2001015815A (ja) 1999-04-28 2001-01-19 Sanken Electric Co Ltd 半導体発光装置
JP2001339097A (ja) 2000-05-30 2001-12-07 Matsushita Electric Works Ltd 半導体リレー
JP2002232017A (ja) 2001-01-30 2002-08-16 Kyocera Corp 発光素子収納用パッケージおよびその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60179190A (ja) 1984-02-27 1985-09-13 Ebara Infilco Co Ltd 脱リン装置
US5760479A (en) * 1996-02-29 1998-06-02 Texas Instruments Incorporated Flip-chip die attachment for a high temperature die to substrate bond
JPH11345999A (ja) * 1998-06-01 1999-12-14 Matsushita Electron Corp 光電変換装置
JP2000269551A (ja) * 1999-03-18 2000-09-29 Rohm Co Ltd チップ型発光装置
AU782000B2 (en) * 1999-07-02 2005-06-23 President And Fellows Of Harvard College Nanoscopic wire-based devices, arrays, and methods of their manufacture
JP4125848B2 (ja) 1999-12-17 2008-07-30 ローム株式会社 ケース付チップ型発光装置
US6552368B2 (en) * 2000-09-29 2003-04-22 Omron Corporation Light emission device
DE10105802A1 (de) * 2001-02-07 2002-08-08 Patent Treuhand Ges Fuer Elektrische Gluehlampen Mbh Reflektorbehaftetes Halbleiterbauelement
US7019335B2 (en) * 2001-04-17 2006-03-28 Nichia Corporation Light-emitting apparatus
JP3991624B2 (ja) * 2001-06-26 2007-10-17 日亜化学工業株式会社 表面実装型発光装置及びその製造方法
JP2003046137A (ja) * 2001-07-27 2003-02-14 Matsushita Electric Ind Co Ltd 半導体発光装置
KR100439402B1 (ko) * 2001-12-24 2004-07-09 삼성전기주식회사 발광다이오드 패키지
JP2003017755A (ja) 2002-06-13 2003-01-17 Nichia Chem Ind Ltd 発光装置
US7078737B2 (en) * 2002-09-02 2006-07-18 Matsushita Electric Industrial Co., Ltd. Light-emitting device
JP2004134699A (ja) 2002-10-15 2004-04-30 Toyoda Gosei Co Ltd 発光装置
US20040183081A1 (en) * 2003-03-20 2004-09-23 Alexander Shishov Light emitting diode package with self dosing feature and methods of forming same
KR20040092512A (ko) * 2003-04-24 2004-11-04 (주)그래픽테크노재팬 방열 기능을 갖는 반사판이 구비된 반도체 발광장치
US7157744B2 (en) * 2003-10-29 2007-01-02 M/A-Com, Inc. Surface mount package for a high power light emitting diode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0388422U (ko) * 1989-12-20 1991-09-10
JP2001015815A (ja) 1999-04-28 2001-01-19 Sanken Electric Co Ltd 半導体発光装置
JP2001339097A (ja) 2000-05-30 2001-12-07 Matsushita Electric Works Ltd 半導体リレー
JP2002232017A (ja) 2001-01-30 2002-08-16 Kyocera Corp 発光素子収納用パッケージおよびその製造方法

Also Published As

Publication number Publication date
CN100459188C (zh) 2009-02-04
US7518155B2 (en) 2009-04-14
WO2004084319A1 (ja) 2004-09-30
JP3918858B2 (ja) 2007-05-23
JPWO2004084319A1 (ja) 2006-06-29
EP1605524A4 (en) 2009-01-07
DE602004027890D1 (de) 2010-08-12
EP1605524B1 (en) 2010-06-30
EP1605524A1 (en) 2005-12-14
US20060198162A1 (en) 2006-09-07
KR20050116377A (ko) 2005-12-12
CN1833322A (zh) 2006-09-13

Similar Documents

Publication Publication Date Title
KR101045507B1 (ko) 발광 소자 탑재용 부재 및 그것을 사용한 반도체 장치
KR100940164B1 (ko) 서브마운트 및 반도체 장치
KR100957669B1 (ko) 서브 마운트 및 반도체 장치
US7196356B2 (en) Submount and semiconductor device
KR100825354B1 (ko) 소자 접합용 기판, 소자 접합 기판 및 그 제조 방법
JP3912130B2 (ja) サブマウント
JP3779218B2 (ja) サブマウントおよび半導体装置
WO2004107438A1 (ja) サブマウントおよびそれを用いた半導体装置
JP2007134744A (ja) サブマウントおよび半導体装置
EP4099375A1 (en) Electronic component mounting package and electronic device
EP4036965A1 (en) Electronic component mounting base and electronic device
JP2001237533A (ja) 回路基板及びそれを用いた回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170530

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190618

Year of fee payment: 9