JP2009049408A - 発光半導体ダイを有する半導体デバイス - Google Patents

発光半導体ダイを有する半導体デバイス Download PDF

Info

Publication number
JP2009049408A
JP2009049408A JP2008208566A JP2008208566A JP2009049408A JP 2009049408 A JP2009049408 A JP 2009049408A JP 2008208566 A JP2008208566 A JP 2008208566A JP 2008208566 A JP2008208566 A JP 2008208566A JP 2009049408 A JP2009049408 A JP 2009049408A
Authority
JP
Japan
Prior art keywords
conductive
pad
semiconductor die
light emitting
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008208566A
Other languages
English (en)
Inventor
Kong Weng Lee
コン・ウェン・リー
Kee Yean Ng
キー・ヤン・ング
Yew Cheong Kuan
イェウ・チュオン・クアン
Cheng Why Tan
チェン・ワイ・タン
Gin Ghee Tan
ジン・ジー・タン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Avago Technologies ECBU IP Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US11/838,301 external-priority patent/US7919787B2/en
Application filed by Avago Technologies ECBU IP Singapore Pte Ltd filed Critical Avago Technologies ECBU IP Singapore Pte Ltd
Publication of JP2009049408A publication Critical patent/JP2009049408A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

【課題】体積的に半導体ダイに匹敵して、従来のプリント回路基板組立てプロセスに適合する半導体パッケージングデバイスを得て、高い実装密度により小型化を可能にする。
【解決手段】半導体デバイスは、このデバイスの基板１１０の第１の主要面１１２上に配置された第１および第２の導電性ボンディングパッド１３０，１３２のうちの少なくとも１つに取り付けられた発光半導体ダイ２５０を含む。この発光半導体ダイは、第１および第２の導電性ボンディングパッドに電気的に接続された陽極と陰極とを有する。この半導体デバイスは更に、基板の第２の主要面１１４上に配置された第１および第２の導電性接続パッド１４０，１４２を含む。第１および第２の導電性ボンディングパッドは、第１および第２の導電性相互接続要素１２０，１２２を介して第１および第２の導電性接続パッドに電気的に接続される。
【選択図】図２Ｂ

Description

関連出願
本出願は、２００３年６月２７日に出願された米国特許出願第１０／６０８，６０６号に関連する２００３年６月２７日に出願された米国特許出願第１０／６０８，６０５号の一部継続出願である。両開示は、参照により本明細書に具体的に組み込まれる。
多くのタイプの従来の半導体デバイスは、パッケージングデバイス内に実装された半導体ダイから構成される。この産業界で広く使用されているパッケージングデバイスの１つのタイプは金属のリードフレームを含む。半導体ダイの下面に配置されたアルミニウムのメタライズ層は、ダイをリードフレームに取り付けて電気的に接続するように結合される。更に、ダイとの更なる電気的接続を与えるためにダイの上面のボンディングパッドとリードフレームの他のリードとの間に電気的接続が行われる。それからリードフレームと半導体ダイは、半導体デバイスを完成させるためにカプセル封入される。パッケージングデバイスは半導体ダイを保護し、通常のプリント回路基板組立てプロセスに適合するダイとの電気的機械的接続を与える。
このような従来の半導体デバイスでは典型的には、ダイの下面は、比較的低い温度で、典型的には約１２０℃で硬化する銀エポキシ接着剤を使用してリードフレームの導電性の面に結合される。銀エポキシ接着剤の硬化温度は、パッケージングデバイスの他の材料に適合する。
このような従来の半導体デバイスで使用されるパッケージングデバイスの体積は、すなわちリードフレームとカプセル材は、典型的には半導体ダイの体積の何倍もある。これは、このような従来の半導体デバイスを、高い実装密度が必要とされる用途での使用に不適当にする。高い実装密度は、小型化および他の利益を可能にする。従って必要とされるものは、体積的に半導体ダイに匹敵して、従来のプリント回路基板組立てプロセスに適合する半導体パッケージングデバイスである。
最近、金スズ合金（約８０％Ａｕ、２０％Ｓｎ）の基板表面メタライズ層を有する半導体ダイが発光素子に導入されている。このような半導体ダイは典型的には、サファイアまたは炭化珪素の基板、またはヒ化ガリウムなどのＩＩＩ−Ｖ属半導体材料の基板を有する。最初の２つの基板材料の基板を有する半導体デバイスは、これらの基板上に堆積された窒化ガリウムなどのＩＩＩ−Ｖ属半導体材料の層を有する。このような半導体ダイのためのダイ取付けプロセスは、約２８０℃の融点を有する金スズ共晶を使用する。このようなダイのためのダイ取付けプロセスでは、約３５０℃ほどの高い温度に直面する可能性がある。このような高い温度は、多くの従来のパッケージングデバイスの材料には不適合である。従ってさらに必要とされるものは、高温ダイ取付けプロセスを使用する半導体ダイのためのパッケージングデバイスである。
多くのプリント回路基板組立てプロセスと組立て装置は、標準的半導体デバイスパッケージの使用を必要とする。新しい半導体デバイスパッケージを使用するためにこのようなプロセスを修正することは、費用がかかり、製造を中断させる可能性がある。従って更に必要とされることは、従来のパッケージングデバイスにおいて高温ダイ取付けプロセスを必要とする半導体ダイを実装するための方法である。
半導体デバイスは、このデバイスの基板の第１の主要面上に配置された第１および第２の導電性ボンディングパッドのうちの少なくとも１つの上に取り付けられた発光半導体ダイを含む。この発光半導体ダイは、第１および第２の導電性ボンディングパッドに電気的に接続された陽極と陰極とを有する。半導体デバイスは更に、基板の第２の主要面上に配置された第１および第２の導電性接続パッドを含む。第１および第２の導電性ボンディングパッドは、第１および第２の導電性相互接続要素を介して第１および第２の導電性接続パッドに電気的に接続される。
本発明の一実施形態による半導体デバイスは、実質的に平面状の基板と、第１および第２の導電性ボンディングパッドと、発光半導体ダイと、第１および第２の導電性接続パッドと、第１および第２の導電性相互接続要素と、を含む。実質的に平面状の基板は、第１および第２の主要面を有する。第１および第２の主要面は、相対する面である。第１および第２の導電性ボンディングパッドは、第１の主要面上に配置される。発光半導体ダイは、発光半導体ダイの下側主要面上に陽極と陰極のうちの少なくとも１つを有する。発光半導体ダイの陽極と陰極は、第１および第２の導電性ボンディングパッドに電気的に接続される。発光半導体ダイは、発光半導体ダイの下側主要面上の、陽極および陰極のうちの１つが、第１の導電性ボンディングパッドに電気的に接続されるように、少なくとも第１の導電性ボンディングパッド上に取り付けられる。第１および第２の導電性接続パッドは、第２の主要面上に配置される。第１の導電性相互接続要素は、第１の導電性ボンディングパッドと第１の導電性接続パッドとに電気的に接続される。第２の導電性相互接続要素は、第２の導電性ボンディングパッドと第２の導電性接続パッドとに電気的に接続される。一実施形態では第１および第２の導電性相互接続要素のうちの少なくとも１つは、実質的に平面状の基板の少なくとも１つの側壁上に配置される。
本発明のもう１つの実施形態による半導体デバイスは、実質的に平面状の基板と、第１および第２の導電性ボンディングパッドと、発光半導体ダイと、第１および第２の導電性接続パッドと、第１および第２の導電性相互接続要素と、を含む。実質的に平面状の基板は、第１および第２の主要面を有する。第１および第２の主要面は、相対する面である。第１および第２の導電性ボンディングパッドは、第１の主要面上に配置される。発光半導体ダイは、発光半導体ダイの下側主要面上に陽極と陰極とを有する。発光半導体ダイは、発光半導体ダイの陽極が第１の導電性ボンディングパッドに電気的に接続され、発光半導体ダイの陰極が第２の導電性ボンディングパッドに電気的に接続されるように、第１および第２の導電性ボンディングパッド上に取り付けられる。第１および第２の導電性接続パッドは、第２の主要面上に配置される。第１の導電性相互接続要素は、第１の導電性ボンディングパッドと第１の導電性接続パッドとに電気的に接続される。第２の導電性相互接続要素は、第２の導電性ボンディングパッドと第２の導電性接続パッドとに電気的に接続される。
本発明の他の態様と利点は、本発明の原理の例として図示される付属図面と関連して行われる下記の詳細な説明から明らかになる。
図１Ａ〜１Ｆは、本発明による半導体ダイのためのパッケージングデバイスの第１の例示的実施形態１００を示す概略図である。パッケージングデバイス１００は、基板１１０と、相互接続要素１２０および１２２と、取付けパッド１３０と、ボンディングパッド１３２と、接続パッド１４０および１４２（図１Ｅ）とから構成される。
基板１１０は、実質的に平面状であって、相対する主要面１１２および１１４を有し、主要面１１２および１１４の間で基板を貫通して延びるスルーホール１１６および１１８を画定する。相互接続要素１２０は導電性であって、スルーホール１１６内に配置される。相互接続要素１２２は導電性であって、スルーホール１１８内に配置される。取付けパッド１３０とボンディングパッド１３２は、導電性であって互いに分離され、スルーホール１１６および１１８がそれぞれ配置される基板１１０の主要面１１２の一部分上に配置される。接続パッド１４０および１４２は、導電性であって互いに分離され、スルーホール１１６および１１８がそれぞれ配置される基板１１０の主要面１１４の一部分上に配置される。
取付けパッド１３０と接続パッド１４０は、相互接続要素１２０の相対する端部に電気的に接続される。このようにして、スルーホール１１６内で基板１１０を貫通して延びる相互接続要素１２０は、取付けパッド１３０を接続パッド１４０に電気的に接続する。ボンディングパッド１３２と接続パッド１４２は、相互接続要素１２２の相対する端部に電気的に接続される。このようにして、スルーホール１１８内で基板１１０を貫通して延びる相互接続要素１２２は、ボンディングパッド１３２を接続パッド１４２に電気的に接続する。
基板１１０の材料は、アルミナまたはベリリアなどの熱伝導性セラミックである。一実施形態では基板の材料は、京セラＲＴＭ、日本国、京都の京セラ株式会社によって販売されたタイプＡ４４０であった。基板の典型的な寸法は、約０．５ｍｍ四方から約２ｍｍ四方の範囲にある。矩形構成も可能である。代替の基板材料は、シリコンなどの半導体と、プリント回路基板で使用されるようなエポキシラミネートとを含む。上記に例示された材料の代わりに、高い熱伝導率と低い電気伝導率とを有する他の材料も使用され得る。基板材料を選択する際には、パッケージングデバイス１００に実装される半導体ダイの熱膨張係数に関連する基板材料の熱膨張係数も考慮されるべきである。
以下詳細に説明されるように基板１１０は、典型的には数百個のパッケージングデバイス１００が一括処理によって製造されるウェーハ（図示せず）の一部である。パッケージングデバイスの製造後にウェーハは、個別のパッケージングデバイスに個別化される。代替としてパッケージングデバイスは、製造後、ウェーハの形のまま残され得る。この場合、個別化は、少なくとも半導体ダイをウェーハ上の各取付けパッド１３０に取り付けるためのダイ取付けプロセスが実行完了するまでは実行されない。あるいくつかの実施形態では個別化に先立って、ウェーハスケール・ワイヤボンディングとカプセル封入と試験も実行される。ウェーハ上で、光出力試験を含む完全な電気試験が実行され得る。
相互接続要素１２０、１２２の材料は、金属または他の導電性材料である。一実施形態では相互接続要素の材料はタングステンであるが、各パッドとの、すなわち取付けパッド１３０、ボンディングパッド１３２および接続パッド１４０、１４２との低抵抗電気接続を形成できて、ダイ取付けプロセスの温度に耐えることができるいかなる導電性材料も使用可能である。前述のようにパッケージングデバイス１００は、半導体ダイをパッケージングデバイスの取付けパッド１３０に取り付けるために金スズ共晶が使用されるとき、約３５０℃ほどの高い温度を受ける可能性がある。相互接続要素１２０、１２２はそれぞれ、図示の中心以外のどこかに取付けパッド１３０とボンディングパッド１３２に対して位置決めされる可能性もある。更に、取付けパッドとボンディングパッドのどちらか、または両方の内部に２つ以上の相互接続要素が配置されてもよい。
パッド１３０、１３２、１４０、１４２の材料は、金属または他の導電性材料である。パッドの材料を選択する際の重要な考慮事項は、基板１１０との接着性と、相互接続要素１２０および１２２との耐久性のある低抵抗電気接続を形成する能力と、ダイ取付けプロセスの温度に耐えられる能力とである。一実施形態ではパッドの構造は、厚さ約０．７５μｍの金の層で覆われた厚さ約１．２μｍから約８．９μｍのニッケルの層で覆われたタングステンのシード層である。他の金属、合金、導電性材料およびこのような材料の多層構造も使用可能である。
パッケージングデバイス１００は、半導体ダイを実装するために使用される。次に、半導体ダイが上記のパッケージングデバイス１００を使用して実装される半導体デバイスが説明される。
図２Ａ〜２Ｆは、本発明による半導体デバイスの例示的実施形態２００を示す概略図である。半導体デバイス２００は、本発明によるパッケージングデバイス１００を組み込んでいる。図１Ａ〜１Ｆを参照しながら前に説明したパッケージングデバイス１００の要素に対応する半導体デバイス２００の要素は、同じ参照符号を使用して示され、再び詳細には説明されない。
半導体デバイス２００は、図１Ａ〜１Ｆを参照しながら前に説明したパッケージングデバイス１００と、半導体ダイ２５０と、カプセル材２５２と、ボンディングワイヤ２５４とで構成される。図示の例では半導体ダイ２５０は、発光ダイオードを具現し、その相対する主要面の少なくとも一部分をカバーする陽極および陰極電極（図示せず）を有する。半導体ダイ２５０は、取付けパッド１３０に取り付けられた下側主要面上のメタライゼーションによってパッケージングデバイス１００に取り付けられる。カプセル材２５２は、半導体ダイと、取付けパッド１３０とボンディングパッド１３２とが配置される基板１００の主要面１１２の一部分とを覆う。ボンディングワイヤ２５４は、半導体ダイ２５０の上側主要面に配置されたボンディングパッドとボンディングパッド１３２との間で延びる。
半導体ダイ２５０の上側主要面上のボンディングパッドは典型的には、発光ダイオードの陽極電極の一部であるか、あるいは、この陽極電極に接続された一部である。半導体ダイ２５０の下側主要面上のメタライゼーションは典型的には、発光ダイオードの陰極電極を構成する。このようにして半導体ダイ２５０の陽極電極はボンディングワイヤ２５４とボンディングパッド１３２と相互接続要素１２２とによって接続パッド１４２に電気的に接続され、半導体ダイ２５０の陰極電極は取付けパッド１３０と相互接続要素１２０とによって接続パッド１４０に電気的に接続される。
カプセル材２５２は、主要面１１２の上方のボンディングワイヤ２５４の最大高さより大きな厚さを有する。図示の例ではカプセル材は、半導体デバイス２００が半導体ダイ２５０によって生成された光を放射することを可能にするために透明である。
半導体ダイ２５０は、２元素、３元素、４元素または他の形態で周期表のＩＩ、ＩＩＩ、ＩＶ、ＶおよびＶＩ属からの元素で構成された任意の半導体材料の１つ以上の層（図示せず）から構成される。半導体ダイ２５０は更に、当分野で公知であるようにサファイア、金属電極材料、および誘電体絶縁材料などの非半導体基板材料を含み得る。
半導体ダイ２５０が発光ダイオードを具現する上記の例の実施形態では、半導体ダイ２５０は窒化（インジウム）ガリウムの１つ以上の層を支持する炭化ケイ素の基板から構成される。このような発光ダイオードは、紫外線から緑色に及ぶ波長範囲の光を発生させる。窒化（インジウム）ガリウムの層から離れた基板の下側主要面（図示せず）は、金スズ合金のメタライズ層で被覆される。上記のように、金スズ共晶は、半導体ダイを取付けパッド１３０に取り付け、半導体ダイと取付けパッドとの間の機械的電気的接続を与える。
ボンディングワイヤ２５４の材料は金である。半導体ダイ２５０の陽極電極とボンディングパッド１３２との間にボンディングワイヤを接続するために、低ループワイヤボンディングとして当分野で公知であるプロセスが使用される。低ループワイヤボンディングを使用することは、基板１１０の上のボンディングワイヤの最大高さを最小にし、それによって半導体デバイス２００の全体的高さを低減する。半導体ダイ上のボンディングパッドとパッケージングデバイス上のボンディングパッドとの間に電気接続を与えるための他のプロセスが当分野で公知であり、特にデバイス高さがあまり重要な考慮事項でない用途では、代わりに使用され得る。
カプセル材２５２の材料は、透明なエポキシである。代替のカプセル材の材料は、シリコーンを含む。光を放出も検出もしない半導体デバイス２００の実施形態は、不透明なカプセル材を使用することができる。
上記の半導体デバイス２００の例では、半導体ダイ２５０は発光ダイオードとして具現されている。半導体ダイ２５０は代替として、パッケージングデバイス１００に修正を加えることなしに別のタイプのダイオードを具現できる。半導体ダイを実装するために、２つの電極のみを有するダイオードのような電気部品を具現するバージョンとは異なるパッケージングデバイス１００のバージョンが使用され得る。半導体ダイを実装するために、３つ以上の電極を有するトランジスタおよび集積回路のような電子回路要素を具現化するパッケージングデバイス１００のバージョンが使用され得る。このようなバージョンのパッケージングデバイス１００は、半導体ダイの上側主要面に配置されたボンディングパッドの数に対応する数のボンディングパッドと相互接続要素と接続パッドとを有する。例えば、コレクタ、ベースおよびエミッタ電極を有するトランジスタを具現する半導体ダイであって、または基板メタライゼーションがコレクタ電極を与える半導体ダイを実装するためのパッケージングデバイス１００のバージョンは、２つのボンディングパッドと２つの相互接続要素と２つの接続パッドとを有する。ワイヤ結合は、半導体ダイ上のエミッタボンディングパッドをパッケージングデバイス上の一方のボンディングパッドに接続し、半導体ダイの上のベースボンディングパッドをパッケージングデバイス上の他方のボンディングパッドに接続する。
多数の接続パッドを有するパッケージングデバイス１００の実施形態の接続パッド、例えば接続パッド１４０および１４２は、プリント回路レイアウトを容易にするために工業標準のパッドレイアウトに従うように配置され得る。このような実施形態では相互接続要素は、接続パッドレイアウトがこのような標準パッドレイアウトに従うことを可能にするために、それぞれの取付けパッドとボンディングパッドと接続パッドの中心からずらされることもあり得る。あるいくつかの実施形態では、取付けパッドとボンディングパッドと接続パッドのうちの１つ以上は、図示の矩形の形状とは異なる形状を有し得る。あるいくつかの不規則な形状は、狭い通路によって電気的に接続された２つの主要領域を含む。例えばある不規則な形状のボンディングパッドは、ボンディングワイヤが取り付けられる領域と、相互接続要素に接続される領域と、これら２つの領域を相互接続する狭い通路とを含む。
パッケージングデバイスのあるいくつかのバージョンは２つ以上の半導体ダイを収容できる。このようなバージョンでは、取付けパッド１３０は、これら２つ以上の半導体ダイを収容するために十分に大きくサイズ決めされる。更にこのようなバージョンは、半導体ダイとの必要な数の電気接続を行うために十分なボンディングパッドと相互接続要素と接続パッドとを含む。代替として、パッケージングデバイスは２つ以上の取付けパッドを含み得る。これらの取付けパッドは、互いに電気的に接続され、それによって共通の相互接続要素と接続パッドとに電気的に接続され得る。代替として各取付けパッドは、それぞれの相互接続要素によって対応する接続パッドに電気的に接続され得る。
半導体デバイス２００は、従来の表面実装技法または当分野で知られた他の技法を使用してプリント回路基板または他の基板上に半導体デバイス２００を実装することによって使用される。半導体デバイス２００は、接続パッド１４０および１４２がプリント回路基板上の対応するパッドと位置合わせされた状態で、プリント回路基板の表面上に配置される。次に、プリント回路基板は、接続パッド１４０および１４２とプリント回路基板上の対応するパッドとの間で半田接合部を形成するために、半田の波を横切って通される。代替として、半導体デバイス２００は、半田のパターンがステンシルを使用してプリント回路基板に加えられる赤外線リフロー半田付けとして知られるプロセスによってプリント回路基板に取り付けられることが可能であり、半導体デバイス２００、および任意選択的に他の構成要素は、プリント回路基板に装着され、プリント回路基板アセンブリは、半田を過熱してリフローするために赤外線で照射される。当分野では電子部品をプリント回路基板に取り付けるための他のプロセスも知られており、代替として使用され得る。パッケージングデバイス１００と半導体デバイス２００は、半田付け時にプリント回路基板上の所定の位置に半導体デバイスを保持するために、接続パッド１４０および１４２の外側の、基板１１０の主要面１１４上に、接着領域を付加的に含む。
半導体デバイス２００において、パッケージングデバイス１００とカプセル材２５２はまとめて、半導体ダイ２５０の体積のほんの約１５倍の体積を有する。従ってパッケージングデバイス１００は、高実装密度の用途での使用によく適している。更にパッケージングデバイス１００は、金スズ共晶を使用するダイ取付けプロセスに含まれる高い温度に耐え得る材料から製造される。従ってパッケージングデバイス１００は、金スズ共晶を使用するダイ取付けプロセスを必要とするあるいくつかの発光デバイスのダイなどの半導体ダイを実装するためによく適している。
前述のように多くのプリント回路基板組立てプロセスは、標準的デバイスパッケージを使用するように設計されるが、多くの標準的デバイスパッケージは、金スズ共晶を使用するダイ取付けプロセスに含まれる高い温度に耐えることができない。図３Ａ〜３Ｆは、本発明によるパッケージングデバイスの第２の実施形態３００を示す概略図である。パッケージングデバイス３００は、このような高い温度に耐えることができない従来の半導体デバイスパッケージに実装される金スズ共晶または他の高温ダイ取付けプロセスを使用して実装される半導体ダイを可能にするサブマウントの形を取る。更に、半導体ダイを実装したパッケージングデバイス３００は、あたかもこれが従来の半導体ダイであるかのように従来の半導体デバイスパッケージに実装され得る。これは、従来のダイ取付けワイヤボンドおよびカプセル封入プロセスがサブマウントを組み込んだ最終的半導体デバイスを組み立てるために使用されることを可能にする。
図３Ａ〜３Ｆは、本発明による半導体ダイのためのパッケージングデバイスの第２の例示的実施形態３００を示す概略図である。パッケージングデバイス３００は、半導体ダイのためのサブマウントの形を取る。パッケージングデバイス３００は、基板３１０と相互接続要素３２０と取付けパッド３３０と接続パッド３４０（図３Ｅ）から構成される。
基板３１０は、実質的に平面状であって、相対する主要面３１２および３１４を有し、主要面３１２と３１４との間の基板を貫通して延びるスルーホール３１６を画定する。相互接続要素３２０は、導電性であって、スルーホール３１６内に配置される。取付けパッド３３０は、導電性であってスルーホール３１６が配置される基板３１０の主要面３１２の一部分上に配置される。代替として取付けパッド３３０は、主要面３１２を覆い得る。接続パッド３４０は、導電性であってスルーホール３１６が配置される基板の主要面３１４の一部分上に配置される。代替として接続パッド３４０は、主要面３１４を覆い得る。
取付けパッド３３０と接続パッド３４０は、相互接続要素３２０の相対する端部に電気的に接続される。このようにしてスルーホール３１６内で基板を貫通して延びる相互接続要素３２０は、取付けパッド３３０を接続パッド３４０に電気的に接続する。
基板３１０、相互接続要素３２０、取付けパッド３３０、および接続パッド３４０の材料および他の詳細は、図１Ａ〜１Ｆを参照しながら前に説明したパッケージングデバイス１００の、それぞれ、基板１１０、相互接続要素１２０、取付けパッド１３０、および接続パッド１４０の材料および他の詳細と同じであり、従って、ここで再度の説明はしない。
上記のパッケージングデバイス３００を使用して半導体ダイが実装された半導体デバイスが次に説明される。
図４Ａ〜４Ｆは、本発明による半導体デバイスの例示的実施形態４００を示す概略図である。半導体デバイス４００は、本発明によるパッケージングデバイス３００を組み込んでいる。図２Ａ〜２Ｆを参照しながら前に説明した半導体デバイス２００および図３Ａ〜３Ｆを参照しながら前に説明したパッケージングデバイス３００の要素に対応する半導体デバイス４００の要素は、同じ参照符号を使用して示され、再度詳細には説明しない。
半導体デバイス４００は、図３Ａ〜３Ｆを参照しながら前に説明したパッケージングデバイス３００に実装される半導体ダイ２５０から構成される。図示の例では半導体ダイ２５０は、発光ダイオードを具現し、その相対する主要面の少なくとも一部を覆う陽極および陰極電極（図示せず）を有する。具体的には半導体ダイ２５０は、取付けパッド３３０に取り付けられる半導体ダイ２５０の下側主要面上のメタライゼーションによってパッケージングデバイス３００に実装される。半導体ダイ２５０の下側主要面上のメタライゼーションは典型的には、発光ダイオードの陰極電極を構成する。従って半導体ダイ２５０の陰極電極は、取付けパッド３３０と相互接続要素３２０とによって接続パッド３４０に電気的に接続される。半導体ダイ２５０の上側主要面は典型的には、発光ダイオードの陽極電極の一部であるかあるいは陽極電極に接続されるボンディングパッドを含む。このボンディングパッドは、半導体デバイス４００が後で取り付けられる従来の半導体パッケージングデバイスへの後の接続のために露出されたまま残される。
半導体デバイス４００は、プラスチックパッケージのリードフレームなどの従来の半導体パッケージングデバイス（図示せず）にこの半導体デバイス４００を実装することによって使用される。具体的には半導体デバイス４００は、リードフレームの導電性取付け面に取り付けられる接続パッド３４０によってリードフレームに取り付けられる。接続パッド３４０は、銀エポキシを使用するプロセスなどの低温ダイ取付けプロセスを使用してリードフレームの取付け面に取り付けられる。従って半導体デバイス４００は、従来の半導体組立てプロセスに適合する。半導体ダイ２５０の露出された主要面上のボンディングパッドとリードフレームのボンディングパッドとの間に１つ以上のボンディングワイヤ（図示せず）が接続される。次に、半導体デバイス４００を実装したリードフレームは、半導体デバイスの製造を完了するためにカプセル封入される。半導体デバイス４００は、ここに例示されたリードフレームベースのパッケージングデバイスとは異なる従来の半導体パッケージングデバイス上または半導体パッケージングデバイス内に実装され得る。
半導体デバイス４００はまた、プリント回路基板に直接取り付けるためにも適している。従来のダイ取付けプロセスは、プリント回路基板上の適当にサイズ決めされたパッドに直接、接続パッド３４０を取り付けるために使用され得る。このようなダイ取付けプロセスは、半導体ダイ２５０をパッケージングデバイス３００の取付けパッド３３０に取り付けるために使用される高い温度にプリント回路基板を曝すことはない。
ここで本発明による製造方法が説明される。この製造方法は、図１Ａ〜１Ｆと図３Ａ〜３Ｆを参照しながら前に説明したパッケージングデバイスを製造するために使用され得る。本方法では基板が提供される。基板は、実質的に平面状であって相対する主要面を有し、主要面間で延びるスルーホールを含む。このスルーホールは導電性相互接続要素で満たされる。導電性取付けパッドおよび導電性接続パッドは、これら主要面のうちの異なる主要面上に形成され、導電性相互接続要素と電気的に接触している。
さて本方法は、図１Ａ〜１Ｆを参照しながら前に説明したパッケージングデバイス１００に類似する２つのパッケージングデバイスが１つのウェーハにおいて製造される方法の極めて簡略化された例を示す図５Ａ〜５Ｃを参照しながら更に詳細に説明される。上記のように典型的には、基板材料の単一ウェーハに数百個のパッケージングデバイスが同時に製造される。
図５Ａは、基板材料のウェーハ５１０を示す。ウェーハの一部分は、ウェーハにおいて製造されるパッケージングデバイスの各々のデバイスの基板を構成する。ウェーハ５１０は、相対する主要面５１２および５１４を有する。主要面５１２および５１４の一部分は、ウェーハにおいて製造されるパッケージングデバイスの各々のデバイスの主要面を構成する。ウェーハ５１０の材料は、前述の基板材料の１つである。
ウェーハ５１０には、ウェーハにおいて製造されるパッケージングデバイスの各々に少なくとも１つのスルーホールが画定される。図３Ａ〜３Ｆを参照しながら前に説明したパッケージングデバイス３００に類似するパッケージングデバイスは、１パッケージングデバイス当たり１つのスルーホールを有する。図５Ａに示された例では、各パッケージングデバイスは図１Ａ〜１Ｆを参照しながら前に説明したパッケージングデバイス１００に類似し、１パッケージングデバイス当たり２個のスルーホールを有する。これらのパッケージングデバイスのうちの一方のデバイスのスルーホール５１６および５１８と、これらのパッケージングデバイスのうちの他方のデバイスのスルーホール５１７および５１９とが示されている。
一実施形態ではスルーホール５１６〜５１９は、打ち抜きによって形成される。代替としてスルーホールは、ドリリングまたはレーザーアブレーションによって形成され得る。約１００μｍから約２ｍｍの範囲内の直径を有する穴を形成するために適した他の多くの方法が当分野で公知であり、代わりに使用可能である。
図５Ｂは、スルーホールを満たすためにそれぞれスルーホール５１６〜５１９内に導入された相互接続要素５２０〜５２３を示す。相互接続要素５２０〜５２３は、スルーホールの直径より小さな直径とウェーハ５１０の厚さより大きい長さとを有する導電性材料のスラグである。一実施形態では相互接続要素の材料はタングステンである。スルーホールを相互接続要素で満たすために、スクイーズプロセスが使用される。スクイーズプロセスは、スルーホール内に相互接続要素を導入し、次に、相互接続要素の長さを短縮して直径を増加させる。スクイーズプロセスは、相互接続要素の端部をそれぞれの主要面５１２および５１４とほぼ同一面にして、相互接続要素を摩擦によってスルーホール内に保持された状態にしておく。更にまたは代替として、スルーホール内に相互接続要素を保持するために接着剤が使用され得る。
スルーホールは、他の方法によって相互接続要素で満たされることも可能である。例えばスルーホールめっきが使用され得る。他の代替形態では、スクリーン印刷または金属堆積が使用される。スルーホールは、相互接続要素がスルーホールの体積のほんの一部を占めているときでも相互接続要素で満たされていると見なされる。
図５Ｃは、相互接続要素５２０の相対する端部と電気的に接触する、ウェーハ５１０の主要面５１２および５１４上にそれぞれ形成された取付けパッド５３０および接続パッド５４０を示す。図５Ｃは更に、相互接続要素５２１と電気的に接触する、主要面５１２および５１４上にそれぞれ形成された取付けパッド５３１および接続パッド５４１と、相互接続要素５２２に電気的に接触する、主要面５１２および５１４上にそれぞれ形成されたボンディングパッド５３２および接続パッド５４２と、相互接続要素５２３に電気的に接触する、主要面５１２および５１４上にそれぞれ形成されたボンディングパッド５３３および接続パッド５４３を示す。
スクリーン印刷されたマスクを使用する無電解めっきによってウェーハ５１０上には導電性パッド５３０〜５３３と５４０〜５４３が形成される。代替としてフォトマスクも使用可能である。パッド５３０〜５３３と５４０〜５４３とを形成するために使用され得る他の選択的プロセスの例は、電気めっきとスクリーン印刷と金属堆積である。もう１つの実施形態では主要面５１２および５１４は各々、初めにクラッディングプロセスを使用して金属層で覆われる。この金属層は、金属ホイルがウェーハに接着するように、それぞれの主要面と接触するよう押圧された金属ホイルの形態を取ってもよい。接着性を高めるために接着剤が使用され得る。それから金属層の一部分は、パッド５３０〜５３３と５４０〜５４３とを画定するために選択的に除去される。この選択的除去を実行するためにマスクおよびエッチングプロセスが使用され得る。
本発明によるパッケージングデバイスは典型的には、これらがウェーハスケールの組立てプロセスにおいて使用され得るように、図５Ｃに示されたウェーハ状態でユーザに供給される。しかしながら代替として、これらのパッケージングデバイスは、単独で供給されることも可能である。図５Ｄは、ウェーハ５１０が個別のパッケージングデバイス１００および１０１に個別化される前述の製造方法の任意選択的追加要素を示す。個別化は、のこ引き、スクライビングおよび破断によって、あるいは他の個別化プロセスによって実行され得る。
前述の方法の実用的実施形態では、ウェーハ５１０にスルーホール５１６〜５１９が形成され（図５Ａ）、これらのスルーホールは相互接続要素５２０〜５２３で満たされ（図５Ｂ）、導電性パッド５３０〜５３３と５４０〜５４３のうちの１つに対するシード層をそれぞれ構成するタングステンの領域は、「グリーン」状態すなわち未焼成状態のウェーハ上でスクリーン印刷される。次に、ウェーハは焼成される。ウェーハが焼成された後に、導電性パッド５３０〜５３３および５４０〜５４３の形成を完了するために、１つ以上の追加の金属層を堆積するための無電解めっきプロセスが実行される（図５Ｃ）。
ここで、図５Ｃに示されたウェーハスケールのデバイスパッケージを使用して半導体デバイスを製造するための本発明による方法が説明される。本方法は、図２Ａ〜２Ｆを参照しながら前に説明した半導体デバイスを製造するために使用され得る。本方法の一部は図４Ａ〜４Ｆに示された半導体デバイスを製造するために使用され得る。本方法では、パッケージングデバイスの取付けパッド上に半導体ダイが実装され、半導体ダイとパッケージングデバイスのボンディングパッドとの間にボンディングワイヤが接続され、半導体ダイと、取付けパッドが配置されたパッケージングデバイスの主要面の少なくとも一部とがカプセル封入される。
ここで、この製造方法は、図２Ａ〜２Ｆを参照しながら前に説明した半導体デバイス２００に類似する２つの半導体デバイスが製造される極めて簡略化された例を示す図６Ａ〜６Ｄを参照しながら更に詳細に説明される。上記のように典型的には、単一ウェーハ上に数百個の半導体デバイスが同時に製造される。
図６Ａは、ウェーハ５１０上のウェーハスケールの形で供給されるパッケージングデバイスのウェーハスケールアレイ６００を示す。半導体デバイス２５０は取付けパッド５３０上に取り付けられ、半導体デバイス２５１は取付けパッド５３１上に取り付けられる。一実施形態では、ウェーハ５１０上の各取付けパッド５３０、５３１上に、半導体ダイの下側主要面上に金スズ・メタライゼーションを有する半導体ダイが配置される。次に、このウェーハは、約１秒から約６０秒の範囲内の時間、約２８０℃から約３５０℃の範囲内の温度に加熱される。形成する金スズ共晶は、ウェーハが冷却を許されるときに半導体ダイをそれぞれの取付けパッドに取り付ける。
実質的に、より低いピーク温度を必要とするダイ取付けプロセスを含む他のダイ取付けプロセスが当分野で公知であり、ここで説明されたダイ取付けプロセスの代わりに使用され得る。しかしながらすべてのダイ取付けプロセスが、すべてのダイメタライゼーションでの使用に適しているわけではない。
図６Ｂは、半導体ダイ２５０の露出された主要面上のボンディングパッド（図示せず）とボンディングパッド５３２との間に接続されたボンディングワイヤ２５４と、半導体ダイ２５１の露出された主要面上のボンディングパッド（図示せず）とボンディングパッド５３３との間に接続されたボンディングワイヤ２５５とを示す。
一実施形態では、半導体ダイ２５０、２５１とボンディングパッド５３２、５３３との間にボンディングワイヤ２５４、２５５を接続するために低ループワイヤボンディングが使用される。半導体ダイの露出された面に配置されたボンディングパッドをボンディングパッド５３２、５３３に類似するボンディングパッドに電気的に接続するための他の方法が当分野で公知であり、代替として使用され得る。
図６Ｃは、半導体ダイ２５０と、取付けパッド５３０が配置された主要面５１２の一部分とがカプセル材２５２によってカプセル封入され、半導体ダイ２５１と、取付けパッド５３１が配置された主要面５１２の一部分とがカプセル材２５３によってカプセル封入されていることを示す。
一実施形態ではカプセル材は、透明なエポキシである。シリコーンは、もう１つの適当なカプセル材である。他のカプセル材が当分野で知られており、適当な場合に使用され得る。一実施形態ではカプセル材は、転写成型によって施された。他のアプリケーションプロセスが当分野で公知であり、適当な場合に使用され得る。他の適当なアプリケーションプロセスの例は、射出成型、鋳造およびダムアンドフィル（dam and fill）を含む。
図６Ｄは、個別の半導体デバイス２００および２０１に個別化された後のウェーハ５１０を示す。個別化は、のこ引き、スクライビングおよび破断によって、あるいは他の適当な個別化プロセスによって実行され得る。ウェーハ５１０上に製造された半導体デバイスは、ウェーハが個別化される前に電気的に試験され得る。ウェーハスケールレベルにおいて半導体デバイスを試験する能力は、試験のコストを実質的に削減する。
図６Ｂおよび６Ｃに示されたプロセスは、図６Ａ〜６Ｄに示された方法を用いて、図４Ａ〜４Ｆを参照しながら前に説明したサブマウント半導体デバイスに類似したサブマウント半導体デバイスを製造する場合、省略される。
ここで、図７Ａおよび７Ｂに転じると、本発明のもう１つの実施形態による半導体デバイス７００が示されている。図７Ａは半導体デバイス７００の上面図であるが、図７Ｂは半導体デバイス７００の側面図である。半導体デバイス７００は、半導体デバイス２００に類似している。しかしながら半導体デバイス７００は、半導体デバイス２００のボンディングワイヤ２５４などのいかなるボンディングワイヤも使用しない。
図７Ａおよび７Ｂに示されるように半導体デバイス７００は、基板７１０と相互接続要素７２０および７２２とボンディングパッド７３０および７３２と接続パッド７４０および７４２と半導体ダイ７５０とを含む。基板７１０は、半導体デバイス２００の基板１１０と同じである。また相互接続要素７２０および７２２は、半導体デバイス２００の相互接続要素１２０および１２２と同じである。相互接続要素７２０および７２２は、基板７１０のスルーホール７１６および７１８内に配置される。相互接続要素７２０および７２２は、半導体デバイス２００の相互接続要素１２０および１２２と同じ材料で作られることが可能である。
ボンディングパッド７３０および７３２は、半導体デバイス２００の取付けパッド１３０およびボンディングパッド１３２に類似している。ボンディングパッド７３０および７３２は、基板７１０の上側主要面７１２上に配置される。しかしながら図７Ａに示されるようにボンディングパッド７３０および７３２の形状は、半導体デバイス２００の取付けパッド１３０およびボンディングパッド１３２の形状とは異なる。特に図示の実施形態ではボンディングパッド７３０および７３２は、形状が矩形である。しかしながら他の実施形態ではボンディングパッド７３０および７３２は、他の形状に構成され得る。同様に接続パッド７４０および７４２は、半導体デバイス２００の接続パッド１４０および１４２に類似している。接続パッド７４０および７４２は、基板７１０の下側主要面７１４上に配置される。半導体デバイス７００のこれらのパッドは、半導体デバイス２００のパッドと同じ材料で作られることが可能である。
本実施形態では半導体ダイ７５０は、ダイが基板に取り付けられるときに基板７１０に面する面であるダイの下側主要面にボンドパッド７６０および７６２を有するダイである。一実施形態では半導体ダイ７５０は、発光ダイオード（ＬＥＤ）ダイである。この実施形態ではボンドパッド７６０および７６２は、ＬＥＤダイの下側主要面に配置されたＬＥＤダイの陽極と陰極とに接続される。従ってボンドパッド７６０および７６２は、それぞれ陽極および陰極ボンドパッドと考えることができ、逆もまた同じである。しかしながら他の実施形態では半導体ダイ７５０は、レーザーダイオードなどの異なるタイプの発光半導体ダイであり得る。
図示の実施形態では半導体ダイ７５０は、フリップチップ技法を使用して基板７１０上に実装される。具体的には半導体ダイ７５０は、ボンドパッド７６０がボンディングパッド７３０上に取り付けられ、ボンドパッド７６２がボンディングパッド７３２に取り付けられるように、ボンディングパッド７３０および７３２上に取り付けられる。一例としてボンドパッド７６０および７６２は、半田バンプまたは他の導電性接着剤を使用して、それぞれ、ボンディングパッド７３０および７３２に取り付けられる。その結果、半導体ダイ７５０のボンドパッド７６０はボンディングパッド７３０と相互接続要素７２０とを介して接続パッド７４０に電気的に接続され、半導体ダイ７５０のボンドパッド７６２はボンディングパッド７３２と相互接続要素７２２とを介して接続パッド７４２に電気的に接続される。従って本実施形態では半導体ダイ７５０をボンディングパッド７３０および７３２のどちらに電気的に接続するためにもボンディングワイヤは使用されない。
あるいくつかの実施形態では半導体デバイス７００の半導体ダイ７５０は、半導体デバイス２００のカプセル材１５２と同じであり得るカプセル材７５２（図７Ｂだけに図示）によってカプセル封入され得る。
ここで、図８Ａ、８Ｂおよび８Ｃに転じると、本発明のもう１つの実施形態による半導体デバイス８００が示されている。図８Ａは半導体デバイス８００の上面図であるが、図８Ｂおよび８Ｃは半導体デバイス８００の異なる側面図である。半導体デバイス８００は半導体デバイス７００に類似している。従って図７Ａおよび７Ｂの参照符号は、同様の要素を指示するために図８Ａ〜８Ｃで使用される。
図８Ａ〜８Ｃに示されるように半導体デバイス８００は、基板７１０と、ボンディングパッド７３０および７３２と、接続パッド７４０および７４２と、半導体ダイ７５０と、を含む。しかしながら半導体デバイス８００は、接続パッド７４０および７４２に、スルーホール７１６および７１８を介して基板７１０を貫通して、ボンディングパッド７３０および７３２をそれぞれ電気的に接続する相互接続要素７２０および７２２を含まない。この実施形態ではボンディングパッド７３０および７３２は、エッジ相互接続要素７７０を示す半導体デバイス８００の側面図である図８Ｃに示されるように、エッジ相互接続要素７７０および７７２を介して接続パッド７４０および７４２に電気的に接続される。エッジ相互接続要素７７０および７７２は、基板７１０の側壁に配置される。図示の実施形態ではエッジ相互接続要素７７０および７７２は、基板７１０の相対する側壁に配置される。しかしながら他の実施形態ではエッジ相互接続要素７７０および７７２は、基板７１０の異なる側壁に、あるいは同じ側壁にでも配置され得る。エッジ相互接続要素７７０および７７２は、半導体デバイス２００の相互接続要素１２０および１２２と同じ材料で作られることが可能である。
一実施形態では図８Ａに示されるようにエッジ相互接続要素７７０および７７２はそれぞれ、部分円筒形凹部７８０および７８２内のそれぞれの側壁に取り付けられる。部分円筒形凹部７８０および７８２は、基板７１０の上側および下側主要面７１２および７１４を接続する、基板を貫通する円形孔を形成することによって作り出される。それからこれらの円形孔は、エッジ相互接続要素７７０および７７２の適当な材料で被覆される、または満たされる。半導体デバイス８００がウェーハ上の他の半導体デバイスから分離されるとき、これらの円形孔は半分に切断され、これが基板７１０の側壁に部分円筒形凹部７８０および７８２を形成し、また部分円筒形凹部７８０および７８２内にエッジ相互接続要素７７０および７７２を形成する。従ってこの実施形態では半導体デバイス８００は、ボンディングパッド７３０および７３２を接続パッド７４０および７４２に電気的に接続するために基板７１０を貫通して延びる相互接続要素を使用しない。
あるいくつかの実施形態では半導体デバイス８００の半導体ダイ７５０は、半導体デバイス２００のカプセル材１５２と同じであり得るカプセル材７５２（図８Ｂだけに図示）によってカプセル封入され得る。
半導体デバイス８００のエッジ相互接続要素７７０および７７２などのエッジ相互接続要素はまた、デバイスの相対する基板面上のパッドを電気的に接続するために、他の半導体デバイスでも使用され得る。一例としてエッジ相互接続要素は、取付けパッド１３０とボンディングパッド１３２とをそれぞれ接続パッド１４０および１４２に電気的に接続するために、半導体デバイス２００において使用され得る。この例ではスルーホール１１６および１１８内にそれぞれ配置された相互接続要素１２０および１２２は、取付けパッド１３０とボンディングパッド１３２とをそれぞれ接続パッド１４０および１４２に電気的に接続するために、もはや必要とされない。
本発明の特定の実施形態が説明され図示されてきたが、本発明はこのように説明され図示された特定の形または部分の配置に限定されるべきでない。本発明の範囲は、ここに添付された特許請求の範囲とこれらの同等物とによって定義されるべきである。
本発明によるパッケージングデバイスの第１の実施形態の等角投影図である。 本発明によるパッケージングデバイスの第１の実施形態の側面図である。 本発明によるパッケージングデバイスの第１の実施形態の正面図である。 本発明によるパッケージングデバイスの第１の実施形態の上面図である。 本発明によるパッケージングデバイスの第１の実施形態の下面図である。 本発明によるパッケージングデバイスの第１の実施形態の、図１Ｄの切断線１Ｆ−１Ｆに沿った断面図である。 本発明による半導体デバイスの第１の実施形態の等角投影図である。 本発明による半導体デバイスの第１の実施形態の側面図である。 本発明による半導体デバイスの第１の実施形態の正面図である。 本発明による半導体デバイスの第１の実施形態の上面図である。 本発明による半導体デバイスの第１の実施形態の下面図である。 本発明による半導体デバイスの第１の実施形態の、図２Ｄの切断線２Ｆ−２Ｆに沿った断面図である。 本発明によるパッケージングデバイスの第２の実施形態の等角投影図である。 本発明によるパッケージングデバイスの第２の実施形態の側面図である。 本発明によるパッケージングデバイスの第２の実施形態の正面図である。 本発明によるパッケージングデバイスの第２の実施形態の上面図である。 本発明によるパッケージングデバイスの第２の実施形態の下面図である。 本発明によるパッケージングデバイスの第２の実施形態の、図３Ｄの切断線３Ｆ−３Ｆに沿った断面図である。 本発明による半導体デバイスの第２の実施形態の等角投影図である。 本発明による半導体デバイスの第２の実施形態の側面図である。 本発明による半導体デバイスの第２の実施形態の正面図である。 本発明による半導体デバイスの第２の実施形態の上面図である。 本発明による半導体デバイスの第２の実施形態の下面図である。 本発明による半導体デバイスの第２の実施形態の、図４Ｄの切断線４Ｆ−４Ｆに沿った断面図である。 半導体ダイのためのパッケージングデバイスを製造するための本発明による方法を示す側面図である。 半導体ダイのためのパッケージングデバイスを製造するための本発明による方法を示す側面図である。 半導体ダイのためのパッケージングデバイスを製造するための本発明による方法を示す側面図である。 図５Ａ〜５Ｃに示された方法に含まれ得る任意選択的更なるプロセスを示す側面図である。 半導体デバイスを製造するための本発明による方法を示す側面図である。 半導体デバイスを製造するための本発明による方法を示す側面図である。 半導体デバイスを製造するための本発明による方法を示す側面図である。 半導体デバイスを製造するための本発明による方法を示す側面図である。 本発明の別の実施形態による半導体デバイスの上面図である。 本発明の別の実施形態による半導体デバイスの側面図である。 本発明の別の実施形態による半導体デバイスの上面図および異なる側面図である。 本発明の別の実施形態による半導体デバイスの側面図である。 本発明の別の実施形態による半導体デバイスの異なる側面図である。
符号の説明
１００ パッケージングデバイス
１１０ 基板
１１２、１１４ 主要面
１２０、１２２ 相互接続要素
１３０ 取付けパッド
１３２ ボンディングパッド
１４０、１４２ 接続パッド
２００ 半導体デバイス
２５０ 半導体ダイ
２５２ カプセル材
２５４ ボンディングワイヤ

Claims (20)

  1. 相対する面である第１および第２の主要面を有する実質的に平面状の基板と、
    前記第１の主要面上に配置された第１および第２の導電性ボンディングパッドと、
    下側主要面上に陽極と陰極のうちの少なくとも１つを有する発光半導体ダイであって、前記陽極と前記陰極は、前記第１および第２の導電性ボンディングパッドに電気的に接続され、前記発光半導体ダイは、該発光半導体ダイの前記下側主要面上の、前記陽極および前記陰極のうちの１つが、前記第１の導電性ボンディングパッドに電気的に接続されるように、少なくとも前記第１の導電性ボンディングパッド上に取り付けられる発光半導体ダイと、
    前記第２の主要面上に配置された第１および第２の導電性接続パッドと、
    前記第１の導電性ボンディングパッドと前記第１の導電性接続パッドとに電気的に接続された第１の導電性相互接続要素と、
    前記第２の導電性ボンディングパッドと前記第２の導電性接続パッドとに電気的に接続された第２の導電性相互接続要素と、
    を備えている半導体デバイス。
  2. 前記第１および第２の導電性相互接続要素のうちの少なくとも１つは、前記実質的に平面状の基板を貫通して延びて、前記第１および第２の導電性ボンディングパッドのうちの１つを、前記第１および第２の導電性接続パッドのうちの１つに電気的に相互接続する、請求項１に記載の半導体デバイス。
  3. 前記第１の導電性相互接続要素は、前記実質的に平面状の基板を貫通して延びて、前記第１の導電性ボンディングパッドを前記第１の導電性接続パッドに電気的に相互接続し、前記第２の導電性相互接続要素は、前記実質的に平面状の基板を貫通して延びて、前記第２の導電性ボンディングパッドを前記第２の導電性接続パッドに電気的に相互接続する、請求項２に記載の半導体デバイス。
  4. 前記第１および第２の導電性相互接続要素のうちの少なくとも１つは、前記実質的に平面状の基板の少なくとも１つの側壁上にあって、前記第１および第２の導電性ボンディングパッドのうちの１つを前記第１および第２の導電性接続パッドのうちの１つに電気的に相互接続する、請求項１に記載の半導体デバイス。
  5. 前記第１の導電性相互接続要素は、前記実質的に平面状の基板の側壁上にあって、前記第１の導電性ボンディングパッドを前記第１の導電性接続パッドに電気的に相互接続し、前記第２の導電性相互接続要素は、前記実質的に平面状の基板の同じ側壁上または別の側壁上にあって、前記第２の導電性ボンディングパッドを前記第２の導電性接続パッドに電気的に相互接続する、請求項４に記載の半導体デバイス。
  6. 前記第１および第２の導電性相互接続要素のうちの少なくとも１つは、前記実質的に平面状の基板の前記少なくとも１つの側壁の部分的円筒形凹部内に位置する、請求項４に記載の半導体デバイス。
  7. 前記発光半導体ダイの前記陽極および前記陰極は、両方とも前記発光半導体ダイの前記下側主要面上にあり、前記発光半導体ダイは、また、該発光半導体ダイの前記陽極と前記陰極の各々が前記第１および第２の導電性ボンディングパッドのうちの１つに電気的に接続されるように、前記第２の導電性ボンディングパッド上に取り付けられる、請求項１に記載の半導体デバイス。
  8. 前記発光半導体ダイの前記陽極と前記陰極のうちの１つは、ボンディングワイヤを介して前記第２の導電性ボンディングパッドに電気的に接続される、請求項１に記載の半導体デバイス。
  9. 前記発光半導体ダイは発光ダイオードダイである、請求項１に記載の半導体デバイス。
  10. 相対する面である第１および第２の主要面を有する実質的に平面状の基板と、
    前記第１の主要面上に配置された第１および第２の導電性ボンディングパッドと、
    下側主要面上に陽極と陰極とを有する発光半導体ダイであって、該発光半導体ダイの前記陽極が前記第１の導電性ボンディングパッドに電気的に接続され、前記発光半導体ダイの前記陰極が前記第２の導電性ボンディングパッドに電気的に接続されるように、前記第１および第２の導電性ボンディングパッド上に取り付けられる発光半導体ダイと、
    前記第２の主要面上に配置された第１および第２の導電性接続パッドと、
    前記第１の導電性ボンディングパッドと前記第１の導電性接続パッドとに電気的に接続された第１の導電性相互接続要素と、
    前記第２の導電性ボンディングパッドと前記第２の導電性接続パッドとに電気的に接続された第２の導電性相互接続要素と、
    を備えている半導体デバイス。
  11. 前記第１および第２の導電性相互接続要素のうちの少なくとも１つは、前記実質的に平面状の基板を貫通して延びて、前記第１および第２の導電性ボンディングパッドのうちの１つを前記第１および第２の導電性接続パッドのうちの１つに電気的に相互接続する、請求項１０に記載の半導体デバイス。
  12. 前記第１の導電性相互接続要素は、前記実質的に平面状の基板を貫通して延びて、前記第１の導電性ボンディングパッドを前記第１の導電性接続パッドに電気的に相互接続し、前記第２の導電性相互接続要素は、前記実質的に平面状の基板を貫通して延びて、前記第２の導電性ボンディングパッドを前記第２の導電性接続パッドに電気的に相互接続する、請求項１１に記載の半導体デバイス。
  13. 前記第１および第２の導電性相互接続要素のうちの少なくとも１つは、前記実質的に平面状の基板の少なくとも１つの側壁上にあって、前記第１および第２の導電性ボンディングパッドのうちの１つを前記第１および第２の導電性接続パッドのうちの１つに電気的に相互接続する、請求項１０に記載の半導体デバイス。
  14. 前記第１の導電性相互接続要素は、前記実質的に平面状の基板の側壁上にあって、前記第１の導電性ボンディングパッドを前記第１の導電性接続パッドに電気的に相互接続し、前記第２の導電性相互接続要素は、前記実質的に平面状の基板の同じ側壁上または別の側壁上にあって、前記第２の導電性ボンディングパッドを前記第２の導電性接続パッドに電気的に相互接続する、請求項１３に記載の半導体デバイス。
  15. 前記第１および第２の導電性相互接続要素の少なくとも１つは、前記実質的に平面状の基板の前記少なくとも１つの側壁の部分的円筒形凹部内に位置する、請求項１３に記載の半導体デバイス。
  16. 相対する面である第１および第２の主要面を有する実質的に平面状の基板と、
    前記第１の主要面上に配置された第１および第２の導電性ボンディングパッドと、
    発光半導体ダイの下側主要面上に陽極と陰極のうちの少なくとも１つを有する発光半導体ダイであって、該発光半導体ダイの前記陽極と前記陰極は前記第１および第２の導電性ボンディングパッドに電気的に接続され、前記発光半導体ダイは、該発光半導体ダイの前記下側主要面上の、前記陽極と前記陰極のうちの１つが、前記第１の導電性ボンディングパッドに電気的に接続されるように、少なくとも前記第１の導電性ボンディングパッド上に取り付けられる発光半導体ダイと、
    前記第２の主要面上に配置された第１および第２の導電性接続パッドと、
    前記第１の導電性ボンディングパッドと前記第１の導電性接続パッドとに電気的に接続された第１の導電性相互接続要素と、
    前記第２の導電性ボンディングパッドと前記第２の導電性接続パッドとに電気的に接続された第２の導電性相互接続要素と、
    を備え、
    前記第１および第２の導電性相互接続要素のうちの少なくとも１つは、前記実質的に平面状の基板の少なくとも１つの側壁上に配置される、半導体デバイス。
  17. 前記第１の導電性相互接続要素は、前記実質的に平面状の基板の側壁上にあって、前記第１の導電性ボンディングパッドを前記第１の導電性接続パッドに電気的に相互接続し、前記第２の導電性相互接続要素は、前記実質的に平面状の基板の同じ側壁上または別の側壁上にあって、前記第２の導電性ボンディングパッドを前記第２の導電性接続パッドに電気的に相互接続する、請求項１６に記載の半導体デバイス。
  18. 前記第１および第２の導電性相互接続要素のうちの少なくとも１つは、前記実質的に平面状の基板の前記少なくとも１つの側壁の部分的円筒形凹部内に位置する、請求項１６に記載の半導体デバイス。
  19. 前記発光半導体ダイの前記陽極と前記陰極は、両方とも前記発光半導体ダイの前記下側主要面上にあり、前記発光半導体ダイは、また、該発光半導体ダイの前記陽極と前記陰極の各々が前記第１および第２の導電性ボンディングパッドのうちの１つに電気的に接続されるように、前記第２の導電性ボンディングパッド上に取り付けられる、請求項１６に記載の半導体デバイス。
  20. 前記発光半導体ダイの前記陽極と前記陰極のうちの１つは、ボンディングワイヤを介して前記第２の導電性ボンディングパッドに電気的に接続される、請求項１６に記載の半導体デバイス。
JP2008208566A 2007-08-14 2008-08-13 発光半導体ダイを有する半導体デバイス Pending JP2009049408A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/838,301 US7919787B2 (en) 2003-06-27 2007-08-14 Semiconductor device with a light emitting semiconductor die

Publications (1)

Publication Number Publication Date
JP2009049408A true JP2009049408A (ja) 2009-03-05

Family

ID=40509986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008208566A Pending JP2009049408A (ja) 2007-08-14 2008-08-13 発光半導体ダイを有する半導体デバイス

Country Status (1)

Country Link
JP (1) JP2009049408A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101279225B1 (ko) * 2011-01-13 2013-06-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 발광 다이오드용 마이크로 배선

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004084319A1 (ja) * 2003-03-18 2004-09-30 Sumitomo Electric Industries Ltd. 発光素子搭載用部材およびそれを用いた半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004084319A1 (ja) * 2003-03-18 2004-09-30 Sumitomo Electric Industries Ltd. 発光素子搭載用部材およびそれを用いた半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101279225B1 (ko) * 2011-01-13 2013-06-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 발광 다이오드용 마이크로 배선

Similar Documents

Publication Publication Date Title
US9123869B2 (en) Semiconductor device with a light emitting semiconductor die
US6395582B1 (en) Methods for forming ground vias in semiconductor packages
US6790710B2 (en) Method of manufacturing an integrated circuit package
US20120021541A1 (en) Light emitting device and method of fabricating the same
US7880285B2 (en) Semiconductor device comprising a semiconductor chip stack and method for producing the same
US20110111537A1 (en) High thermal conductivity substrate for a semiconductor device
US20020038908A1 (en) Thermal enhanced ball grid array package
JP2004537841A5 (ja)
KR101986855B1 (ko) 발광 부품용 회로와 그 제조 방법
US6252178B1 (en) Semiconductor device with bonding anchors in build-up layers
US20130062656A1 (en) Thermally enhanced optical package
US20090197364A1 (en) Method of fabricating substrate
US9634180B2 (en) Method for forming semiconductor device package with slanting structures
US7279355B2 (en) Method for fabricating a packaging device for semiconductor die and semiconductor device incorporating same
US7256486B2 (en) Packaging device for semiconductor die, semiconductor device incorporating same and method of making same
WO2023004634A1 (zh) 扇出型封装及扇出型封装的制备方法
JP2000216439A (ja) チップ型発光素子およびその製造方法
JP2006228897A (ja) 半導体装置
TW202141718A (zh) 半導體模組及其製造方法
TW200933831A (en) Integrated circuit package and the method for fabricating thereof
US9935030B2 (en) Resin-encapsulated semiconductor device
JP2009049408A (ja) 発光半導体ダイを有する半導体デバイス
KR101490799B1 (ko) 웨이퍼레벨 패키지 구조체, 이를 이용한 ｌｅｄ 및 이의 제조방법
TWI362122B (en) Light-emitting diode package structure and method for manufacturing the same
WO2008021797A1 (en) Thermally enhanced bga package apparatus and method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110506

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110513

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111012