KR101490799B1 - 웨이퍼레벨 패키지 구조체, 이를 이용한 led 및 이의 제조방법 - Google Patents

웨이퍼레벨 패키지 구조체, 이를 이용한 led 및 이의 제조방법 Download PDF

Info

Publication number
KR101490799B1
KR101490799B1 KR20130056825A KR20130056825A KR101490799B1 KR 101490799 B1 KR101490799 B1 KR 101490799B1 KR 20130056825 A KR20130056825 A KR 20130056825A KR 20130056825 A KR20130056825 A KR 20130056825A KR 101490799 B1 KR101490799 B1 KR 101490799B1
Authority
KR
South Korea
Prior art keywords
light
led chip
light transmitting
led
pad
Prior art date
Application number
KR20130056825A
Other languages
English (en)
Other versions
KR20140136616A (ko
Inventor
박익성
Original Assignee
주식회사 아모센스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 아모센스 filed Critical 주식회사 아모센스
Priority to KR20130056825A priority Critical patent/KR101490799B1/ko
Publication of KR20140136616A publication Critical patent/KR20140136616A/ko
Application granted granted Critical
Publication of KR101490799B1 publication Critical patent/KR101490799B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/505Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502Wavelength conversion materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0041Processes relating to semiconductor body packages relating to wavelength conversion elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 광을 투과하는 광투과시트; 상기 광투과시트 상에 다수개가 간격을 가지고서 패드가 노출되도록 접착되는 LED 칩; 및 상기 광투과시트 상에 상기 LED 칩을 노출시키도록 적층되고, 광을 투과하는 광투과층을 포함하도록 한 웨이퍼레벨 패키지 구조체와 이를 이용한 LED 및 이의 제조방법에 관한 것이다.
본 발명에 따르면, WLCSP(Wafer Level Chip Scale Package)를 LED 패키지에 사용할 수 있도록 하고, LED에 대한 열전도율 및 방열 특성이 우수하도록 하며, 재료비 및 공정단가를 절감하도록 하고, 수율이 뛰어나도록 한다.

Description

웨이퍼레벨 패키지 구조체, 이를 이용한 LED 및 이의 제조방법{Wafer level package structure, LED module using the same and method for manufacturing thereof}
본 발명은 웨이퍼레벨 패키지 구조체, 이를 이용한 LED 및 이의 제조방법에 관한 것으로서, 보다 상세하게는 WLCSP(Wafer Level Chip Scale Package) LED를 제조할 수 있도록 하는 웨이퍼레벨 패키지 구조체, 이를 이용한 LED 및 이의 제조방법에 관한 것이다.
오늘날 정보화 산업 및 통신 산업의 발달로 인해서, 전자 기기에 대한 경량화, 소형화, 고속화, 다기능화, 고성능화 및 신뢰성을 가진 제품이 요구되고 있다. 이러한 제품의 제조를 가능하도록 하는 기술로서 패키지 기술을 들 수 있으며, 근래에는 칩 스케일 패키지(Chip Scale Package; 이하, "CSP"라 함)가 개발되어 사용되고 있다.
CSP는 반도체 칩 크기와 비슷한 크기 수준의 소형화된 반도체 패키지를 제공하는 패키지 기술로서, 크기 면에서 절대적인 이점을 가지고 있는 반면, 기존의 플라스틱 패키지에 비하여 여러 가지 단점들을 안고 있는 것이 사실이다. 그 중의 하나는 신뢰성의 확보가 어렵다는 점이며, 다른 하나는 CSP의 제조에 추가로 투입되는 제조 설비 및 소요되는 원부자재가 많을 뿐만 아니라, 제조 단가가 높아 가격 경쟁력이 떨어지는 점이다.
이러한 CSP의 문제점을 해결하기 위하여, 웨이퍼 레벨(wafer level)에서의 CSP가 대두되고 있다. 통상적으로는 웨이퍼 제조 공정을 통하여 반도체 웨이퍼(semiconductor wafer)가 제조되면, 웨이퍼로부터 개별 칩을 분리하여 패키지 조립 공정을 거치게 된다. 패키지 조립 공정은 웨이퍼 제조 공정과는 다른 설비와 원부자재를 필요로 하는 전혀 별개의 공정으로 개별 칩 단위로 제조하는 관계로 제조원가가 비교적 고가이고, 원가 절감이 어렵다는 단점이 있다.
최근 적용되기 시작하는 웨이퍼 레벨 칩 스케일 패키지(Wafer Level Chip Scale Package; 이하, "WLCSP"라 함)는 웨이퍼 레벨에서, 즉 웨이퍼로부터 개별 칩을 분리하지 않은 상태에서 완전한 제품으로서의 패키지를 제조할 수 있다. 그리고 패키지를 제조하는데 사용되는 제조 설비나 제조 공정에 기존 웨이퍼 제조 설비, 공정들을 그대로 이용할 수 있다. 이러한 WLCSP 공정은 웨이퍼(Wafer) 상태에서 패키지(Package) 공정을 진행하는 관계로 기존 통상적인 패키지가 낱개로 공정을 진행하는데 비하여, 웨이퍼 단위로 공정을 진행하기 때문에 한번에 수백~수천개의 패키지를 생산 할 수 있어, 제조 원가적인 측면에서 매우 통상적인 공정에 비해 뛰어난 가격 경쟁력이 있다.
이와 같은 WLCSP로는 한국공개특허 제10-1998-047801호의 "웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법"이 제시된 바 있는데, 이는 하부면에 복수개의 전극 패드가 형성되어 있으며, 상기 전극 패드의 외측에 형성된 절연층을 갖는 반도체칩; 상기 반도체 칩의 하부면에 상부면이 접합되어 있으며, 상기 전극 패드에 각기 대응되어 전기적으로 연결된 배선 패턴이 형성된 실리콘 기판; 및 상기 실리콘 기판의 하부면에 노출된 상기 배선 패턴에 각기 부착된 복수개의 금속 범프를 포함한다.
이러한 종래의 WLCSP 공정은 웨이퍼당 칩 수에 반비례하여 웨이퍼당 칩 수가 많을수록 제조 원가가 낮아 진다. 특히 LED는 칩 크기가 1mm²내외의 크기로써 기존 반도체에 비해 매우 작아서 WLCSP 공정을 이용하여 LED 패키지를 제조하게 되면, LED 제조원가 절감 효과는 기존 반도체에 비해 매우 크다.
그러나, LED는 디지털 반도체와는 달리 아날로그 반도체이기 때문에, 하나의 웨이퍼 내에서도 파장, 파워, Vf 등이 다른 제품이 존재하고, 빛을 발생시키는 반도체이며, 그 빛이 상부 뿐만 아니라 측면, 하면으로도 방출되며, 특히 기판이 투명하거나 반투명할 경우에는 기판을 투과하여 측면으로도 빛이 일부 방출된다. 또한 LED는 칩에서 나오는 파장을 그대로 사용할 수 있지만, 형광체를 거쳐 백색광을 구현하는 것이 가장 많이 사용되며, 웨이퍼 당 칩 숫자가 반도체에 비해 획기적으로 많아 웨이퍼 공정을 사용하면 LED 패키지의 가격을 획기적으로 낮출 수 있음에도 불구하고, 앞서 설명한 이유로 인해 LED 패키지에 있어서 상기한 바와 같은 WLCSP를 사용한 패키지 공정이 개발되지 못하고 있다.
상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여, 본 발명은 WLCSP(Wafer Level Chip Scale Package) 공정을 LED 패키지에 사용할 수 있도록 하고, LED에 대한 열전도율 및 방열 특성이 우수하도록 하며, 재료비 및 공정단가를 절감하도록 하고, 수율이 뛰어나도록 하는데 목적이 있다. 본 발명의 다른 목적들은 이하의 실시예에 대한 설명을 통해 쉽게 이해될 수 있을 것이다.
상기한 바와 같은 목적을 달성하기 위해, 본 발명의 일측면에 따르면, 광을 투과하는 광투과시트; 상기 광투과시트 상에 다수개가 간격을 가지고서 패드가 노출되도록 접착되는 LED 칩; 및 상기 광투과시트 상에 상기 LED 칩을 노출시키도록 적층되고, 광을 투과하는 광투과층을 포함하는 웨이퍼레벨 패키지 구조체가 제공된다.
상기 웨이퍼레벨 패키지 구조체에서, 상기 광투과시트 또는 상기 광투과층은 YAG(Yttrium Aluminium Garnet), TAG(Terbium Aluminium Garnet), LuAG(Lutetium aluminium garnet), 실리케이트(silicate), 나이트라이드(nitride), 옥시나이트라이드(oxynitride), 설파이드(sulfide) 중 어느 하나 또는 이들의 조합을 포함하는 형광체를 포함할 수 있다.
상기 웨이퍼레벨 패키지 구조체에서, 상기 광투과시트 또는 상기 광투과층은 C, H, O, Si 중 어느 하나 또는 이들의 조합으로 이루어지는 유기물 또는 유무기 하이브리드물질을 포함하는 절연체를 포함할 수 있다.
상기 웨이퍼레벨 패키지 구조체에서, 상기 광투과시트와 상기 LED 칩 사이에 마련되는 접착층을 더 포함할 수 있다.
본 발명의 다른 측면에 따르면, 다수의 LED 칩; 및 상기 다수의 LED 칩이 간격을 가지고서 배열되도록 하고, 상기 다수의 LED 칩을 패드가 노출되도록 둘러싸고 있는 광투과체를 포함하는 웨이퍼레벨 패키지 구조체가 제공된다.
상기 웨이퍼레벨 패키지 구조체에서, 상기 광투과체는 YAG(Yttrium Aluminium Garnet), TAG(Terbium Aluminium Garnet), LuAG(Lutetium aluminium garnet), 실리케이트(silicate), 나이트라이드(nitride), 옥시나이트라이드(oxynitride), 설파이드(sulfide) 중 어느 하나 또는 이들의 조합을 포함하는 형광체를 포함할 수 있다.
상기 웨이퍼레벨 패키지 구조체에서, 상기 광투과체는 C, H, O, Si 중 어느 하나 또는 이들의 조합으로 이루어지는 유기물 또는 유무기 하이브리드물질을 포함하는 절연체를 포함할 수 있다.
본 발명의 또 다른 측면에 따르면, 광을 투과하는 광투과체; 상기 광투과체에 패드를 노출시키도록 장착되는 LED 칩; 상기 광투과체와 상기 LED 칩 상에 상기 패드를 노출시키도록 적층되는 절연층; 및 상기 절연층과 상기 패드 상에 적층되고, 상기 패드간에 절연을 위하여 오프닝이 형성되는 전도층을 포함하는 LED가 제공된다.
상기 LED에서, 상기 광투과체는 상기 LED 칩이 패드를 노출시키도록 접착되고, 광을 투과하는 광투과시트; 및 상기 광투과시트 상에 상기 LED 칩을 노출시키도록 적층되고, 광을 투과하는 광투과층을 포함할 수 있다.
상기 LED에서, 웨이퍼레벨 패키지 구조체를 이용하여 제조될 수 있다.
상기 LED에서, 상기 광투과체는 상기 LED 칩이 내측에 삽입되어 장착될 수 있다.
상기 LED에서, 상기 광투과체는 YAG(Yttrium Aluminium Garnet), TAG(Terbium Aluminium Garnet), LuAG(Lutetium aluminium garnet), 실리케이트(silicate), 나이트라이드(nitride), 옥시나이트라이드(oxynitride), 설파이드(sulfide) 중 어느 하나 또는 이들의 조합을 포함하는 형광체를 포함할 수 있다.
상기 LED에서, 상기 광투과체는 C, H, O, Si 중 어느 하나 또는 이들의 조합으로 이루어지는 유기물 또는 유무기 하이브리드물질을 포함하는 절연체를 포함할 수 있다.
상기 LED에서, 상기 절연체는 폴리이미드, 투명 폴리이미드, 폴리이미드로부터 파생된 물질, BCB(bis-benzocyclobutene), 불소수지, 실리콘수지, 에폭시수지, 아크릴수지, 폴리카보네이트수지, 올페핀수지, 이미드실리콘, 하이브리드실리콘 중 어느 하나 또는 이들의 조합을 포함할 수 있다.
상기 LED에서, 상기 절연체는 열전달을 높이기 위해 알루미나, 알루미늄나이트라이드, 타타윰옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리카, 용융 실리카(fused silica) 중 어느 하나 또는 이들의 조합을 포함하는 무기물 필러(filler)를 포함할 수 있다.
상기 LED에서, 상기 전도층 상에 솔더링 부분이 오픈되도록 적층되는 솔더 레지스트를 더 포함할 수 있다.
상기 LED에서, 상기 전도층은 상기 절연층과 상기 패드 상에 적층되고, 알루미늄(Al), 크롬(Cr), 니켈(Ni), 니켈크롬(NiCr), 티타늄(Ti), 티타늄텅스텐(TiW), 몰리브덴(Mo), 탄탈륨(Ta) 중 어느 하나 또는 이들의 조합을 포함하는 제 1 전도층; 및 상기 제 1 전도층 상에 적층되고, 구리(Cu), 니켈(Ni), 금(Au), 은(Ag), 백금(Pt), 팔라듐(Pd) 중 어느 하나 또는 이들의 조합을 포함하는 제 2 전도층을 포함할 수 있다.
본 발명의 또 다른 측면에 따르면, 광을 투과하는 광투과시트 상에 다수개의 LED 칩을 간격을 가지고서 패드가 노출되도록 접착하는 단계; 상기 광투과시트 상에 상기 LED 칩을 노출시키도록 광을 투과하는 광투과층을 적층하는 단계; 상기 광투과층과 상기 LED 칩 상에 상기 패드를 노출시키도록 절연층을 적층하는 단계; 상기 절연층과 상기 패드 상에 전도층을 적층하는 단계; 및 상기 전도층에 상기 패드간의 절연을 위하여 오프닝을 형성하는 단계를 포함하는 LED의 제조방법이 제공된다.
상기 LED의 제조방법에서, 상기 광투과시트 또는 상기 광투과층은 YAG(Yttrium Aluminium Garnet), TAG(Terbium Aluminium Garnet), LuAG(Lutetium aluminium garnet), 실리케이트(silicate), 나이트라이드(nitride), 옥시나이트라이드(oxynitride), 설파이드(sulfide) 중 어느 하나 또는 이들의 조합을 포함하는 형광체를 포함할 수 있다.
상기 LED의 제조방법에서, 상기 광투과시트 또는 상기 광투과층은 C, H, O, Si 중 어느 하나 또는 이들의 조합으로 이루어지는 유기물 또는 유무기 하이브리드물질을 포함하는 절연체를 포함할 수 있다.
상기 LED의 제조방법에서, 상기 절연체는 폴리이미드, 투명 폴리이미드, 폴리이미드로부터 파생된 물질, BCB(bis-benzocyclobutene), 불소수지, 실리콘수지, 에폭시수지, 아크릴수지, 폴리카보네이트수지, 올페핀수지, 이미드실리콘, 하이브리드실리콘 중 어느 하나 또는 이들의 조합을 포함할 수 있다.
상기 LED의 제조방법에서, 상기 절연체는 열전달을 높이기 위해 알루미나, 알루미늄나이트라이드, 타타윰옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리카, 용융 실리카(fused silica) 중 어느 하나 또는 이들의 조합을 포함하는 무기물 필러(filler)를 포함할 수 있다.
상기 LED의 제조방법에서, 상기 광투과층을 적층하는 단계는 상기 광투과시트와 이격되도록 상기 LED 칩 상에 이형체를 밀착시킨 다음, 상기 이형체와 상기 광투과시트 사이에 광투과층을 이루는 물질을 주입하여 경화시킬 수 있다.
상기 LED의 제조방법에서, 상기 전도층을 적층하는 단계는 상기 절연층과 상기 패드 상에 알루미늄(Al), 크롬(Cr), 니켈(Ni), 니켈크롬(NiCr), 티타늄(Ti), 티타늄텅스텐(TiW), 몰리브덴(Mo), 탄탈륨(Ta) 중 어느 하나 또는 이들의 조합을 포함하는 제 1 전도층을 적층하는 단계; 및 상기 제 1 전도층 상에 구리(Cu), 니켈(Ni), 금(Au), 은(Ag), 백금(Pt), 팔라듐(Pd) 중 어느 하나 또는 이들의 조합을 포함하는 제 2 전도층을 적층하는 단계를 포함할 수 있다.
본 발명에 따른 웨이퍼레벨 패키지 구조체, 이를 이용한 LED 및 이의 제조방법에 의하면, WLCSP(Wafer Level Chip Scale Package)를 LED 패키지에 사용할 수 있고, LED에 대한 열전도율 및 방열 특성이 우수하며, 재료비 및 공정단가를 절감하고, 수율이 뛰어나다.
도 1은 본 발명에 따른 웨이퍼레벨 패키지 구조체를 도시한 단면도이고,
도 2는 본 발명에 따른 LED를 도시한 단면도이고,
도 3은 본 발명에 따른 LED의 다른 예를 도시한 단면도이고,
도 4 내지 도 9는 본 발명에 따른 LED의 제조방법을 순차적으로 도시한 단면도이고,
도 10은 본 발명에 따른 LED의 제조방법에서 접착층의 다른 예를 도시한 단면도이다.
본 발명은 다양한 변경을 가할 수 있고, 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고, 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니고, 본 발명의 기술 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 식으로 이해되어야 하고, 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명하며, 도면 부호에 관계없이 동일하거나 대응하는 구성요소에 대해서는 동일한 참조 번호를 부여하고, 이에 대해 중복되는 설명을 생략하기로 한다.
도 1은 본 발명에 따른 웨이퍼레벨 패키지 구조체를 도시한 단면도이다.
도 1을 참조하면, 본 발명에 따른 웨이퍼레벨 패키지 구조체는 광을 투과하는 광투과시트(11)와, 광투과시트(11) 상에 다수개가 간격을 가지고서 패드(13a)가 노출되도록 접착되는 LED 칩(13)과, 광투과시트(11) 상에 LED 칩(13)을 노출시키도록 적층되고, 광을 투과하는 광투과층(14)을 포함한다.
광투과시트(11)와 광투과층(14)은 투명 또는 반투명 물질로 이루어질 수 있고, 형광을 위한 형광체를 포함하거나, 절연을 위한 절연체를 포함하거나, 형광체 및 절연체를 포함할 수 있다.
광투과시트(11)와 광투과층(14)은 형광체를 포함하되, 형광체는 YAG(Yttrium Aluminium Garnet), TAG(Terbium Aluminium Garnet), LuAG(Lutetium aluminium garnet), 실리케이트(silicate), 나이트라이드(nitride), 옥시나이트라이드(oxynitride), 설파이드(sulfide) 중 어느 하나 또는 이들의 조합을 포함할 수 있다.
또한 광투과시트(11)와 광투과층(14)은 절연체를 포함하되, 절연체는 C, H, O, Si 중 어느 하나 또는 이들의 조합으로 이루어질 수 있고, 예컨대 유기물 또는 유무기 하이브리드물질을 포함할 수 있다. 여기서, 절연체는 폴리이미드, 투명 폴리이미드, 폴리이미드로부터 파생된 물질, BCB(bis-benzocyclobutene), 불소수지, 실리콘수지, 에폭시수지, 아크릴수지, 폴리카보네이트수지, 올페핀수지, 이미드실리콘, 하이브리드실리콘 중 어느 하나 또는 이들의 조합을 포함할 수 있다. 또한, 절연체는 무기물 필러(filler)를 포함하되, 무기물 필러는 열전달을 높이기 위해 알루미나, 알루미늄나이트라이드, 타타윰옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리카, 용융 실리카(fused silica) 중 어느 하나 또는 이들의 조합을 포함할 수 있다.
LED 칩(13)은 광투과시트(11) 상에 접착층(12)에 의해 접착될 수 있다. 접착층(12)은 LED 칩(13)을 광투과시트(11) 상에 접착시키기 위하여, 본 실시예에서처럼 광투과시트(11) 상의 전면에 걸쳐서 접착제의 도포나 접착시트의 부착에 의해 이루어질 수 있고, 이와 달리, 광투과시트(11) 상에서 LED 칩(13)이 접착되고자 하는 위치에 접착제나 접착시트를 도트 또는 이에 유사한 형태로 부분적으로 부착하여 이루어질 수 있다.
LED 칩(13)은 접착층(12)에 의해 광투과시트(11) 상에 2차원적으로 배열되도록 접착될 수 있고, 일례로 일면에 전극으로서 역할을 하는 패드(13a)가 다수로 마련되고, 패드(13a)가 형성되는 측의 면에 칩발광층이 마련될 수 있고, 그 외의 부분이 사파이어, 인화인듐(InP) 등의 투명 또는 반투명의 기판으로 이루어질 수 있다. 여기서 패드(13a)는 일례로 공정성을 위하여 알루미늄(Al)으로 이루어질 수 있다. 또한 도 1에 도시된 바와 같이, LED 칩(13)은 패드(13a)가 형성되는 측의 반대면 만이 접착층(12)에 접착되도록 하고, 광투과층(14)은 LED 칩(13)에서 패드(13a)가 형성되는 측의 면과 동일한 높이의 면을 가지도록 접착층(12) 상에 적층된다.
한편, 본 발명에 따른 웨이퍼레벨 패키지 구조체는 다른 예로서, 다수의 LED 칩과, 다수의 LED 칩이 간격을 가지고서 배열되도록 하고, 다수의 LED 칩을 패드가 노출되도록 둘러싸고 있는 광투과체를 포함할 수 있으며, 도 3에 도시된 본 발명에 따른 LED의 다른 예에 상응하는 실시예이기도 하다. 여기서 광투과체는 형광체를 포함하되, 형광체는 YAG(Yttrium Aluminium Garnet), TAG(Terbium Aluminium Garnet), LuAG(Lutetium aluminium garnet), 실리케이트(silicate), 나이트라이드(nitride), 옥시나이트라이드(oxynitride), 설파이드(sulfide) 중 어느 하나 또는 이들의 조합을 포함할 수 있다. 또한 광투과체는 절연체를 포함하되, 절연체는 C, H, O, Si 중 어느 하나 또는 이들의 조합으로 이루어질 수 있고, 예컨대 유기물 또는 유무기 하이브리드물질을 포함할 수 있다. 또한 절연체는 폴리이미드, 투명 폴리이미드, 폴리이미드로부터 파생된 물질, BCB(bis-benzocyclobutene), 불소수지, 실리콘수지, 에폭시수지, 아크릴수지, 폴리카보네이트수지, 올페핀수지, 이미드실리콘, 하이브리드실리콘 중 어느 하나 또는 이들의 조합을 포함할 수 있다.
도 2는 본 발명에 따른 LED를 도시한 단면도이다.
도 2를 참조하면, 본 발명에 따른 LED는 광을 투과하는 광투과체(11,14)와, 광투과체(11,14)에 패드를 노출시키도록 장착되는 LED 칩(13)과, 광투과체(11,14)와 LED 칩(13) 상에 패드(13a)를 노출시키도록 적층되는 절연층(15)과, 절연층(15)과 패드(13a) 상에 적층되고, 패드(13a)간에 절연을 위하여 오프닝(18)이 형성되는 전도층(16,17)을 포함할 수 있으며, 상기한 본 발명에 따른 웨이퍼레벨 패키지 구조체 내지 WLCSP(Wafer Level Chip Scale Package)용 웨이퍼를 이용하여 제조될 수 있다.
광투과체(11,14)는 LED 칩(13)이 패드(13a)를 노출시키도록 접착되고, 광을 투과하는 광투과시트(11)와, 광투과시트(11) 상에 LED 칩(13)을 노출시키도록 적층되고, 광을 투과하는 광투과층(14)을 포함할 수 있다. 여기서, 광투과시트(11)는 접착층(12)에 의해 LED 칩(13)이 접착될 수 있다. 또한 도 2에 도시된 바와 같이, LED 칩(13)은 패드(13a)가 형성되는 측의 반대면 만이 접착층(12)에 접착되도록 하고, 광투과층(14)은 LED 칩(13)에서 패드(13a)가 형성되는 측의 면과 동일한 높이의 면을 가지도록 접착층(12) 상에 적층된다.
광투과체(11,14)는 투명 또는 반투명 물질로 이루어질 수 있고, 형광을 위한 형광체를 포함하거나, 절연을 위한 절연체를 포함하거나, 형광체 및 절연체를 포함할 수 있다.
광투과체(11,14)는 형광체를 포함하되, 형광체는 YAG(Yttrium Aluminium Garnet), TAG(Terbium Aluminium Garnet), LuAG(Lutetium aluminium garnet), 실리케이트(silicate), 나이트라이드(nitride), 옥시나이트라이드(oxynitride), 설파이드(sulfide) 중 어느 하나 또는 이들의 조합을 포함할 수 있다.
광투과체(11,14)는 절연체를 포함하되, 절연체는 C, H, O, Si 중 어느 하나 또는 이들의 조합으로 이루어질 수 있고, 예컨대 유기물 또는 유무기 하이브리드물질을 포함할 수 있다. 여기서 절연체는 폴리이미드, 투명 폴리이미드, 폴리이미드로부터 파생된 물질, BCB(bis-benzocyclobutene), 불소수지, 실리콘수지, 에폭시수지, 아크릴수지, 폴리카보네이트수지, 올페핀수지, 이미드실리콘, 하이브리드실리콘 중 어느 하나 또는 이들의 조합을 포함할 수 있다. 또한 절연체는 무기물 필러(filler)를 포함하되, 무기물 필러는 열전달을 높이기 위해 알루미나, 알루미늄나이트라이드, 타타윰옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리카, 용융 실리카(fused silica) 중 어느 하나 또는 이들의 조합을 포함할 수 있다.
절연층(15)은 0.1~500㎛일 수 있고, 예컨대 2~50㎛일 수 있으며, 폴리이미드(polyimide), 실리콘(silicone), 이미드 실리콘(imide silicone), BCB(bis-benzocyclobutene) 중 어느 하나 또는 이들의 조합을 포함할 수 있다. 또한 절연층(15)에는 열전달을 개선하거나 반사율을 높이기 위해서 필러(filler)를 넣을 수 있으며, LED 칩(13) 사이에 부분적으로 또는 전체적으로 무기물로 구성된 절연층(15)이 위치할 수도 있다.
전도층(16,17)은 단층 또는 다층 구조를 가질 수 있고, 본 실시예에서처럼 제 1 및 제 2 전도층(16,17)을 포함할 수 있다. 여기서 제 1 전도층(16)은 절연층(15)과 패드(13a) 상에 적층되고, 알루미늄(Al), 크롬(Cr), 니켈(Ni), 니켈크롬(NiCr), 티타늄(Ti), 티타늄텅스텐(TiW), 몰리브덴(Mo), 탄탈륨(Ta) 중 어느 하나 또는 이들의 조합을 포함할 수 있다. 또한 제 2 전도층(17)은 제 1 전도층(16) 상에 적층되고, 구리(Cu), 니켈(Ni), 금(Au), 은(Ag), 백금(Pt), 팔라듐(Pd) 중 어느 하나 또는 이들의 조합을 포함할 수 있다. 여기서, 어느 하나를 포함할 수 있다는 의미는 어느 하나, 예컨대 알루미늄(Al) 또는 크롬(Cr) 등의 합금도 포함되는 개념으로서 이하의 모든 실시예에서도 마찬가지로 적용된다.
또한 전도층(16,17) 상에 솔더링 부분이 오픈되도록 솔더 레지스트(19)가 적층될 수 있다.
도 3은 본 발명에 따른 LED의 다른 예를 도시한 단면도이다.
도 3을 참조하면, 본 발명의 다른 예에 따른 LED는 도 2를 참조하여 설명한 본 발명의 일 예에 따른 LED와 마찬가지로 광투과체(21), LED 칩(23), 절연층(25), 전도층(26,27) 및 솔더 레지스트(29)를 포함하고, 이들 구성에 대해서는 이전의 실시예에 따른 광투과체(11), LED 칩(13), 절연층(15), 전도층(16,17) 및 솔더 레지스트(19)에서 상세히 설명하였으므로 그 차이점만 설명하기로 한다.
본 실시예에서 광투과체(21)는 LED 칩(23)이 내측에 삽입되어 장착될 수 있으며, 도 3에 도시된 바와 같이, LED 칩(23)에서 패드(23a)가 형성되는 측의 면과 동일한 높이의 면을 가진다. 이를 위해 광투과체(21)는 LED 칩(23)이 장착되기 위한 장착홈이 형성될 수 있고, 이러한 장착홈을 통해서 LED 칩(23)이 장착될 수 있다. 이때, LED 칩(23)은 접착제를 사용하거나 사용하지 않고서 광투과체(21)에 장착될 수 있다.
본 발명에 따른 웨이퍼레벨 패키지 구조체와 LED를 제조하기 위한 공정을 본 발명에 따른 LED의 제조방법과 함께 설명하면 다음과 같으며, 이들 간에 동일 부호에 대해서는 별도로 다른 예를 설명하지 않는 한 동일하므로 중복되는 설명을 생략하기로 한다.
도 4 및 도 5에 도시된 바와 같이, 광을 투과하는 광투과시트(11) 상에 다수개의 LED 칩(13)을 간격을 가지고서 패드(13a)가 노출되도록 접착층(12)에 의해 접착하되, LED 칩(13)에서 패드(13a)가 형성되는 측의 반대면 만이 접착층(12)에 접착되도록 한다. 이때 본 실시예에서처럼 광투과시트(11) 상의 전면에 걸쳐서 접착제의 도포나 접착시트의 부착에 의해 접착층(12)을 이룰 수 있고, 도 10에 도시된 바와 같이 다른 예로서 광투과시트(11) 상에서 LED 칩(13)이 접착되고자 하는 위치에 접착제의 도포나 접착시트의 부착을 도트(dot) 또는 이에 유사한 형태로 부분적으로 다수 마련함으로써 접착층(12)을 이룰 수 있다.
LED 칩(13)은 접착층(12)에 의해 광투과시트(11) 상에 2차원적으로 배열되도록 접착될 수 있는데, 이때, LED 칩(13)을 원하는 랭크(rank)별로 소팅(sorting)하여 광투과시트(11) 상에 접착시킬 수 있으며, LED 칩(13)의 정밀한 배열을 위해 다이 본더(die bonder)가 사용될 수도 있다. 또한 LED 칩(13)은 생산성을 위하여 그 숫자를 늘릴 수 있다.
도 6에 도시된 바와 같이, LED 칩(13)이 접착된 광투과시트(11) 상에 LED 칩(13)을 노출시키도록 광을 투과하는 광투과층(14)을 적층하되, 광투과층(14)이 LED 칩(13)에서 패드(13a)가 형성되는 측의 면과 동일한 높이의 면을 가지도록 접착층(12) 상에 적층한다. 광투과층(14)의 적층은 소팅된 LED 칩(13)의 배열을 공정 중에 움직이지 못하도록 하는 역할을 할 수 있으며, 다양한 방법에 의해 이루어질 수 있는데, 일례로, 광투과시트(11)와 이격되도록 LED 칩(13) 상에 이형체를 밀착시킨 다음, 이형체와 광투과시트(11) 사이에 광투과층(14)을 이루는 물질을 주입하여 경화시킴으로써 광투과층(14)을 형성할 수 있다.
광투과시트(11) 및 광투과층(14)은 투명 또는 반투명 재질로 이루어질 수 있고, 형광체를 포함하거나, 절연체를 포함하거나, 형광체와 절연체를 포함할 수 있다.
광투과시트(11) 및 광투과층(14)은 형광체를 포함하되, 형광체는 YAG(Yttrium Aluminium Garnet), TAG(Terbium Aluminium Garnet), LuAG(Lutetium aluminium garnet), 실리케이트(silicate), 나이트라이드(nitride), 옥시나이트라이드(oxynitride), 설파이드(sulfide) 중 어느 하나 또는 이들의 조합을 포함할 수 있다.
광투과시트(11) 및 광투과층(14)은 절연체를 포함하되, 절연체는 C, H, O, Si 중 어느 하나 또는 이들의 조합으로 이루어지거나, 예컨대 유기물 또는 유무기 하이브리드물질을 포함할 수 있다. 여기서 절연체는 폴리이미드, 투명 폴리이미드, 폴리이미드로부터 파생된 물질, BCB(bis-benzocyclobutene), 불소수지, 실리콘수지, 에폭시수지, 아크릴수지, 폴리카보네이트수지, 올페핀수지, 이미드실리콘, 하이브리드실리콘 중 어느 하나 또는 이들의 조합을 포함할 수 있다. 또한 절연체는 무기물 필러(filler)를 포함하되, 무기물 필러는 열전달을 높이기 위해 알루미나, 알루미늄나이트라이드, 타타윰옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리카, 용융 실리카(fused silica) 중 어느 하나 또는 이들의 조합을 포함할 수 있다.
도 7에 도시된 바와 같이, 광투과층(14)과 LED 칩(13) 상에 패드(13a)를 노출시키도록 절연층(15)을 적층한다. 절연층(15)의 적층을 위하여, 일례로 광투과층(14)과 LED 칩(13) 상에 절연층(15)을 이루는 절연물질을 스핀 코팅, 스프레이 코팅, 라미네이션 중 어느 하나의 방법으로 도포 내지 부착시킨 다음, 감광제로 이루어진 절연물질 또는 절연물질 상에 별도의 감광제를 도포하여 포토 공정과 에칭이나 에싱 공정에 의해 패드(13a)를 노출시키기 위한 비아(via; 15a)를 형성하도록 할 수 있다. 여기서, 라미네이션의 경우, 비아(15a) 형성을 위하여 천공된 시트의 접착에 의해 포토 공정과 에칭이나 에싱 공정을 생략할 수도 있다. 또한 다른 예로서, 프린팅, 예컨대 스텐실, 실크스크린, 잉크젯 프리팅에 의해 패드(13a)를 노출시키기 위한 비아(15a)를 형성하도록 절연층(15)을 형성할 수도 있다.
도 8에 도시된 바와 같이, 절연층(15)과 패드(13a) 상에 전도층(16,17)을 적층한다. 여기서 전도층(16,17)은 앞서 설명한 바와 같이 단층 또는 다층 구조를 가질 수 있고, 일례로 스퍼터링에 의하여 금속이나 금속합금의 층을 형성할 수 있는데, 본 실시예에서처럼 절연층(15)과 패드(13a) 상에 알루미늄(Al), 크롬(Cr), 니켈(Ni), 니켈크롬(NiCr), 티타늄(Ti), 티타늄텅스텐(TiW), 몰리브덴(Mo), 탄탈륨(Ta) 중 어느 하나 또는 이들의 조합을 포함하는 제 1 전도층(16)을 적층하는 단계와, 제 1 전도층(16) 상에 구리(Cu), 니켈(Ni), 금(Au), 은(Ag), 백금(Pt), 팔라듐(Pd) 중 어느 하나 또는 이들의 조합을 포함하는 제 2 전도층(17)을 적층하는 단계를 포함할 수 있다. 이 전도층(16,17)에 패드(13a)간의 절연을 하여 솔더링을 하도록 하는데, 특히 전도층(16,17)이 LED 칩(13)의 측면 부에 인접한 절연층까지 확대되어 이부분에 하나의 전극이 형성되고, LED 칩(13) 상부의 절연층에는 다른 전극이 가능한 넓게 배치되어 열전달을 극대화시키도록 한다. 또한 열전달을 극대화 하고, 기존 실장장비를 이용하기 위한 전극 사이의 간격을 0.3mm 이상로 하는 것이 바람직하다. 따라서 LED 칩(13) 측면부에 인접한 절연층 폭은 0.2~2mm 크기로 하는 것이 바람직하다.
도 9에 도시된 바와 같이, 전도층(16,17)에 패드(13a)간의 절연을 위하여 오프닝(18)을 형성한다. 이를 위해, 일례로 감광제를 전도층(17) 상에 도포한 후, 포토 공정 및 에칭 공정에 의하여 오프닝(18)을 형성할 수 있다. 오프닝(18)의 형성을 마치면, LED 칩(13) 사이를 수직되게 절단하는 소잉(sawing) 공정에 의해 도 2에 도시된 LED를 제조할 수 있다. 또한 오프닝(18) 형성 후, 전도층(16,17) 상에 솔더링 부분이 오픈되도록 솔더 레지스트(19; 도 2에 도시)를 적층하는 단계를 수행할 수 있다.
한편 소잉된 LED의 테스트 공정은 LED 낱개로 진행할 수도 있고, 소잉 이전 상태에서 수행됨으로써 테스트 완료 후 소잉할 수도 있다.
이와 같은 본 발명에 따른 웨이퍼레벨 패키지 구조체, 이를 이용한 LED 및 이의 제조방법에 의하면, 종래의 패키지 공정에서 LED 칩을 기판에 접착한 다음 와이어 본딩 등의 공정으로 진행하는 프로세스와는 달리, 이러한 와이어 본딩 공정이 생략된다.
또한 본 발명에 따른 웨이퍼레벨 패키지 구조체, 이를 이용한 LED 및 이의 제조방법에 의하면, 아래의 표 1에서와 같이 와이어 본딩 타입이나 플립 칩(flip chip)에 비하여 뛰어난 LED 특성을 보여줌으로써, WLCSP(Wafer Level Chip Scale Package)를 LED 패키지에 사용할 수 있도록 하고, LED에 대한 열전도율 및 방열 특성이 우수하도록 하며, 재료비 및 공정단가를 절감하도록 하고, 수율이 뛰어나도록 한다.
특성 본 발명에 따른
LED
와이어 본딩 타입의 LED 플립 칩 타입의 LED
열전도율 매우 우수 우수~열세 매우 우수~ 우수
사이즈 가장 작음 중간
높이 낮음 높음 중간
수명특성 매우 우수 우수~열세 매우 우수~ 우수
재료비 매우 낮음 높음 매우 높음
공정단가 매우 낮음 낮음 높음
공정 웨이퍼 프로세스 + 몰딩 전통적인 패키지 프로세스 플립 칩 프로세스
테스트방법 웨이퍼 또는 유닛 별로 수행 유닛 별로 수행 유닛 별로 수행
수율 매우 높음 낮음 낮음
이와 같이 첨부된 도면을 참조하여 본 발명을 설명하였으나, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 이루어질 수 있음은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시예에 한정되어서는 아니되며, 후술하는 특허청구범위뿐만 아니라 이러한 특허청구범위와 균등한 것들에 의해 정해져야 한다.
11 : 광투과시트 12 : 접착층
13 : LED 칩 13a : 패드
14 : 광투과층 15 : 절연층
15a : 비아 16,17 : 전도층
18 : 오프닝 19 : 솔더 레지스트
21 : 광투과체 22 : 접착층
23 : LED 칩 23a : 패드
25 : 절연층 25a : 비아
26,27 : 전도층 28 : 오프닝
29 : 솔더 레지스트

Claims (24)

  1. 광을 투과하는 광투과시트;
    상기 광투과시트 상에 다수개가 간격을 가지고서 패드가 노출되도록 접착되는 LED 칩;
    상기 광투과시트 상에 상기 LED 칩을 노출시키도록 적층되고, 광을 투과하는 광투과층; 및
    상기 광투과시트와 상기 LED 칩 사이에 마련되는 접착층을 포함하고,
    상기 LED 칩은,
    상기 패드가 형성되는 측의 반대면 만이 상기 접착층에 접착되도록 하고,
    상기 광투과층은,
    상기 LED 칩에서 상기 패드가 형성되는 측의 면과 동일한 높이의 면을 가지도록 상기 접착층 상에 적층되는, 웨이퍼레벨 패키지 구조체.
  2. 제 1 항에 있어서,
    상기 광투과시트 또는 상기 광투과층은,
    형광체를 포함하되,
    상기 형광체는,
    YAG(Yttrium Aluminium Garnet), TAG(Terbium Aluminium Garnet), LuAG(Lutetium aluminium garnet), 실리케이트(silicate), 나이트라이드(nitride), 옥시나이트라이드(oxynitride), 설파이드(sulfide) 중 어느 하나 또는 이들의 조합을 포함하는, 웨이퍼레벨 패키지 구조체.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 광투과시트 또는 상기 광투과층은,
    절연체를 포함하되,
    상기 절연체는,
    유기물 또는 유무기 하이브리드물질을 포함하는, 웨이퍼레벨 패키지 구조체.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 광을 투과하는 광투과체;
    상기 광투과체에 패드를 노출시키도록 장착되는 LED 칩;
    상기 광투과체와 상기 LED 칩 상에 상기 패드를 노출시키도록 적층되는 절연층; 및
    상기 절연층과 상기 패드 상에 적층되고, 상기 패드 간에 절연을 위하여 오프닝이 형성되는 전도층을 포함하고,
    상기 광투과체는,
    상기 LED 칩이 접착층에 의해 패드를 노출시키도록 접착되고, 광을 투과하는 광투과시트; 및
    상기 광투과시트 상에 상기 LED 칩을 노출시키도록 적층되고, 광을 투과하는 광투과층을 포함하고,
    상기 LED 칩은,
    상기 패드가 형성되는 측의 반대면 만이 상기 접착층에 접착되도록 하고,
    상기 광투과층은,
    상기 LED 칩에서 상기 패드가 형성되는 측의 면과 동일한 높이의 면을 가지도록 상기 접착층 상에 적층되는, LED.
  9. 제 8 항에 있어서,
    WLCSP(Wafer Level Chip Scale Package)용 웨이퍼를 이용하여 제조되는, LED.
  10. 삭제
  11. 광을 투과하는 광투과체;
    상기 광투과체에 패드를 노출시키도록 장착되는 LED 칩;
    상기 광투과체와 상기 LED 칩 상에 상기 패드를 노출시키도록 적층되는 절연층; 및
    상기 절연층과 상기 패드 상에 적층되고, 상기 패드 간에 절연을 위하여 오프닝이 형성되는 전도층을 포함하고,
    상기 광투과체는,
    상기 LED 칩이 내측에 삽입되어 장착되고, 상기 LED 칩에서 상기 패드가 형성되는 측의 면과 동일한 높이의 면을 가지는, LED.
  12. 제 8 항, 제 9 항 또는 제 11 항 중 어느 한 항에 있어서,
    상기 광투과체는,
    형광체를 포함하되,
    상기 형광체는,
    YAG(Yttrium Aluminium Garnet), TAG(Terbium Aluminium Garnet), LuAG(Lutetium aluminium garnet), 실리케이트(silicate), 나이트라이드(nitride), 옥시나이트라이드(oxynitride), 설파이드(sulfide) 중 어느 하나 또는 이들의 조합을 포함하는, LED.
  13. 제 8 항, 제 9 항 또는 제 11 항 중 어느 한 항에 있어서,
    상기 광투과체는,
    절연체를 포함하되,
    상기 절연체는,
    유기물 또는 유무기 하이브리드물질을 포함하는, LED.
  14. 제 13 항에 있어서,
    상기 절연체는,
    폴리이미드, 투명 폴리이미드, 폴리이미드로부터 파생된 물질, BCB(bis-benzocyclobutene), 불소수지, 실리콘수지, 에폭시수지, 아크릴수지, 폴리카보네이트수지, 올페핀수지, 이미드실리콘, 하이브리드실리콘 중 어느 하나 또는 이들의 조합을 포함하는, LED.
  15. 제 14 항에 있어서,
    상기 절연체는,
    무기물 필러(filler)를 포함하되,
    상기 무기물 필러는,
    열전달을 높이기 위해 알루미나, 알루미늄나이트라이드, 타타윰옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리카, 용융 실리카(fused silica) 중 어느 하나 또는 이들의 조합을 포함하는, LED.
  16. 제 8 항, 제 9 항 또는 제 11 항에 있어서,
    상기 전도층 상에 솔더링 부분이 오픈되도록 적층되는 솔더 레지스트를 더 포함하는, LED.
  17. 제 8 항, 제 9 항 또는 제 11 항에 있어서,
    상기 전도층은,
    상기 절연층과 상기 패드 상에 적층되고, 알루미늄(Al), 크롬(Cr), 니켈(Ni), 니켈크롬(NiCr), 티타늄(Ti), 티타늄텅스텐(TiW), 몰리브덴(Mo), 탄탈륨(Ta) 중 어느 하나 또는 이들의 조합을 포함하는 제 1 전도층; 및
    상기 제 1 전도층 상에 적층되고, 구리(Cu), 니켈(Ni), 금(Au), 은(Ag), 백금(Pt), 팔라듐(Pd) 중 어느 하나 또는 이들의 조합을 포함하는 제 2 전도층을 포함하는, LED.
  18. 광을 투과하는 광투과시트 상에 다수개의 LED 칩을 간격을 가지고서 패드가 노출되도록 접착층에 의해 접착하되, 상기 LED 칩에서 상기 패드가 형성되는 측의 반대면 만이 상기 접착층에 접착되도록 하는 단계;
    상기 광투과시트 상에 상기 LED 칩을 노출시키도록 광을 투과하는 광투과층을 적층하되, 상기 광투과층이 상기 LED 칩에서 상기 패드가 형성되는 측의 면과 동일한 높이의 면을 가지도록 상기 접착층 상에 적층하는 단계;
    상기 광투과층과 상기 LED 칩 상에 상기 패드를 노출시키도록 절연층을 적층하는 단계;
    상기 절연층과 상기 패드 상에 전도층을 적층하는 단계; 및
    상기 전도층에 상기 패드 간의 절연을 위하여 오프닝을 형성하는 단계를 포함하는, LED의 제조방법.
  19. 제 18 항에 있어서,
    상기 광투과시트 또는 상기 광투과층은,
    형광체를 포함하되,
    상기 형광체는,
    YAG(Yttrium Aluminium Garnet), TAG(Terbium Aluminium Garnet), LuAG(Lutetium aluminium garnet), 실리케이트(silicate), 나이트라이드(nitride), 옥시나이트라이드(oxynitride), 설파이드(sulfide) 중 어느 하나 또는 이들의 조합을 포함하는, LED의 제조방법.
  20. 제 18 항 또는 제 19 항에 있어서,
    상기 광투과시트 또는 상기 광투과층은,
    절연체를 포함하되,
    상기 절연체는,
    유기물 또는 유무기 하이브리드물질을 포함하는, LED의 제조방법.
  21. 제 20 항에 있어서, 상기 절연체는,
    폴리이미드, 투명 폴리이미드, 폴리이미드로부터 파생된 물질, BCB(bis-benzocyclobutene), 불소수지, 실리콘수지, 에폭시수지, 아크릴수지, 폴리카보네이트수지, 올페핀수지, 이미드실리콘, 하이브리드실리콘 중 어느 하나 또는 이들의 조합을 포함하는, LED의 제조방법.
  22. 제 20 항에 있어서,
    상기 절연체는,
    무기물 필러(filler)를 포함하되,
    상기 무기물 필러는,
    열전달을 높이기 위해 알루미나, 알루미늄나이트라이드, 타타윰옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리카, 용융 실리카(fused silica) 중 어느 하나 또는 이들의 조합을 포함하는, LED의 제조방법.
  23. 제 18 항에 있어서, 상기 광투과층을 적층하는 단계는,
    상기 광투과시트와 이격되도록 상기 LED 칩 상에 이형체를 밀착시킨 다음, 상기 이형체와 상기 광투과시트 사이에 광투과층을 이루는 물질을 주입하여 경화시키는, LED의 제조방법.
  24. 제 18 항에 있어서, 상기 전도층을 적층하는 단계는,
    상기 절연층과 상기 패드 상에 알루미늄(Al), 크롬(Cr), 니켈(Ni), 니켈크롬(NiCr), 티타늄(Ti), 티타늄텅스텐(TiW), 몰리브덴(Mo), 탄탈륨(Ta) 중 어느 하나 또는 이들의 조합을 포함하는 제 1 전도층을 적층하는 단계; 및
    상기 제 1 전도층 상에 구리(Cu), 니켈(Ni), 금(Au), 은(Ag), 백금(Pt), 팔라듐(Pd) 중 어느 하나 또는 이들의 조합을 포함하는 제 2 전도층을 적층하는 단계를 포함하는, LED의 제조방법.
KR20130056825A 2013-05-21 2013-05-21 웨이퍼레벨 패키지 구조체, 이를 이용한 led 및 이의 제조방법 KR101490799B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130056825A KR101490799B1 (ko) 2013-05-21 2013-05-21 웨이퍼레벨 패키지 구조체, 이를 이용한 led 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130056825A KR101490799B1 (ko) 2013-05-21 2013-05-21 웨이퍼레벨 패키지 구조체, 이를 이용한 led 및 이의 제조방법

Publications (2)

Publication Number Publication Date
KR20140136616A KR20140136616A (ko) 2014-12-01
KR101490799B1 true KR101490799B1 (ko) 2015-02-09

Family

ID=52456791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130056825A KR101490799B1 (ko) 2013-05-21 2013-05-21 웨이퍼레벨 패키지 구조체, 이를 이용한 led 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101490799B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102546307B1 (ko) 2015-12-02 2023-06-21 삼성전자주식회사 발광 소자 및 이를 포함하는 표시 장치
DE102016112857A1 (de) * 2016-07-13 2018-01-18 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227470A (ja) * 2011-04-22 2012-11-15 Citizen Holdings Co Ltd 半導体発光装置及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227470A (ja) * 2011-04-22 2012-11-15 Citizen Holdings Co Ltd 半導体発光装置及びその製造方法

Also Published As

Publication number Publication date
KR20140136616A (ko) 2014-12-01

Similar Documents

Publication Publication Date Title
US9478722B2 (en) Light emitting device and method for manufacturing same
US9123869B2 (en) Semiconductor device with a light emitting semiconductor die
US7514767B2 (en) Fan out type wafer level package structure and method of the same
US8610146B2 (en) Light emitting diode package and method of manufacturing the same
JP5185338B2 (ja) 発光装置
JP2011199193A (ja) 発光装置及びその製造方法
JP5462217B2 (ja) 発光装置の製造方法
US9449944B2 (en) Electronic component package and method for manufacturing same
JP2013045943A (ja) 半導体発光装置及びその製造方法
KR101490799B1 (ko) 웨이퍼레벨 패키지 구조체, 이를 이용한 led 및 이의 제조방법
JP5462378B2 (ja) 半導体発光装置、発光装置、半導体発光装置の製造方法
US7279355B2 (en) Method for fabricating a packaging device for semiconductor die and semiconductor device incorporating same
US9935030B2 (en) Resin-encapsulated semiconductor device
US20040262738A1 (en) Packaging device for semiconductor die, semiconductor device incorporating same and method of making same
JP2004342862A (ja) 半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びにマルチチップモジュール
JP5995579B2 (ja) 半導体発光装置及びその製造方法
KR20100124161A (ko) 반도체 패키지의 제조방법
JP5827700B2 (ja) 半導体発光装置及び発光装置
JP4756110B2 (ja) 発光装置の製造方法
JP2015216396A (ja) 半導体発光装置及び発光装置
JP2009049408A (ja) 発光半導体ダイを有する半導体デバイス

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190114

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200114

Year of fee payment: 6