KR101986855B1 - 발광 부품용 회로와 그 제조 방법 - Google Patents

발광 부품용 회로와 그 제조 방법 Download PDF

Info

Publication number
KR101986855B1
KR101986855B1 KR1020137016300A KR20137016300A KR101986855B1 KR 101986855 B1 KR101986855 B1 KR 101986855B1 KR 1020137016300 A KR1020137016300 A KR 1020137016300A KR 20137016300 A KR20137016300 A KR 20137016300A KR 101986855 B1 KR101986855 B1 KR 101986855B1
Authority
KR
South Korea
Prior art keywords
light emitting
conductive layer
emitting component
insulating layer
hole
Prior art date
Application number
KR1020137016300A
Other languages
English (en)
Other versions
KR20140024839A (ko
Inventor
프랑쑤와 르쉐레떼르
삐에르-알로이스 웰슈
야닉 드 마끼유
Original Assignee
랑셍 홀딩
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to IBPCT/IB2010/003506 priority Critical
Priority to IB2010003506 priority
Application filed by 랑셍 홀딩 filed Critical 랑셍 홀딩
Priority to PCT/EP2011/072833 priority patent/WO2012084662A1/en
Publication of KR20140024839A publication Critical patent/KR20140024839A/ko
Application granted granted Critical
Publication of KR101986855B1 publication Critical patent/KR101986855B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/189Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0393Flexible materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0397Tab
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10106Light emitting diode [LED]

Abstract

본 발명은 고체 발광 부품(50)을 결합한 회로를 제작하는 방법에 관한 것으로, 이 방법은, 절연층(8)을 제공하는 단계; 절연층(8)에 적어도 하나의 쓰루홀(20)을 생성하는 단계; 도전층(10)을 제공하는 단계; 도전층(10)의 주 표면(24)을 절연층(8)에 접합하는 단계; 및 적어도 하나의 고체 발광 부품(50, 100)을 절연층(8)의 쓰루홀(20)에 배치하는 단계; 및 이 부품을 도전층(10)에 접속하는 단계를 포함한다.

Description

발광 부품용 회로와 그 제조 방법{CIRCUIT FOR A LIGHT EMITTING COMPONENT AND METHOD OF MANUFACTURING THE SAME}
본 발명은 발광 부품이 실장된 회로의 제조 방법과 이 방법으로 제작되는 회로에 관한 것이다.
발광 부품, 특히 고체 발광 부품은 전자 장치들에 갈수록 더 많이 사용되고 있다. 전력 절약 측면에서 고체 발광 부품은 저전력 소비로 다량의 빛을 전달할 수 있음을 증명했다. 더 나아가, 근 몇 년간 발광 부품들이 SMC(Surface Mounted Components)인 경우 수백 마이크로 미터 크기, 그리고 베어 칩(bare chip) 또는 다이(die)인 경우 수십 마이크로 미터 크기까지 생산되는 수준으로, 고체 제조 기술은 발전해왔다. 이는 다량의 발광 소자가, 예를 들면, 국내용의 전구 또는 형광등과 같은 동일한 기기에 위치될 수 있게 한다.
표면 실장 기술(SMT; Surface Mount Technology)은 부품들 - 보통 표면 실장 부품 또는 SMC(Surface-Mounted Components)로 불림 - 이 인쇄 회로 기판(PCB; Printed Circuit Board)과 같은 회로의 표면에 직접적으로 실장되는 전자회로를 구성하는 방법이다. 이렇게 제작된 전자장치는 표면 실장 장치(SMD; Surface Mounted Device)로 불린다. 산업계에서 SMT는 회로기판의 홀에 리드선으로 부품을 부착시키는 쓰루홀 기술 구성 방법을 주로 대체했다. 이 경우 표면 실장 장치는 표면에 직접적으로 실장된 전자 부품을 갖는 회로 유형이다.
SMT 부품은 더 작은 리드선을 갖거나 또는 리드선을 전혀 갖고 있지 않기 때문에 쓰루홀 배선 상대 부품보다 통상 더 작다. 그것은 짧은 핀 또는 다양한 방식의 리드, 평평한 접점, 솔더 볼 매트릭스, 또는 부품 몸체에 종단을 가질 수 있다.
표면 실장 기술은 1960년대에 개발되었고 1980년대 후반에 널리 사용되었다. 그 부품들의 일부는 PCB의 표면에 직접적으로 납땜 될 수 있는 작은 금속 탭(tab) 또는 말단 캡(cap)을 갖도록 기계적으로 재설계되었다. 부품들이 훨씬 더 작아지게 될수록 표면에 실장하여 기판의 양 측에 부품을 배치하는 것은 점점 일반적으로 되었고, 이는 훨씬 더 높은 회로 밀도를 가능하게 하였다. 종종 몇몇 땜납 연결만으로 SMC들을 지탱하거나 또는 한 점의 접착제가 SMC를 회로에 부착시킬 수 있다.
표면 실장 장치(SMD; Surface Mounted Device)는 통상 이들 각각의 이유로 물리적으로 작고 가볍게 제작된다. 표면 실장은 높은 수준의 기계화, 인건비 감소와 뛰어난 생산율 향상에 아주 적합하다. SMD는 동등한 쓰루홀 연결 부품들의 1/4 에서 1/10의 크기와 무게, 1/2에서 1/4의 비용이 될 수 있다.
스마트폰, 평면 스크린 텔레비전, 지능형 자동차 계기판, 그리고 시각적으로 정보를 표시할 수 있는 다른 많은 장치와 같은 복합 정보 장치 측면에서, 발광 부품들은 작은 크기와 낮은 전력소비로 인해 일상 기기들에 점점 더 많이 채택된다.
발광 부품 영역에서 이룩한 많은 진전에도 불구하고, 이 부품들은 여전히 발열 소스이고, 그래서 이러한 부품들이 사용되는 장치에서 열 발산을 처리할 필요가 있다. 이 제약은 많은 수의 발광 부품들이 동일 제품에 사용될 때 훨씬 더 정확하다.
본 발명은 회로의 발광 부품들로부터 열 전달을 용이하게 하고 발광 부품을 결합한 회로에서 향상된 열 발산이 가능하게 하기 위한 해결책을 제안하는 것을 목표로 한다. 또한 본 발명은 산업공정에 적합하도록 남아있고 그러한 공정에서 구현될 때 고 고비용을 유발하지 않는 해결책을 제안하는 것을 목표로 한다.
이 목표는 본 발명에 따라, 고체 발광 부품을 결합한 회로 제조 방법으로 달성되고, 이 방법은,
- 절연층을 제공하는 단계,
- 절연층에 적어도 하나의 쓰루홀을 생성하는 단계,
- 도전층을 제공하는 단계,
- 도전층의 주 표면을 절연층에 접합하는 단계,
- 적어도 하나의 고체 발광 부품을 절연층의 홀에 배치하고 이 부품을 도전층에 접속하는 단계를 포함한다.
본 발명은 또한 고체 발광 부품과 결합한 회로에 관한 것으로, 상기 회로는 절연층 - 상기 절연층은 두 개의 대향 면을 가짐 -, 및 상기 절연층의 한 면으로부터 다른 면으로 연장되는 적어도 하나의 홀을 포함하고, 상기 회로는 또한 도전층, 절연층에 접합되는 상기 도전층의 주 표면을 포함하며, 고체 발광 부품은 상기 절연층의 적어도 하나의 홀에 위치하고, 고체 발광 부품은 도전층에 접속되는 것을 특징으로 한다.
본 발명의 다른 특성과 이점들은, 비제한적인 예로 제시된, 다음 실시예 중 하나의 설명과 첨부된 도면들에서 용이하게 나타날 것이다.
도 1은 본 발명에 따른 방법의 실시예에서 제조 단계를 도시한 플로우 차트이다.
도 2 내지 도 8은 상이한 제조 단계들에서 본 발명의 실시예에 따른 회로의 일부의 개략적인 단면도이다.
도 9는 본 발명의 실시예에 따른 가요성 회로의 일부 상면도이다.
도 10은 도 9의 구조의 개략적인 단면이다.
도 11은 도 10의 구조의 개략적인 단면이다.
도 12은 도 9의 구조에 실장될 부품의 하면도이다.
도 13은 본 발명의 실시예에서 사용되는 베어 칩을 도시한다.
도 14는 본 발명의 실시예에 따른 연결된 베어 칩을 도시한다.
도 15는 본 발명의 실시예에서 사용되는 표면 실장 부품의 부분 사시도이다.
도 16은 도 11과 유사한 개략적인 단면이다.
도 17은 도 16의 전기적 회로를 개략적으로 도시한다.
도 18은 도 16의 가요성 회로의 전기적 및 열적인 접속을 보여준다.
다른 도면들에서, 동일한 참조 부호는 동일하거나 유사한 구성요소를 지정한다.
도 1을 참조하여, 본 발명에 따른 제조 방법은 절연층(8)의 제1 주 표면(14)에 접착제(16)를 뿌리는 단계 12부터 시작한다. 아마도, 이 절연층(8)은 유전층(8a)과 구리층(15)으로 된 구리 클래드 적층판이다.
유전층(8a)은, 예를 들면, 유리 에폭시 재료와 같은 유전 고분자 재료로 만들어진다. 유전층(8a)은 예를 들면, 50 내지 250μm, 보다 상세하게는, 75 내지 110μm 범위 내의 두께를 갖는다.
다음에, 단계 18에서, 절연층(8)을 천공하여 쓰루홀(20)을 생성한다. 그러한 홀들은 대략 밀리미터 단위의 크기를 갖는다. 예를 들어, 홀들은 그 크기가 약 0.5 mm 내지 5 mm 이다.
쓰루홀(20)은 대안적으로 천공, 드릴링 또는 워터젯과 같은 기계적인 방법이나, 또는 에칭(etching)이나 디졸빙(dissolving)과 같은 화학적인 방법으로 구현될 수 있다. 쓰루홀(20)은 레이저 각인(engraving)과 같은 어떤 다른 유형의 방법으로 구현될 수 있다.
단계 22에서, 도전층(10)의 주 표면(24)은 절연층(8)의 접착제가 도포된 표면(14)에 적층되고 부착 및 적층에 의해 접합되어 가요성 밴드(33)를 생성한다.
도전층(10)은, 예를 들어, 10 내지 105μm 범위의 두께를 갖는 가요성 구리층이다.
그 결과, 쓰루홀(20) 중 적어도 하나는 도전층(10)으로 덮인다. 쓰루홀(20)은 이제 도전성 재료로 만들어진 바닥 부분(29)을 갖는 블라인드(blind) 홀이다.
본 예에서, 도전층(10)과 (예를 들어, 유리 에폭시, 폴리이미드 등으로 만들어진) 가요성 절연층(8)을 포함한 어셈블리는 가요성 회로를 형성하고, 이는 특히 롤투롤(roll-to-roll) 공정으로 생산되기에 적합하다.
고정에 앞서, 도전층(10)의 주 표면(24)은 적절한 처리로 처리될 수 있다. 예를 들면, 탈산화는 접합 단계 22 전에 수행된다. 도전층(10)의 바닥 영역(29)은 탈산화되는데, 다시 말해, 쓰루홀에 의해 구획된 주 표면(24) 영역이 탈산화된다.
단계 28에서, 상호접속 패턴을 만들기 위해, 다시 말해, 원하는 전자 패턴에 따라 전자 부품들 간의 그들을 연결할 도전체 경로를 생성하기 위해, 도전층(10)은, 예를 들면, 스크린 인쇄, 사진 제판(photoengraving) 또는 PCB 밀링(milling)에 의해 패터닝된다.
단계 32에서, 가요성 회로와 회로의 구리 도전층(10)에 전기도금 프로세스를 적용하여 도전성 표면의 최종 처리를 행한다.
전기도금 피착은 구리 클래드 적층판의 일부를 구성하는 구리층(15)에 구현되고, 상기 구리층(15)은 이 단계에서 구리 도전층(10)에 접합되는 유전층의 하부면에 대향하는 유전층(8a)의 상부면에 있다. 상부 구리층(15)의 전기도금으로 인해 이 영역에서 높은 반사율이 얻어지고, 이는 전체적으로 어셈블리의 발광 능력을 향상시킨다.
또한, 전기도금은 구리 도전층(10)에 구현되고, 이후 아래에 설명되는 바와 같이, 특히, 본 어셈블리가 상기 어셈블리 위에 위치할 추가의 부품들을 대기하면서 축적될 때 중간 단계들 동안, 구리층(15)과 구리 도전층(10) 모두 먼지와 산화로부터 보호된다. 또한, 전기도금 단계 32는 아래에 설명될 발광 부품들에 의해 발광 된 빛에 노출되어 노화되는 것으로부터 구리층을 보호하고, 이에 따라 전기도금은 그 어셈블리를 오늘날 발광장치에 요구되는 오래 지속하는 장치로 만드는데 기여한다.
바람직하게, 전기도금은 도전층(10)의 주 표면(24)과 도전층(10)의 대향 면에 있는 도전층의 표면(31) 모두에서 수행된다.
단계 34에서, 주 표면(24)에 대향하는 도전층(10)의 표면(31)은, 예를 들면, 공형의 코팅(36)을 적용함으로써 더 보호된다. 공형의 코팅(36)은, 예를 들면, 담금(dipping) 또는 분사(spraying)에 의해 구현된다. 공형의 코팅(36)은 부식 및 도전층(10)의 도전성 경로 사이에서 응축으로 인한 전류 누설 또는 단락을 방지한다. 또한, 코팅은 구리층을 절연시키고, 결과적으로 부품들 및/또는 서로 다른 전기 회로 사이에서 도전성 트랙을 절연시킨다. 이 코팅(36)은 이때 전기적으로는 절연성이고 열적으로는 도전성이다.
도전층(10)의 도전성 경로들 사이에 있는 빈 공간들을 덮음으로써, 공형층(36)은, 보호막이 없을 경우에, 빈 공간으로 침투하고 경로들을 함께 전기적으로 브릿지할 수 있는 먼지와 습기에 대한 장벽을 형성한다.
여기서, 공형 코팅(36)은 전기적으로 절연성인 접착제로 만들어진다. 접착 코팅층을 통해 열 전달이 용이하게 발생하도록, 10-20 마이크로-미터의 접착제 두께가 적절하다. 다른 실시예에서, 공형 코팅(36)은 플라스틱 물질로 만들어진 베이스와 그 베이스에 설치된 전기적으로 도전성인 입자들을 포함하는 합성물로 만들어져서, 전체적으로 그 합성물은 전기적으로 절연이지만 향상된 열 전도성을 띈다.
다음에, 공형 코딩(36)에 열 발산체(heat sink)가 부착되고, 이에 따라 공형 코팅(36)은 격리층과 도전층을 포함한 가요성 어셈블리와 접촉하는 도전성 표면을 가진 도전층(10)의 경로들을 열 발산체로부터 절연시킨다.
열 발산체는 시장에서 구매가능한 부품이고, 전형적으로, 예를 들면, 알루미늄으로 만들어진 금속 물질이며, 소형이거나 또는 열 교환을 위해 넓은 공간을 제공하기 위한 일련의 얇은 판들로 만들어져 있다.
여기서 도전층(10)과 절연층(8)은 개별 가요성 밴드로부터 자유 절삭됨으로써 얻어지고, 그 어셈블리 또한 유연하다. 회로의 유연한 성질 때문에, 본 발명의 이러한 실시예는 지속적인 롤-투-롤(roll-to-roll) 공정을 이용해 용이하게 구현될 수 있다.
본 발명에 따른 가요성 회로의 일부가 도 9에 도시되어 있다. 상부 구리층(15)은 가요성 유전층을 덮는다. 도전층(10)은 천공된 쓰루홀(20)을 통해 보여진다. 도전층(10)은 두 개의 접촉 패드(11, 12)와 하나의 열 패드(13)를 형성한다.
도 10은 도 9의 구조의 개략적 단면을 도시한다. 이 구조는 이처럼 판매될 수 있는 가요성 회로에 대응한다. 이러한 유형의 가요성 회로를 구매하는 고객은 쓰루홀(20)에 놓고자 하는 부품의 유형을 선택할 수 있다. 그러나, 여기에 설명된 가요성 회로는, 도 12에 도시된 바와 같이, 두 개의 작은 전기 패드(51, 22)와 하나의 큰 열 패드(53)를 포함하는 세 개의 패드를 갖는 LED와 같은 부품들(50)을 수용하는데 특히 적절하고 적합하다.
도 11은 쓰루홀(20)에 이미 위치한 한 부품(50)과 다른 홀에 배치될 다른 부품을 갖는 도 10의 구조의 개략적 단면을 도시한다. 부품(50)은 예를 들면, SnAgCu 땜납으로 납땜하여 구리 패드(11, 12, 13)에 납땜된다.
부품의 패드 중 적어도 하나는 도전층의 두 개의 주 표면 중 하나에 연결되는 한편, 도전층의 두 개의 주 표면 중 다른 하나는 열 발산체와 열 전도 관계로 위치되도록 설계된다. 결과적으로, 열 에너지는 도전층을 통해 부품에서 열 발산체로 매우 효율적으로 배출될 수 있다. 도전층은 열적으로 및/또는 전기적으로 도전성 재료로 만들어진다. 예를 들면, 도전층은 구리 합금으로 만들어진다. 동일한 도전층은 부품(50)과 같은 이러한 몇 개의 부품 세트의 열 에너지를 배출하기에 유리하게 사용된다.
본 실시예에서, 고체 발광 부품은 칩 또는 베어 칩이다.
베어 칩은 또한 이런 베어 칩을 얻기 위해 사용되는 일반 산업 공정 때문에 다이라고도 불린다. 이런 통상 공정은 얇은 웨이퍼 표면에 미량 원소의 패턴화된 확산으로 만들어 대량의 동일 회로 배치(batch)를 생산하는 것으로 구성된다. 이후 웨이퍼는 많은 조각으로 절삭되고("다이싱되고(diced)"), 각각 회로의 사본을 하나씩 포함하고 있다. 이들 각각의 조각들이 "다이(die)"를 구성한다.
도 12의 베어 칩(50)은 패드 51, 52, 53가 중간의 배선-접합 없이 도전성 경로에 칩을 직접 접속하는데 적당한 플립 칩(flip chip)이다.
이 베어 칩 또는 다이는 도 13에 도시된다. 발광 베어 칩(50)은 반도체 층의 스택(56)이 피착되는 기판(55)으로 만들어지고, 층들의 스택(56)은 전압이 스택의 상이한 층에 인가될 때, 발광 능력을 갖는다. 그러한 베어 칩은 전형적으로 몇십 마이크로 미터 크기이고, 스택의 층들은 전형적으로 몇 나노미터 두께이다. 스택의 상이한 층들을 접촉할 수 있고 이에 의해 스택(56)에 차동 전압을 인가하기 위해, 패드(57과 58)는 기판(55)으로 구성된 면에 대향하는 베어 칩(50)의 면에 구현된다. 이들 패드(57과 58)는 피착으로 자체적으로 구현되는 전기적 접속 수단에 의해, 층들의 스택(56)의 두 개의 상이한 층에 접속된다. 이 베어 칩의 크기로 인해, 패드(57과 58)은 몇십 마이크로-미터의 크기이고, 전형적으로 50과 100 마이크로-미터 사이이다.
도 14의 대안적 실시예에서, 베어 칩은 패드(57, 58)에 납땜되는 배선(61, 62)에 의해 도전층(10)의 경로에 접속되고, 절연층(8)의 추가적인 쓰루홀(70)을 통해 대향 단부까지 도전층(10)에 접속되어 있다.
이 경우, 칩(50)은 쓰루홀(20)에 배치되어, 칩의 접촉 패드(51, 52, 53)는 도전층(10)으로부터 떨어져 대면하는 칩의 면에 있을 수 있다. 이때 접합 배선(91, 62)은 이들 패드(57,58)로부터 도전층(10)으로 다시 연장된다.
대안적인 실시예에서, 고체 발광 부품은 표면 실장 부품-SMC 이다.
이 SMC는 일반 참조 번호(100) 아래에 도 15에 도시되어있다.
SMC(100)는 웨이퍼 요소(110)와 상기 설명된 발광 베어 칩과 유사한 베어 칩(120)을 포함한다. 베어 칩(120)은 웨이퍼 요소(110)의 제1 면(115)에 고정된다. 웨이퍼 요소(110)는 웨이퍼 소자의 제2 및 대향 면에 도전성 패드(116, 117)를 갖는다. 이때 베어 칩(120)의 패드(126, 127)는 웨이퍼 요소(110)로부터 떨어져 대면하도록 배치된다. 패드(126, 127)는 배선(160, 170)을 접속하는 것에 의해 웨이퍼 요소(110)의 패드(116, 117)에 접속된다. 도시되지 않은 인캡슐레이팅 보디가 베어 칩(120)과 접합 배선(160, 170) 위에 오버-몰딩되어(over-molded), 표면 실장 부품(100)은 도전성 통로들을 갖는 지지대에 용이하고 직접적으로 실장될 수 있는, 보호되고 튼튼한 부품들을 구성한다.
표면 실장 부품(100)은 전형적으로 0.5 밀리미터 정도의 크기이다. 이 표면 실장 부품(100)의 패드(116, 117)는 전형적으로 몇백 마이크로 미터 크기이다. 표면 실장 부품(100)의 접속은, 특히, 표면 실장 부품의 패드들이 웨이퍼 요소(110)로부터 떨어져 대면하도록 표면 실장 부품이 배치될 때, 접합 배선들에 의해 이루어 질 수 있다. 또한, 표면 실장 부품(100)의 접속은, 패드(116, 117)가 도전층에 직접적으로 접촉하도록 표면 실장 부품을 배치함으로써 이루어질 수 있다. 이에 따라, SMC는, 이전에 플립 칩을 설명한 것과 동일한 방법으로, 패드(116, 117)를 공동의 바닥에 배치하고 도전층의 대응 경로에 접촉하도록 배향됨으로써, 도전층에 접속될 수 있다.
비록 절연층에 있는 홀 내부에 완전히 수용된 것으로 설명되었지만, 베어 칩 또는 SMC의 오직 일부만이 홀에 수용될 수 있고, 베어 칩 또는 SMC의 하부는 홀의 전체적인 두께 내부에 있는 반면, SMC의 상부는 도전층에 접합된 면에 대향하는 절연층의 면에서 절연층 홀 바깥쪽으로 나온다.
베어 칩 또는 SMC 두 경우 모두에서, 고체 발광 물질은 바람직하게는 전기적, 열적 및 기계적으로 도전층(10)에 연결되어 있다. 이 경우, 제품은 도전층과 도전층에 전기적, 열적 및 기계적으로 연결된, 하나 이상의 고체 발광 물질이 적층되고 서로 접합된 절연층을 포함한다. 도전층이 전기적으로 도전성일 때, 회로의 다른 부품들과 그들 사이에서 전기적으로 접속하거나 다른 전자회로의 회로부품들을 전기적으로 접속하기 위해 사용될 수 있다.
도 16은 본 발명에 따라, 각각 표면 실장 부품들로 구성된 세 개의 발광 다이오드(50)-LED; Light Emitting Diode-를 갖는 가요성 회로의 개략적인 단면을 도시한다. 여기서, 세 개의 LED는 또한 도 17의 개략적 도면에서 지시되는 바와 같이 A와 B로 참조된 두 개의 노드 사이에 실장되어 있다.
도 18은, LED의 전기적 패드(51, 52)와 도전층(10)의 부분들 또는 연장된 두 개의 접촉 패드(11, 12)를 형성하는 트랙들 사이에서의 동일한 가요성 회로의 전기적 및 열적 접속, 및 동일한 도전층(10)의 연장된 열 패드(13)를 형성하는 동일 열 트랙과 LED의 열 패드(53)의 열적 접속을 도시한다. 연장된 열 패드(13)를 형성하는 열 트랙은, 회로의 개별 LED 세트의 열을 모으기 위해, 개별 LED(50)의 열 패드(53)를 덮는다. LED(50)는 일렬로 연결되고, LED의 패드(51)에 연결된 연장된 접촉 패드(11)를 형성하는 트랙은 또한 인접 LED의 패드(52)에 연결된 연장된 접촉 패드(12)를 형성하는 트랙을 구성한다. 그러나, 연장된 두 개의 접촉 패드(11, 12)를 형성하는 트랙은 연장된 두 개의 접촉 패드(11, 12)를 형성하는 동일 이웃 트랙과 연장된 열 패드(13)를 형성하는 열 트랙으로부터 절연되어 있다.

Claims (10)

  1. 고체 발광 부품(50)을 결합하는 가요성 회로를 제조하는 방법으로서,
    절연층(8)을 제공하는 단계;
    상기 절연층(8)에 적어도 하나의 쓰루홀(20)을 생성하는 단계;
    도전층(10)을 제공하는 단계;
    상기 도전층(10)의 주 표면(24)을 상기 절연층(8)에 접합하는 단계;
    상기 절연층(8)의 상기 쓰루홀(20)에 적어도 하나의 고체 발광 부품(50, 100)을 배치하고 이 부품을 상기 도전층(10)에 접속하는 단계
    를 포함하고,
    상기 적어도 하나의 고체 발광 부품(50, 100)은 상기 도전층(10)에 접속된 열 패드(53)를 갖고, 상기 가요성 회로의 일부는, 상기 도전층 내에 패터닝되고 상기 적어도 하나의 쓰루홀(20)을 부분적으로 덮는 하나의 열 패드(13) 및 2개의 접촉 패드(11, 12)를 포함하고, 상기 2개의 접촉 패드(11, 12)는 상기 열 패드(13)로부터 간격을 두고 분리되고, 상기 적어도 하나의 고체 발광 부품은 접촉 패드들(51, 52) 및 열 패드(53)를 포함하고, 상기 적어도 하나의 고체 발광 부품의 상기 열 패드(53)는 상기 도전층 내에 패터닝된 상기 하나의 열 패드(13)에 접속되는 것을 특징으로 하는 가요성 회로 제조 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 고체 발광 부품은 베어 칩(50)인, 가요성 회로 제조 방법.
  4. 제3항에 있어서,
    상이한 고체 발광 부품들의 열 패드들(53)을 덮는 연장된 요소가 형성되는, 가요성 회로 제조 방법.
  5. 제1항에 있어서,
    상기 고체 발광 부품들은 인접한 고체 발광 부품들의 패드들(51, 52)에 접속하는 연장된 2개의 접촉 패드(11, 12)를 형성하는 트랙과 일렬로 접속되고, 상기 연장된 2개의 접촉 패드(11, 12)를 형성하는 트랙은, 상이한 고체 발광 부품들의 열 패드들(53)을 덮는 연장된 열 패드(13)를 형성하는 열 트랙으로부터 절연되는, 가요성 회로 제조 방법.
  6. 제1항에 있어서,
    상기 절연층(8)에 적어도 하나의 쓰루홀(20)을 생성하는 단계는 상기 접합 단계보다 먼저 수행되어, 상기 도전층이 상기 절연층(8)의 상기 적어도 하나의 쓰루홀(20)을 덮도록 하는, 가요성 회로 제조 방법.
  7. 제1항에 있어서,
    상기 도전층(10)과 상기 절연층(8)을 개별 밴드(band)로 절삭되도록 하여 분리하는, 가요성 회로 제조 방법.
  8. 제1항에 있어서,
    상기 접속하는 단계는,
    상기 적어도 하나의 쓰루홀(20)에 상기 고체 발광 부품(50)을 배치하여, 상기 고체 발광 부품(50)의 접촉 패드들(51, 52, 116, 117) 및 열 패드(53)가 배선-접합(wire-bonding) 없이 상기 도전층에 접속되게 하는 단계
    를 포함하는, 가요성 회로 제조 방법.
  9. 제1항에 있어서,
    상기 접합 단계 및 상기 쓰루홀 생성 단계는 적어도 하나의 롤-투-롤(roll-to-roll) 장치에서 반복적으로 수행되는, 가요성 회로 제조 방법.
  10. 고체 발광 부품(50)을 결합하는 가요성 회로로서,
    상기 회로는 절연층(8)을 포함하고 - 상기 절연층은 두 개의 대향 면 및 상기 절연층(8)의 한 면에서 다른 한 면으로 연장하는 적어도 하나의 쓰루홀(20)을 포함함 -,
    상기 회로는 또한 도전층(10)을 더 포함하고 - 상기 도전층(10)의 주 표면(24)은 상기 절연층(8)에 접합됨 -,
    상기 고체 발광 부품(50)은 상기 절연층(8)의 상기 적어도 하나의 쓰루홀(20)에 배치되고, 상기 고체 발광 부품(50)은 상기 도전층(10)에 접속되며,
    상기 가요성 회로는 상기 도전층(10)에 접속된 두 개의 접촉 패드(51, 52)와 하나의 열 패드(53)를 갖는 고체 발광 부품(50)을 포함하고, 상기 가요성 회로의 일부는, 상기 도전층 내에 패터닝되고 상기 적어도 하나의 쓰루홀(20)을 부분적으로 덮는 하나의 열 패드(13) 및 2개의 접촉 패드(11, 12)를 포함하고, 상기 2개의 접촉 패드(11, 12)는 상기 열 패드(13)로부터 간격을 두고 분리되고, 상기 적어도 하나의 고체 발광 부품은 접촉 패드들 및 열 패드(53)를 포함하고, 상기 적어도 하나의 고체 발광 부품의 상기 열 패드(53)는 상기 도전층 내에 패터닝된 상기 하나의 열 패드(13)에 접속되는 것을 특징으로 하는 가요성 회로.
KR1020137016300A 2010-12-22 2011-12-14 발광 부품용 회로와 그 제조 방법 KR101986855B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
IBPCT/IB2010/003506 2010-12-22
IB2010003506 2010-12-22
PCT/EP2011/072833 WO2012084662A1 (en) 2010-12-22 2011-12-14 Circuit for a light emitting component and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20140024839A KR20140024839A (ko) 2014-03-03
KR101986855B1 true KR101986855B1 (ko) 2019-06-07

Family

ID=45375305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137016300A KR101986855B1 (ko) 2010-12-22 2011-12-14 발광 부품용 회로와 그 제조 방법

Country Status (6)

Country Link
US (1) US9508905B2 (ko)
EP (1) EP2656700A1 (ko)
KR (1) KR101986855B1 (ko)
SG (2) SG10201510348SA (ko)
TW (1) TWI586004B (ko)
WO (1) WO2012084662A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201318911D0 (en) * 2013-10-25 2013-12-11 Litecool Ltd LED Package
JP2017501592A (ja) * 2013-12-18 2017-01-12 フレックスブライト オサケ ユキチュアFlexbright Oy 発光膜構造体
US10237980B2 (en) * 2013-12-18 2019-03-19 Lumileds Llc Flexible substrate with conductive layer for mounting LED arrays
CN107046772A (zh) * 2017-05-30 2017-08-15 邹时月 一种裸芯片埋入式电路板的制造方法
EP3503226A3 (en) * 2017-08-27 2019-09-18 Everlight Electronics Co., Ltd. Semiconductor package structure
GB201817483D0 (en) * 2018-10-26 2018-12-12 Barco Nv Led package

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345455A (ja) * 2000-04-28 2001-12-14 Kyocera Corp 光半導体素子キャリア及びその実装構造
US20030137839A1 (en) * 2002-01-24 2003-07-24 Yuan Lin Lamp on sheet and manufacturing method thereof

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2630550A1 (fr) * 1988-04-22 1989-10-27 Radiotechnique Compelec Procede de montage d'elements optiques sur un support et circuit optique ainsi obtenu
US6614103B1 (en) * 2000-09-01 2003-09-02 General Electric Company Plastic packaging of LED arrays
US6936855B1 (en) * 2002-01-16 2005-08-30 Shane Harrah Bendable high flux LED array
US20040188696A1 (en) * 2003-03-28 2004-09-30 Gelcore, Llc LED power package
US7095053B2 (en) * 2003-05-05 2006-08-22 Lamina Ceramics, Inc. Light emitting diodes packaged for high temperature operation
US7208772B2 (en) * 2004-09-01 2007-04-24 Samsung Electro-Mechanics Co., Ltd. High power light emitting diode package
JP2007027278A (ja) 2005-07-13 2007-02-01 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
DE602006017376D1 (de) * 2005-07-28 2010-11-18 Velcro Ind Elektrische komponentenmontage
US7550319B2 (en) * 2005-09-01 2009-06-23 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof
US7926176B2 (en) * 2005-10-19 2011-04-19 General Electric Company Methods for magnetically directed self assembly
TWI306652B (en) * 2005-10-28 2009-02-21 Chipmos Technologies Inc Light emitting diode package structure
JP4798432B2 (ja) * 2005-11-21 2011-10-19 ミネベア株式会社 面状照明装置
US7710045B2 (en) * 2006-03-17 2010-05-04 3M Innovative Properties Company Illumination assembly with enhanced thermal conductivity
DE102006033873A1 (de) 2006-07-21 2008-01-24 Patent-Treuhand-Gesellschaft für elektrische Glühlampen mbH Strahlungsemittierende Einrichtung mit mehreren strahlungs-emittierenden Bauelementen und Beleuchtungseinrichtung
TWI325644B (en) * 2007-01-03 2010-06-01 Chipmos Technologies Inc Chip package and manufacturing thereof
US8143631B2 (en) * 2008-03-06 2012-03-27 Metrospec Technology Llc Layered structure for use with high power light emitting diode systems
US7851818B2 (en) 2008-06-27 2010-12-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fabrication of compact opto-electronic component packages
US8368112B2 (en) * 2009-01-14 2013-02-05 Cree Huizhou Opto Limited Aligned multiple emitter package
JP5463205B2 (ja) * 2010-05-27 2014-04-09 日本メクトロン株式会社 フレキシブル回路基板
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US8803183B2 (en) * 2010-10-13 2014-08-12 Ho Cheng Industrial Co., Ltd. LED heat-conducting substrate and its thermal module
CN103190204B (zh) * 2010-11-03 2016-11-16 3M创新有限公司 具有无引线接合管芯的柔性led器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345455A (ja) * 2000-04-28 2001-12-14 Kyocera Corp 光半導体素子キャリア及びその実装構造
US20030137839A1 (en) * 2002-01-24 2003-07-24 Yuan Lin Lamp on sheet and manufacturing method thereof

Also Published As

Publication number Publication date
US9508905B2 (en) 2016-11-29
EP2656700A1 (en) 2013-10-30
US20140011309A1 (en) 2014-01-09
SG191043A1 (en) 2013-07-31
KR20140024839A (ko) 2014-03-03
SG10201510348SA (en) 2016-01-28
WO2012084662A1 (en) 2012-06-28
TW201234682A (en) 2012-08-16
TWI586004B (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
US7626211B2 (en) LED reflecting plate and LED device
KR101986855B1 (ko) 발광 부품용 회로와 그 제조 방법
US8610146B2 (en) Light emitting diode package and method of manufacturing the same
US9847236B2 (en) Electrical interconnect structure for an embedded electronics package
US20120021541A1 (en) Light emitting device and method of fabricating the same
TWI419272B (zh) 具有凸柱/基座之散熱座及訊號凸柱之半導體晶片組體
JP4735941B2 (ja) 発光素子用の配線基板
US20100326707A1 (en) Methal-based package substrate, three-dimensional multi-layered package module using the same, and manufacturing method thereof
US20130062656A1 (en) Thermally enhanced optical package
TWI425599B (zh) 具有凸柱/基座之散熱座及基板之半導體晶片組體
US7867908B2 (en) Method of fabricating substrate
US20060289887A1 (en) Surface mount light emitting diode (LED) assembly with improved power dissipation
KR100693168B1 (ko) 인쇄회로기판 및 그 제조방법
JPH10242335A (ja) 半導体装置
KR20050073678A (ko) 비지에이 타입 패키지의 제조방법
US10483446B2 (en) Electronic device
KR101768908B1 (ko) 메탈 인쇄회로기판 및 그 제조 방법, 엘이디 패키지 구조물 및 그 제조 방법
KR20120124319A (ko) 인쇄회로기판 및 그의 제조 방법
US10896897B2 (en) LED display module and method of making thereof
GB2480428A (en) PCB with metal core having extended heatsink bosses for mounting LEDs
KR101162506B1 (ko) 반도체 패키지 제조용 인쇄회로기판 및 그 제조 방법
EP3716326A1 (en) Electrically power assembly with thick electrically conductive layers
KR20200096285A (ko) 전력 부품과 회로 캐리어의 금속 층 간의 열 전도성 연결부 형성 방법
KR20140140672A (ko) 전기적으로 절연 고립된 방열 통로를 가진 방열기판의 제조 방법
KR19980068016A (ko) 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)