JP4981342B2 - サブマウントおよびその製造方法 - Google Patents

サブマウントおよびその製造方法 Download PDF

Info

Publication number
JP4981342B2
JP4981342B2 JP2006102978A JP2006102978A JP4981342B2 JP 4981342 B2 JP4981342 B2 JP 4981342B2 JP 2006102978 A JP2006102978 A JP 2006102978A JP 2006102978 A JP2006102978 A JP 2006102978A JP 4981342 B2 JP4981342 B2 JP 4981342B2
Authority
JP
Japan
Prior art keywords
substrate
hole
submount
optical element
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006102978A
Other languages
English (en)
Other versions
JP2007281061A (ja
Inventor
昌平 秦
英次 坂本
直樹 松嶋
英昭 竹盛
正俊 関
Original Assignee
日立協和エンジニアリング株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立協和エンジニアリング株式会社 filed Critical 日立協和エンジニアリング株式会社
Priority to JP2006102978A priority Critical patent/JP4981342B2/ja
Priority to CN200780011473XA priority patent/CN101410997B/zh
Priority to KR1020087024251A priority patent/KR101009528B1/ko
Priority to DE112007000843T priority patent/DE112007000843T5/de
Priority to PCT/JP2007/057545 priority patent/WO2007119671A1/ja
Priority to US12/295,740 priority patent/US8269301B2/en
Publication of JP2007281061A publication Critical patent/JP2007281061A/ja
Application granted granted Critical
Publication of JP4981342B2 publication Critical patent/JP4981342B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Description

本発明は、サブマウントの構造及びその製造方法に係り、特に半導体発光素子などの面発光光素子を実装し、光を効率的に素子の発光方向に集光させるのに好適なサブマウント、サブマウントに光素子を搭載した光モジュールおよびその製造方法に関する。
面発光光素子、特にＬＥＤ（Light Emitting Diode）は、近年、特性改善が図られ、用途拡大への期待が高い。従来は、プラスチックのケースにＬＥＤを実装し、マイクロレンズなどを光路の途中において集光させたり、ＬＥＤおよびＬＥＤを実装した基板の全体を、透明な樹脂でモールドし、樹脂の表面を滑らかな球面などに仕上げることで、樹脂をレンズとして使用して集光させたりしていた。このようなＬＥＤを実装した発光部品は、例えば電光掲示板や、大型の映像用の画面、信号機のライト、イルミネーションなどに使用されている。
しかし、ＬＥＤは消費電力が従来の電球に比べて少ないこと、発光寿命も電球に比べて長いことから、電灯、室内照明、自動車照明、液晶画面用のバックライトなど、幅広い照明分野への適用が期待されている。
なお、この種のサブマウントに関連する技術としては、例えば特許文献１が挙げられる。
特開２００５−１８３５５８号公報
このような照明分野への適用においては、多数のＬＥＤを平面状にまとめて発光させて、光を集光させる必要がある。その理由は、一つのＬＥＤ素子では、光の強度が電球に比べるとまだ弱いためである。しかし、従来の樹脂などを使用してモールドしたＬＥＤ素子では、ＬＥＤ素子を高密度に並べるには限界がある。
また、ＬＥＤ素子の出力が大きくなるほど、ＬＥＤ素子の温度上昇が起こりやすくなり、発光効率の低下を招きやすい。したがって、高出力のＬＥＤ素子を高密度に実装し、かつ光を効率的に集光させることが、ＬＥＤ素子をライト、照明など多方面への適用のためには必要である。
光を集光するには、通常、レンズが使用される。しかし、ＬＥＤ素子一つ一つにレンズを使用すると、コストがかかり製品価格が高くなるし、レンズをＬＥＤ素子上で固定するための支持具も必要となる。
さらに、安価な光素子搭載用サブマウントを製造するためには、部材費、加工費の低減と同時に、ウェハ状の基板で一括して多数の製品を製造するなど、生産の合理化も必要である。
本発明によれば、上記課題を達成するために、以下に記述するような代表的なサブマウントが提供される。すなわち、（１）. 光素子を搭載する光素子搭載部が一主表面に形成された第一の基板と、
ガラス基板に貫通穴が形成された第二の基板と、
前記第一の基板の光素子搭載部が、前記第二の基板の貫通穴の内部に位置するように位置合わせされ、前記第一の基板と前記第二の基板とが接合されているサブマウントにおいて、
前記第一の基板は、絶縁物を主体とする基板からなり、
前記第一の基板と前記第二の基板との間に形成され、前記第一の基板と前記第二の基板とを接合する接合メタライズと、
前記第一の基板上に形成され、前記光素子搭載部と前記貫通穴の外側の領域とを電気的に接続する配線部とを有し、
前記配線部は、その厚さが前記接合メタライズよりも薄く、前記接合メタライズが形成されていない領域を通って、前記貫通穴の内部から外側まで形成されているサブマウントあるいは、
（２）.前記（１）に記載のサブマウントにおいて、前記第二の基板が、ガラス板とシリコン板とを貼り合わせた積層基板からなり、前記積層基板に設けられた貫通穴の内部に前記第一の基板に設けられた光素子搭載部が位置するように位置合わせされ、前記第一の基板と前記第二の基板のガラス板とが接合されていることを特徴とする光素子搭載用サブマウントが提供される。
（３）.さらに、前記第一の基板の接合メタライズと第二の基板のガラスが陽極接合により接合されることにより、ウェハ状の第一の基板と第二の基板とを一括して接合することが可能となり、これらのサブマウントの生産の合理化に寄与し、安価なサブマウントの提供に貢献することができる。
以上詳述したように本発明によれば、例えばＬＥＤに代表される光素子を高密度に実装が可能であり、効率よく光を集光でき、放熱性も高く、低価格なＬＥＤ用のサブマウントを、さらにはこのサブマウントに光素子を搭載した光モジュールを提供することができる。赤、緑、青の光を発生させるＬＥＤを組み合わせた場合は、光を混合させ、白色光を発生させる、あるいは各光素子のパワーを制御して光の色調を変化させることも可能である。
また、光の反射膜を形成した基板材料として、ガラス、あるいはガラスとシリコンとを貼り合わせた基板を使用することで、陽極接合によりサブマウントを製造することが可能となる。陽極接合は、ウェハや板状の物体を接合するのに好適な技術であり、製造コストを低減し、安価なサブマウントを提供することができる。
以下に本発明の代表的な実施例を示し本発明を更に具体的に説明する。
本発明の実施例を図面に従って具体的に説明する。
＜実施例１＞
本発明の第一の実施例について図１から図６を用いて説明する。
図１は、基板を加工、接合、切断した後の完成品のイメージを示すため、本発明に係るサブマウントの最小構成単位の部分の分解図を示したもので、図１（ａ）は接合前の第二の基板４の斜視図を、図１（ｂ）は同じく接合前の第一の基板１の斜視図をそれぞれ示している。なお、符号５は貫通穴、符号６は貫通穴の壁面に設けられた反射膜である。
図２は、第一の基板１と第二の基板４とを位置合わせし、両基板１、４を接合した後におけるサブマウント100の斜視図、図３（a）、（ｂ）は位置合わせする前における両基板（ウェハ）１、４の状態を表す上面図、図３（ｃ）は両基板１、４を位置合わせし、接合した後の上面図で、破線は接合したウェハからサブマウントの最小構成単位の部分を切断する位置を示している。
図４は、接合された基板から、最小構成単位の部分として切断分離されたサブマウント100の断面図（図２のＸ−Ｘ´断面に該当）、図５はサブマウント100の光素子搭載部２Ａに光素子７を実装（搭載）した状態の断面図、そして図６は図５のサブマウント100に搭載された光素子７に配線部２から給電し光素子７を発光させた際の光の出射方向を示した断面図である。
図1（a）、（ｂ）の接合前の斜視図において、第一の基板１上には、光素子搭載部２Ａを有し、かつ光素子搭載部２Ａに搭載される光素子の一方の端子に給電する第一の配線部２aと、第一の配線部２aに隣接し電気的に分離され光素子の他方の端子に給電する第二の配線部２ｂとからなる電極メタライズ２および接合メタライズ３が形成されている。この接合メタライズ３は電極メタライズ２より厚くして、表面の高さが電極メタライズ２より高くするようにする。実用上、この接合メタライズ３と電極メタライズ２との厚さの差は、少なくとも０．１μｍあればよい。接合メタライズ３を電極メタライズ２より厚くすることにより、電極メタライズ２のパターン表面に多少の凹凸が存在しても、接合メタライズ３の高さが電極メタライズ２よりも高いので、安定した陽極接合が行われる。
第二の基板４には、貫通穴５が形成されており、貫通穴５の内部表面（壁面）には反射膜６が形成されている。
光素子搭載部２Ａの全てが、第二の基板４の貫通穴５内に収まるように位置合わせが行われている。また接合は、第一の基板１上の接合メタライズ３が、直接、第二の基板４に密着、接合されている。本実施例では、この接合は陽極接合により行われるが、接着剤等により行われても構わない。また電極メタライズ２は、接合メタライズ３よりも高さが低い（厚さが薄い）ので接合を阻害しない。なお陽極接合については、本実施例の中で後に説明する。
ここでサブマウント100の各部を構成する材料について説明する。第一の基板1には、炭化珪素あるいは窒化アルミニウムを主成分とするような、絶縁性に優れ、かつ高熱伝導率を有するセラミックス材料が好適である。本発明のサブマウントに搭載される光素子7の発熱量が小さい場合にはこの限りではなく、酸化アルミニウム、窒化珪素などを主成分とするセラミックス材料も使用可能である。
電極メタライズ２には、セラミックスとの密着を得るためのＴｉ、Ｔｉを保護するＰｔ、そして表面の酸化防止とはんだ等との接続性を高めるＡｕを組み合わせたＴｉ／Ｐｔ／Ａｕ積層薄膜が好適である。ただし、この金属と組み合わせに限定されるものではなく、Ｔｉ／Ｎｉ／Ａｕ、Ｃｒ／Ｎｉ／Ａｕ、Ｔｉ／Ｃｕ、Ｃｒ／Ｃｕ、などの金属薄膜でも構わない。これら金属薄膜の厚さは、例えばＴｉ（0.1μｍ）／Pt（0.2μｍ）／Au（0.2〜0.5μｍ）などで、電極メタライズ2の全体厚さで１μｍ以下が好適である。
接合メタライズ３には、セラミックスとの密着を得るＴｉ、およびＡｌを組み合わせたＴｉ／Ａｌの金属積層薄膜が好適である。本発明においては、第一の基板1と第二の基板4との接合は、限定するものではないが陽極接合を用いることが多く、この場合、Ｔｉ／Ａｌを組み合わせたメタライズは、陽極接合に好適である。この理由は、陽極接合の説明において詳細に述べる。またメタライズ３は、第二の基板との接合を得るメタライズとして、本発明では接合メタライズと呼ぶことにしている。この接合メタライズの厚さは、本実施例では、Ti（0.1μｍ）／Al（1〜10μｍ）で、全体で1μｍ以上としている。
第二の基板４には、通称パイレックス（耐熱性ガラスの登録商標）と呼ばれるホウ珪酸ガラスが好適である。その理由は、例えば第一の基板１に炭化珪素セラミックスを使用した場合、その熱膨張率は、通常３．７×１０−６であり、３．３×１０−６の熱膨張率を有するパイレックスガラスならば、接合後に熱膨張ミスマッチに起因する残留応力が小さくなり、破損の恐れが少ないためである。なお、第一の基板に他のセラミックス材料を使用した場合は、そのセラミックス材料にできるだけ近い熱膨張率を有するガラスを第二の基板として使用すれば良い。
第二の基板４の貫通穴5の内部表面の反射膜６には、Ｔｉ／Ａｌ（表面がＡｌ）が好適である。Ａｌは各種波長を比較的均一に反射させる特性を有するためである。ただし反射させる光が着色しても構わない場合には、反射膜の構成はこの限りではない。反射膜の厚さは、特に制限はない。
次に、各基板の製造プロセスについて説明する。
第一の基板１上に、Ｔｉ／Ｐｔ／Ａｕなどの金属薄膜を、スパッタ法、蒸着法などを用いて成膜する。次にフォトリソグラフィー技術を用いて、残すべき電極メタライズ２の形状をフォトレジストのマスクパターンで形成する。次に、ミリングなどの方法を用いて、余分なＴｉ／Ｐｔ／Ａｕを除去する。その後、マスクパターンを洗浄などで除去する。
接合メタライズ３（Ｔｉ／Ａｌ）も、同様の方法を用いて形成する。なお、このようなメタライズのパターン形成には、上述のミリング法以外に、特殊な溶液によるエッチング法、あるいは、リフトオフ法と呼ばれる方法がある。リフトオフの場合は、メタライズのパターンを形成する以外の部分にフォトレジストパターンを形成し、その上から、メタライズをスパッタ、蒸着などで堆積させる。その後、レジスト上の余分なメタライズを除去し、レジストを溶液で洗い流して、パターンを形成する。
第二の基板4の加工では、まずレジストによる貫通穴5の開口部のパターンを形成する。開口部のパターン形状は、本実施例では、角の丸い正方形となっているが、これは丸型でも楕円形でも形状は問わない。すなわち、光素子7の配置と、集光される光の強度に応じて設計すればよく、以降の実施例でも同様である。
次にサンドブラスト法で、基板4に微粒の砂粒をたたきつけ、開口部の基板を削り、例えば図４に示したように、穴の深さ方向に傾斜面を有する貫通穴5を形成する。サンドブラスト法によれば、使用する砂粒の材質、粒度分布、砂粒を吹き付ける流速などを制御することにより貫通穴5の内壁面の形状、傾斜角度などをある程度任意に形成することができ、発光素子7からの放射光を外部に効率よく放出させることができる。
また、サンドブラスト法では、削れられた表面の凹凸が大きく、この上からＡｌなどの反射膜6を形成しても、凹凸が光の乱反射の原因となる場合がある。この場合には、貫通穴の内壁面を平坦化させるために下地層として樹脂の塗布、あるいは金属薄膜を貫通穴の内部表面に形成し、その後、結晶粒成長を制御してめっきすることで、貫通穴の内部表面の凹凸をある程度小さくすることも可能である。なお、反射膜6の材質に関して上述したように、貫通穴5の内部表面のめっき膜によって十分な凹凸低減ができ、かつ光の反射特性に問題が無い場合には、めっき膜そのものを実質的に反射膜とすることも可能であり、後述する反射膜の形成工程を省略することができる。
次に、基板4の貫通穴5以外の部分をフォトレジストで覆ったまま、反射膜６（Ｔｉ／Ａｌ等の金属薄膜）を例えばスパッタ、蒸着などの方法で成膜する。特に貫通穴5の開口部の大きい方から成膜することで、貫通穴の内部表面にも成膜することが可能である。貫通穴5の内部表面（壁面）を樹脂、めっき等で被覆した場合、被覆材の反射特性が十分でなければ、その上から反射膜6を形成する。この後、余分なフォトレジストは洗い流し、貫通穴5の内部表面のみに反射膜6を残す。このような工程は、サブマウントに要求される光の反射特性に応じて設計すればよく、以降の実施例でも同様である。
第一の基板1と第二の基板4との位置合わせ、接合、切断に関して、図３を用いて説明する。図３（ａ）および（ｂ）は、第一および第二の基板それぞれの上面図、図３（ｃ）は位置合わせした後の第二の基板4の上方から見た平面図を模式的に示したものである。
まず基板1、4の位置合わせでは、電極メタライズ２のうち、光素子搭載部２Ａが、第二の基板４の貫通穴５の内部に位置するように位置合わせする。なお、本実施例の場合は、第二の基板４には、光素子を搭載する部分以外にも貫通穴を形成しておき、電極メタライズ２の配線部の一部が貫通穴内に位置するようにしておく。
次に、第一の基板１と第二の基板４を陽極接合により接合する。ここで陽極接合に関して以下に説明する。
陽極接合とは、一般的にはガラス基板とシリコン基板とを重ね合わせ、直接接合する技術である。両者を重ね合わせ、数百度に加熱する。その状態で、通常ガラス側をマイナス、シリコン側をプラスとなるように電圧を印加する。これによりガラス内に強い電界が発生し、この電界によりガラス中に含まれるＮａなどの原子半径の小さい陽イオンが、強制的にマイナス電極側へ拡散させられ、接合界面近傍のガラス基板内には陽イオン欠乏層が形成されると言われている。この陽イオン欠乏層は、マイナスに帯電するため、接合界面近傍には、さらに強力な静電引力が発生する。この静電引力によりガラス基板とシリコン基板とは強固に密着する。また同時に、ガラス基板中に含まれる酸素とシリコン基板中のシリコンとが反応し、酸化物を界面で形成することにより、化学的に接合され、強固な接合が得られる。
本発明者らは、この陽極接合技術を研究した結果、ガラス基板とシリコン基板のみならず、シリコン基板上にアルミニウム、チタン等のメタライズを形成して、ガラス基板と強固な陽極接合を行うことが可能であることを解明した。またさらに、これらの金属のメタライズ形成を、セラミックス基板上に行い、この上にガラス基板を重ね合わせ、メタライズへの通電によりガラス基板に高電圧を印加することで、ガラス基板とセラミックス基板上のメタライズの陽極接合が可能であることを見出した。陽極接合は、通常、導体および半導体とガラスとの接合技術であるが、セラミックスなどの絶縁材料も、メタライズ形成により接合が可能であることが示され、本発明は、この研究結果により実現したものである。
本実施例の接合メタライズ３は、図３（ａ）に示すように、電極メタライズ2のパターン群の外周を取り囲むように第一の基板1上で全て連結するように形成されている。その結果、第一の基板1の外周部などに一方のプローブを押し当てて通電すると共に、第二の基板4のガラスの上面に他方のプローブを押し当てて、４００℃程度に加熱した状態で数百ボルトの電圧をかけることで、第一の基板1の接合メタライズ3はほぼ等電位となり、第二の基板4上の他方のプローブとの間に強い電界が発生する。この電界により陽極接合が行われる。
なお、第一の基板1上に形成される接合メタライズ3の最表面は、アルミニウム、チタンの他にジルコニウム、ハフニウム、タングステン、モリブデン、クロム、バナジウム、マグネシウム及び鉄などの金属とすることができる。
次の工程では、接合された第一と第二の基板を、図３（ｃ）の破線14a、14ｂの位置で切断する。このようにして基板から切断、分離された最小単位となるサブマウント100の一つを図２の斜視図に、断面図を図４に示している。その後、図５に示すように、このサブマウント100の光素子搭載部２ＡにＬＥＤ等の光素子７を搭載し、光素子７の一方の端子を接合剤８（はんだ、導電性接着剤等）を用いて電極メタライズ２からなる配線部２aの光素子搭載部２Ａに接続し、他方の端子を隣接して設けられた電極メタライズ２からなる配線部２ｂにワイヤボンディング９により接続し、これによって光素子７は電気的接続を得る。
なお、生産性の更なる向上を図る場合、図３（ｃ）に示したように最小単位となるサブマウント100を、接合された基板から切断する前に光素子7を実装し、電気的な接続も完了させた後に切断することも可能である。
以上のようにして光素子7が実装されたサブマウント100では、図６のように、光素子７から出射された光のうち横方向の成分が、第二の基板４の貫通穴５の内壁面に設けられた反射膜６により反射されて上方外部に集光される。サブマウント100に搭載される光素子７は、同一の波長を発する光素子に限定されるものではなく、例えば波長の異なる、赤、緑、青など多種のＬＥＤ素子を組み合わせて、白色光を発生させる、あるいは光の色調を任意に制御することも可能である。
また本実施例のサブマウント100においては、光素子7を４個実装する構造となっているが、サブマウント上に実装される光素子の個数は、特に制限はなく、用途に応じて設計すれば良い。高密度に多数の光素子を実装する場合もあるし、あるいは光素子一つで十分な光量が得られる場合には、貫通穴5内に一つの光素子7を実装するサブマウントであっても良い。実装される光素子の個数については、以降の実施例でも同様である。
光素子を実装した本実施例のサブマウントの場合、プリント基板、セラミックス基板、金属製の基板などの上に、導電性接着剤、はんだ等を用いて、第一の基板1の下面を接続して使用する。電気的接続は、サブマウント100の外周に存在する電極メタライズ2（配線部２a、２ｂの端子）上へ、ワイヤボンディング等で接続して行う。
このようにサブマウント100に光素子7を搭載した発光部品は、電灯、各種信号機、室内照明、自動車照明、液晶画面用のバックライトのような光を必要とする製品全般に適用できる。
また赤、緑、青の三色の光素子を組み合わせて実装した発光部品の場合は、各光素子のパワーを変化させることで、合成される光の波長の制御が可能であるので、白色光を必要とするライト以外にも、イルミネーション用ライト、広告用ライトなどへも適用も可能である。
特定の波長の光素子のみを実装した場合、例えば赤色のＬＥＤのみを高密度に実装した場合などは、強い赤色の光を当てて、光による輻射熱を利用した加熱機、乾燥機等への適用可能性も考えられる。本発明の光素子搭載用サブマウントの適用製品については、以降の実施例でも同様である。
＜実施例２＞
本発明の第二の実施例についてサブマウント100の分解図である図７を用いて説明する。本実施例でも、サブマウントの最小構成単位を抜き出して図示している。すなわち、図７（ａ）は接合前の第二の基板4、図７（ｂ）は接合前の第一の基板1を示しており、実際の製造プロセスにおいては、実施例１と同様に、ウェハ、あるいは板状の第一および第二の基板1および4を一括して加工、接合、切断することで、図示しているサブマウントを製造することができる。以降の実施例においても同様である。
図７（ｂ）に示したように、炭化珪素セラミックスなどでできた第一の基板１の光素子搭載部２Ａが形成される領域の外周部に、貫通穴１０の穴になる部分（図では穴の中心で切断したイメージとなるため半円状になっている）が空いた不図示のレジストパターンを形成し、サンドブラストなどを用いて貫通穴を形成する。
次に、実施例１と同様に、電極メタライズ２をスパッタなどの方法で第一の基板１の全面に形成する。この時、貫通穴１０内部にもメタライズが形成される。第一の基板１上に再度レジストパターンを形成し、ミリングなどの方法で、実施例１と同様に光素子搭載部２Ａを備えた第一の配線部と第二の配線部とを有する電極メタライズパターン2を形成した後、接合メタライズ３も同様の方法で第一の基板１上に形成する。
更に、図８のように、第一の基板１の下面には、各々の貫通穴１０と連結するように下面電極メタライズ２Ｂを形成する。
なお、上記図７（ｂ）に示した第一の基板１において、光素子搭載部２Ａを備えた第一の配線部と、それに隣接して設けられた第二の配線部とを有する電極メタライズパターン２のパターン形状は、図８の下面電極メタライズ２Ｂのパターンと略同様であり、第一および第二の配線部の一端部は各々の貫通穴１０に独立して連結されている。そして、この場合の接合メタライズ３のパターンは、基板表面の光素子搭載部２Ａおよびそれに対向する第二の配線部の一部を除き電極メタライズ２上に積層されている。
図７（ａ）に示したように、第二の基板４には、実施例１と同じように貫通穴５と反射膜６とを形成する。なお、基板４、電極メタライズ２、接合メタライズ３、反射膜６等の材質は、実施例１と同様である。
第一の基板１と第二の基板４の接合は、実施例１の図３（ｃ）の場合と同様に、第一の基板１の少なくとも光素子搭載部２Ａが第二の基板４の貫通穴５内に配置されるように位置合わせを行った後、これら両基板は陽極接合により接合されるが、はんだ、接着剤等の接合剤を用いても構わない。本実施例では、第二の基板４のパイレックスガラスと、第一の基板１上の接合メタライズ３の表面のアルミニウム（Ａｌ）は、陽極接合によりガラス中の酸素とＡｌが反応して強固に接合されるため、本構造には陽極接合が好適であり適用する。
陽極接合時には、第一の基板１の下面に、接合装置の陽極を接触させ、第二の基板の上面に、接合装置の陰極を押し当てることにより接合を行う。接合装置の電極に電圧を印加することで、下面の電極メタライズ２Ｂより、側面（スルーホール１０の内部表面）の電極メタライズを経由して、第一の基板の上面の電極メタライズ２およびその上に形成された接合メタライズ３へ通電される。これにより、接合メタライズ３と、接合装置の陰極間、すなわち第二の基板４に、強い電圧が印加され、陽極接合が行われる。
接合された基板からのサブマウントの最小構成単位の切断は、第二の基板４の貫通穴５の外壁部周囲に位置する縦列、横列のスルーホール１０の中心にて行う。スルーホール１０は、元々は第一の基板（ウェハ）１に形成されたスルーホールであったが、図では、切断により半分になっている。図中のスルーホール１０ａは電極メタライズ２の光素子搭載部２Ａを有する第一の配線部に接続されており、スルーホール１０ｂは第二の配線部に接続されている。
光素子7をサブマウント100に実装した後の状態の上面図を図９に、図９のＹ−Ｙ´での断面図を図１０に示す。光素子７は、接合剤８により、電極メタライズ２（第一の配線部２ａ上の光素子搭載部）に実装され、光素子の一方の電極が第一の配線部２ａに接続される。接合剤８には、はんだ、導電性接着剤等を使用することができる。また、光素子の発光面が上面にある場合には、光素子の他方の電極が第一の配線部２bにワイヤボンディング９により接続される。
なお、光素子７の種類によっては、発光面が素子下面にあり、光素子の電極メタライズのプラス、マイナスも下面にある場合がある。このような時には、第一の基板１上の電極メタライズ２を、光素子の電極に合わせて設計し、はんだ、導電性接着剤などにより接続を行う。また、本サブマウントを回路装置に実装する場合、プリント基板、セラミックス基板、あるいは金属製で絶縁部により回路が形成された基板等の上に、はんだ、導電性接着剤などを用いて、第一の基板の下面の下面電極メタライズ２Ｂを接続して使用する。第一の基板１の下面の広い面積をはんだ等を用いて接続することで、放熱性も高めることができる。
＜実施例３＞
本発明の第三の実施例を図１１および図１２を用いて説明する。第一の基板１の作製は、実施例２と同じであり、図１１は図９に対応し、図１２は図１１のＺ−Ｚ´の断面図で図１０に対応する。
第二の基板４として、図１２に示すように、シリコン１１とパイレックスガラス１２が、予め陽極接合などの方法により貼り合わされたものを使用する。シリコン１１への貫通穴５の形成においては、半導体装置の製造に使用されているウェットエッチング技術を使って、図示のように穴の壁面に傾斜面を形成することが可能である。
まず、（１００）面が表面となるシリコンウェハ上に、フォトリソグラフィー技術により、マスクを作製する。マスクは、エッチング部が開口部となるようにする。これを適切な濃度のエッチング溶液につけると、シリコンの最密面である（１１１）面のエッチング速度が遅く、（１１１）面が表面に現れた穴が形成される。（１１１）面は、（１００）面と５４．７度の斜面を形成するため、図のようになる。下地のパイレックスガラス１２はエッチングされずに残るが、裏面をマスクで覆い、フッ酸などでガラスをエッチングすることにより、シリコンの穴の底面のパイレックスガラスもエッチングして、貫通穴５を形成することができる。この後、反射膜６を形成する。
次に、実施例２と同様に、第一の基板１と第二の基板４の位置合わせをして、第一の基板上の接合メタライズ３と接触させて治具等で固定し、シリコン１１上に、接合装置の陰極を押し当てて、陽極接合を行う。パイレックスガラス１１に電圧が集中的に印加され、陽極接合を行うことができる。最後に光素子７を実装し、ワイヤボンディング９により接続を行い、光素子７への給電を行う。
＜実施例４＞
本発明の第四の実施例について、図１３から図１５を用いて説明する。使用する基板、メタライズの材質、加工プロセス等は、これまでの実施例と同様である。
本実施例の特徴は、図１３に示すように、第一の基板１の上面と下面の電気的接続をスルーホール１０内の電極メタライズ２によって行うことと、光素子７の電極メタライズ２の周囲に、光素子への給電とは別の目的の電極メタライズ２および接合メタライズ３を形成することである。このような構造により、第二の基板４と接合メタライズ３を接合し、光素子７を実装し、最後にガラス板１３と、第二の基板４上面に形成された接合メタライズ３を接合することで、光素子７をサブマウント100内に封止することができる。
その理由を以下に説明する。スルーホール１０の周囲の接合メタライズ３と第二の基板４が接合されることにより、スルーホール１０を経由して、外気が光素子搭載部２Ａへ侵入することを抑制する。しかし、接合メタライズの無い部分、すなわち第一の基板が露出している部分から、外気が侵入すると封止できないので、最外周に配置した接合メタライズ３によってこれを防いでいる。
光素子７を実装した後、図１５に示すように、パイレックスガラスなどのガラス板１３を、予め、第二の基板４上に形成しておいた接合メタライズ３上（図１４）に押し当て接合を行う。この時の接合も陽極接合を適用することが可能である。電圧印加で、光素子が破損することが懸念されるが、例えば、後の切断工程で切断される部分などを利用して、光素子につながるプラスとマイナスの電極メタライズ２を短絡させておくことで、光素子へ電圧がかかることを防ぐことができる。
以上のようにして、これまでに述べた効果の他に、外気の侵入を抑制する光素子を搭載したモジュールが完成する。このようなモジュールは、例えば、腐食性の外気が存在する場合など、厳しい環境下での使用に適する。
なお、本実施例では、外気の侵入を抑制する光素子を搭載したモジュールを形成する場合、パイレックスガラスなどのガラス板１３を第二の基板４上に形成し、外気が光素子搭載部２Ａへ侵入することを抑制したが、パイレックスガラスの代わりに発光素子からの光を透過させる部材であれば他の部材に置き換えることもできる。
＜実施例５＞
本発明の第五の実施例について、図１６および図１７を用いて説明する。本実施例のサブマウント100も実施例４と同様に外気の侵入を抑制する構造で、かつの実施例３のようにシリコンとパイレックスガラスを貼り合せた基板を第二の基板４として使用している。
光素子７をサブマウントの光素子搭載部に実装し、光素子の一方の電極端子を電極メタライズ２の第一の配線部に接合剤８により接続し、他方の電極端子をワイヤボンディングにより第二の配線部に電気的接続を行った後に、ガラス板１３をシリコン１１上に接合する。この接合は陽極接合が好適であるが、接着剤、はんだなどでも構わない。また接合性を高めるために、シリコン１１上に予め、接合メタライズ３を形成しておくことも可能である。
本発明の第一の実施例となるサブマウントを構成する第一基板と第二の基板の斜視図である。 本発明の第一の実施例となるサブマウントの斜視図である。 本発明の第一の実施例となるサブマウントの製造過程を示す基板の平面図である。 本発明の第一の実施例となる図２のＸ−Ｘ´断面図である。 本発明の第一の実施例となる図４のサブマウントに光素子を実装する過程を示す断面図である。 本発明の第一の実施例となる図５の光素子を搭載したサブマウントに給電して発光素子が点灯した状態を示す断面図である。 本発明の第二の実施例となるサブマウントを構成する第一の基板と第二の基板の斜視図である。 本発明の第二の実施例となる図７のサブマウントにおける第一の基板の裏面を示す斜視図である。 本発明の第二の実施例となる図７のサブマウントに光素子を搭載した状態の平面図である。 本発明の第二の実施例となる図９のＹ−Ｙ´断面図である。 本発明の第三の実施例となるサブマウントに光素子を搭載した状態の平面図である。 本発明の第三の実施例となる図９のＺ−Ｚ´断面図である。 本発明の第四の実施例となるサブマウントを構成する第一の基板と第二の基板の斜視図である。 本発明の第四の実施例において図１３のサブマウントに光素子を搭載、実装した状態を示す図１３のＺ−Ｚ´断面図である。 本発明の第四の実施例において図１４のサブマウント上面をガラス板１３で封止した状態を示す断面図である。 本発明の第五の実施例においてサブマウントに光素子を搭載、実装した状態を示す断面図である。 本発明の第五の実施例において図１６のサブマウント上面をガラス板１３で封止した状態を示す断面図である。
符号の説明
１‥第一の基板、
２‥電極メタライズ、
２Ａ‥光素子搭載部、
２ａ‥電極メタライズ２で構成された第一の配線部、
２ｂ‥電極メタライズ２で構成された第二の配線部、
２Ｂ‥下面電極メタライズ、
３‥接合メタライズ、
４‥第二の基板、
５‥貫通穴、
６‥反射膜、
７‥光素子、
８‥接合剤、
９‥ワイヤボンディング、
１０‥スルーホール、
１０ａ‥第一の配線部に接続されたスルーホール、
１０ｂ‥第二の配線部に接続されたスルーホール、
１１‥シリコン、
１２‥ガラス、
１３‥ガラス板、
１４ａ‥接合基板の切断位置、
１４ｂ‥接合基板の切断位置。

Claims (17)

  1. 光素子を搭載する光素子搭載部が一主表面に形成された第一の基板と、
    ガラス基板に貫通穴が形成された第二の基板と、
    前記第一の基板の光素子搭載部が、前記第二の基板の貫通穴の内部に位置するように位置合わせされ、前記第一の基板と前記第二の基板とが接合されているサブマウントにおいて、
    前記第一の基板は、絶縁物を主体とする基板からなり、
    前記第一の基板と前記第二の基板との間に形成され、前記第一の基板と前記第二の基板とを接合する接合メタライズと、
    前記第一の基板上に形成され、前記光素子搭載部と前記貫通穴の外側の領域とを電気的に接続する配線部とを有し、
    前記配線部は、その厚さが前記接合メタライズよりも薄く、前記接合メタライズが形成されていない領域を通って、前記貫通穴の内部から外側まで形成されていることを特徴とするサブマウント。
  2. 前記接合メタライズは、前記貫通穴の周囲に、前記配線部と電気的に分離されて設けられていることを特徴とする請求項１記載のサブマウント。
  3. 前記第一の基板の主表面において、前記接合メタライズは前記配線部のいずれとも重なることなく設けられていることを特徴とする請求項１記載のサブマウント。
  4. 前記第二の基板が、ガラス板とシリコン板とを貼り合わせた積層基板からなり、前記積層基板に設けられた貫通穴の内部に前記第一の基板に設けられた光素子搭載部が位置するように位置合わせされ、前記第一の基板と前記第二の基板のガラス板とが接合されていることを特徴とする請求項１記載のサブマウント。
  5. 請求項１乃至４のいずれか一つに記載のサブマウントにおいて、
    前記配線部が形成されている第一の基板の反対側の面に、下面電極メタライズが形成され、前記配線部と前記下面電極メタライズとがスルーホールを介して電気的に接続されていることを特徴とするサブマウント。
  6. 請求項１乃至４のいずれか一つに記載のサブマウントにおいて、
    前記配線部が形成されている第一の基板の反対側の面に下面電極メタライズが形成され、前記第一の基板側面へのメタライズ処理により前記配線部と前記下面電極メタライズとが電気的に接続されていることを特徴とするサブマウント。
  7. 請求項１乃至４のいずれか一つに記載のサブマウントにおいて、
    前記第一の基板に形成された接合メタライズの最表面がアルミニウム、チタン、ジルコニウム、ハフニウム、タングステン、モリブデン、クロム、バナジウム、マグネシウムおよび鉄の群から選ばれる少なくとも一種の金属であることを特徴とするサブマウント。
  8. 請求項１乃至４のいずれか一つに記載のサブマウントにおいて、
    前記第一の基板を炭化珪素、窒化珪素、窒化アルミニウムおよび酸化アルミニウムの少なくとも一種を主成分とするセラミックスス材料で構成したことを特徴とするサブマウント。
  9. 請求項１乃至４のいずれか一つに記載のサブマウントにおいて、
    前記第二の基板上面に前記光素子搭載部に搭載される前記発光素子の光を透過させる部材を接合することにより、第二の基板の貫通穴内部に外気が侵入することを抑制していることを特徴とするサブマウント。
  10. 請求項１乃至４のいずれか一つに記載のサブマウントにおいて、前記第二の基板の貫通穴の内部表面に、樹脂膜もしくはめっきを形成することにより平坦化あるいは滑らかな曲面が形成されていることを特徴とするサブマウント。
  11. 請求項１０に記載のサブマウントにおいて、平坦化あるいは滑らかな曲面のための前記樹脂膜もしくはめっきの上に光の反射膜としての金属膜が形成されていることを特徴とするサブマウント。
  12. 請求項１乃至１１のいずれか一つに記載のサブマウントの光素子搭載部に光素子を搭載したことを特徴とする光モジュール。
  13. 絶縁物を主体とする第一の基板の一主表面に、光素子搭載部と、前記光素子搭載部に電気的に接続される配線部と、前記配線部よりも厚い接合メタライズとを形成する工程と、
    第二の基板となるガラス板に貫通穴を形成する工程と、
    前記第一の基板の光素子搭載部を、前記第二の基板の貫通穴の内部に位置し、かつ前記配線部の少なくとも一部が前記貫通穴以外で前記第二の基板に重ならない部分があるように位置合わせした状態で、前記接合メタライズを介して前記第一の基板と前記第二の基板とを陽極接合する工程とを含むことを特徴とするサブマウントの製造方法。
  14. 請求項１３に記載のサブマウントの製造方法において、
    前記第二の基板に貫通穴を形成する工程においては、レジストマスクによる開口部を形成した後、サンドブラスト法により、第二の基板に貫通穴を形成することを特徴とするサブマウントの製造方法。
  15. 請求項１３に記載のサブマウントの製造方法において、
    前記第二の基板に貫通穴を形成する工程においては、サンドブラスト法により貫通穴を形成した後、レジストマスクを除去することなく、前記レジストマスクの上に反射膜を形成し、リフトオフ法により貫通穴内に選択的に反射膜を形成することを特徴とするサブマウントの製造方法。
  16. 請求項１３に記載のサブマウントの製造方法において、
    前記第二の基板に貫通穴を形成する工程においては、基板がガラスとシリコンとを貼り合わせた積層ガラス基板から成る場合には、レジストマスクによる開口部を形成した後、異方性ウェットエッチングによりシリコンに穴を形成し、次にガラス表面にレジストマスクを形成し、エッチングによりガラスに穴をあけ、第二の基板に貫通穴を形成することを特徴とするサブマウントの製造方法。
  17. 請求項１３に記載のサブマウントの製造方法において、
    前記第二の基板に貫通穴を形成する工程においては、基板がガラスとシリコンとを貼り合わせた積層ガラス基板から成る場合には、レジストマスクによる開口部を形成した後、異方性ウェットエッチングによりシリコンに穴を形成し、次にガラス表面にレジストマスクによる開口部を形成し、サンドブラスト法によりガラスに穴をあけ、第二の基板に貫通穴を形成することを特徴とするサブマウントの製造方法。
JP2006102978A 2006-04-04 2006-04-04 サブマウントおよびその製造方法 Expired - Fee Related JP4981342B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006102978A JP4981342B2 (ja) 2006-04-04 2006-04-04 サブマウントおよびその製造方法
CN200780011473XA CN101410997B (zh) 2006-04-04 2007-04-04 次载具及其制造方法
KR1020087024251A KR101009528B1 (ko) 2006-04-04 2007-04-04 서브 마운트 및 그 제조 방법
DE112007000843T DE112007000843T5 (de) 2006-04-04 2007-04-04 Befestigungsträger und Herstellungsverfahren
PCT/JP2007/057545 WO2007119671A1 (ja) 2006-04-04 2007-04-04 サブマウントおよびその製造方法
US12/295,740 US8269301B2 (en) 2006-04-04 2007-04-04 Submount for optical device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006102978A JP4981342B2 (ja) 2006-04-04 2006-04-04 サブマウントおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2007281061A JP2007281061A (ja) 2007-10-25
JP4981342B2 true JP4981342B2 (ja) 2012-07-18

Family

ID=38609430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006102978A Expired - Fee Related JP4981342B2 (ja) 2006-04-04 2006-04-04 サブマウントおよびその製造方法

Country Status (6)

Country Link
US (1) US8269301B2 (ja)
JP (1) JP4981342B2 (ja)
KR (1) KR101009528B1 (ja)
CN (1) CN101410997B (ja)
DE (1) DE112007000843T5 (ja)
WO (1) WO2007119671A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237483A (zh) * 2010-04-16 2011-11-09 日亚化学工业株式会社 发光装置

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008021402B4 (de) 2008-04-29 2023-08-10 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares Leuchtdioden-Modul und Verfahren zur Herstellung eines oberflächenmontierbaren Leuchtdioden-Moduls
US8684563B2 (en) * 2008-12-30 2014-04-01 Kitagawa Holdings, Llc Heat dissipating structure of LED lamp cup made of porous material
JP2011014890A (ja) * 2009-06-02 2011-01-20 Mitsubishi Chemicals Corp 金属基板及び光源装置
JP5336594B2 (ja) * 2009-06-15 2013-11-06 パナソニック株式会社 半導体発光装置、発光モジュール、および照明装置
KR100939304B1 (ko) * 2009-06-18 2010-01-28 유트로닉스주식회사 Ｌｅｄ어레이모듈 및 그 제조방법
KR100958329B1 (ko) * 2009-08-14 2010-05-17 (주)참빛 마스크를 적용하여 측면 반사면을 금속 코팅한 발광 다이오드 패키지 기판 및 그 제조 방법
JP5446915B2 (ja) * 2010-01-21 2014-03-19 セイコーエプソン株式会社 生体情報検出器及び生体情報測定装置
JP2011222858A (ja) * 2010-04-13 2011-11-04 Cirocomm Technology Corp 発光ダイオード（ｌｅｄ）電球のライト芯材の製造方法およびその構造
DE102010044987A1 (de) * 2010-09-10 2012-03-15 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
EP2447595B1 (en) * 2010-10-27 2017-08-02 LG Innotek Co., Ltd. Light emitting module
US8415684B2 (en) * 2010-11-12 2013-04-09 Tsmc Solid State Lighting Ltd. LED device with improved thermal performance
CN102163663A (zh) * 2011-03-11 2011-08-24 深圳市瑞丰光电子股份有限公司 小功率top led支架制作工艺及其产品和led模组
US8518748B1 (en) 2011-06-29 2013-08-27 Western Digital (Fremont), Llc Method and system for providing a laser submount for an energy assisted magnetic recording head
US9845943B2 (en) 2011-07-22 2017-12-19 Guardian Glass, LLC Heat management subsystems for LED lighting systems, LED lighting systems including heat management subsystems, and/or methods of making the same
US8742655B2 (en) 2011-07-22 2014-06-03 Guardian Industries Corp. LED lighting systems with phosphor subassemblies, and/or methods of making the same
US8992045B2 (en) 2011-07-22 2015-03-31 Guardian Industries Corp. LED lighting systems and/or methods of making the same
US8540394B2 (en) * 2011-07-22 2013-09-24 Guardian Industries Corp. Collimating lenses for LED lighting systems, LED lighting systems including collimating lenses, and/or methods of making the same
KR20130022052A (ko) * 2011-08-24 2013-03-06 엘지이노텍 주식회사 발광소자 패키지 및 조명 장치
US8288204B1 (en) 2011-08-30 2012-10-16 Western Digital (Fremont), Llc Methods for fabricating components with precise dimension control
JP2013139095A (ja) * 2011-12-28 2013-07-18 Seiko Instruments Inc サーマルヘッド、プリンタおよびサーマルヘッドの製造方法
WO2014012572A1 (en) * 2012-07-16 2014-01-23 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor device and method for producing an optoelectronic semiconductor device
US9475151B1 (en) 2012-10-30 2016-10-25 Western Digital (Fremont), Llc Method and apparatus for attaching a laser diode and a slider in an energy assisted magnetic recording head
US9481572B2 (en) 2014-07-17 2016-11-01 Texas Instruments Incorporated Optical electronic device and method of fabrication
US10643981B2 (en) * 2014-10-31 2020-05-05 eLux, Inc. Emissive display substrate for surface mount micro-LED fluidic assembly
JP6801950B2 (ja) * 2015-04-15 2020-12-16 ショット日本株式会社 貫通電極基板および半導体パッケージ
EP3117992A1 (en) * 2015-07-16 2017-01-18 AGC Glass Europe Glass panel with integrated electronic device
CN105206734A (zh) * 2015-09-09 2015-12-30 梁高华 一种led支架及其制造方法
CN105552249B (zh) * 2016-03-16 2017-11-14 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
US10615314B2 (en) 2016-03-31 2020-04-07 Nichia Corporation Light-emitting device
JP6920609B2 (ja) * 2017-03-29 2021-08-18 日亜化学工業株式会社 光源装置
JP7408266B2 (ja) * 2017-06-14 2024-01-05 日亜化学工業株式会社 光源装置
JP7007560B2 (ja) * 2017-09-28 2022-01-24 日亜化学工業株式会社 光源装置
CN107958915B (zh) * 2017-12-22 2024-01-19 南京先锋材料科技有限公司 一种cmos传感器封装结构及其封装方法
CN110299441A (zh) * 2018-03-22 2019-10-01 中国科学院半导体研究所 可提高led出光效率的硅基反射圈、制备方法及led器件
US10655821B2 (en) * 2018-05-18 2020-05-19 Lumileds Llc LED device holder, LED lighting system, and method of manufacture
EP4033621B1 (en) 2019-09-20 2023-11-01 Nichia Corporation Light source device and method of manufacturing the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06343017A (ja) * 1993-04-09 1994-12-13 Citizen Watch Co Ltd 圧電振動子およびその製造方法
JP2003100921A (ja) * 2001-09-25 2003-04-04 Kyocera Corp 光半導体素子収納用容器
JP2004289106A (ja) * 2003-01-27 2004-10-14 Kyocera Corp 発光素子収納用パッケージおよび発光装置
EP1605524B1 (en) * 2003-03-18 2010-06-30 Sumitomo Electric Industries, Ltd. Light emitting element mounting member, and semiconductor device using the same
JP4258367B2 (ja) 2003-12-18 2009-04-30 株式会社日立製作所 光部品搭載用パッケージ及びその製造方法
KR100906475B1 (ko) * 2004-01-13 2009-07-08 삼성전자주식회사 마이크로 광학벤치 구조물 및 그 제조방법
JP2005216962A (ja) * 2004-01-27 2005-08-11 Kyocera Corp 発光素子収納用パッケージおよび発光装置
JP4547569B2 (ja) * 2004-08-31 2010-09-22 スタンレー電気株式会社 表面実装型ｌｅｄ
JP2006086176A (ja) * 2004-09-14 2006-03-30 Hitachi Kyowa Engineering Co Ltd Ｌｅｄ用サブマウント及びその製造方法
JP5214128B2 (ja) * 2005-11-22 2013-06-19 シャープ株式会社 発光素子及び発光素子を備えたバックライトユニット

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237483A (zh) * 2010-04-16 2011-11-09 日亚化学工业株式会社 发光装置
CN102237483B (zh) * 2010-04-16 2016-04-27 日亚化学工业株式会社 发光装置

Also Published As

Publication number Publication date
US20090219728A1 (en) 2009-09-03
CN101410997B (zh) 2011-05-18
WO2007119671A1 (ja) 2007-10-25
KR101009528B1 (ko) 2011-01-18
JP2007281061A (ja) 2007-10-25
CN101410997A (zh) 2009-04-15
KR20080107460A (ko) 2008-12-10
US8269301B2 (en) 2012-09-18
DE112007000843T5 (de) 2009-04-23

Similar Documents

Publication Publication Date Title
JP4981342B2 (ja) サブマウントおよびその製造方法
JP4668722B2 (ja) サブマウント及びその製造方法
US7262440B2 (en) Light emitting diode package and fabrication method thereof
US7514718B2 (en) LED package, manufacturing method thereof, and LED array module using the same
JP4787783B2 (ja) アノダイジング絶縁層を有するｌｅｄパッケージおよびその製造方法
JP5175488B2 (ja) 多層反射面構造を有するｌｅｄパッケージ
US7683539B2 (en) Light emitting device package and method for manufacturing the same
TWI250485B (en) Light emission device and manufacturing method thereof
JP2010080800A (ja) 発光デバイス及びその製造方法
WO2006132222A1 (ja) 発光素子実装用基板、発光素子モジュール、照明装置、表示装置及び交通信号機
WO2002089221A1 (en) Light emitting device comprising led chip
WO2006035664A1 (ja) 半導体発光素子、その製造方法及びその実装方法、並びに発光装置
KR101622399B1 (ko) Ｌｅｄ 장치
JP2003069083A (ja) 発光装置
KR101265642B1 (ko) 발광 소자 패키지 및 그 제조방법
JP2007096285A (ja) 発光素子搭載用基板、発光素子収納用パッケージ、発光装置および照明装置
US8866268B2 (en) Semiconductor package structure and manufacturing method thereof
JP4348894B2 (ja) 発光装置
JP2005150408A (ja) 発光素子搭載用パッケージおよび光源装置
KR101366268B1 (ko) 발광 소자 패키지와 서브마운트 및 그 제조방법
JP2004327504A (ja) 発光素子収納用パッケージおよび発光装置
JP2010182970A (ja) 発光デバイスの製造方法
WO2013046874A1 (ja) 線状光源モジュール、実装基板および線状光源モジュールの製造方法
TW202038487A (zh) 光半導體裝置
JP2010087005A (ja) 発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150427

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4981342

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees