DE102010044987A1 - Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102010044987A1
DE102010044987A1 DE102010044987A DE102010044987A DE102010044987A1 DE 102010044987 A1 DE102010044987 A1 DE 102010044987A1 DE 102010044987 A DE102010044987 A DE 102010044987A DE 102010044987 A DE102010044987 A DE 102010044987A DE 102010044987 A1 DE102010044987 A1 DE 102010044987A1
Authority
DE
Germany
Prior art keywords
carrier
semiconductor chip
semiconductor
chip
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010044987A
Other languages
English (en)
Inventor
Markus Pichlmaier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102010044987A priority Critical patent/DE102010044987A1/de
Priority to US13/821,665 priority patent/US20130228820A1/en
Priority to EP11755046.7A priority patent/EP2614539A1/de
Priority to PCT/EP2011/065317 priority patent/WO2012032012A1/de
Priority to CN201180043440XA priority patent/CN103081147A/zh
Publication of DE102010044987A1 publication Critical patent/DE102010044987A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Abstract

Es ist ein optoelektronisches Halbleiterbauelement (10) vorgesehen, das einen Träger (2) und einen Halbleiterchip (1) aufweist. Der Halbleiterchip (1) weist eine aktive Schicht zur Erzeugung elektromagnetischer Strahlung auf. Der Träger (2) weist auf einer Oberseite zur elektrischen Kontaktierung des Halbleiterchips (1) elektrische Leiterbahnen (6) auf. Der Halbleiterchip (1) ist auf dem Träger (2ybdän. Weiter ist ein Verfahren zur Herstellung eines derartigen Bauelements (10) angegeben.

Description

  • Die vorliegende Erfindung betrifft ein optoelektronisches Halbleiterbauelement mit einem Träger und einem Halbleiterchip gemäß Patentanspruch 1. Weiter betrifft die Erfindung ein Verfahren zum Herstellen eines derartigen optoelektronischen Bauelements gemäß Patentanspruch 10.
  • Herkömmlicherweise weisen optoelektronische Halbleiterbauelemente einen Halbleiterchip auf, der auf einer AlN-Keramik angeordnet ist. Die AlN-Keramik mit aufgebrachtem Halbleiterchip ist auf einer Metallkernplatine aufgebracht, beispielsweise aufgeklebt. Nachteilig kann die AlN-Keramik aufgrund des thermischen Ausdehnungskoeffizienten nicht auf der Metallkernplatine aufgelötet werden. Aufgrund der Verwendung von Keramik und Metallkernplatine verschlechtert sich jedoch der thermische Widerstand des gesamten Bauelements. Beispielsweise setzt, sich bei derartigen Bauelementen der thermische Widerstand des gesamten Bauelements zusammen aus thermischem Widerstand des Halbleiterchips, thermischem Widerstand einer Anschlussschicht zwischen Halbleiterchip und AlN-Keramik, dem thermischen Widerstand der AlN-Keramik, dem thermischen Widerstand der Klebeschicht zwischen AlN-Keramik und Metallkernplatine und dem thermischen Widerstand der Metallkernplatine. Die Metallkernplatine weist beispielsweise Al auf.
  • Der Erfindung liegt die Aufgabe zugrunde, ein optoelektronisches Halbleiterbauelement anzugeben, das sich durch einen verbesserten thermischen Widerstand auszeichnet. Weiter liegt der Erfindung die Aufgabe zugrunde, eine verkürzte und vereinfachte Herstellung eines derartigen Bauelements anzugeben.
  • Diese Aufgaben werden unter anderem durch ein optoelektronisches Bauelement mit den Merkmalen des Patentanspruchs 1 und ein Verfahren zu dessen Herstellung mit den Merkmalen des Patentanspruchs 10 gelöst. Vorteilhafte Weiterbildungen des Bauelements und dessen Verfahren sind Gegenstand der abhängigen Ansprüche.
  • Erfindungsgemäß ist ein optoelektronisches Halbleiterbauelement mit einem Träger und einem Halbleiterchip vorgesehen, wobei der Halbleiterchip eine aktive Schicht zur Erzeugung elektromagnetischer Strahlung aufweist. Der Träger weist auf einer Oberseite elektrische Leiterbahnen zur elektrischen Kontaktierung des Halbleiterchips auf. Der Halbleiterchip ist auf dem Träger befestigt. Der Träger enthält Si3N4 oder Molybdän (Mo).
  • Ein optoelektronisches Bauelement ist insbesondere ein Bauelement, das die Umwandlung von elektronisch erzeugten Energien in Lichtemission ermöglicht oder umgekehrt. Beispielsweise ist das optoelektronische Bauelement ein strahlungsemittierendes Bauelement.
  • Der Halbleiterchip weist eine Befestigungsseite auf, mit der der Halbleiterchip auf dem Träger angeordnet ist. In einer Weiterbildung ist der Halbleiterchip direkt auf dem Träger befestigt.
  • Weiter weist der Halbleiterchip eine Strahlungsaustrittsseite auf, die der Befestigungsseite gegenüber liegt, und aus der die von dem Halbleiterchip emittierte Strahlung zum größten Teil austritt.
  • Der Halbleiterchip ist beispielsweise ein oberflächenemittierender Chip, beispielsweise eine Licht emittierende Diode (LED).
  • Die herkömmlicherweise verwendete AlN-Keramik als Träger ist insbesondere durch die Si3N4-Keramik als Träger oder Molybdän-Leiterplatte als Träger ersetzt. Durch den hohen Elektrizitätsmodul von Si3N4 und Molybdän kann der Träger mit aufgebrachtem Halbleiterchip direkt extern montiert werden. Die Verwendung einer zusätzlichen Metallkernplatine ist vorteilhafterweise nicht notwendig, sodass sich unter anderem der Herstellungsprozess vereinfacht und verkürzt.
  • Der thermische Widerstand des Bauelements setzt sich hierbei zusammen aus dem thermischen Widerstand des Halbleiterchips, dem thermischen Widerstand des Lötmaterials zwischen Halbleiterchip und Träger und dem thermischen Widerstand des Trägers aus Si3N4 oder Molybdän. Im Vergleich zu herkömmlichen Bauelementen reduziert sich der thermische Widerstand somit um den thermischen Widerstand der AlN-Keramik und der Klebeschicht zwischen AlN-Keramik und Metallkernplatine.
  • Die herkömmlicherweise verwendete Metallkernplatine kann vorliegend also eingespart werden. Dadurch verbessert sich vorteilhafterweise der Wärmewiderstand, insbesondere der thermische Widerstand. Aufgrund der reduzierten Anzahl der verwendeten Komponenten des Bauelements verkürzt und vereinfacht sich zudem der Herstellungsprozess. Weiter kann das Bauelement vereinfacht extern montiert werden.
  • Der Halbleiterchip ist mit einer Anschlussschicht, etwa einer elektrisch leitenden Klebstoffschicht oder einer Lötschicht elektrisch leitend mit dem Träger verbunden und auf diesem mechanisch befestigt.
  • Die aktive Schicht des Halbleiterchips weist vorzugsweise einen pn-Übergang, eine Doppelheterostruktur, eine Einfachquantentopfstruktur (SQW, single quantum well) oder eine Mehrfachquantentopfstruktur (MQW, multi quantum well) zur Strahlungserzeugung auf. Die Bezeichnung Quantentopfstruktur entfaltet hierbei keine Bedeutung hinsichtlich der Dimensionalität der Quantisierung. Sie umfasst somit unter anderem Quantentröge, Quantendrähte und Quantenpunkte und jede Kombination dieser Strukturen.
  • Der Halbleiterchip, insbesondere die aktive Schicht, enthält mindestens ein III/V-Halbleitermaterial, etwa ein Material aus den Materialsystemen InxGayAl1-x-yP, InxGayAl1-x-yN oder InxGayAl1-x-yAs, jeweils mit 0 ≤ x, y ≤ 1 und x + y ≤ 1. III/V-Halbleitermaterialien sind zur Strahlungserzeugung im ultravioletten (InxGayAl1-x-yN), über den sichtbaren (InxGayAl1-x-yN, insbesondere für blaue bis grüne Strahlung, oder InxGayAl1-x-yP, insbesondere für gelbe bis rote Strahlung) bis in den infraroten (InxGayAl1-x-yAs) Spektralbereich besonders geeignet.
  • In einer Weiterbildung weist der Träger Befestigungselemente zur externen Befestigung des Bauelements auf. Insbesondere kann so eine direkte externe Befestigung des Bauelements an externen Komponenten ermöglicht werden. Vorteilhafterweise kann das Bauelement aufgrund des hohen Elektrizitätsmoduls von Si3N4 oder Molybdän als Träger direkt extern montiert werden.
  • In einer Weiterbildung sind die Befestigungselemente Durchbrüche des Trägers, sodass das Bauelement mittels beispielsweise Schrauben oder Nieten extern befestigbar ist.
  • Die Durchbrüche des Trägers sind in einer Weiterbildung lateral beabstandet von einem Montagebereich des Halbleiterchips angeordnet. Durch die Durchbrüche kann zur Befestigung des Bauelements jeweils eine Schraube oder eine Niete geführt werden, mittels derer das Bauelement extern befestigt wird. Die Durchbrüche können somit beispielsweise eine Schraubwindung aufweisen. Eine vereinfachte externe Befestigung des Bauelements für beispielsweise dem Endverbraucher ermöglicht sich so mit Vorteil.
  • In einer Weiterbildung ist der Halbleiterchip eine Dünnfilm-LED. Als Dünnfilm-LED wird im Rahmen der Anmeldung eine LED angesehen, während dessen Herstellung das Aufwachssubstrat, auf den einer Halbleiterschichtenfolge, die den Halbleiterchip bildet, beispielsweise epitaktisch aufgewachsen wurde, abgelöst worden ist.
  • Der Halbleiterchip weist in einer Weiterbildung eine zweiseitige Kontaktierung auf. In diesem Fall ist eine elektrische Kontaktierung des Chips von einer Unterseite des Chips über eine Anschlussschicht zu einer elektrischen Leiterbahn des Trägers geführt. Beispielsweise ist der Halbleiterchip direkt mit einer Kontaktfläche auf der Leiterbahn beispielsweise mit einer elektrischen Klebeschicht oder einer Lötschicht befestigt. An einer Oberseite des Chips, die der Unterseite gegenüberliegt, erfolgt die elektrische Kontaktierung des Chips mittels beispielsweise eines Bonddrahtes. Der Bonddraht wird in diesem Fall von der Oberseite des Chips zu einer weiteren Leiterbahn des Trägers geführt. Die Leiterbahn und die weitere Leiterbahn des Trägers sind dabei zur Kurzschlussvermeidung beispielsweise mittels eines Abstandes oder einer elektrisch isolierenden Schicht voneinander elektrisch isoliert angeordnet.
  • Alternativ kann der Halbleiterchip ein Flip-Chip sein. In diesem Fall erfolgt eine einseitige elektrische Kontaktierung des Halbleiterchips. Die einseitige Kontaktierung erfolgt insbesondere bevorzugt an der Unterseite des Chips. Derartige Flip-Chips sind dem Fachmann bekannt und werden daher an dieser Stelle nicht näher erläutert.
  • In einer Weiterbildung enthalten die Leiterbahnen des Trägers eine Metallisierung. Beispielsweise weisen die Leiterbahnen NiPdAu auf.
  • In einer Weiterbildung ist eine Mehrzahl von Halbleiterchips direkt auf dem Träger befestigt. Die Halbleiterchips sind dabei bevorzugt jeweils mit einer Unterseite auf jeweils einer Leiterbahn des Trägers befestigt und mit 'diesen elektrisch leitend verbunden. Mittels eines Bonddrahtes sind die Oberseiten der Halbleiterchips vorzugsweise mit einer weiteren Leiterbahn des Trägers elektrisch leitend verbunden. Beispielsweise ist jeweils ein Halbleiterchip auf einer separaten ersten Leiterbahn des Trägers angeordnet, wobei der Bonddraht jedes Halbleiterchips mit der Leiterbahn eines benachbarten Halbleiterchips elektrisch leitend verbunden ist. In diesem Fall erfolgt somit eine Serienverschaltung der Halbleiterchips. Die Leiterbahnen des Trägers führen anschließend zu Kontaktflächen des Trägers, mittels derer das gesamte Bauelement elektrisch kontaktierbar ist.
  • In einer Weiterbildung ist der Halbleiterchip oder sind die Halbleiterchips auf dem Träger aufgelötet, beispielsweise mittels einer elektrisch leitfähigen Lötschicht.
  • In einem Verfahren zum Herstellen eines optoelektronischen Halbleiterbauelements mit einem Träger und einem Halbleiterchip finden folgende Verfahrensschritte Anwendung:
    • – Bereitstellen des Trägers, der Si3N4 oder Molybdän enthält und der auf einer Oberseite zur elektrischen Kontaktierung des Halbleiterchips elektrische Leiterbahnen aufweist, und
    • – Aufbringen des Halbleiterchips direkt auf dem Träger.
  • Vorteilhafte Weiterbildungen des Verfahrens ergeben sich analog zu den vorteilhaften Weiterbildungen des Bauelements und umgekehrt.
  • Das erfindungsgemäße Verfahren zeichnet sich insbesondere durch einen verkürzten und vereinfachten Herstellungsprozess aus. Insbesondere kann eine herkömmlicherweise verwendete Metallkernplatine eingespart werden, womit die herkömmlicherweise notwendigen Bearbeitungsschritte betreffend die Metallkernplatine wegfallen.
  • In einer Weiterbildung wird der Halbleiterchip mittels eines Lötverfahrens auf dem Träger aufgebracht. Hierbei wird beispielsweise eine elektrisch leitfähige Lötschicht verwendet.
  • In einer Weiterbildung werden eine Mehrzahl von Halbleiterchips direkt auf dem Träger aufgebracht.
  • Beispielsweise werden die Halbleiterchips mittels eines Lötverfahrens direkt auf dem Träger aufgebracht. Vorzugsweise wird jeweils ein Halbleiterchip auf einer Leiterbahn des Trägers angeordnet und mit dieser elektrisch leitend verbunden. Die Leiterbahnen der einzelnen Halbleiterchips sind dabei mittels eines Abstandes oder einer elektrisch isolierenden Schicht elektrisch voneinander isoliert. Die weitere elektrische Kontaktierung erfolgt beispielsweise mittels eines Bonddrahtes von der Oberseite eines jeden Halbleiterchips zu einer benachbarten Leiterbahn, auf der bereits ein benachbarter Halbleiterchip angeordnet und elektrisch kontaktiert ist.
  • In einer Weiterbildung werden Durchbrüche in dem Träger ausgebildet. Die Durchbrüche werden vorteilhafterweise lateral beabstandet von dem Montagebereich des oder der Halbleiterchips ausgebildet.
  • In einer Weiterbildung werden zur externen Befestigung des Bauelements Schrauben oder Nieten durch die Durchbrüche geführt. Die Durchbrüche weisen beispielsweise eine Schraubwindung auf, in die eine Schraube eingeführt wird, durch die eine externe Montage ermöglicht wird. Durch die in den Träger ausgebildeten Durchbrüche ist das Bauelement somit direkt von beispielsweise dem Endverbraucher montierbar, beispielsweise schraubbar. Eine derartige direkte Montierbarkeit ermöglicht sich unter anderem durch den hohen Elektrizitätsmodul des Materials des Trägers, also des Si3N4 oder Molybdän.
  • Weitere Merkmale, Vorteile, Weiterbildungen und Zweckmäßigkeiten des Bauelements und dessen Verfahren ergeben sich aus den im Folgenden in Verbindung mit den 1 bis 5 erläuterten Ausführungsbeispielen. Es zeigen:
  • 1, 2, 4 jeweils einen schematischen Querschnitt eines Ausführungsbeispiels eines erfindungsgemäßen Bauelements,
  • 3A eine schematische Aufsicht auf ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Bauelements,
  • 3B einen schematischen Querschnitt des Ausführungsbeispiels der 3A, und
  • 5 einen schematischer Querschnitt eines Ausführungsbeispiels eines herkömmlichen optoelektronischen Halbleiterbauelements.
  • Gleiche oder gleich wirkende Bestandteile sind jeweils mit den gleichen Bezugszeichen versehen. Die dargestellten Bestandteile sowie die Größenverhältnisse der Bestandteile untereinander sind nicht als maßstabsgerecht anzusehen.
  • In 5 ist ein herkömmliches optoelektronisches Halbleiterbauelement 10 dargestellt, das einen Halbleiterchip 1, einen Träger 2 und eine Metallkernplatine 3 aufweist. Der Halbleiterchip 1 ist auf dem Träger 2 aufgebracht, beispielsweise mittels einer Klebe- oder Lötschicht. Der Träger 2 ist auf der Metallkernplatine 3 mittels einer Befestigungsschicht 5 angeordnet.
  • Der Träger 2 weist AlN auf. Die Metallkernplatine 3 weist Al auf. Die Befestigungsschicht 5 ist beispielsweise eine Silberschicht.
  • In herkömmlichen optoelektronischen Bauelementen finden somit eine Metallkernplatine 3 und ein Träger 2 Anwendung, auf die der Halbleiterchip 1 angeordnet ist. Insbesondere weisen derartige herkömmliche Bauelemente drei Komponenten auf, nämlich den Chip 1, den Träger 2 und die Metallkernplatine 3.
  • Durch diesen Dreikomponentenaufbau setzt sich der thermische Widerstand des gesamten Bauelements zusammen aus den einzelnen thermischen Widerständen der einzelnen Komponenten. Insbesondere setzt sich der thermische Widerstand des Bauelements zusammen aus dem thermischen Widerstand des Chips 1, dem thermischen Widerstand der Lötschicht 4, dem thermischen Widerstand des Trägers 2, dem thermischen Widerstand der Befestigungsschicht 5 und dem thermischen Widerstand der Metallkernplatine 3.
  • 1 zeigt ein erfindungsgemäßes optoelektronisches Bauelement, das einen Chip 1 und einen Träger 2 aufweist. Im Unterschied zu dem herkömmlichen Bauelement weist das erfindungsgemäße Bauelement 10 keine Metallkernplatine auf. Insbesondere ist die Verwendung einer Metallkernplatine nicht notwendig, wodurch sich der Herstellungsprozess eines erfindungsgemäßen Bauelements verkürzt und vereinfacht.
  • Die Einsparung der herkömmlicherweise verwendeten Metallkernplatine ermöglicht sich insbesondere durch das spezielle Material des Trägers 2. Insbesondere weist der Träger 2 als Material Si3N4 auf. Dadurch verbessert sich mit Vorteil der thermische Widerstand des Bauelements.
  • Insbesondere setzt sich der thermische Widerstand des Bauelements zusammen aus dem thermischen Widerstand des Chips, 1, dem thermischen Widerstand der Lötschicht 4 zwischen Chip 1 und Träger 2 und dem thermischen Widerstand des Trägers 2. Der thermische Widerstand des Bauelements reduziert sich demnach um den thermischen Widerstand der Metallkernplatine und dem thermischen Widerstand der Befestigungsschicht, die in herkömmlichen Bauelementen Anwendung finden.
  • Das Bauelement 10 ist ein oberflächenmontierbares Bauelement. Das bedeutet, dass das Bauelement 10 mit einer Montageseite des Trägers 2 extern montierbar ist.
  • Der Halbleiterchip 1 ist ein strahlungsemittierender Chip, insbesondere eine LED.
  • Der Halbleiterchip 1 weist eine zur Erzeugung von elektromagnetischer Strahlung geeignete aktive Schicht auf. Der Halbleiterchip 1 ist insbesondere in Dünnfilmbauweise ausgeführt. Der Halbleiterchip 1 umfasst epitaktisch abgeschiedene Schichten, die den Chip 1 bilden. Die Schichten des Chips 1 basieren bevorzugt auf einem III/V-Verbindungshalbleitermaterial.
  • Der Halbleiterchip 1 weist eine Strahlungsaustrittsseite auf, an der die in der aktiven Schicht erzeugte Strahlung aus dem Chip 1 zum größten Teil austritt. Die Strahlungsaustrittsseite des Chips 1 ist an der von dem Träger gegenüberliegenden Seite des Chips angeordnet. Der Chip 1 ist mit einer der Strahlungsaustrittsseite gegenüberliegenden Seite auf einer Leiterbahn 6 des Trägers 2 angeordnet. Insbesondere ist der Halbleiterchip 1 direkt mit einer elektrischen Leiterbahn 6 des Trägers elektrisch leitend und mechanisch verbunden, beispielsweise mittels der elektrisch leitfähigen Lötschicht 4.
  • Der Halbleiterchip 1 ist im Ausführungsbeispiel der 1 ein Halbleiterchip, der eine zweiseitige Kontaktierung aufweist. Der Halbleiterchip 1 weist somit auf der von der Strahlungsaustrittsseite gegenüberliegenden Seite eine erste Kontaktfläche auf, die über die Lötschicht 4 mit der Leiterbahn 6 des Trägers elektrisch leitend verbunden ist. Auf der Strahlungsaustrittsseite weist der Halbleiterchip 1 eine weitere Kontaktfläche auf, die beispielsweise mittels eines Bonddrahtes mit einer weiteren Leiterbahn des Trägers 2 elektrisch leitend verbunden ist (nicht dargestellt). Die einzelnen elektrischen Leiterbahnen des Trägers 2 sind voneinander elektrisch isoliert angeordnet, beispielsweise mittels eines Abstandes oder einer elektrisch isolierenden Schicht. Die auf dem Träger 2 angeordneten Leiterbahnen 6 ermöglichen so eine elektrische Kontaktierung des Halbleiterchips 1.
  • Die Leiterbahnen 6 weisen eine Metallisierung auf, insbesondere NiPdAu.
  • In dem Träger 2 sind Durchbrüche 7 angeordnet. Mittels der Durchbrüche 7 ist das Bauelement 10 direkt extern montierbar. Je nach gewünschter Anwendung kann so vom Endverbraucher das Bauelement 10 direkt extern befestigt werden.
  • Durch die Durchbrüche 7 können beispielsweise Schrauben oder Nietenbohrungen durchgeführt werden, sodass eine externe Montage erzielt werden kann. Beispielsweise ist das Bauelement 10 so extern anschraubbar.
  • Das erfindungsgemäße Bauelement zeichnet sich somit durch eine vereinfachte externe Befestigung aus. Gleichzeitig kann eine herkömmlicherweise verwendete Metallkernplatine eingespart werden, wodurch sich der Herstellungsprozess verkürzt und vereinfacht. Zudem verbessert sich durch die gezielte Materialauswahl des Trägers der thermische Widerstand des Bauelements.
  • Das Ausführungsbeispiel der 2 unterscheidet sich von dem Ausführungsbeispiel der 1 dadurch, dass der Halbleiterchip 1 eine einseitige Kontaktierung aufweist. Insbesondere erfolgt die Kontaktierung des Halbleiterchips 1 auf der der Strahlungsaustrittsseite gegenüberliegenden Seite.
  • Der Halbleiterchip 1 ist somit als so genannter Flip-Chip ausgebildet. Insbesondere sind beide Kontaktflächen des Halbleiterchips 1 auf der dem Träger 2 zugewandten Seite des Chips 1 angeordnet. Die Kontaktflächen des Halbleiterchips 1 sind voneinander elektrisch isoliert angeordnet. Dabei kontaktiert die erste Kontaktfläche die Halbleiterschichten des Chips, die von der aktiven Schicht gesehen dem Träger zugewandt sind. Die zweite Kontaktfläche kontaktiert die Halbleiterschichten des Chips, die von der aktiven Schicht gesehen vom Träger abgewandt sind, wobei zwischen den Halbleiterschichten und der zweiten Kontaktfläche eine Isolationsschicht 12 zur Kurzschlussvermeidung angeordnet ist. Eine derartige elektrische Kontaktierung kann beispielsweise mittels eines Durchbruchs durch die aktive Schicht zu den vom Träger abgewandten Schichten des Chips ermöglicht werden.
  • Im Übrigen stimmt das Ausführungsbeispiel der 2 im Wesentlichen mit dem Ausführungsbeispiel der 1 überein.
  • In den 3A, 3B ist jeweils ein Halbleiterbauelement 10 dargestellt, das eine Mehrzahl von Halbleiterchips 1 aufweist.
  • 3A zeigt eine Aufsicht auf das Bauelement 10. Insbesondere sind auf einem Träger 2 fünf Halbleiterchips 1 angeordnet. Jeweils ein Halbleiterchip 1 ist auf einer Leiterbahn 6 aufgebracht und mittels einer Lötschicht mit der jeweiligen Leiterbahn 6 elektrisch kontaktiert. Die einzelnen Leiterbahnen 6 sind voneinander mittels eines Abstands elektrisch isoliert.
  • Die Halbleiterchips 1 des Ausführungsbeispiels der 3A weisen eine zweiseitige Kontaktierung auf. Das bedeutet, dass von einer Strahlungsaustrittsseite der Halbleiterchips 1 ein Bonddraht von einer Kontaktfläche des Halbleiterchips zu einer Leiterbahn 6 des Trägers 2 geführt ist. Insbesondere ist jeweils ein Bonddraht eines Halbleiterchips 1 mit einer Leiterbahn 6 eines benachbarten Halbleiterchips 1 elektrisch leitend verbunden. Die Halbleiterchips 1 sind somit seriell miteinander elektrisch verschaltet.
  • Auf dem Träger 2 sind zudem Leiterbahnen 6 angeordnet, auf denen kein Halbleiterchip 1 angeordnet ist, und die eine elektrische externe Kontaktierung ermöglichen. Diese Leiterbahnen 6 führen zu Kontaktflächen 8 des Trägers 2. Die Kontaktflächen 8 sind insbesondere jeweils an einem Eck des Trägers 2 angeordnet. Dadurch ermöglicht sich eine einfache elektrische Kontaktierung des Bauelements 10.
  • Der Träger 2 weist vier Durchbrüche 7 auf, die beispielsweise als Schrauben- oder Nietbohrungen ausgeführt sind. Mittels der Durchbrüche 7 ist das Bauelement 10 extern montierbar, beispielsweise mittels Nieten oder Schrauben, die durch die Durchbrüche 7 geführt werden.
  • In 3B ist ein Querschnitt des Bauelements aus 3A im Schnitt durch die Linie A-A gezeigt. Die Halbleiterchips 1 sind auf einer Leiterbahn 6 aus NiPdAu befestigt und mit dieser elektrisch kontaktiert. Zudem erfolgt die oberseitige elektrische Kontaktierung des Chips 1 mittels eines Bonddrahtes 9.
  • Die Leiterbahn 6 ist hierbei auf dem Träger 2 angeordnet. Der Träger 2 weist Si3N4 als Material auf. Durch den Träger 2 sind Durchbrüche 7 geführt, durch die Schrauben durchführbar sind, sodass das Bauelement 10 elektrisch kontaktierbar ist. Insbesondere ist das Bauelement 10 mittels der von dem Halbleiterchip 1 abgewandten Seite des Trägers elektrisch und mechanisch befestigbar.
  • Im Übrigen stimmt das Ausführungsbeispiel der 3A, 3B mit dem Ausführungsbeispiel der 1 überein.
  • Das Ausführungsbeispiel der 4 unterscheidet sich von dem Ausführungsbeispiel der 1 dadurch, dass der Träger 2 als Material anstatt Si3N4 Molybdän (Mo) aufweist. Der Träger 2 ist weiter im Unterschied zu 1 mit einer NiAu-Ummantelung ausgebildet.
  • Weiter ist im Unterschied zu 1 eine Zwischenkomponente 11 zwischen Chip 1 und Träger 2 angeordnet. Die Zwischenkomponente 11 weist beispielsweise AlN auf.
  • Der Halbleiterchip 1 ist somit mittels einer Lötschicht 4 auf der Zwischenkomponente 11 aufgebracht. Die Zwischenkomponente 11 ist wiederum mittels einer Befestigungsschicht 5 auf dem Träger 2 angeordnet. Beispielsweise ist die Zwischenkomponente 11 auf dem Träger 2 mittels einer Lötschicht 5 befestigt.
  • Im Unterschied zu herkömmlicherweise hergestellten Bauelementen findet zwischen Zwischenkomponente 11 und Träger 2 keine Silberschicht Anwendung. Vielmehr kann eine Lötschicht verwendet werden. Dadurch verbessert sich mit Vorteil der thermische widerstand des Bauelements.
  • Im Übrigen stimmt das Ausführungsbeispiel der 4 mit dem Ausführungsbeispiel der 1 im Wesentlichen überein.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt, sondern umfasst jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims (15)

  1. Optoelektronisches Halbleiterbauelement (10) mit einem Träger (2) und zumindest einem Halbleiterchip (1), wobei – der Halbleiterchip (1) eine aktive Schicht zur Erzeugung elektromagnetischer Strahlung aufweist, – der Träger (2) auf einer Oberseite zur elektrischen Kontaktierung des Halbleiterchips (1) elektrische Leiterbahnen (6) aufweist, – der Träger (2) Si3N4 oder Molybdän enthält, und – der Halbleiterchip (1) auf dem Träger (2) befestigt ist.
  2. Halbleiterbauelement nach Anspruch 1, wobei der Halbleiterchip (1) direkt auf dem Träger (2) befestigt ist.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei der Träger (2) Befestigungselemente (7) zur externen Befestigung des Bauelements (10) aufweist.
  4. Halbleiterbauelement nach Anspruch 3, wobei die Befestigungselemente (7) Durchbrüche des Trägers (2) sind, sodass das Bauelement (10) mittels Schrauben oder Nieten extern befestigbar ist.
  5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (1) eine Dünnfilm-LED ist.
  6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei die Leiterbahnen (6) eine Metallisierung aufweisen.
  7. Halbleiterbauelement nach Anspruch 6, wobei die Leiterbahnen (6) NiPdAu aufweisen.
  8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei eine Mehrzahl von Halbleiterchips (1) direkt auf dem Träger (2) befestigt ist.
  9. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der oder die Halbleiterchips (1) auf dem Träger (2) aufgelötet sind.
  10. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, wobei der oder die Halbleiterchips (1) jeweils ein Flip-Chip sind.
  11. Verfahren zum Herstellen eines optoelektronischen Bauelements (10), das einen Träger (2) und zumindest einen Halbleiterchip (1) aufweist, mit folgenden Verfahrensschritten: – Bereitstellen des Trägers (2), der Si3N4 oder Molybdän enthält und der auf einer Oberseite zur elektrischen Kontaktierung des Halbleiterchips (1) elektrische Leiterbahnen (6) aufweist, und – Aufbringen des Halbleiterchips (1) auf dem Träger (2).
  12. Verfahren nach Anspruch 11, wobei – der Halbleiterchip (1) mittels eines Lötverfahrens auf dem Träger (2) aufgebracht wird.
  13. Verfahren nach Anspruch 11 oder 12, wobei eine Mehrzahl von Halbleiterchips (1) auf dem Träger (2) aufgebracht werden.
  14. Verfahren nach einem der vorhergehenden Ansprüche 11 bis 13, wobei Durchbrüche (7) in dem Träger (2) ausgebildet werden.
  15. Verfahren nach Anspruch 14, wobei zur externen Befestigung des Bauelements (10) Schrauben oder Nieten durch die Durchbrüche (7) geführt werden.
DE102010044987A 2010-09-10 2010-09-10 Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung Withdrawn DE102010044987A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102010044987A DE102010044987A1 (de) 2010-09-10 2010-09-10 Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
US13/821,665 US20130228820A1 (en) 2010-09-10 2011-09-05 Optoelectronic Semiconductor Component and Method for Producing it
EP11755046.7A EP2614539A1 (de) 2010-09-10 2011-09-05 Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
PCT/EP2011/065317 WO2012032012A1 (de) 2010-09-10 2011-09-05 Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
CN201180043440XA CN103081147A (zh) 2010-09-10 2011-09-05 光电半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010044987A DE102010044987A1 (de) 2010-09-10 2010-09-10 Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung

Publications (1)

Publication Number Publication Date
DE102010044987A1 true DE102010044987A1 (de) 2012-03-15

Family

ID=44645094

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010044987A Withdrawn DE102010044987A1 (de) 2010-09-10 2010-09-10 Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (5)

Country Link
US (1) US20130228820A1 (de)
EP (1) EP2614539A1 (de)
CN (1) CN103081147A (de)
DE (1) DE102010044987A1 (de)
WO (1) WO2012032012A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014139860A1 (de) * 2013-03-13 2014-09-18 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil, leuchtmodul und kraftfahrzeugscheinwerfer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040222433A1 (en) * 2003-05-05 2004-11-11 Lamina Ceramics Light emitting diodes packaged for high temperature operation
DE112005002419T5 (de) * 2004-09-30 2007-08-16 Tokuyama Corp. Gehäuse für die Aufnahme eines lichtemittierenden Elements und Verfahren zur Herstellung eines Gehäuses für die Aufnahme eines lichtemittierenden Elements
US20090219728A1 (en) * 2006-04-04 2009-09-03 Institut Francias Du Petrole Submount and its manufacturing method

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100989007B1 (ko) * 2002-04-11 2010-10-20 엔엑스피 비 브이 반도체 디바이스
US7170151B2 (en) * 2003-01-16 2007-01-30 Philips Lumileds Lighting Company, Llc Accurate alignment of an LED assembly
JP4062334B2 (ja) * 2003-08-26 2008-03-19 住友電気工業株式会社 発光ダイオード
KR100765945B1 (ko) * 2004-08-06 2007-10-10 가부시끼가이샤 아라이도 마테리아루 집합기판, 반도체소자 탑재부재, 반도체장치, 촬상장치,발광다이오드 구성부재, 및 발광다이오드
CN1930680B (zh) * 2004-08-06 2011-08-17 联合材料公司 集合基板
TW200709475A (en) * 2005-06-27 2007-03-01 Lamina Ceramics Inc Light emitting diode package and method for making same
JP4715422B2 (ja) * 2005-09-27 2011-07-06 日亜化学工業株式会社 発光装置
DE102007044567A1 (de) * 2007-09-07 2009-03-12 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Beleuchtungseinrichtung mit mehreren steuerbaren Leuchtdioden
DE102009025564A1 (de) * 2008-10-21 2010-05-20 Siemens Aktiengesellschaft Beleuchtungsanordnung mit einem LED-Array
JP5342867B2 (ja) * 2008-12-19 2013-11-13 スタンレー電気株式会社 半導体発光装置及び駆動方法
CN101761903A (zh) * 2010-01-08 2010-06-30 李镭 用于led灯的散热结构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040222433A1 (en) * 2003-05-05 2004-11-11 Lamina Ceramics Light emitting diodes packaged for high temperature operation
DE112005002419T5 (de) * 2004-09-30 2007-08-16 Tokuyama Corp. Gehäuse für die Aufnahme eines lichtemittierenden Elements und Verfahren zur Herstellung eines Gehäuses für die Aufnahme eines lichtemittierenden Elements
US20090219728A1 (en) * 2006-04-04 2009-09-03 Institut Francias Du Petrole Submount and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014139860A1 (de) * 2013-03-13 2014-09-18 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil, leuchtmodul und kraftfahrzeugscheinwerfer

Also Published As

Publication number Publication date
CN103081147A (zh) 2013-05-01
US20130228820A1 (en) 2013-09-05
EP2614539A1 (de) 2013-07-17
WO2012032012A1 (de) 2012-03-15

Similar Documents

Publication Publication Date Title
EP2002176B1 (de) Optoelektronischer frontscheinwerfer
DE112017002565B4 (de) Anordnung mit einem elektrischen Bauteil und Verfahren zu deren Herstellung
DE102011115314B4 (de) LED-Modul
DE102004050371A1 (de) Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung
EP2193553A1 (de) Optoelektronischer halbleiterchip, optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
EP2297780B1 (de) Optoelektronisches modul mit einem trägersubstrat und einer mehrzahl von strahlung emittierenden halbleiterbauelementen und verfahren zu dessen herstellung
EP2347455A2 (de) Strahlungsemittierendes bauelement und verfahren zu dessen herstellung
WO2013056967A2 (de) Strahlungsemittierendes bauelement
DE202011100820U1 (de) Leistungshalbleiter
WO2016074914A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
WO2013124420A1 (de) Verfahren zum herstellen eines optoelektronischen bauelements und derart hergestelltes optoelektronisches bauelement
EP2286470A1 (de) Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements
DE102006015115A1 (de) Elektronisches Modul und Verfahren zum Herstellen eines elektronischen Moduls
WO2012010377A1 (de) Optoelektronisches bauelement
WO2013092435A1 (de) Anschlussträger, optoelektronische bauelementanordnung und beleuchtungsvorrichtung
WO2013092511A1 (de) Optoelektronisches halbleiterbauelement
DE102010044987A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102010046790A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zu dessen Herstellung
EP2619807B1 (de) Optoelektronischer halbleiterchip und verfahren zu dessen herstellung
EP2345076B1 (de) Oberflächenmontierbare vorrichtung
WO2015114103A1 (de) Oberflächenmontierbares multichip-bauelement
DE102008015551A1 (de) Optoelektronisches Bauelement mit planarer Kontaktierung und Verfahren zu dessen Herstellung
DE102004047061A1 (de) Gehäuse für mindestens einen optoelektronischen Halbleiterchip, Verfahren zum Herstellen einer von Vielzahl Gehäusen, optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102014101557A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102019127783A1 (de) Optoelektronisches bauelement und verfahren zur herstellung eines solchen

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20150401