WO2016074914A1 - Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils - Google Patents

Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils Download PDF

Info

Publication number
WO2016074914A1
WO2016074914A1 PCT/EP2015/074743 EP2015074743W WO2016074914A1 WO 2016074914 A1 WO2016074914 A1 WO 2016074914A1 EP 2015074743 W EP2015074743 W EP 2015074743W WO 2016074914 A1 WO2016074914 A1 WO 2016074914A1
Authority
WO
WIPO (PCT)
Prior art keywords
carrier
optoelectronic semiconductor
semiconductor chips
semiconductor component
parts
Prior art date
Application number
PCT/EP2015/074743
Other languages
English (en)
French (fr)
Inventor
Thomas Schwarz
Frank Singer
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to KR1020177012835A priority Critical patent/KR102407430B1/ko
Priority to JP2017519893A priority patent/JP6348660B2/ja
Priority to US15/525,759 priority patent/US9887336B2/en
Priority to CN201580049868.3A priority patent/CN107078131B/zh
Priority to DE112015005127.9T priority patent/DE112015005127B4/de
Publication of WO2016074914A1 publication Critical patent/WO2016074914A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil

Definitions

  • An optoelectronic semiconductor component is specified.
  • a method for producing such an optoelectronic semiconductor device is specified.
  • AI metal carrier are given with an electrically insulating ceramic coating.
  • An object to be solved is to provide an optoelectronic semiconductor device which has a low thermal resistance to an external carrier.
  • this includes
  • Optoelectronic semiconductor device a carrier.
  • the carrier has a carrier top side and a carrier base opposite thereto. At the carrier top and the
  • the underside of the carrier is preferably the main sides of the carrier.
  • the carrier top and / or the underside of the carrier can be flat and planar. It is possible that the carrier is composed of a plurality of carrier parts.
  • the carrier may be integrally formed.
  • the semiconductor component comprises one or more light-emitting
  • Light-emitting may mean that the semiconductor chip emits radiation having a maximum intensity of at least 300 nm or 400 nm or 430 nm and / or at most 950 nm or 680 nm or 550 nm or 495 nm.
  • the light-emitting semiconductor chips are blue light
  • the semiconductor device it is optionally possible that the semiconductor device
  • the semiconductor chips are soldered or glued in particular electrically conductive.
  • the electrical contact surfaces on the carrier base are not directly electrically connected.
  • the semiconductor device externally electrically contacted, for example, on a printed circuit board
  • all electrical contact surfaces are located on the underside of the carrier. This can mean that the optoelectronic semiconductor component is surface mountable, that is, it is an SMT component.
  • the carrier has a metal core.
  • the metal core is preferably a homogeneous, solid, monolithic material.
  • the metal core may be formed of a pure metal or, preferably, of a metal alloy.
  • the metal core is electrically conductive.
  • the metal core makes at least 40% or 60% or 80% or 90 ⁇ 6 of one
  • the total thickness of the carrier is to be determined in particular in the direction perpendicular to the carrier top.
  • the metal core of the carrier contributes to a mechanical stiffness of the carrier of at least 50% or 70% or 85% or 95%. In other words, the metal core then constitutes the carrier stabilizing or substantially stabilizing
  • the metal core is coated in places or over the entire surface with a ceramic layer.
  • the ceramic layer is preferably in
  • the ceramic layer is an electrical one
  • the ceramic layer is designed for electrical insulation, that is, in the intended use of the optoelectronic semiconductor component, the
  • Ceramic layer as an electrical insulating layer.
  • Ceramic layer has a thickness of at least 2 ym or 5 ym or 8 ym. Alternatively or additionally, the thickness of the ceramic layer is at most 100 ym or 50 ym or 20 ym or 15 ym. It is possible that the ceramic layer is composed of a plurality of ceramic particles, for example AlN particles. A mean diameter of the
  • Ceramic particles are preferably at least 10 nm or 50 nm and / or at most 500 nm or 250 nm or 120 nm. Such ceramic layers are known for example from the document US 2014/0293554 AI, the disclosure of which
  • the metal layer is preferably in immediate,
  • the metal layer particularly preferably covers the ceramic layer only incompletely. According to at least one embodiment, the
  • Metal layer led In this case, additional electrical connections, such as via bonding wires, may be present.
  • this includes
  • Optoelectronic semiconductor device a carrier having a carrier top and one of these opposite
  • Carrier base Several light emitting semiconductor chips are mounted on the carrier top. At least two electrical contact surfaces to an external electrical contacting of the semiconductor device are located on the carrier base.
  • the support comprises a metal core, the metal core constituting at least 60% of a thickness of the support and at least 70% mechanical
  • the metal core is
  • Ceramic layer is in places directly with a
  • Coated metal layer Coated metal layer.
  • the semiconductor chips are electrically connected to the contact surfaces via the metal layer.
  • the semiconductor chips are spatially close to the carrier top
  • Semiconductor components can, for example, in the automotive sector as a headlamp, in particular as a headlamp,
  • Carrier a high thermal conductivity and a
  • Ceramic layer and through the massive metal core such as a thermally highly conductive material such as aluminum or copper.
  • a separation of the electrical potentials to the carrier base and to the electrical contact surfaces can be achieved through the electrically insulating ceramic layer.
  • Metal core is also a good adaptation of a thermal expansion coefficient of the semiconductor device
  • Semiconductor components can be achieved in a singulation.
  • the carrier is made of exactly three or of exactly two or of exactly four or of formed more than four support parts. In this case, all support parts are preferably in a common plane. Furthermore, the carrier parts are preferably arranged spaced apart from each other, that is, the carrier parts do not touch then.
  • Semiconductor chips in particular all semiconductor chips, arranged on the largest of the carrier parts.
  • the largest carrier part here is in particular a middle of the carrier parts.
  • the contact surfaces are attached to two smaller ones of the carrier parts.
  • These smaller carrier parts, on which the contact surfaces are located are preferably outer carrier parts.
  • the largest carrier part with the semiconductor chips can be located between the two outer carrier parts.
  • the carrier tops and the carrier bottoms are preferably all flat and planar.
  • the ceramic layer of each support member is a single, continuous and closed layer around the associated metal core. This is true either in each cross section perpendicular to the carrier top side or at least in a cross section perpendicular to the carrier top side along a longitudinal axis of the carrier. The longitudinal axis is
  • Symmetry line of the carrier The longitudinal axis may be so act around a longest center line of the carrier, seen in plan view of the carrier tops.
  • the metal cores of all carrier parts are made of the same semifinished product, in particular
  • Sheet metal semi-finished, shaped Sheet metal semi-finished, shaped.
  • the shaping of the metal cores is carried out, for example, by means of stamping, etching, sawing
  • metal cores are formed from the same sheet metal, preferably all metal cores have the same material composition and thickness.
  • the carrier part, on which the semiconductor chips are mounted is free of the
  • this carrier part, on which the semiconductor chips are located, is not provided for electrical contacting of the semiconductor device to the outside.
  • Carrier tops of the carrier parts each have a larger area than the associated carrier bases or vice versa.
  • the carrier undersides are preferably a reduced carrier top. In other words, the carrier top sides and the carrier undersides can then be congruently superimposed via a scaling factor.
  • adjacent carrier parts each have a larger spacing on the carrier top sides than on the associated carrier undersides. This is achieved, for example, in that a gap between the corresponding, adjacent support parts to the
  • Carrier tops has a smaller width than at the carrier bottoms. This can be realized, for example, by an etching of the semifinished product, from which the carrier parts are formed, from two opposite sides.
  • the carrier parts are mechanically firmly connected to one another via one or more potting bodies. This means that in the
  • the at least one potting body, together with the carrier parts, constitutes the mechanically bearing component of the semiconductor component. Further components of the semiconductor component then do not or only do not contribute to a mechanical stabilization
  • Carrier bottoms are flush with the potting body. As a result, a flat mounting surface can be generated.
  • the mounting surface includes the carrier bottoms and a bottom of the
  • the first potting body preferably ends flush with the carrier tops and the underside of the carrier. Furthermore, the potting body can be flush with end faces of the carrier, the front sides connecting carrier underside and carrier top sides together. This flush closure is preferably with a tolerance of at most 25 ym or 10 ym or 5 ym or 0.5 ym. With others Words, the first potting body is then limited to an area in the direction perpendicular to the carrier top, in which the carrier parts are located. According to at least one embodiment, the
  • the second potting body is translucent or reflective for the radiation generated during operation of the semiconductor device
  • the second potting body may terminate flush with the end faces of the carrier and / or with the carrier top side and / or with side faces of the semiconductor chips. In a plane in which the carrier tops are located, the second potting body can be in direct contact with the first potting body, in particular in areas between the carrier parts, seen in plan view.
  • Semiconductor device at least three or at least five light-emitting semiconductor chips on.
  • the semiconductor chips preferably all the light-emitting semiconductor chips, are electrically connected in series.
  • Semiconductor chips are mounted, structured into electrical conductors and / or electrical connection surfaces.
  • Pads electrically isolated from the carrier base of the associated support member. This electrical insulation is on the one hand by structuring to the pads and on the other hand achievable by the electrically insulating ceramic layer.
  • Main pages electrically contacted For example, one of the main sides is designed as a planar, electrical contact and the other main side comprises a connection region, for example for a bonding wire.
  • the semiconductor chips are flip chips. In this case, the semiconductor chips on two different
  • the phosphor tiles can be made separately. This may mean that the phosphor chips are manufactured with respect to their shape separately from other components of the semiconductor device. In particular, the phosphor chips are mechanically self-supporting and in
  • exactly one of the semiconductor chips is exactly one of the phosphor laminae
  • Phosphors be associated with a plurality of semiconductor chips.
  • Phosphor plates each congruent over one of the semiconductor chips, seen in plan view. neighboring
  • Phosphor plates preferably do not touch.
  • the phosphor chips are each to a partial or complete conversion of light of the associated
  • green, yellow and / or red light is generated via the phosphor chips.
  • the light directly from the semiconductor chips and the longer wavelength light of the phosphor can mix to mixed-colored light, in particular to white light.
  • Semiconductor component is then formed by the phosphor plate together with the potting. According to at least one embodiment, the
  • Phosphor platelets have a thickness of at least 10 ym or 25 ym and / or of at most 500 ym or 250 ym or 75 ym. Furthermore, there are the phosphor tiles
  • average distance between the associated semiconductor chip and the phosphor wafer is then preferably at most 25 ym or 10 ym or 5 ym.
  • the average distance between the associated semiconductor chip and the phosphor wafer is then preferably at most 25 ym or 10 ym or 5 ym.
  • the phosphor chips can be phosphor particles and a matrix material into which the
  • Embedded phosphor particles have.
  • the phosphor chips are formed approximately from a phosphor ceramic.
  • the ceramic layer is limited to the carrier top side of the carrier part on which the semiconductor chips are mounted. In other words, the ceramic layer then merely provides electrical insulation between the semiconductor chips and the metal core of the relevant carrier part.
  • Carrier parts on which there are no semiconductor chips can thus be free of the ceramic layer.
  • the metal core of one of the carrier parts or of all the carrier parts is provided all around and completely with the ceramic layer. In other words, then the metal core is free at any point.
  • the metal core is formed from aluminum, copper, a copper alloy or an aluminum alloy.
  • the ceramic layer is preferably formed of a ceramic, the one
  • Main component of the metal core such as aluminum or copper has. If the metal core is an aluminum core, then the ceramic comprises
  • the metal layer comprises or consists of one or more of the following mentioned materials, in one or more
  • Partial layers of the metal layer Al, Ag, Au, Cu, Ni, Pd, Pt.
  • the carrier parts in the direction away from the carrier top side, each first have a constant width and immediately thereafter the carrier parts, down to the carrier underside, narrow
  • the constant width region for example, is at least 10% or 20% and / or at most 60% or 40% of the total thickness of the carrier.
  • the process comprises at least or exclusively the following steps, preferably in the order given:
  • the carrier composite has the carriers and their carrier parts as well as connecting webs which mechanically connect the carriers and the carrier parts to one another. These connecting webs are partially or completely removed and / or cut when separating the carrier composite. By the connecting webs of the carrier composite is at least until the generation of the potting mechanically stabilized and handled as a single component.
  • the connecting webs it is possible that the carrier and the carrier parts are mounted on a temporary carrier film, such as by gluing.
  • the carrier parts are provided over the whole area with the ceramic layer, with the exception of surfaces which, when singulated to the
  • FIG. 1B in a plan view and in FIG. 1A, a sectional view along a longitudinal axis L is shown
  • the longitudinal axis L is, as seen in plan view, a longest
  • the semiconductor device 1 has a carrier 2.
  • the carrier 2 is formed by three spaced-apart carrier parts 21a, 21b, 21c.
  • Each of the carrier parts 21a, 21b, 21c comprises a metal core 25.
  • a ceramic layer 26 is applied on each of the metal cores 25, a ceramic layer 26 is applied. As seen in cross section, see FIG. 1A, the ceramic layers 26 are each a continuous, continuous and closed layer around the associated metal core 25.
  • the ceramic layers 26 are each a continuous, continuous and closed layer around the associated metal core 25.
  • Ceramic layers 26 each have a metal layer 27 is applied.
  • the metal layers 27 are produced, for example, by vapor deposition or electroplating.
  • the carrier 2 has a carrier underside 24 and one of these opposite carrier top side 23. On the
  • Carrier top 23 are a plurality of light-emitting
  • the metal layer 27 is structured to form a plurality of electrical connection surfaces 7. Depending on one of the semiconductor chips 3 is exactly on one of
  • Carrier parts 21a, 21c is located, seen along the longitudinal axis L. Thus, a bottom of the central support member 21b potential-free.
  • An electrical contacting of the semiconductor device 1 is effected by the two outer carrier parts 21a, 21c. On the undersides there are electrical
  • the ESD protection diode 9 is electrically connected in parallel in semiconductor chips 3.
  • a carrier composite 20 with several of the carriers 2 is indicated.
  • Separation line S at which the carrier composite 20 in the individual carrier 2 is einzelzelbar. Adjacent carriers 2 are connected to each other via connecting webs which are only incompletely drawn. Along the separation line S are only the connecting webs, so that when you cut to the individual carriers 2, for example by means of sawing only a little hard, especially metallic and / or
  • a distance between the adjacent carrier parts 21a, 21b, 21c is smaller than at the carrier top sides 23. This is for example by
  • a semifinished product made of a material of the metal cores 25 is first of all provided. Subsequently, this semifinished product is structured to form the carrier composite 20, for example by means of etching from the undersides 24 and the upper sides 23. For this purpose, two photo planes, in each case from a main side of the carrier composite 20, are required in particular.
  • the application of the ceramic layer 26 and the application of the metal layer 27 takes place.
  • the metal layer 27 is structured to the connection surfaces 7.
  • the semiconductor chips 3 and the optional ESD protection diode 9 are applied and electrically via the bonding wires 8
  • Separation line S for instance by means of sawing.
  • the sawing is thus essentially only through the potting body.
  • the semiconductor chips 3 each have a separate phosphor plate 6 downstream.
  • white light can be generated via the radiation generated by the semiconductor chips 3, together with the phosphor chip 6.
  • the phosphor plates 6 may all be identical or may also have different phosphors or phosphor mixtures.
  • the phosphor chips are, for example, silicone platelets to which phosphor particles are added, or
  • the potting body 5 is produced.
  • the potting body 5 is preferably translucent or reflective for the generated light.
  • the potting 5 is made for example of a thermoplastic, epoxy, silicone or epoxy-silicone hybrid material as a base material.
  • Base material of the potting body 5 are, for example, absorbent or, preferably, reflective particles added, for example, of titanium dioxide.
  • the bonding wires 8 preferably do not project beyond the phosphor platelets 6, in the direction away from the carrier top side 23
  • the potting body 5 and the outer lead frame parts 21a, 21c are also flush with one another.
  • Carrier parts 21a, 21b, 21c in each case also project beyond in the lateral direction, so that seen in plan view, the support parts 21a, 21b, 21c completely around of a material of the
  • Potting 5 can be surrounded. A corresponding arrangement is possible in all other embodiments.
  • the semiconductor component 1 has a first potting body 5a and a second potting body 5b.
  • the first potting body 5a is, for example
  • radiopaque such as a dark or black epoxy or thermoplastics.
  • translucent or reflective second potting body 5b may be configured as explained in connection with FIG.
  • the first potting body 5a which is seen in cross section in the same area as the carrier 2, optimized for mechanical connection of the carrier parts together.
  • the embodiment according to FIG. 3 corresponds to the exemplary embodiment, as shown in FIG. Notwithstanding the representations of Figures 2 and 3, it is possible, as in all other embodiments, that the end faces 22 of the support 2 and side surfaces of the potting 5, 5a, 5b obliquely to the mounting surface 10, ie at an angle not equal to 90 ° , It is also possible that in the end faces 22 or in the side surfaces of the potting 5, 5a, 5b, a step is formed. Such oblique or stepped side surfaces arise, for example, when cutting to the semiconductor components 1, such as by sawing with V-shaped saw blades or sawing from two opposite sides, such as saw blades with different widths.
  • Metal core 25 provided. Also, the metal layer 27 extends only on the carrier top sides 23 and carrier bottoms 24 and not on side surfaces of the carrier parts 21a, 21b, 21c.
  • the semiconductor device according to FIG. 4 is analogous to FIG.
  • Semiconductor component of Figure 1 can be displayed. Deviating from this are preferred only two photo levels and a
  • Shadow mask required.
  • an electrical insulation can be achieved and on the other hand, a thermal resistance through the carrier 2 through to an external heat sink or an external mounting bracket low. This is also a higher surface density of
  • the carrier 2 is integrally formed.
  • An electrical connection between the carrier top side 23 and the carrier top side 23 and the carrier top side 23 and the carrier top side 23 and the carrier top side 23 is integrally formed.
  • Carrier bottom 24 is realized via through holes 28, which are provided with the metal layer 26. Separation to the semiconductor components takes place, in particular, by notching and breaking in the separation regions S. Via a first photo plane, the through-holes 28 can be generated. With a second photo plane, the pads 7 from the
  • Metal layer 27 structurable.
  • the underside of the single carrier part, to which the semiconductor chips 3 are applied is not potential-free.
  • the electrical contact surfaces 4 are attached to this underside 24.

Abstract

Esumfasst das optoelektronische Halbleiterbauteil (1) einen Träger (2) mit einer Trägeroberseite (23) und einer Trägerunterseite(24). Mehrere lichtemittierende Halbleiterchips (3) sind an der Trägeroberseite (23) angebracht. Mindestens zwei elektrische Kontaktflächen (4) befinden sich an der Trägerunterseite(24). Der Träger (2) weist einen Metallkern (25) auf, wobei der Metallkern (25) mindestens 60 % einer Dicke des Trägers (2) ausmacht und zu mindestens 70 % zu einer mechanischen Steifigkeit des Trägers (2) beiträgt. Der Metallkern (25) ist mindestens teilweise unmittelbar mit einer Keramikschicht (26) beschichtet, deren Dicke höchstens 100 µm beträgt. Die Keramikschicht (26) ist stellenweise unmittelbar mit einer Metallschicht (27) beschichtet. Die Halbleiterchips (3) sind über die Metallschicht (27) elektrisch mit den Kontaktflächen (4) verbunden.

Description

Beschreibung
Optoelektronisches Halbleiterbauteil und Verfahren zur
Herstellung eines optoelektronischen Halbleiterbauteils
Es wird ein optoelektronisches Halbleiterbauteil angegeben. Darüber hinaus wird ein Verfahren zur Herstellung eines solchen optoelektronischen Halbleiterbauteils angegeben. In der Druckschrift US 2014/0293554 AI sind Metallträger mit einer elektrisch isolierenden Keramikbeschichtung angegeben.
Eine zu lösende Aufgabe besteht darin, ein optoelektronisches Halbleiterbauteil anzugeben, das zu einem externen Träger hin einen geringen thermischen Widerstand aufweist.
Diese Aufgabe wird unter anderem durch ein optoelektronisches Halbleiterbauteil und durch ein Verfahren mit den Merkmalen der unabhängigen Patentansprüche gelöst. Bevorzugte
Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
Gemäß zumindest einer Ausführungsform umfasst das
optoelektronische Halbleiterbauteil einen Träger. Der Träger weist eine Trägeroberseite und eine dieser gegenüberliegenden Trägerunterseite auf. Bei der Trägeroberseite und der
Trägerunterseite handelt es sich bevorzugt um Hauptseiten des Trägers. Die Trägeroberseite und/oder die Trägerunterseite können eben und planar gestaltet sein. Es ist möglich, dass sich der Träger aus mehreren Trägerteilen zusammensetzt.
Alternativ hierzu kann der Träger einstückig ausgebildet sein . Gemäß zumindest einer Ausführungsform umfasst das Halbleiterbauteil einen oder mehrere lichtemittierende
Halbleiterchips. Lichtemittierend kann bedeuten, dass der Halbleiterchip Strahlung mit einer Wellenlänge maximaler Intensität von mindestens 300 nm oder 400 nm oder 430 nm und/oder von höchstens 950 nm oder 680 nm oder 550 nm oder 495 nm aussendet. Insbesondere handelt es sich bei den lichtemittierenden Halbleiterchips um blaues Licht
emittierende Leuchtdioden.
Es ist optional möglich, dass das Halbleiterbauteil
zusätzliche Halbleiterchips aufweist, die nicht zu einer Strahlungserzeugung vorgesehen sind. Bei solchen
Halbleiterchips handelt es sich beispielsweise um
Schutzdioden gegen Schäden vor elektrostatischen Entladungen oder auch um Adressierungschips oder um Steuerchips. Im Folgenden werden nur die lichtemittierenden Halbleiterchips detaillierter betrachtet und der Begriff Halbleiterchip bezeichnet nachfolgend jeweils die lichtemittierenden
Halbleiterchips.
Gemäß zumindest einer Ausführungsform sind die
Halbleiterchips an der Trägeroberseite angebracht.
Beispielsweise sind die Halbleiterchips angelötet oder insbesondere elektrisch leitfähig angeklebt.
Gemäß zumindest einer Ausführungsform weist das
Halbleiterbauteil zwei oder mehr als zwei elektrische
Kontaktflächen an der Trägerunterseite auf. Die elektrischen Kontaktflächen sind nicht unmittelbar elektrisch miteinander verbunden. Beispielsweise ist eine der Kontaktflächen als Anodenkontakt und eine andere der Kontaktflächen als
Katodenkontakt eingerichtet. Über die elektrischen Kontaktflächen ist das Halbleiterbauteil extern elektrisch kontaktierbar, beispielsweise auf einer Leiterplatte
elektrisch und bevorzugt auch gleichzeitig mechanisch anbringbar .
Gemäß zumindest einer Ausführungsform befinden sich alle elektrischen Kontaktflächen an der Trägerunterseite. Dies kann bedeuten, dass das optoelektronische Halbleiterbauteil oberflächenmontierbar ist, dass es sich also um ein SMT- Bauteil handelt.
Gemäß zumindest einer Ausführungsform weist der Träger einen Metallkern auf. Bei dem Metallkern handelt es sich bevorzugt um ein homogenes, massives, monolithisches Material. Der Metallkern kann aus einem Reinmetall oder, bevorzugt, aus einer Metalllegierung gebildet sein. Der Metallkern ist elektrisch leitfähig.
Gemäß zumindest einer Ausführungsform macht der Metallkern mindestens 40 % oder 60 % oder 80 % oder 90 ~6 einer
Gesamtdicke des Trägers aus. Die Gesamtdicke des Trägers ist insbesondere in Richtung senkrecht zu der Trägeroberseite zu bestimmen. Alternativ oder zusätzlich trägt der Metallkern des Trägers zu einer mechanischen Steifigkeit des Trägers zu mindestens 50 % oder 70 % oder 85 % oder 95 % bei. Mit anderen Worten stellt dann der Metallkern die den Träger stabilisierende oder im Wesentlichen stabilisierende
Komponente dar. Es geht dann die Trägereigenschaft des Trägers auf den Metallkern zurück. Weitere Komponenten des Trägers weisen in diesem Fall andere Hauptfunktionen auf, unabhängig von einer Steigerung der Tragkraft des Trägers. Gemäß zumindest einer Ausführungsform ist der Metallkern stellenweise oder ganzflächig mit einer Keramikschicht beschichtet. Die Keramikschicht steht bevorzugt in
unmittelbarem, direktem Kontakt zu dem Metallkern. Bei der Keramikschicht handelt es sich um eine elektrisch
isolierende, thermisch gut leitfähige Schicht. Insbesondere ist die Keramikschicht zu einer elektrischen Isolierung eingerichtet, das heißt im bestimmungsgemäßen Gebrauch des optoelektronischen Halbleiterbauteils wirkt die
Keramikschicht als elektrische Isolierschicht.
Gemäß zumindest einer Ausführungsform weist die
Keramikschicht eine Dicke von mindestens 2 ym oder 5 ym oder 8 ym auf. Alternativ oder zusätzlich liegt die Dicke der Keramikschicht bei höchstens 100 ym oder 50 ym oder 20 ym oder 15 ym. Es ist möglich, dass die Keramikschicht aus einer Vielzahl von Keramikpartikeln, beispielsweise AIN-Partikeln, zusammengesetzt ist. Ein mittlerer Durchmesser der
Keramikpartikel liegt bevorzugt bei mindestens 10 nm oder 50 nm und/oder bei höchstens 500 nm oder 250 nm oder 120 nm. Solche Keramikschichten sind etwa aus der Druckschrift US 2014/0293554 AI bekannt, deren Offenbarungsgehalt
hinsichtlich der Keramikschicht durch Rückbezug mit
aufgenommen wird.
Gemäß zumindest einer Ausführungsform ist auf die
Keramikschicht stellenweise eine Metallschicht aufgebracht. Die Metallschicht steht bevorzugt in unmittelbarem,
physischem Kontakt zu der Keramikschicht. Es bedeckt die Metallschicht die Keramikschicht besonders bevorzugt nur unvollständig . Gemäß zumindest einer Ausführungsform sind die
Halbleiterchips mit den elektrischen Kontaktflächen über die Metallschicht elektrisch verbunden. Das heißt, ein
elektrischer Strom von den Kontaktflächen hin zu den
Halbleiterchips wird mindestens zum Teil über die
Metallschicht geführt. Hierbei können zusätzliche elektrische Verbindungen, etwa über Bonddrähte, vorhanden sein.
In mindestens einer Ausführungsform umfasst das
optoelektronische Halbleiterbauteil einen Träger mit einer Trägeroberseite und einer dieser gegenüberliegenden
Trägerunterseite. Mehrere lichtemittierende Halbleiterchips sind an der Trägeroberseite angebracht. Mindestens zwei elektrische Kontaktflächen zu einer externen elektrischen Kontaktierung des Halbleiterbauteils befinden sich an der Trägerunterseite. Der Träger weist einen Metallkern auf, wobei der Metallkern mindestens 60 % einer Dicke des Trägers ausmacht und zu mindestens 70 % zu einer mechanischen
Steifigkeit des Trägers beiträgt. Der Metallkern ist
mindestens teilweise unmittelbar mit einer Keramikschicht beschichtet, deren Dicke höchstens 100 ym beträgt. Die
Keramikschicht ist stellenweise unmittelbar mit einer
Metallschicht beschichtet. Die Halbleiterchips sind über die Metallschicht elektrisch mit den Kontaktflächen verbunden.
Durch die Keramikschicht ist eine elektrische Isolation des Metallkerns erzielbar, wobei der Metallkern thermisch
leitfähig kontaktierbar bleibt. Hierdurch ist eine
kostengünstige Bauform des Halbleiterbauteils, insbesondere eine QFN-ähnliche Bauform, realisierbar. Weiterhin sind die Halbleiterchips räumlich eng an der Trägeroberseite
anordenbar und seriell verschaltbar . Solche
Halbleiterbauteile können beispielsweise im Automobilbereich als Scheinwerfer, insbesondere als Frontscheinwerfer,
Verwendung finden.
Bei einem solchen Halbleiterbauteil besteht mittels des
Trägers eine hohe thermische Leitfähigkeit und eine
effiziente Wärmespreizung zwischen den Halbleiterchips und einer externen Montagefläche. Dies wird insbesondere erreicht durch die nur dünne Isolationsschicht in Form der
Keramikschicht und durch den massiven Metallkern, etwa aus einem thermisch gut leitfähigen Material wie Aluminium oder Kupfer. Gleichzeitig ist durch die elektrisch isolierende Keramikschicht eine Trennung der elektrischen Potenziale zu der Trägerunterseite und zu den elektrischen Kontaktflächen hin erzielbar. Auf diese Weise sind einfache Designs und Schaltbilder auf den Montageplattformen, beispielsweise
Metallkernplatinen oder gedruckte Leiterplatten, kurz PCB, erzielbar. Ein Abstand zwischen den einzelnen Halbleiterchips auf dem Träger spielt dadurch bei der Montage des
Halbleiterbauteils an der externen Montageplattform keine signifikante Rolle mehr. Aufgrund der Verwendung von
insbesondere Aluminium oder Kupfer als Material für den
Metallkern ist auch eine gute Anpassung eines thermischen Ausdehnungskoeffizienten des Halbleiterbauteils an
Metallkernplatinen oder gedruckte Leiterplatten möglich.
Ferner befindet sich bei einem Vereinzelungsprozess nur vergleichsweise wenig Metall in einem Sägebereich, wodurch hohe Sägegeschwindigkeiten während der Herstellung der
Halbleiterbauteile bei einem Vereinzeln erzielbar sind.
Weiterhin ist der Aufbau des Halbleiterbauteils
kosteneffizient umsetzbar.
Gemäß zumindest einer Ausführungsform ist der Träger aus genau drei oder aus genau zwei oder aus genau vier oder aus mehr als vier Trägerteilen gebildet. Dabei befinden sich alle Trägerteile bevorzugt in einer gemeinsamen Ebene. Weiterhin sind die Trägerteile bevorzugt voneinander beabstandet angeordnet, das heißt, die Trägerteile berühren sich dann nicht.
Gemäß zumindest einer Ausführungsform sind die
Halbleiterchips, insbesondere alle Halbleiterchips, auf dem größten der Trägerteile angeordnet. Das größte Trägerteil ist hierbei insbesondere ein mittleres der Trägerteile.
Gemäß zumindest einer Ausführungsform sind die Kontaktflächen an zwei kleineren der Trägerteile angebracht. Diese kleineren Trägerteile, an denen sich die Kontaktflächen befinden, sind bevorzugt außen liegende Trägerteile. Insbesondere kann sich das größte Trägerteil mit den Halbleiterchips zwischen den beiden äußeren Trägerteilen befinden.
Gemäß zumindest einer Ausführungsform liegen die
Trägeroberseiten und/oder die Trägerunterseiten aller
Trägerteile in einer gemeinsamen Ebene. Hierbei sind die Trägeroberseiten und die Trägerunterseiten bevorzugt alle eben und planar geformt. Gemäß zumindest einer Ausführungsform handelt es sich bei der Keramikschicht eines jeden Trägerteils um eine einzige, zusammenhängende und geschlossene Schicht um den zugehörigen Metallkern herum. Dies gilt entweder in jedem Querschnitt senkrecht zu der Trägeroberseite gesehen oder zumindest in einem Querschnitt senkrecht zu der Trägeroberseite entlang einer Längsachse des Trägers. Die Längsachse ist
beispielsweise, in Draufsicht gesehen, eine längste
Symmetrielinie des Trägers. Bei der Längsachse kann es sich also um eine längste Mittellinie des Trägers handeln, in Draufsicht auf die Trägeroberseiten gesehen.
Gemäß zumindest einer Ausführungsform sind die Metallkerne aller Trägerteile aus demselben Halbzeug, insbesondere
Blechhalbzeug, geformt. Das Formen zu den Metallkernen erfolgt beispielsweise über ein Stanzen, Ätzen, Sägen
und/oder Laserschneiden. Da die Metallkerne aus demselben Blechzeug geformt sind, weisen bevorzugt alle Metallkerne dieselbe Materialzusammensetzung und Dicke auf.
Gemäß zumindest einer Ausführungsform ist das Trägerteil, auf dem die Halbleiterchips angebracht sind, frei von den
elektrischen Kontaktflächen. Mit anderen Worten ist dieses Trägerteil, auf dem sich die Halbleiterchips befinden, nicht zu einer elektrischen Kontaktierung des Halbleiterbauteils nach außen hin vorgesehen.
Gemäß zumindest einer Ausführungsform weisen die
Trägeroberseiten der Trägerteile jeweils eine größere Fläche auf als die zugehörigen Trägerunterseiten oder ungekehrt. Dabei handelt es sich bei den Trägerunterseiten bevorzugt um eine verkleinerte Trägeroberseite. Mit anderen Worten sind über einen Skalierungsfaktor dann die Trägeroberseiten und die Trägerunterseiten deckungsgleich übereinander bringbar.
Gemäß zumindest einer Ausführungsform weisen benachbarte Trägerteile an den Trägeroberseiten jeweils einen größeren Abstand auf als an den zugehörigen Trägerunterseiten. Dies ist beispielsweise dadurch erreicht, dass ein Spalt zwischen den entsprechenden, benachbarten Trägerteilen an den
Trägeroberseiten eine kleinere Breite aufweist als an den Trägerunterseiten. Realisierbar ist dies beispielsweise durch ein Ätzen des Halbzeugs, aus dem die Trägerteile gebildet sind, von zwei einander gegenüberliegenden Seiten her.
Gemäß zumindest einer Ausführungsform sind die Trägerteile über einen oder über mehrere Vergusskörper mechanisch fest miteinander verbunden. Dies bedeutet, dass sich im
bestimmungsgemäßen Gebrauch des Halbleiterbauteils die
Trägerteile nicht von dem Vergusskörper lösen und umgekehrt. Eine mechanische Integrität ist also durch den Vergusskörper hergestellt.
Gemäß zumindest einer Ausführungsform stellt der mindestens eine Vergusskörper, zusammen mit den Trägerteilen, die mechanisch tragende Komponente des Halbleiterbauteils dar. Weitere Komponenten des Halbleiterbauteils tragen dann zu einer mechanischen Stabilisierung nicht oder nur
untergeordnet bei.
Gemäß zumindest einer Ausführungsform schließen alle
Trägerunterseiten bündig mit dem Vergusskörper ab. Hierdurch ist eine ebene Montagefläche erzeugbar. Die Montagefläche umfasst die Trägerunterseiten und eine Unterseite des
Vergusskörpers . Gemäß zumindest einer Ausführungsform weist das
Halbleiterbauteil einen lichtundurchlässigen ersten
Vergusskörper auf. Der erste Vergusskörper schließt bevorzugt bündig mit den Trägeroberseiten und den Trägerunterseite ab. Weiterhin kann der Vergusskörper bündig mit Stirnseiten des Trägers abschließen, wobei die Stirnseiten Trägerunterseiten und Trägeroberseiten miteinander verbinden. Dieses bündige Abschließen liegt bevorzugt mit einer Toleranz von höchstens 25 ym oder 10 ym oder 5 ym oder 0,5 ym vor. Mit anderen Worten ist dann der erste Vergusskörper auf einen Bereich in Richtung senkrecht der Trägeroberseite beschränkt, in dem sich auch die Trägerteile befinden. Gemäß zumindest einer Ausführungsform weist das
Halbleiterbauteil einen zweiten Vergusskörper auf. Der zweite Vergusskörper ist lichtdurchlässig oder reflektierend für die im Betrieb des Halbleiterbauteils erzeugte Strahlung
ausgeformt. Der zweite Vergusskörper kann bündig mit den Stirnseiten des Trägers und/oder mit der Trägeroberseite und/oder mit Seitenflächen der Halbleiterchips abschließen. In einer Ebene, in der sich die Trägeroberseiten befinden, kann der zweite Vergusskörper in direktem Kontakt mit dem ersten Vergusskörper stehen, insbesondere in Bereichen zwischen den Trägerteilen, in Draufsicht gesehen.
Gemäß zumindest einer Ausführungsform weist das
Halbleiterbauteil mindestens drei oder mindestens fünf lichtemittierende Halbleiterchips auf. Die Halbleiterchips, bevorzugt alle lichtemittierenden Halbleiterchips, sind elektrisch in Serie geschaltet.
Gemäß zumindest einer Ausführungsform ist die Metallschicht an der Trägeroberseite des Trägerteils, auf dem die
Halbleiterchips angebracht sind, zu elektrischen Leiterbahnen und/oder zu elektrischen Anschlussflächen strukturiert.
Beispielsweise ist dann auf jeder elektrischen
Anschlussfläche genau einer der Halbleiterchips aufgebracht. Gemäß zumindest einer Ausführungsform sind die elektrischen
Anschlussflächen elektrisch isoliert von der Trägerunterseite des zugehörigen Trägerteils. Diese elektrische Isolierung ist einerseits durch eine Strukturierung zu den Anschlussflächen und andererseits durch die elektrisch isolierende Keramikschicht erzielbar.
Gemäß zumindest einer Ausführungsform sind die
Halbleiterchips je an zwei einander gegenüberliegenden
Hauptseiten elektrisch kontaktiert. Beispielsweise ist eine der Hauptseiten als flächiger, elektrischer Kontakt gestaltet und die andere Hauptseite umfasst einen Anschlussbereich etwa für einen Bonddraht. Alternativ ist es möglich, dass es sich bei den Halbleiterchips um Flip-Chips handelt. In diesem Fall können die Halbleiterchips auf zwei verschiedenen
elektrischen Anschlussflächen angebracht und mit diesen elektrisch verbunden sein. Weiterhin ist es möglich, dass im Falle von Flip-Chips die Halbleiterchips mit keiner der
Anschlussflächen elektrisch in Verbindung stehen. Es kann dann sein, dass die Anschlussflächen zusätzlich oder
ausschließlich als mechanische Befestigungsflächen dienen und eine elektrische Kontaktierung zum Beispiel nur über
Bonddrähte erfolgt.
Gemäß zumindest einer Ausführungsform weist das
Halbleiterbauteil eines oder mehrere Leuchtstoffplättchen auf. Die Leuchtstoffplättchen können separat hergestellt sein. Dies kann bedeuten, dass die Leuchtstoffplättchen hinsichtlich ihrer Form separat von anderen Bestandteilen des Halbleiterbauteils hergestellt sind. Insbesondere sind die Leuchtstoffplättchen mechanisch selbsttragend und in
mechanisch selbsttragendem Zustand in dem Halbleiterbauteil verbaut .
Gemäß zumindest einer Ausführungsform ist je genau einem der Halbleiterchips genau eines der Leuchtstoffplättchen
zugeordnet. Mit anderen Worten liegt dann eine eineindeutig Zuordnung zwischen den Halbleiterchips und den
Leuchtstoffplättchen vor. Alternativ kann ein
Leuchtstoffplättchen mehreren der Halbleiterchips zugeordnet sein .
Gemäß zumindest einer Ausführungsform liegen die
Leuchtstoffplättchen jeweils deckungsgleich über einem der Halbleiterchips, in Draufsicht gesehen. Benachbarte
Leuchtstoffplättchen berühren sich bevorzugt nicht.
Die Leuchtstoffplättchen sind jeweils zu einer teilweisen oder vollständigen Umwandlung von Licht des zugehörigen
Halbleiterchips in langwelligeres Licht eingerichtet.
Insbesondere wird über die Leuchtstoffplättchen grünes, gelbes und/oder rotes Licht erzeugt. Das Licht direkt von den Halbleiterchips und das langwelligere Licht des Leuchtstoffs kann sich zu mischfarbigem Licht, insbesondere zu weißem Licht, mischen.
Gemäß zumindest einer Ausführungsform schließen die
Leuchtstoffplättchen, in Richtung weg von dem Träger, bündig mit dem Vergusskörper ab. Eine Oberseite des
Halbleiterbauteils ist dann durch die Leuchtstoffplättchen zusammen mit dem Vergusskörper gebildet. Gemäß zumindest einer Ausführungsform weisen die
Leuchtstoffplättchen eine Dicke von mindestens 10 ym oder 25 ym und/oder von höchstens 500 ym oder 250 ym oder 75 ym auf. Weiterhin befinden sich die Leuchtstoffplättchen
bevorzugt nahe an dem zugehörigen Halbleiterchip. Ein
mittlerer Abstand zwischen dem zugehörigen Halbleiterchip und dem Leuchtstoffplättchen liegt dann bevorzugt bei höchstens 25 ym oder 10 ym oder 5 ym. Beispielsweise sind die
Leuchtstoffplättchen über ein Silikon an dem zugehörigen Halbleiterchip angeklebt. Die Leuchtstoffplättchen können Leuchtstoffpartikel und ein Matrixmaterial, in das die
Leuchtstoffpartikel eingebettet sind, aufweisen. Alternativ ist es möglich, dass die Leuchtstoffplättchen etwa aus einer Leuchtstoffkeramik geformt sind.
Gemäß zumindest einer Ausführungsform ist die Keramikschicht auf die Trägeroberseite desjenigen Trägerteils beschränkt, auf dem die Halbleiterchips angebracht sind. Mit anderen Worten besteht dann durch die Keramikschicht lediglich eine elektrische Isolierung zwischen den Halbleiterchips und dem Metallkern des betreffenden Trägerteils. Die weiteren
Trägerteile, auf denen sich keine Halbleiterchips befinden, können also frei von der Keramikschicht sein.
Gemäß zumindest einer Ausführungsform ist der Metallkern von einem der Trägerteile oder von allen der Trägerteile ringsum und vollständig mit der Keramikschicht versehen. Mit anderen Worten liegt dann der Metallkern an keiner Stelle frei.
Gemäß zumindest einer Ausführungsform ist der Metallkern aus Aluminium, aus Kupfer, aus einer Kupferlegierung oder aus einer Aluminiumlegierung geformt. Die Keramikschicht ist bevorzugt aus einer Keramik gebildet, die einen
Hauptbestandteil des Metallkerns, beispielsweise Aluminium oder Kupfer, aufweist. Handelt es sich bei dem Metallkern um einen Aluminiumkern, so umfasst die Keramik dann
beispielsweise Aluminiumnitrid und/oder Aluminiumoxid oder besteht hieraus.
Gemäß zumindest einer Ausführungsform umfasst oder besteht die Metallschicht aus einem oder mehreren der nachfolgend genannten Materialien, in einer oder auch in mehreren
Teilschichten der Metallschicht: AI, Ag, Au, Cu, Ni, Pd, Pt .
Gemäß zumindest einer Ausführungsform weisen, in Richtung weg von der Trägeroberseite, die Trägerteile je zuerst eine konstante Breite auf und direkt anschließend verschmälern sich die Trägerteile, bis hin zur Trägerunterseite, im
Querschnitt gesehen. Der Bereich konstanter Breite betrifft beispielsweise mindestens 10 % oder 20 % und/oder höchstens 60 % oder 40 % der Gesamtdicke des Trägers.
Darüber hinaus wird ein Verfahren zur Herstellung eines solchen optoelektronischen Halbleiterbauteils angegeben.
Merkmale für das Verfahren sind daher auch für das
optoelektronische Halbleiterbauteil offenbart und umgekehrt.
In mindestens einer Ausführungsform umfasst das Verfahren mindestens oder ausschließlich die folgenden Schritte, bevorzugt in der angegebenen Reihenfolge:
- Bereitstellen eines metallischen Halbzeugs und Formen des
Halbzeugs zu einem Trägerverbund durch Ätzen, Stanzen, Sägen, Schneiden und/oder Laserbehandlung, so dass die Metallkerne geformt werden,
- Erzeugen der Keramikschicht an den Metallkernen des
Trägerverbunds,
- Erzeugen und Strukturieren der Metallschicht auf der
Keramikschicht, so dass auch die elektrischen Kontaktflächen gebildet werden,
- Aufbringen und elektrisches Kontaktieren der
Halbleiterchips,
- Erzeugen zumindest eines Vergusskörpers, und
- Vereinzeln des Trägerverbunds zu den Trägern und den optoelektronischen Halbleiterbauteilen. Gemäß zumindest einer Ausführungsform weist der Trägerverbund die Träger und deren Trägerteile auf sowie Verbindungsstege, die die Träger und die Trägerteile mechanisch miteinander verbinden. Diese Verbindungsstege werden beim Vereinzeln des Trägerverbunds teilweise oder vollständig entfernt und/oder zerteilt. Durch die Verbindungsstege ist der Trägerverbund zumindest bis zum Erzeugen des Vergusskörpers mechanisch stabilisiert und als einziges Bauteil handhabbar. Alternativ zu den Verbindungsstegen ist es möglich, dass die Träger und die Trägerteile auf einer temporären Trägerfolie, etwa mittels Kleben, angebracht sind.
Gemäß zumindest einer Ausführungsform sind die Trägerteile ganzflächig mit der Keramikschicht versehen, mit Ausnahme von Oberflächen, die bei einem Vereinzeln zu den
Halbleiterbauteilen, insbesondere durch ein Zerteilen der Verbindungsstege, entstehen. Nachfolgend wird ein hier beschriebenes optoelektronisches Halbleiterbauteil unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche
Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
Es zeigen: Figuren 1 bis 5 schematische Darstellungen von
Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterbauteilen. In Figur 1B ist in einer Draufsicht und in Figur 1A in einer Schnittdarstellung entlang einer Längsachse L ein
Ausführungsbeispiel eines optoelektronischen
Halbleiterbauteils 1 gezeigt. Bei der Längsachse L handelt es sich dabei, in Draufsicht gesehen, um eine längste
Mittelachse eines Trägers 2 und/oder des Halbleiterbauteils 1.
Das Halbleiterbauteil 1 weist einen Träger 2 auf. Der Träger 2 ist durch drei voneinander beabstandete Trägerteile 21a, 21b, 21c gebildet. Jedes der Trägerteile 21a, 21b, 21c umfasst einen Metallkern 25. Auf den Metallkernen 25 ist je eine Keramikschicht 26 aufgebracht. Im Querschnitt gesehen, siehe Figur 1A, handelt es sich bei den Keramikschichten 26 je um eine durchgehende, zusammenhängende und geschlossene Schicht um den zugehörigen Metallkern 25 herum. Auf die
Keramikschichten 26 ist je eine Metallschicht 27 aufgebracht. Die Metallschichten 27 sind beispielsweise mittels Bedampfen oder Galvanik erzeugt.
Der Träger 2 weist eine Trägerunterseite 24 und einer dieser gegenüberliegende Trägeroberseite 23 auf. Auf der
Trägeroberseite 23 sind mehrere lichtemittierende
Halbleiterchips 3, insbesondere Leuchtdiodenchips,
aufgebracht. An der Trägeroberseite 23 ist die Metallschicht 27 zu mehreren elektrischen Anschlussflächen 7 strukturiert. Je einer der Halbleiterchips 3 ist auf genau einer der
Anschlussflächen 7 aufgebracht und elektrisch sowie
mechanisch mit dieser Anschlussfläche 7 verbunden. Über die Strukturierung der Metallschicht 27 zu den Anschlussflächen 7 ist eine Serienschaltung der Halbleiterchips 3 realisiert. Die Halbleiterchips 3 stehen dabei nicht in direktem
elektrischem Kontakt zu der Unterseite 24 des größten Trägerteils 21b, das sich mittig zwischen den kleineren
Trägerteilen 21a, 21c befindet, entlang der Längsachse L gesehen. Damit ist eine Unterseite des mittleren Trägerteils 21b potenzialfrei.
Eine elektrische Kontaktierung des Halbleiterbauteils 1 erfolgt durch die beiden außen liegenden Trägerteile 21a, 21c. An deren Unterseiten befinden sich elektrische
Kontaktflächen 4, mit denen das Halbleiterbauteil 1 extern elektrisch kontaktierbar ist. Ein externer Montageträger ist dabei in den Abbildungen jeweils nicht dargestellt. Eine elektrische Verbindung der Trägerteile 21a, 21c zu dem mittleren Trägerteil 21b ist über Bonddrähte 8 hergestellt. Optional, wie auch in allen anderen Ausführungsbeispielen, ist auf einem der Trägerteile eine ESD-Schutzdiode 9
angebracht. Die ESD-Schutzdiode 9 ist in Halbleiterchips 3 elektrisch parallel geschaltet. In der Draufsicht in Figur 1B ist ein Trägerverbund 20 mit mehreren der Träger 2 angedeutet. Eine Strich-Punkt-Linie, die den Träger 2 umläuft, stellt insbesondere eine
Separationslinie S dar, an der der Trägerverbund 20 in die einzelnen Träger 2 vereinzelbar ist. Benachbarte Träger 2 sind über Verbindungsstege, die nur unvollständig gezeichnet sind, miteinander verbunden. Entlang der Separationslinie S befinden sich lediglich die Verbindungsstege, so dass bei einem Zerteilen zu den einzelnen Trägern 2 etwa mittels Sägen nur wenig hartes, insbesondere metallisches und/oder
keramisches Material zu durchdringen ist. Ein Vereinzeln zu den Trägern 2 sowie Halbleiterbauteilen 1 erfolgt bevorzugt nach einem Erzeugen eines in Figur 1 nicht dargestellten Vergusskörpers, vergleiche auch die Figuren 2 und 3. An den Trägerunterseiten 24 ist ein Abstand zwischen den benachbarten Trägerteilen 21a, 21b, 21c kleiner als an den Trägeroberseiten 23. Dies ist beispielsweise durch
unterschiedliche Ätzprozesse von der Trägeroberseite 23 und von der Trägerunterseite 24 her realisierbar. Durch den größeren Abstand zwischen den Trägerteilen 21a, 21b, 21c an den Trägerunterseiten 24 sind größere Positioniertoleranzen an einem externen Montageträger erzielbar.
Zum Herstellen des Halbleiterbauteils 1 wird insbesondere zuerst ein Halbzeug aus einem Material der Metallkerne 25 bereitgestellt. Anschließend wird dieses Halbzeug zu dem Trägerverbund 20 strukturiert, beispielsweise mittels Ätzen von den Unterseiten 24 und den Oberseiten 23 her. Hierzu sind insbesondere zwei Fotoebenen, jeweils von einer Hauptseite des Trägerverbunds 20 her, erforderlich.
Anschließend erfolgt das Aufbringen der Keramikschicht 26 und das Aufbringen der Metallschicht 27. Nachfolgend wird, insbesondere über eine dritte Fotoebene, die Metallschicht 27 zu den Anschlussflächen 7 strukturiert. Danach werden die Halbleiterchips 3 und die optionale ESD-Schutzdiode 9 aufgebracht sowie über die Bonddrähte 8 elektrisch
verschaltet.
Nach dem Aufbringen und/oder Verschalten der Halbleiterchips 3 kann ein elektrisches und/oder optisches Testen der
Bauteile noch im Trägerverbund 20 erfolgen. Nach dem
optionalen Testen wird der in Figur 1 nicht dargestellte
Vergusskörper erzeugt, über den die Trägerteile 21a, 21b, 21c miteinander mechanisch fest verbunden werden. Nach dem Erzeugen des in Figur 1 nicht dargestellten
Vergusskörpers erfolgt ein Vereinzeln entlang der
Separationslinie S, etwa mittels Sägen. Das Sägen erfolgt somit im Wesentlichen nur durch den Vergusskörper hindurch.
Beim Ausführungsbeispiel, wie in der Schnittdarstellung in Figur 2 gezeigt, ist den Halbleiterchips 3 jeweils ein separates Leuchtstoffplättchen 6 nachgeordnet. Über die von den Halbleiterchips 3 erzeugte Strahlung, zusammen mit dem Leuchtstoffplättchen 6, kann beispielsweise weißes Licht erzeugt werden. Die Leuchtstoffplättchen 6 können alle baugleich sein oder auch unterschiedliche Leuchtstoffe oder Leuchtstoffmischungen aufweisen. Bei den Leuchtstoffplättchen handelt es sich beispielsweise um Silikonplättchen, denen Leuchtstoffpartikel beigegeben sind, oder um
Leuchtstoffkeramikplättchen .
Nach dem Aufbringen der Leuchtstoffplättchen 6, die auch in allen anderen Ausführungsbeispielen vorhanden sein können, wird der Vergusskörper 5 erzeugt. Der Vergusskörper 5 ist bevorzugt lichtdurchlässig oder reflektierend für das erzeugte Licht. Der Verguss 5 ist beispielsweise aus einem Thermoplasten, Epoxid, Silikon oder Epoxid-Silikon- Hybridmaterial als Grundmaterial hergestellt. Dem
Grundmaterial des Vergusskörpers 5 sind beispielsweise absorbierende oder, bevorzugt, reflektierende Partikel etwa aus Titandioxid beigegeben.
Die Bonddrähte 8 überragen bevorzugt die Leuchtstoffplättchen 6 nicht, in Richtung weg von der Trägeroberseite 23. Der
Vergusskörper 5 sowie die Leuchtstoffplättchen 6 können, in Richtung weg von der Trägeroberseite 23, bündig miteinander abschließen. Alternativ ist es möglich, dass der Vergusskörper 5 die Leuchtstoffplättchen 6 bedeckt, in
Draufsicht gesehen.
An Stirnflächen 22 des Trägers 2 schließen der Vergusskörper 5 und die äußeren Leiterrahmenteile 21a, 21c ebenfalls bündig miteinander ab. Alternativ kann der Vergusskörper 5 die
Trägerteile 21a, 21b, 21c in seitlicher Richtung auch jeweils überragen, so dass in Draufsicht gesehen die Trägerteile 21a, 21b, 21c ringsum vollständig von einem Material des
Vergusskörpers 5 umgeben sein können. Eine entsprechende Anordnung ist auch in allen anderen Ausführungsbeispielen möglich .
Beim Ausführungsbeispiel, wie in der Schnittdarstellung in Figur 3 gezeigt, weist das Halbleiterbauteil 1 einen ersten Vergusskörper 5a und einen zweiten Vergusskörper 5b auf. Der erste Vergusskörper 5a ist beispielsweise
strahlungsundurchlässig gestaltet, etwa aus einem dunklen oder schwarzen Epoxidmaterial oder Thermoplasten. Der
lichtdurchlässige oder reflektierende zweite Vergusskörper 5b kann gestaltet sein, wie in Verbindung mit Figur 2 erläutert.
Durch die Aufteilung in den ersten Vergusskörper 5a und in den zweiten Vergusskörper 5b können die mechanischen
Eigenschaften und die optischen Eigenschaften separat
voneinander optimiert werden. So ist beispielsweise der erste Vergusskörper 5a, der sich im Querschnitt gesehen im selben Bereich befindet wie der Träger 2, zu einer mechanischen Verbindung der Trägerteile miteinander optimiert.
Im Übrigen entspricht das Ausführungsbeispiel gemäß Figur 3 dem Ausführungsbeispiel, wie in Figur 2 gezeigt. Abweichend von den Darstellungen der Figuren 2 und 3 ist es möglich, wie auch in allen anderen Ausführungsbeispielen, dass die Stirnseiten 22 des Trägers 2 sowie Seitenflächen der Vergusskörper 5, 5a, 5b schräg zu der Montagefläche 10 verlaufen, also in einem Winkel ungleich 90°. Ebenso ist es möglich, dass in den Stirnseiten 22 oder in den Seitenflächen der Vergusskörper 5, 5a, 5b eine Stufe geformt ist. Solche schräge oder gestufte Seitenflächen entstehen zum Beispiel bei einem Zerteilen zu den Halbleiterbauteilen 1 etwa durch ein Sägen mit V-förmigen Sägeblättern oder durch ein Sägen von zwei einander gegenüberliegenden Seiten her, etwa mit Sägeblättern mit unterschiedlichen Breiten.
In Figur 4A ist in einer Schnittdarstellung entlang der
Längsachse L und in einer Draufsicht in Figur 4B ein weiteres Ausführungsbeispiel des Halbleiterbauteils 1 illustriert. Zur Vereinfachung der Darstellung ist der Vergusskörper in Figur 4 nicht gezeichnet. In Figur 4 ist nur das größte, mittlere Trägerteil 21b an der Trägeroberseite 23 mit der Keramikschicht 26 auf dem
Metallkern 25 versehen. Auch die Metallschicht 27 erstreckt sich nur auf die Trägeroberseiten 23 und Trägerunterseiten 24 und nicht auf Seitenflächen der Trägerteile 21a, 21b, 21c. Das Halbleiterbauteil gemäß Figur 4 ist analog zu dem
Halbleiterbauteil der Figur 1 darstellbar. Abweichend hiervon sind bevorzugt lediglich zwei Fotoebenen und eine
Schattenmaske erforderlich. Durch die nur dünne Keramikschicht 26 ist einerseits eine elektrische Isolation erzielbar und andererseits ist ein thermischer Widerstand durch den Träger 2 hindurch zu einer externen Wärmesenke oder einem externen Montageträger gering. Dadurch ist auch eine höhere Flächendichte der
Halbleiterchips 3 an der Trägeroberseite 23 realisierbar.
Bei dem nächsten Ausführungsbeispiel, siehe die
Schnittdarstellung in Figur 5A und die Draufsicht in Figur
5B, ist der Träger 2 einstückig ausgebildet. Eine elektrische Verbindung zwischen der Trägeroberseite 23 und der
Trägerunterseite 24 ist über Durchgangslöcher 28, die mit der Metallschicht 26 versehen sind, realisiert. Ein Vereinzeln zu den Halbleiterbauteilen erfolgt insbesondere durch ein Kerben und Brechen in den Separationsbereichen S. Über eine erste Fotoebene sind die Durchgangslöcher 28 erzeugbar. Mit einer zweiten Fotoebene sind die Anschlussflächen 7 aus der
Metallschicht 27 strukturierbar.
Anders als bei den Ausführungsbeispielen der Figuren 1 bis 4 ist die Unterseite des einzigen Trägerteils, auf den die Halbleiterchips 3 aufgebracht sind, nicht potenzialfrei. Die elektrischen Kontaktflächen 4 sind an dieser Unterseite 24 angebracht.
Die hier beschriebene Erfindung ist nicht durch die
Beschreibung anhand der Ausführungsbeispiele beschränkt.
Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist .
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2014 116 529.2, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird. Bezugs zeichenliste
1 optoelektronisches Halbleiterbaute
10 Montagefläche
2 Träger
20 Träger erbünd
21 Trägerteil
22 Stirnseite des Trägers
23 Trägeroberseite
24 Trägerunterseite
25 Metallkern
26 Keramikschicht
27 Metallschicht
28 Durchgangsloch
3 Licht emittierender Halbleiterchip
4 elektrische Kontaktfläche
5 Vergusskörper
6 Leuchtstoffplättchen
7 Anschlussfläche
8 Bonddraht
9 ESD-Schutzdiode
L Längsachse des Trägers
S Separationslinie

Claims

Patentansprüche
1. Optoelektronisches Halbleiterbauteil (1) mit
- einem Träger (2) mit einer Trägeroberseite (23) und einer dieser gegenüber liegenden Trägerunterseite (24),
- mehreren Licht emittierenden Halbleiterchips (3) , die an der Trägeroberseite (23) angebracht sind, und
- mindestens zwei elektrischen Kontaktflächen (4) an der Trägerunterseite (24) zur externen elektrischen Kontaktierung des Halbleiterbauteils (1),
wobei
- der Träger (2) einen Metallkern (25) aufweist und der Metallkern (25) mindestens 60 % einer Dicke des Trägers (2) ausmacht und zu mindestens 70 ~6 zu einer
mechanischen Steifigkeit des Trägers (2) beiträgt,
- der Metallkern (25) mindestens teilweise unmittelbar mit einer Keramikschicht (26) beschichtet, deren Dicke (26) höchstens 100 ym beträgt,
- die Keramikschicht (26) stellenweise unmittelbar mit einer Metallschicht (27) beschichtet ist,
- die Halbleiterchips (3) über die Metallschicht (27) elektrisch mit den Kontaktflächen (4) verbunden sind,
- der Träger (2) aus mehreren Trägerteilen (21)
gebildet ist,
- die Keramikschicht (26) eines jeden Trägerteils (21) eine einzige, zusammenhängende und geschlossene Schicht um den zugehörigen Metallkern (25) herum bildet,
- die Trägeroberseiten (23) jeweils eine größere Fläche aufweisen als die zugehörigen Trägerunterseiten (24), und
- die Trägerteile (21) über zumindest einen
Vergusskörper (5) mechanisch fest miteinander verbunden sind und der Vergusskörper (5) zusammen mit den Trägerteilen (21) die mechanisch tragende Komponente des Halbleiterbauteils (1) darstellt, sodass alle
Trägerunterseiten (24) bündig mit dem Vergusskörper (5) abschließen .
Optoelektronisches Halbleiterbauteil (1) nach dem vorhergehenden Anspruch,
bei dem der Träger (2) aus genau drei separaten, voneinander beabstandeten Trägerteilen (21) gebildet ist,
wobei die Trägerteile (21) in einer gemeinsamen Ebene angeordnet und voneinander beabstandet sind, und wobei die Halbleiterchips (3) auf einem größten, mittleren der Trägerteile (21) angeordnet sind und sich die Kontaktflächen (4) an den beiden kleineren, äußeren Trägerteilen (21) befinden.
Optoelektronisches Halbleiterbauteil (1) nach dem vorhergehenden Anspruch,
bei dem die Trägeroberseiten (23) und die
Trägerunterseiten (24) aller Trägerteile (21) eben geformt sind und in einer gemeinsamen Ebene liegen, wobei die Metallkerne (26) aller Trägerteile (21) aus demselben Blechhalbzeug durch Stanzen, Ätzen und/oder Sägen geformt sind.
Optoelektronisches Halbleiterbauteil (1) nach einem der Ansprüche 2 oder 3,
bei dem das Trägerteil (2), auf dem die Halbleiterchips (3) angebracht sind, frei von den Kontaktflächen (4) ist,
wobei ein Abstand zwischen benachbarten Trägerteilen (21) an den Trägeroberseiten (23) jeweils kleiner ist als an den zugehörigen Trägerunterseiten (24) . Optoelektronisches Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche,
bei dem das Halbleiterbauteil (1) eine ebene
Montagefläche (10), die die Trägerunterseiten (24) umfasst, aufweist.
Optoelektronisches Halbleiterbauteil (1) nach dem vorhergehenden Anspruch,
das einen lichtundurchlässigen ersten Vergusskörper (5a) und einen lichtdurchlässigen zweiten Vergusskörper (5b) umfasst,
wobei der erste Vergusskörper (5a) bündig mit den
Trägeroberseiten (23) und den Trägerunterseiten (24) sowie bündig mit Stirnseiten (22) des Trägers (2) abschließt, je mit einer Toleranz von höchstens 25 ym.
Optoelektronisches Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche,
bei dem die mindestens drei Licht emittierenden
Halbleiterchips (3) elektrisch in Serie geschaltet sind,
wobei die Metallschicht (27) an der Trägeroberseite (23) , auf der sich die Halbleiterchips (3) befinden, zu
Leiterbahnen und/oder zu elektrischen Anschlussflächen (7) strukturiert ist, und
wobei die elektrischen Anschlussflächen (7) elektrisch von der zugehörigen Trägerunterseite (24) isoliert sind .
Optoelektronisches Halbleiterbauteil (1) nach dem vorhergehenden Anspruch,
bei dem die Halbleiterchips (3) je an zwei einander gegenüberliegenden Hauptseiten elektrisch kontaktiert sind und je mit genau einer der elektrischen Anschlussflächen (7) in direktem elektrischem Kontakt stehen und an der entsprechenden Anschlussfläche (7) mechanisch befestigt sind.
Optoelektronisches Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche,
das mehrere separat hergestellte Leuchtstoffplättchen (6) umfasst, die je genau einem der Halbleiterchips (3) zugeordnet sind und die zu einer teilweisen Umwandlung von Licht des zugehörigen Halbleiterchips (3) in langwelligeres Licht eingerichtet sind.
Optoelektronisches Halbleiterbauteil (1) nach dem vorhergehenden Anspruch,
bei dem die Leuchtstoffplättchen (6), in Richtung weg von dem Träger (2), bündig mit dem Vergusskörper (5) abschließen,
wobei eine mittlere Dicke der Leuchtstoffplättchen (6) zwischen einschließlich 25 ym und 250 ym liegt und ein mittlerer Abstand der Leuchtstoffplättchen (6) zu dem zugehörigen Halbleiterchip (3) höchstens 10 ym beträgt .
Optoelektronisches Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche,
bei dem, in Richtung weg von der Trägeroberseite (23) , die Trägerteile (21) je zuerst eine konstante Breite aufweisen und sich anschließend, bis hin zur
Trägerunterseite (24), sich die Trägerteile (21) verschmälern, im Querschnitt gesehen.
12. Optoelektronisches Halbleiterbauteil (1) nach einem der vorhergehenden Ansprüche,
bei dem der Metallkern (25) vollständig mit der Keramikschicht (26) beschichtet ist und diese eine Dicke von mindestens 2 ym und höchstens 15 ym aufweist, wobei die Keramikschicht (26) aus AIN-Partikeln mit einem mittleren Durchmesser von höchstens 250 nm hergestellt ist, und
wobei der Metallkern (25) aus AI, Cu oder einer
Legierung mit AI oder Cu besteht und die Metallschicht (27) AI, Ag, Au, Cu, Ni, Pd und/oder Pt umfasst oder hieraus besteht. 13. Verfahren, mit dem ein optoelektronisches
Halbleiterbauteil (1) nach einem der vorherigen
Ansprüche hergestellt wird, mit den Schritten:
- Bereitstellen eines metallischen Halbzeugs und Formen des Halbzeugs zu einem Trägerverbund (20) durch Ätzen, Stanzen und/oder Laserschneiden, sodass die Metallkerne
(25) geformt werden,
- Erzeugen der Keramikschicht (26) an den Metallkernen (25) des Trägerverbunds (20),
- Erzeugen und Strukturieren der Metallschicht (27) auf der Keramikschicht (26), sodass auch die elektrischen
Kontaktflächen (4) gebildet werden,
- Aufbringen und elektrisches Kontaktieren der
Halbleiterchips (3) ,
- Erzeugen zumindest eines Vergusskörpers (5) , und - Vereinzeln des Trägerverbunds (20) zu den Trägern (2) und den optoelektronischen Halbleiterbauteilen (1).
14. Verfahren nach dem vorhergehenden Anspruch,
bei dem die Verfahrensschritte in der angegebenen
Reihenfolge durchgeführt werden,
wobei beim Formen des Halbzeugs zu dem Trägerverbund
(20) ein Ätzen von zwei einander gegenüberliegenden Hauptseiten des Halbzeugs erfolgt.
PCT/EP2015/074743 2014-11-12 2015-10-26 Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils WO2016074914A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020177012835A KR102407430B1 (ko) 2014-11-12 2015-10-26 광전자 반도체 부품 및 광전자 반도체 부품의 제조 방법
JP2017519893A JP6348660B2 (ja) 2014-11-12 2015-10-26 オプトエレクトロニクス半導体部品およびオプトエレクトロニクス半導体部品の製造方法
US15/525,759 US9887336B2 (en) 2014-11-12 2015-10-26 Optoelectronic semiconductor component and method of producing an optoelectronic semiconductor component
CN201580049868.3A CN107078131B (zh) 2014-11-12 2015-10-26 光电子半导体组件和用于制造光电子半导体组件的方法
DE112015005127.9T DE112015005127B4 (de) 2014-11-12 2015-10-26 Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014116529.2 2014-11-12
DE102014116529.2A DE102014116529A1 (de) 2014-11-12 2014-11-12 Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils

Publications (1)

Publication Number Publication Date
WO2016074914A1 true WO2016074914A1 (de) 2016-05-19

Family

ID=54352467

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2015/074743 WO2016074914A1 (de) 2014-11-12 2015-10-26 Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils

Country Status (6)

Country Link
US (1) US9887336B2 (de)
JP (1) JP6348660B2 (de)
KR (1) KR102407430B1 (de)
CN (1) CN107078131B (de)
DE (2) DE102014116529A1 (de)
WO (1) WO2016074914A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309083A (zh) * 2017-07-28 2019-02-05 欧司朗光电半导体有限公司 电子组件和用于制造电子组件的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015108345A1 (de) 2015-05-27 2016-12-01 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
DE102018111319A1 (de) * 2018-05-11 2019-11-14 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
KR102543996B1 (ko) * 2019-09-20 2023-06-16 주식회사 네패스 반도체 패키지 및 이의 제조방법
EP4125126A1 (de) * 2021-07-28 2023-02-01 Excellence Opto. Inc. Led-gehäuse mit mehreren testpads und parallelen schaltungselementen
DE102021125056A1 (de) 2021-09-28 2023-03-30 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit einer mehrzahl von halbleiterchips

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090166664A1 (en) * 2007-12-28 2009-07-02 Samsung Electro-Mechanics Co., Ltd. High power light emitting diode package and manufacturing method thereof
WO2012156514A1 (de) * 2011-05-18 2012-11-22 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip, optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements
EP2530753A1 (de) * 2010-01-29 2012-12-05 Kabushiki Kaisha Toshiba Led-paket und herstellungsverfahren dafür

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040037575A (ko) * 2002-10-29 2004-05-07 한국시그네틱스 주식회사 사선형 에칭부를 갖는 엠.엘.피（ｍｌｐ）형 반도체 패키지
JP2006100316A (ja) * 2004-09-28 2006-04-13 Sumitomo Metal Electronics Devices Inc 発光素子収納用パッケージ
JP2006245032A (ja) * 2005-02-28 2006-09-14 Toyoda Gosei Co Ltd 発光装置およびｌｅｄランプ
JP5413707B2 (ja) * 2005-06-06 2014-02-12 Ｄｏｗａエレクトロニクス株式会社 金属−セラミック複合基板及びその製造方法
TWI314366B (en) * 2006-04-28 2009-09-01 Delta Electronics Inc Light emitting apparatus
US7993979B2 (en) * 2007-12-26 2011-08-09 Stats Chippac Ltd. Leadless package system having external contacts
DE102010024864B4 (de) * 2010-06-24 2021-01-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
DE102010045783A1 (de) * 2010-09-17 2012-03-22 Osram Opto Semiconductors Gmbh Trägersubstrat für ein optoelektronisches Bauelement, Verfahren zu dessen Herstellung und optoelektronisches Bauelement
EP2673403B1 (de) 2011-02-08 2018-11-14 Cambridge Nanotherm Limited Isoliertes metallsubstrat
KR101253247B1 (ko) * 2011-07-14 2013-04-16 (주)포인트엔지니어링 광 디바이스용 기판
JP5699838B2 (ja) * 2011-07-14 2015-04-15 豊田合成株式会社 発光装置の製造方法
KR101332032B1 (ko) 2011-12-21 2013-11-22 삼성전기주식회사 방열기판 및 방열기판의 제조방법
DE102012109905B4 (de) * 2012-10-17 2021-11-11 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
JP6099438B2 (ja) * 2013-03-08 2017-03-22 シチズン時計株式会社 発光デバイス及び発光デバイスの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090166664A1 (en) * 2007-12-28 2009-07-02 Samsung Electro-Mechanics Co., Ltd. High power light emitting diode package and manufacturing method thereof
EP2530753A1 (de) * 2010-01-29 2012-12-05 Kabushiki Kaisha Toshiba Led-paket und herstellungsverfahren dafür
WO2012156514A1 (de) * 2011-05-18 2012-11-22 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip, optoelektronisches halbleiterbauelement und verfahren zur herstellung eines optoelektronischen halbleiterbauelements

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109309083A (zh) * 2017-07-28 2019-02-05 欧司朗光电半导体有限公司 电子组件和用于制造电子组件的方法
CN109309083B (zh) * 2017-07-28 2022-06-24 欧司朗光电半导体有限公司 电子组件和用于制造电子组件的方法

Also Published As

Publication number Publication date
DE112015005127A5 (de) 2017-08-03
KR20170085042A (ko) 2017-07-21
CN107078131B (zh) 2019-04-23
US9887336B2 (en) 2018-02-06
KR102407430B1 (ko) 2022-06-10
JP2017538286A (ja) 2017-12-21
CN107078131A (zh) 2017-08-18
JP6348660B2 (ja) 2018-06-27
US20170331019A1 (en) 2017-11-16
DE112015005127B4 (de) 2021-10-21
DE102014116529A1 (de) 2016-05-12

Similar Documents

Publication Publication Date Title
DE112015005127B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
EP2462633B1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauelements und optoelektronisches halbleiterbauelement
DE102012002605B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
WO2017037010A1 (de) Verfahren zur herstellung von leuchtdiodenfilamenten und leuchtdiodenfilament
DE102009051746A1 (de) Optoelektronisches Bauelement
DE102012113003A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102010045390A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronisches Halbleiterbauteils
DE102014101492A1 (de) Optoelektronisches Halbleiterbauelement
WO2015010997A1 (de) Oberflächenmontierbares optoelektronisches halbleiterbauteil und verfahren zur herstellung zumindest eines oberflächenmontierbaren optoelektronischen halbleiterbauteils
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
DE102016103059A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102012101463A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements und derart hergestelltes optoelektronisches Bauelement
DE102014119390A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102008059552A1 (de) Leuchtdiodenmodul und Leuchtdiodenbauteil
WO2012055661A1 (de) Optoelektronisches halbleiterbauelement mit einem halbleiterchip, einem trägersubstrat und einer folie und ein verfahren zu dessen herstellung
DE102017114668A1 (de) Optoelektronisches Halbleiterbauteil und Anordnung mit einem optoelektronischen Halbleiterbauteil
WO2017167792A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips, solcher halbleiterchip und modul mit einem solchen halbleiterchip
WO2014048699A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
DE102006059702A1 (de) Optoelektronisches Bauelement
WO2017129697A1 (de) Optoelektronisches bauelement mit seitenkontakten
DE102015115900A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102014116080A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
EP2345076B1 (de) Oberflächenmontierbare vorrichtung
DE102015107591B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15784951

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017519893

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15525759

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20177012835

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 112015005127

Country of ref document: DE

REG Reference to national code

Ref country code: DE

Ref legal event code: R225

Ref document number: 112015005127

Country of ref document: DE

122 Ep: pct application non-entry in european phase

Ref document number: 15784951

Country of ref document: EP

Kind code of ref document: A1