DE102012002605B4 - Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil - Google Patents

Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil Download PDF

Info

Publication number
DE102012002605B4
DE102012002605B4 DE102012002605.6A DE102012002605A DE102012002605B4 DE 102012002605 B4 DE102012002605 B4 DE 102012002605B4 DE 102012002605 A DE102012002605 A DE 102012002605A DE 102012002605 B4 DE102012002605 B4 DE 102012002605B4
Authority
DE
Germany
Prior art keywords
semiconductor chips
semiconductor
molded body
heat spreader
electrical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102012002605.6A
Other languages
English (en)
Other versions
DE102012002605A1 (de
DE102012002605B9 (de
Inventor
Stefan Illek
Walter Wegleiter
Karl Weidner
Stefan Stegmeier
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102012002605.6A priority Critical patent/DE102012002605B9/de
Priority to US14/378,610 priority patent/US9653670B2/en
Priority to PCT/EP2013/050838 priority patent/WO2013120646A1/de
Priority to CN201380009310.3A priority patent/CN104115292B/zh
Publication of DE102012002605A1 publication Critical patent/DE102012002605A1/de
Application granted granted Critical
Publication of DE102012002605B4 publication Critical patent/DE102012002605B4/de
Publication of DE102012002605B9 publication Critical patent/DE102012002605B9/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Abstract

Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (1) mit den Schritten:
– Bereitstellen eines Zwischenträgers (2) mit einer Trägeroberseite (20),
– Anbringen einer Mehrzahl von optoelektronischen Halbleiterchips (3) auf der Trägeroberseite (20), wobei die Halbleiterchips (3) voneinander beabstandet sind,
– Erstellen eines Formkörpers (4), der die Halbleiterchips (3) in lateraler Richtung ringsum unmittelbar umgibt und mechanisch dauerhaft miteinander verbindet, wobei mindestens eine Hauptseite (30) der Halbleiterchips (3) frei bleibt von einem Material des Formkörpers (4),
– Entfernen des Zwischenträgers (2), und
– Aufbringen eines Wärmespreizers (6) an dem Zwischenträger (2) abgewandten Unterseiten (35, 45) der Halbleiterchips (3) und des Formkörpers (4) nach dem Erstellen des Formkörpers (4) und nach dem Entfernen des Zwischenträgers (2), wobei
– eine Dicke des Wärmespreizers (6) zwischen einschließlich 10 μm und 250 μm beträgt, und
– der Wärmespreizer (6) elektrisch leitfähig ist und zu mindestens zwei elektrischen Kontaktstellen (65) des Halbleiterbauteils (1) gefertigt wird, wobei der Formkörper (4) zwei elektrische Durchführungen (5a, 5b) aufweist, über welche eine elektrische Verbindung von einer Körperoberseite zu einer Unterseite des Formkörpers (4) hergestellt wird, und durch die zwei Durchführungen (5a, 5b) eine elektrische Verbindung zwischen Kontaktstellen (36) der Halbleiterchips und dem Wärmespreizer (6) hergestellt wird.

Description

  • Es wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils angegeben. Darüber hinaus wird ein optoelektronisches Halbleiterbauteil angegeben.
  • In der Druckschrift DE 10 2009 036 621 A1 ist ein optoelektronisches Halbleiterbauelement angegeben.
  • Eine zu lösende Aufgabe besteht darin, ein optoelektronisches Halbleiterbauteil anzugeben, aus dem effizient Wärme abführbar ist.
  • Diese Aufgabe wird unter anderem gelöst durch ein Verfahren und durch ein optoelektronisches Halbleiterbauteil mit den Merkmalen der unabhängigen Patentansprüche. Bevorzugte Weiterbildungen sind Gegenstand der abhängigen Patentansprüche.
  • Die Druckschrift US 2009/0160043 A1 beschreibt ein Verfahren zur Umordnung von Chips, wobei eine Mehrzahl von Halbleiterchips auf einem Zwischenträger, ein Formkörper und ein Wärmespreizer beschrieben werden.
  • Die Druckschrift US 2011/0018018 A1 beschreibt eine Anordnung von Halbleiterchips, eine Formmasse sowie ein leitfähiges Substrat.
  • Das Halbleiterbauteil umfasst mehrere optoelektronische Halbleiterchips. Bei den Halbleiterchips handelt es sich bevorzugt um Leuchtdioden, kurz LEDs. Die Halbleiterchips können dazu eingerichtet sein, im Betrieb eine ultraviolette, sichtbare und/oder nahinfrarote Strahlung zu emittieren. Bevorzugt emittieren die Halbleiterchips farbiges Licht oder weißes Licht. Es können die Halbleiterchips ein Chipsubstrat und eine Halbleiterschichtenfolge aufweisen. Das Chipsubstrat stellt dann eine den Halbleiterchip tragende Komponente dar. Bei dem Chipsubstrat kann es sich um ein Aufwachssubstrat für die Halbleiterschichtenfolge handeln oder um ein hiervon verschiedenes Trägersubstrat.
  • Die Halbleiterschichtenfolge basiert bevorzugt auf einem III-V-Verbindungshalbleitermaterial. Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamN oder um ein Phosphid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamP oder auch um ein Arsenid-Verbindungshalbleitermaterial wie AlnIn1-n-mGamAs, wobei jeweils 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und n + m ≤ 1 ist. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also Al, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können.
  • Die Halbleiterschichtenfolge umfasst zumindest eine aktive Schicht, die zur Erzeugung einer elektromagnetischen Strahlung eingerichtet ist. Die aktive Schicht beinhaltet insbesondere wenigstens einen pn-Übergang und/oder mindestens eine Quantentopfstruktur. Eine von der aktiven Schicht im Betrieb erzeugte Strahlung liegt insbesondere im Spektralbereich zwischen einschließlich 400 nm und 800 nm.
  • Der Halbleiterchip weist eine Strahlungsaustrittsseite auf. Bei der Strahlungsaustrittsseite handelt es sich bevorzugt um eine Hauptseite des Halbleiterchips, die beispielsweise senkrecht zu einer Wachstumsrichtung der Halbleiterschichtenfolge orientiert ist. Insbesondere weist der Halbleiterchip genau eine Strahlungsaustrittsseite auf. An Seitenflächen des Halbleiterchips wird bevorzugt keine oder nur wenig Strahlung emittiert.
  • Das Halbleiterbauteil umfasst einen Formkörper. Der Formkörper ist beispielsweise mittels Pressen, Gießen oder Spritzen erzeugt. Es umgibt der Formkörper den mindestens einen Halbleiterchip, in Draufsicht auf die Strahlungsaustrittsseite gesehen, ringsum. Bevorzugt bedeckt der Formkörper die Seitenflächen des Halbleiterchips teilweise oder vollständig. Bei den Seitenflächen handelt es sich um solche Begrenzungsflächen des Halbleiterchips, die senkrecht zu der Strahlungsaustrittsseite oder im Wesentlichen senkrecht hierzu orientiert sind.
  • Gemäß zumindest einer Ausführungsform ist der Formkörper formschlüssig und unmittelbar an den Halbleiterchip angeformt. Mit anderen Worten steht der Formkörper dann in direktem, physischem Kontakt mit den Seitenflächen des Halbleiterchips, bevorzugt nur mit diesen.
  • Das Halbleiterbauteil ist oberflächenmontierbar. Es handelt sich bei dem Halbleiterbauteil also um ein so genanntes SMT-Bauteil. Elektrische Kontaktflächen des Halbleiterbauteils liegen dann in einer gemeinsamen Ebene.
  • Der Formkörper und der Halbleiterchip überlappen, in Draufsicht auf die Strahlungsaustrittsseite gesehen, nicht. Der Formkörper und der Halbleiterchip überdecken sich also, in Draufsicht gesehen, nicht gegenseitig.
  • Gemäß zumindest einer Ausführungsform des Halbleiterbauteils weichen thermische Ausdehnungskoeffizienten der Halbleiterchips, insbesondere der Chipsubstrate, und des Formkörpers um höchstens einen Faktor 5 oder um höchstens einen Faktor 4 oder um höchstens einen Faktor 3 oder um höchstens einen Faktor 2 oder um höchstens einen Faktor 1,5 voneinander ab. Mit anderen Worten weisen die Halbleiterchips und der Formkörper zueinander ähnliche thermische Ausdehnungskoeffizienten, englisch coefficient of thermal expansion oder kurz CTE, auf.
  • Gemäß zumindest einer Ausführungsform des Halbleiterbauteils ist der Formkörper durch einen Kunststoff gebildet. Zu einer Anpassung des thermischen Ausdehnungskoeffizienten ist es möglich, dass der Kunststoff des Formkörpers als Matrixmaterial dient und in das Matrixmaterial Partikel zur Einstellung des thermischen Ausdehnungskoeffizienten und weiterer Eigenschaften eingebettet sind. Als Matrixmaterial für den Formkörper werden beispielsweise Thermoplaste, Epoxide und/oder Silikone verwendet. Die Partikel können aus einem Siliziumoxid, einem Titanoxid und/oder einem Aluminiumoxid gebildet sein.
  • Gemäß zumindest einer Ausführungsform umfasst das Halbleiterbauteil mindestens vier der Halbleiterchips oder mindestens acht oder mindestens 20 oder mindestens 50. Die Halbleiterchips sind bevorzugt linear oder matrixartig angeordnet.
  • Das Halbleiterbauteil umfasst mehrere optoelektronische Halbleiterchips, die eine Strahlungsaustrittsseite aufweisen. Das oberflächenmontierbare Halbleiterbauteil beinhaltet einen Formkörper, der Seitenflächen des Halbleiterchips formschlüssig und unmittelbar bedeckt. In Draufsicht auf die Strahlungsaustrittsseite gesehen überlappen der Formkörper und der Halbleiterchip nicht. Bevorzugt weichen thermische Ausdehnungskoeffizienten des Halbleiterchips und des Formkörpers höchstens um einen Faktor 4 voneinander ab.
  • Das Halbleiterbauteil umfasst einen Wärmespreizer. Der Wärmespreizer ist bevorzugt an einer Montageseite des Halbleiterbauteils angebracht, die der Strahlungsaustrittsseite gegenüber liegen kann. Über die Montageseite wird das Halbleiterbauteil an einem externen Träger befestigt. Der Wärmespreizer ist elektrisch leitfähig und beispielsweise aus einem Metall oder aus einer Metalllegierung geformt.
  • Der Wärmespreizer ist zu zwei oder zu mehr als zwei elektrischen Kontaktstellen gefertigt. Die Kontaktstellen sind zu einer externen elektrischen Kontaktierung des Halbleiterbauteils eingerichtet. Zum Beispiel sind die Kontaktstellen und der Wärmespreizer dazu vorgesehen, an einen externen Träger mittels Löten oder Kleben angebracht zu werden.
  • Der Wärmespreizer weist eine Dicke zwischen einschließlich 10 μm und 250 μm auf oder von mindestens 20 μm oder von mindestens 50 μm auf. Alternativ oder zusätzlich beträgt die Dicke höchstens 150 μm.
  • Durch einen Formkörper, der in direktem Kontakt mit den Halbleiterchips steht und der eine hohe thermische Leitfähigkeit aufweisen kann, sowie durch den Wärmespreizer, ist eine effiziente Wärmeabfuhr aus dem Halbleiterbauteil erzielbar. Hierdurch ist eine hohe Packungsdichte der Halbleiterchips erzielbar.
  • Gemäß zumindest einer Ausführungsform des Halbleiterbauteils ist der Wärmespreizer unmittelbar an dem Formkörper und an den Halbleiterchips angebracht. Mit anderen Worten berührt dann der Wärmespreizer die Halbleiterchips oder mindestens einen Teil der Halbleiterchips und den Formkörper. Alternativ ist es möglich, dass sich zwischen dem Wärmespreizer und den Halbleiterchips und/oder dem Formkörper eine Haftschicht, etwa in Form einer oder mehrerer Metallschichten, befindet, über die eine verbesserte mechanische Verbindung des Wärmespreizers zu den Halbleiterchips und zu dem Formkörper realisierbar ist. Bevorzugt befinden sich, außer der Kontaktmetallisierung, keine weiteren Komponenten zwischen dem Wärmespreizer und den Halbleiterchips sowie dem Formkörper.
  • Das Halbleiterbauteil umfasst zwei elektrische Durchführungen. Die elektrischen Durchführungen durchlaufen den Formkörper bevorzugt vollständig. Es können die elektrischen Durchführungen von der Montageseite zu einer dieser gegenüberliegenden Körperoberseite des Formkörpers reichen. Durch die elektrischen Durchführungen ist eine elektrische Verbindung von der Körperoberseite zu dem Wärmespreizer möglich. Zum Beispiel sind die elektrischen Durchführungen durch ein Halbleitermaterial oder ein Metall gebildet.
  • Gemäß zumindest einer Ausführungsform des Halbleiterbauteils umfasst dieses ein oder mehrere elektrische Verbindungsmittel. Die elektrischen Verbindungsmittel sind zum Beispiel durch Bonddrähte oder durch flache Leiterbahnen, die an der Körperoberseite verlaufen und parallel zu dieser ausgerichtet sein können, gebildet. Die elektrischen Verbindungsmittel oder mindestens ein Teil dieser sind mit elektrischen Kontaktstellen der Halbleiterchips und mit den elektrischen Durchführungen verbunden. Die Kontaktstellen befinden sich bevorzugt an der Strahlungsaustrittsseite.
  • Gemäß zumindest einer Ausführungsform ist mindestens ein Teil der Halbleiterchips oder sind alle Halbleiterchips durch die elektrischen Verbindungsmittel elektrisch in Serie geschaltet. Es können mehrere Gruppen von in Serie geschalteten Halbleiterchips vorhanden sein. Die einzelnen Gruppen der in Serie geschalteten Halbleiterchips sind beispielsweise elektrisch unabhängig voneinander ansteuerbar.
  • Darüber hinaus wird ein Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils angegeben. Mit dem Verfahren wird insbesondere ein optoelektronisches Halbleiterbauteil hergestellt, wie in Verbindung mit einer oder mehrerer der oben genannten Ausführungsformen angegeben. Merkmale des Verfahrens sind daher auch für das Halbleiterbauteil offenbart und umgekehrt.
  • Das Verfahren beinhaltet den Schritt des Bereitstellens eines Zwischenträgers mit einer Trägeroberseite. Bei dem Zwischenträger kann es sich um ein hartes, planares Substrat handeln, das mit einer Folie bespannt ist. Bei der Folie kann es sich um eine so genannte Thermal-Release-Folie handeln.
  • Gemäß dem Verfahren wird eine Mehrzahl von optoelektronischen Halbleiterchips auf der Trägeroberseite angebracht. Insbesondere werden die Halbleiterchips unmittelbar auf dem Zwischenträger, bevorzugt auf der Thermal-Release-Folie, angebracht. Mehrzahl kann bedeuten, dass mindestens tausend oder mindestens fünftausend oder mindestens zehntausend der Halbleiterchips auf dem Träger angebracht werden.
  • Das Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils umfasst mindestens oder nur die folgenden Schritte:
    • – Bereitstellen eines Zwischenträgers mit einer Trägeroberseite,
    • – Anbringen einer Mehrzahl von optoelektronischen Halbleiterchips auf der Trägeroberseite, wobei die Halbleiterchips voneinander beabstandet sind,
    • – Erstellen eines Formkörpers, der die Halbleiterchips in lateraler Richtung ringsum unmittelbar umgibt und mechanisch dauerhaft miteinander verbindet, wobei mindestens eine Hauptseite der Halbleiterchips frei bleibt von einem Material des Formkörpers,
    • – Entfernen des Zwischenträgers, und
    • – Aufbringen eines Wärmespreizers an dem Zwischenträger abgewandten Unterseiten der Halbleiterchips und des Formkörpers nach dem Erstellen des Formkörpers und nach dem Entfernen des Zwischenträgers, wobei
    • – eine Dicke des Wärmespreizers zwischen einschließlich 10 μm und 250 μm beträgt, und
    • – der Wärmespreizer elektrisch leitfähig ist und zu mindestens zwei elektrischen Kontaktstellen des Halbleiterbauteils gefertigt wird, wobei der Formkörper zwei elektrische Durchführungen aufweist, über welche eine elektrische Verbindung von einer Körperoberseite zu einer Unterseite des Formkörpers hergestellt wird, und durch die zwei Durchführungen eine elektrische Verbindung zwischen Kontaktstellen der Halbleiterchips und dem Wärmespreizer hergestellt wird.
  • Bevorzugt werden die einzelnen Verfahrensschritte in der oben angegebenen Reihenfolge durchgeführt. Soweit technisch möglich, kann auch eine hiervon abweichende Reihenfolge realisiert sein.
  • Beim Herstellen von LED-Arrays durch Löten der Chips kann, insbesondere bei einer Verflüssigung des Lotes, eine kleine laterale Verschiebung oder Verdrehung der zu verlötenden Halbleiterchips erfolgen. Zur Vermeidung von Kurzschlüssen ist daher ein Mindestabstand im Bereich > 100 μm zwischen den Halbleiterchips erforderlich. Wird alternativ zum Löten ein Kleben zum Anbringen der Halbleiterchips eingesetzt, so ist der thermische Widerstand durch den Kleber im Vergleich zu einem metallischen Lot im Regelfall erhöht. Hierdurch ist die Packungsdichte des Arrays limitiert.
  • Durch die beschriebene Prozess-Abfolge sind die Halbleiterchips besonders dicht packbar, da die Halbleiterchips nicht gelötet, sondern lediglich temporär auf dem Zwischenträger fixiert werden müssen. Dies kann mit heute verfügbaren Platzierungsautomaten mit einer Ablagegenauigkeit im 10 μm-Bereich bewerkstelligt werden.
  • Das Verfahren umfasst den zusätzlichen Schritt des Erzeugens des Wärmespreizers an Unterseiten des Formkörpers und der Halbleiterchips, wobei diese Unterseiten dem Zwischenträger abgewandt sind.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt nach dem Aufbringen und/oder Erstellen des Wärmespreizers keine nachträgliche Strukturierung. Mit anderen Worten wird der Wärmespreizer dann beispielsweise nicht nachträglich geätzt oder mechanisch bereichsweise wieder entfernt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird der Wärmespreizer über mindestens drei der Halbleiterchips hinweg durchgehend aufgebracht. Der Wärmespreizer erstreckt sich dann zusammenhängend und bevorzugt lückenlos und ohne Einschnürungen über die Halbleiterchips hinweg. Es kann der Wärmespreizer also stellenweise plattenförmig ausgebildet sein. Auch ist es möglich, dass sich der Wärmespreizer zusammenhängend und durchgehend über alle Halbleiterchips erstreckt, mindestens über Gruppen von Halbleiterchips, die für eines der fertig hergestellten Halbleiterbauteile vorgesehen sind.
  • Gemäß zumindest einer Ausführungsform wird der Wärmespreizer galvanisch auf den Formkörper und auf die Halbleiterchips aufgebracht. Hierdurch sind vergleichsweise große Dicken des Wärmespreizers kosteneffizient realisierbar.
  • Gemäß zumindest einer Ausführungsform erfolgt das Aufbringen des Wärmespreizers in Form einer vorstrukturierten Folie. Bei der Folie kann es sich um eine Metallfolie handeln, zum Beispiel mit einer Dicke von ≥ 100 μm oder ≥ 200 μm.
  • Gemäß zumindest einer Ausführungsform werden die Halbleiterchips derart auf den Zwischenträger aufgebracht, dass alle elektrischen Kontaktstellen der Halbleiterchips sich an einer dem Zwischenträger zugewandten Seite befinden. Mit anderen Worten können alle Kontaktstellen der Halbleiterchips sich an der Strahlungsaustrittsseite befinden und die Kontaktstellen können die Trägeroberseite berühren.
  • Gemäß zumindest einer Ausführungsform beträgt ein mittlerer Abstand zwischen benachbarten Halbleiterchips mindestens 10 μm oder mindestens 20 μm oder mindestens 30 μm. Alternativ oder zusätzlich beträgt der mittlere Abstand zwischen den benachbarten Halbleiterchips höchstens 250 μm oder höchstens 150 μm oder höchstens 100 μm oder höchstens 70 μm.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden die Halbleiterbauteile durch ein Vereinzeln des Formkörpers gebildet. Es wird also beim Erzeugen des Zwischenträgers ein Kunstwafer gebildet. Dieser künstliche Wafer, der die Halbleiterchips bevorzugt alle mechanisch miteinander fest verbindet, wird dann etwa durch ein Sägen oder durch ein Schneiden unterteilt und die einzelnen, unterteilten Abschnitte mit den zugehörigen Halbleiterchips sind dann die fertigen Halbleiterbauteile.
  • Die auf dem Zwischenträger temporär fixierten Halbleiterchips werden also zum Beispiel durch einen Einbettungsprozess alle mechanisch miteinander verbunden, sodass der durch den Formkörper gebildete Kunstwafer entsteht. Durch ein Aufteilen des Kunstwafers, zum Beispiel mittels Sägen oder Lasertrennen, entstehen die fertigen Halbleiterbauelemente in Form einzelner, unterteilter Abschnitte mit den zugehörigen Halbleiterchips.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden vor dem Erstellen des Formkörpers eine oder mehrere elektrische Durchführungen auf der Trägeroberseite platziert. Bevorzugt berühren die elektrischen Durchführungen die Trägeroberseite. Es ist möglich, dass die Durchführungen bei der Bestimmung des mittleren Abstands zwischen benachbarten Halbleiterchips als Halbleiterchip mit einbezogen werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens umfassen die vereinzelten, fertig hergestellten Halbleiterbauteile jeweils zwei oder mehr als zwei der Durchführungen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens weist der erstellte Formkörper und somit der Kunstwafer einen mittleren Durchmesser von mindestens 100 mm oder von mindestens 150 mm oder von mindestens 200 mm auf. Der Formkörper kann hierbei eine runde äußere Form aufweisen oder auch rechteckig geformt sein. Es ist möglich, dass der Formkörper dann eine mittlere Kantenlänge von mindestens 250 mm oder von mindestens 350 mm aufweist.
  • Gemäß zumindest einer Ausführungsform beträgt ein mittleres Rastermaß der Anordnung der Halbleiterchips sowie der elektrischen Durchführungen höchstens 3 mm oder höchstens 2 mm oder höchstens 1,5 mm. Mittleres Rastermaß bedeutet, dass ein Mittelwert eines Rastermaßes entlang zweier orthogonaler Raumrichtungen gebildet wird, sofern das Rastermaß entlang dieser Raumrichtungen voneinander verschieden ist. Rastermaß bezeichnet insbesondere einen Abstand von Mittelpunkten der Halbleiterchips und/oder der Durchführungen zueinander. Es ist möglich, dass bei der Bestimmung des Rastermaßes nur die Halbleiterchips herangezogen werden oder dass bei der Bestimmung des Rastermaßes die Durchführungen als Halbleiterchips zählen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt eine Verschaltung der Halbleiterchips, insbesondere mit Hilfe der elektrischen Verbindungsmittel, nachdem der Zwischenträger entfernt ist. Hierdurch sind beide Hauptseiten der Halbleiterchips frei zugänglich und eine elektrische Verschaltung ist einfacher erzielbar.
  • Gemäß zumindest einer Ausführungsform des Verfahrens ist eine Dicke der Durchführungen, senkrecht zur Trägeroberseite und/oder senkrecht zu den Strahlungsaustrittsseiten, größer oder gleich einer Dicke der Halbleiterchips. Bevorzugt weisen die Halbleiterchips und die Durchführungen die gleiche Dicke auf, im Rahmen der Herstellungstoleranzen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird der Formkörper mit einer Dicke erstellt, die größer ist als eine Dicke der Halbleiterchips. Mit anderen Worten überragt dann der Formkörper die Halbleiterchips, in eine Richtung weg von der Trägeroberseite. Eine dem Zwischenträger abgewandte Unterseite der Halbleiterchips ist beispielsweise teilweise oder vollständig von einem Material des Formkörpers bedeckt. Die Dicke des Formkörpers übersteigt die Dicke der Halbleiterchips beispielsweise um mindestens 5 μm oder um mindestens 10 μm und alternativ oder zusätzlich um höchstens 250 μm oder um höchstens 100 μm. Alternativ ist es möglich, dass der Formkörper deutlich dicker als die Halbleiterchips erzeugt wird. Eine Dicke des Formkörpers liegt dann zum Beispiel zwischen einschließlich 0,75 mm und 1,5 mm oder zwischen einschließlich 0,5 mm und 2,5 mm.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird der Formkörper nach dessen Erstellung und bevorzugt vor dem Aufbringen der elektrischen Verbindungsmittel und/oder vor dem Erzeugen des Wärmespreizers bearbeitet. Durch die Bearbeitung des Formkörpers, das beispielsweise ein Schleifen oder ein Ätzen ist, wird die Dicke des Formkörpers auf die Dicke der Halbleiterchips reduziert. Es ist möglich, dass nur ein Material des Formkörpers entfernt wird. Alternativ kann in geringem Maß auch ein Material der Halbleiterchips, insbesondere der Chipsubstrate, entfernt werden.
  • Gemäß zumindest einer Ausführungsform sind die Halbleiterchips dicht gepackt, in Draufsicht gesehen. In einem Anordnungsbereich machen die Halbleiterchips dann einen großen Flächenanteil aus, beispielsweise mindestens 60%. Der Anordnungsbereich ist ein solcher Bereich des Halbleiterbauteils, in dem die Halbleiterchips von einer engsten Umrisslinie umfasst sind. Insbesondere lateral neben den Halbleiterchips befindliche Bereiche zu einer Montage sind dann bevorzugt nicht von dem Anordnungsbereich erfasst.
  • Dicht gepackt kann also bedeuten, dass die Halbleiterchips in dem Anordnungsbereich und/oder bezogen auf das gesamte Halbleiterbauteil einen Flächenanteil von mindestens 20% oder von mindestens 30% oder von mindestens 45% oder von mindestens 60% oder von mindestens 80% ausmachen, in Draufsicht gesehen.
  • Derartige optoelektronische Halbleiterbauteile können zu Beleuchtungszwecken, beispielsweise in der Allgemeinbeleuchtung oder als Scheinwerfer, englisch Spotlights oder Headlamps, eingesetzt werden. Es sind mit derartigen optoelektronischen Halbleiterbauteilen hohe Leuchtdichten erzielbar.
  • Nachfolgend wird ein hier beschriebenes optoelektronisches Halbleiterbauteil sowie ein hier beschriebenes Verfahren unter Bezugnahme auf die Zeichnung anhand von Ausführungsbeispielen näher erläutert. Gleiche Bezugszeichen geben dabei gleiche Elemente in den einzelnen Figuren an. Es sind dabei jedoch keine maßstäblichen Bezüge dargestellt, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß dargestellt sein.
  • Es zeigen:
  • 1A bis 1C und 1E bis 1H eine schematische Darstellung eines Ausführungsbeispiels eines Verfahrens zur Herstellung von hier beschriebenen optoelektronischen Halbleiterbauteilen, und
  • 2 und 3 schematische Darstellungen von Ausführungsbeispielen von hier beschriebenen optoelektronischen Halbleiterbauteilen, und
  • 1D, 4 und 5 eine schematische Darstellung eines Vergleichsbeispiels zu hier beschriebenen optoelektronischen Halbleiterbauteilen.
  • In 1 ist in schematischen Schnittdarstellungen ein Ausführungsbeispiel eines Verfahrens zur Herstellung eines optoelektronischen Halbleiterbauteils 1 angegeben. Im Verfahrensschritt gemäß 1A ist ein temporärer Zwischenträger 2 mit einer Trägeroberseite 20 bereitgestellt.
  • Unmittelbar auf der Trägeroberseite 20 sind mehrere optoelektronische Halbleiterchips 3 angebracht.
  • Die Halbleiterchips 3 weisen beispielsweise jeweils ein Chipsubstrat 31 und eine Halbleiterschichtenfolge 32 auf. Beispielsweise sind die Halbleiterchips 3 ausgeformt, wie in Verbindung mit der Druckschrift US 2010/0171135 A1 beschrieben, deren Offenbarungsgehalt durch Rückbezug aufgenommen wird.
  • Die Halbleiterschichtenfolge 32 befindet sich näher an dem Zwischenträger 2 als das Chipsubstrat 31. In 1A sind das Chipsubstrat 31 und die Halbleiterschichtenfolge 32 durch eine Strich-Linie voneinander symbolisch separiert. Eine Strahlungsaustrittsseite 30 der Halbleiterchips 3 ist durch die dem Zwischenträger 2 zugewandte Grenzfläche der Halbleiterschichtenfolge 32 gebildet. An der Strahlungsaustrittsseite 30 befinden sich bevorzugt jeweils zwei elektrische Kontaktstellen 36 des Halbleiterchips 3.
  • Weiterhin ist der Halbleiterchip 3 bevorzugt kein so genannter Volumen-Emitter. Es gelangt dann keine oder im Wesentlichen keine in der Halbleiterschichtenfolge 32 erzeugte Strahlung in das Chipsubstrat 31. Zum Beispiel befindet sich zwischen dem Chipsubstrat 31 und der Halbleiterschichtenfolge 32 dann eine reflektierende Schicht wie ein Metallspiegel. Alternativ ist es auch möglich, dass die Halbleiterchips 3 Volumen-Emitter sind und dann eine Reflexionsschicht an den Seitenflächen 34 und/oder an der Unterseite 35 aufgebracht ist und/oder dass der Formkörper 4 diffus oder spekular reflektierend oder auch strahlungsdurchlässig, also klarsichtig oder trüb, gestaltet ist.
  • Das Chipsubstrat 31 kann durch eine Keramik wie Siliziumnitrid, Aluminiumnitrid oder Aluminiumoxid gebildet sein. Ebenso ist es möglich, dass das Chipsubstrat 31 aus einem Halbleitermaterial wie Germanium gefertigt ist. Ist das Chipsubstrat 31 aus einem elektrisch leitenden Material geformt, so kann die Unterseite 35 mit einer elektrisch isolierenden Schicht versehen sein, in den Figuren nicht gezeichnet.
  • Die Halbleiterchips 3 sind an der Trägeroberseite 20 in Gruppen für einzelne Halbleiterbauteile 1 dicht gepackt angeordnet. Zwischen benachbarten Gruppen können die Halbleiterchips 3 weiter voneinander beabstandet sein. Dicht gepackt kann bedeuten, dass die Halbleiterchips 3, bezogen auf eine Grundfläche des später fertig hergestellten Halbleiterbauteils 1 und in Draufsicht gesehen, einen Flächenanteil von mindestens 20% oder von mindestens 30% oder von mindestens 45% oder von mindestens 60% ausmachen, wie dies auch in allen anderen Ausführungsbeispielen möglich ist.
  • Die einzelnen Halbleiterchips 3 weisen beispielsweise Kantenlängen im Bereich von 0,3 mm bis 3 mm, insbesondere im Bereich von 0,5 mm bis 2 mm, auf. Ein Abstand L zwischen benachbarten Halbleiterchips liegt in der Größenordnung von 100 um. Eine dem Zwischenträger 2 abgewandte Unterseite 35 des Halbleiterchips 3 ist durch das Chipsubstrat 31 gebildet.
  • Im Verfahrensschritt gemäß 1B wird ein Formkörper 4 erzeugt, beispielsweise durch Pressen, Spritzen oder Gießen, etwa in einer zweiteiligen Form. Der Zwischenträger 2 bildet dabei bevorzugt den Teil einer Gussform oder einer Pressform.
  • Gemäß 1B wird der Formkörper derart erzeugt, dass dieser eine größere Dicke D' aufweist als eine Dicke d der Halbleiterchips 3. Ein Unterschied in den Dicken D', d liegt beispielsweise bei ungefähr 10 μm. Die Unterseiten 35 der Halbleiterchips 3 sind von dem Formkörper 4 vollständig bedeckt. Der Formkörper wird ringsum und unmittelbar an Seitenflächen 34 der Halbleiterchips 3 angeformt.
  • Der Formkörper 4 und die Halbleiterchips 3, insbesondere die Chipsubstrate 31, weisen möglichst ähnliche thermische Ausdehnungskoeffizienten auf. Hierdurch sind großflächige Formkörper 4 erzielbar, ohne dass ein signifikantes Verbiegen der Formkörper 4 erfolgt, etwa durch ein Erhitzen im Betrieb der optoelektronischen Halbleiterchips 3. Die Formkörper 4 bilden einen Kunstwafer, in dem alle Halbleiterchips 3 mechanisch fest integriert sind.
  • Der Formkörper 4 kann ein Matrixmaterial aus einem Kunststoff aufweisen, in das Partikel zur Anpassung der thermischen Ausdehnungskoeffizienten und/oder zur Verbesserung einer thermischen Leitfähigkeit und/oder zur Einstellung optischer Eigenschaften dienen. So können dem Füllkörper 4 Partikel aus Titandioxid beigegeben sein, sodass der Formkörper 4 einem Betrachter zum Beispiel weiß erscheint und eine hohe Reflektivität aufweist.
  • In 1C ist gezeigt, dass das Material des Formkörpers 4 und optional auch ein Material der Halbleiterchips 3 teilweise entfernt ist. Hierdurch werden die Unterseiten 35 der Halbleiterchips 3 freigelegt. Der Formkörper 4 und die Halbleiterchips 3 weisen dann die gleichen Dicken D, d auf. Die Unterseite 35 der Halbleiterchips 3 sowie die Unterseite 45 des Formkörpers 4 schließen bündig miteinander ab und liegen in einer gemeinsamen Ebene.
  • Anders als in den 1B und 10 illustriert ist es auch möglich, dass der Formkörper 4 mit derselben Dicke D erstellt wird wie die Dicken d der Halbleiterchips 3. Das Material des Formkörpers 4 bedeckt dann keine der Hauptseiten des Halbleiterchips 3, sondern nur dessen Seitenflächen 34. Der Schritt des teilweisen Entfernens des Materials des Formkörpers 4, wie in Verbindung mit 10 gezeigt, kann dann entfallen.
  • In 1D ist ein optionales Vergleichsbeispiel dargestellt, wonach auf eine dem Zwischenträger 2 abgewandte Unterseite 45 des Formkörpers 4 sowie auf die Unterseiten 35 der Halbleiterchips 3 ein Wärmespreizer 6 aufgebracht wird. Der Wärmespreizer 6 ist bevorzugt durch ein Metall oder eine Metalllegierung gebildet und kann unmittelbar auf den Formkörper 4 sowie die Halbleiterchips 3 aufgebracht sein. Anders als in 1D dargestellt ist es möglich, dass der Wärmespreizer 6 über der gesamten Unterseite 45 des Formkörpers 4 aufgebracht wird.
  • Optional ist es möglich, dass sich zwischen dem Formkörper 4 und den Halbleiterchips 3 einerseits und dem Wärmespreizer 6 andererseits Metallisierungsschichten befinden. Solche Metallisierungsschichten können, in eine Richtung weg von dem Zwischenträger 2, durch eine Titanschicht, eine Platinschicht und eine Goldschicht gebildet sein, wobei diese Schichten jeweils Dicken im Bereich einiger hundert Nanometer aufweisen. Ferner kann auf solche Metallisierungsschichten und/oder auf den Wärmespreizer 6 eine Lotschicht, etwa AuSn, aufgebracht sein.
  • Beim Verfahrensschritt gemäß 1E wird der Zwischenträger 2 entfernt. Gemäß 1F werden die elektrischen Kontaktstellen 36 der Halbleiterchips 3 mindestens teilweise über ein elektrisches Verbindungsmittel 7 miteinander verbunden. Bei 1F handelt es sich bei dem Verbindungsmittel 7 um einen Bonddraht. Alternativ hierzu ist es möglich, siehe 1G, dass das Verbindungsmittel 7 durch Leiterbahnen gebildet ist, die parallel zur Strahlungsaustrittsseite 30 und zur Körperoberseite 40 verlaufen und in unmittelbarem Kontakt zu diesen stehen. Eine derartige Kontaktierung ist auch in der Druckschrift US 2009/0127573 A1 angegeben. Optional kann auf die Leiterbahnen 7 eine elektrische Isolierschicht aufgebracht sein, die in 1G nicht gezeigt ist.
  • Wie in allen anderen Ausführungsbeispielen auch ist es möglich, dass auf die Strahlungsaustrittsseiten 30 eine optische Komponente wie eine Linse oder ein Konversionsmittel zu einer Wellenlängenkonversion von in den Halbleiterchips 3 erzeugter Strahlung aufgebracht wird. Derartige optische Elemente sind zur Vereinfachung der Darstellung in den Figuren jeweils nicht gezeichnet. Ebenso können verschiedenfarbig emittierende Halbleiterchips 3 miteinander kombiniert werden.
  • Gemäß 1H wird der Formkörper 4 zu einzelnen Halbleiterbauteilen 1 vereinzelt. Dies kann durch ein Sägen in Vereinzelungsbereichen 8, symbolisiert durch Strich-Punkt-Linien, geschehen.
  • In 2 ist das optoelektronische Halbleiterbauteil 1 in einer schematischen Schnittdarstellung gezeigt. In den Formkörper 4 sind zwei elektrische Durchführungen 5a, 5b eingearbeitet. Bei den elektrischen Durchführungen 5 kann es sich um so genannte Quasi-Chips handeln. Über die Durchführungen 5a, 5b ist eine elektrische Verbindung von der Körperoberseite 40 zu der Unterseite 45 des Formkörpers 4 hergestellt. Weiterhin ist durch die Durchführungen 5a, 5b und die Verbindungsmittel 7 eine elektrische Verbindung zwischen den Kontaktstellen 36 der Halbleiterchips 3 und dem Wärmespreizer 6 hergestellt.
  • Der Wärmespreizer 6 ist zu elektrischen Kontaktstellen 65a, 65b zu einer externen elektrischen Kontaktierung des oberflächenmontierbaren Halbleiterbauteils 1 strukturiert. Insbesondere über die Kontaktstelle 65a, die sich über alle Halbleiterchips 3 zusammenhängend erstreckt, ist eine effiziente Wärmeabfuhr aus dem Halbleiterbauteil 1 heraus möglich.
  • In einer schematischen Draufsicht ist in 3 ein weiteres Ausführungsbeispiel des Halbleiterbauteils 1 gezeigt. Die zum Beispiel vier Halbleiterchips 3 sind matrixartig angeordnet und durch die Verbindungsmittel 7a, 7b, bei denen es sich um Bonddrähte oder Leiterbahnen handeln, elektrisch in Serie geschaltet. Über die Durchführung 5a sind die Halbleiterchips 3 mit der sich unter den Halbleiterchips 3 befindlichen Kontaktstelle 65a des Wärmespreizers 6 verbunden. Über das Verbindungsmittel 7b ist eine Verbindung zu der Durchführung 5b hergestellt. Die Durchführung 5b befindet sich, in Draufsicht gesehen, über der Kontaktstelle 65b. Die Kontaktstelle 65b ist lateral neben den Halbleiterchips 3 angeordnet. In 3 sind die Kontaktstellen 65a, 65b und somit der Wärmespreizer 6 durch Strich-Linien symbolisiert.
  • Die Halbleiterchips 3 sind dicht gepackt. Insbesondere in einem Anordnungsbereich 38 der Halbleiterchips 4 nehmen die Halbleiterchips 3 einen Flächenanteil, in Draufsicht gesehen, von mindestens 60% ein. Der Anordnungsbereich 38 ist hierbei ein Bereich, der von einer engsten Umrisslinie um die Halbleiterchips 3 des Halbleiterbauteils 1 herum eingefasst ist. Die Umrisslinie, die den Anordnungsbereich 38 einfasst, ist in 3 als Strich-Punkt-Linie gezeichnet.
  • Anders als dargestellt können mehrere Gruppen von Halbleiterchips 3 vorhanden sein, die bevorzugt einzeln ansteuerbar sind. Das Halbleiterbauteil 1 weist dann bevorzugt mehr als zwei Durchführungen 5a, 5b auf.
  • Beim Vergleichsbeispiel gemäß 4, siehe die Draufsicht in 4A und die Schnittdarstellung in 4B, weist das Halbleiterbauteil 1 nur einen einzigen Halbleiterchip 3 auf. Eine elektrische Kontaktierung erfolgt einerseits unmittelbar über die Unterseite 35 des Halbleiterchips 3 und den Wärmespreizer 6 und die dazugehörige Kontaktstelle 65a. Ferner ist eine elektrische Verbindung zu einer Montageseite des Halbleiterbauteils 1 über die Kontaktstelle 36 an der Strahlungsaustrittsseite 30, das Verbindungsmittel 7 und die Durchführung 5 hin zu der Kontaktstelle 65b gebildet. Die Kontaktstellen 65a, 65b sowie der Wärmespreizer 6 sind in 4A nicht eingezeichnet.
  • Gemäß 5 ist in einem Vergleichsbeispiel der Wärmespreizer 6 nicht zu einer elektrischen Kontaktierung des Halbleiterbauteils 1 eingerichtet, wie dies auch in allen anderen Ausführungsbeispielen möglich ist. Der Wärmespreizer 6 ist dann bevorzugt von den Halbleiterchips 3 elektrisch isoliert, zum Beispiel mittels einer nicht gezeichneten Zwischenschicht, oder der Wärmespreizer 6 ist aus einem elektrisch nicht leitfähigen Material geformt oder mit einem solchen Material beschichtet.
  • Ebenso ist es möglich, dass die Halbleiterchips 3 Chipsubstrate aufweisen, die elektrisch isolierend sind, sodass keine elektrisch leitende Verbindung zwischen Halbleiterschichtenfolgen der Halbleiterchips 3 und dem Wärmespreizer 6 vorliegt.

Claims (12)

  1. Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils (1) mit den Schritten: – Bereitstellen eines Zwischenträgers (2) mit einer Trägeroberseite (20), – Anbringen einer Mehrzahl von optoelektronischen Halbleiterchips (3) auf der Trägeroberseite (20), wobei die Halbleiterchips (3) voneinander beabstandet sind, – Erstellen eines Formkörpers (4), der die Halbleiterchips (3) in lateraler Richtung ringsum unmittelbar umgibt und mechanisch dauerhaft miteinander verbindet, wobei mindestens eine Hauptseite (30) der Halbleiterchips (3) frei bleibt von einem Material des Formkörpers (4), – Entfernen des Zwischenträgers (2), und – Aufbringen eines Wärmespreizers (6) an dem Zwischenträger (2) abgewandten Unterseiten (35, 45) der Halbleiterchips (3) und des Formkörpers (4) nach dem Erstellen des Formkörpers (4) und nach dem Entfernen des Zwischenträgers (2), wobei – eine Dicke des Wärmespreizers (6) zwischen einschließlich 10 μm und 250 μm beträgt, und – der Wärmespreizer (6) elektrisch leitfähig ist und zu mindestens zwei elektrischen Kontaktstellen (65) des Halbleiterbauteils (1) gefertigt wird, wobei der Formkörper (4) zwei elektrische Durchführungen (5a, 5b) aufweist, über welche eine elektrische Verbindung von einer Körperoberseite zu einer Unterseite des Formkörpers (4) hergestellt wird, und durch die zwei Durchführungen (5a, 5b) eine elektrische Verbindung zwischen Kontaktstellen (36) der Halbleiterchips und dem Wärmespreizer (6) hergestellt wird.
  2. Verfahren nach dem vorhergehenden Anspruch, bei dem der Wärmespreizer (6) galvanisch oder in Form einer vorstrukturierten Folie aufgebracht wird.
  3. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Halbleiterchips (3) derart auf den Zwischenträger (2) aufgebracht werden, dass alle elektrischen Kontaktstellen (36) der Halbleiterchips (3) sich an einer dem Zwischenträger (2) zugewandten Seite (30) befinden.
  4. Verfahren nach einem der vorhergehenden Ansprüche, bei dem die Halbleiterchips (3) matrixartig auf dem Zwischenträger (2) angeordnet werden, wobei ein Abstand (L) zwischen benachbarten Halbleiterchips (3) zwischen einschließlich 10 μm und 250 μm beträgt.
  5. Verfahren nach einem der vorhergehenden Ansprüche, bei dem vor dem Erstellen des Formkörpers (4) die elektrischen Durchführungen (5) auf der Trägeroberseite (2) platziert werden, wobei eine Dicke der Durchführungen (5) größer oder gleich einer Dicke (d) der Halbleiterchips (3) ist.
  6. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Formkörper (4) zu mehreren der Halbleiterbauteile (1) vereinzelt wird, wobei jedes der fertig hergestellten Halbleiterbauteile (1) einen oder mehrere der Halbleiterchips (3) sowie mehrere der elektrischen Durchführungen (5) umfasst.
  7. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der erstellte Formkörper (4) einen mittleren Durchmesser von mindestens 100 mm aufweist, wobei ein mittleres Rastermaß der Anordnung der Halbleiterchips (3), zusammen mit den elektrischen Durchführungen (5), bei höchstens 3 mm liegt, und der Formkörper (4) als Kunstwafer gestaltet ist, sodass der Formkörper (4) die Halbleiterchips (3) mechanisch fest miteinander verbindet.
  8. Verfahren nach einem der vorhergehenden Ansprüche, bei dem eine elektrische Verschaltung der Halbleiterchips (3) erfolgt, nachdem der Zwischenträger (2) entfernt ist, wobei die elektrische Verschaltung durch Aufbringen von elektrischen Verbindungsmitteln (7) auf den Strahlungsaustrittsseiten (30) und/oder auf einer damit in einer Ebene verlaufenden Körperoberseite (40) des Formkörpers (4) erfolgt.
  9. Verfahren nach einem der vorhergehenden Ansprüche, bei dem der Formkörpers (4) mit einer Dicke (D') erstellt wird, die größer ist als eine Dicke (d) des Halbleiterchips (3), wobei der Formkörper (4) nachfolgend bearbeitet wird und nach dem Bearbeiten der Formkörper (4) und die Halbleiterchips (3) gleiche Dicken (d, D) aufweisen.
  10. Optoelektronisches Halbleiterbauteil (1) mit – einer Mehrzahl optoelektronischer Halbleiterchips (3) mit einer Strahlungsaustrittsseite (30), – einem Formkörper (4), der Seitenflächen (34) der Halbleiterchips (3) formschlüssig und unmittelbar bedeckt, – einem Wärmespreizer (6), wobei der Wärmespreizer (6) an Unterseiten (35, 45) der Halbleiterchips (3) und des Formkörpers (4) aufgebracht ist, wobei – eine Dicke des Wärmespreizers (6) zwischen einschließlich 10 μm und 250 μm beträgt, und – der Wärmespreizer (6) elektrisch leitfähig ist und zu mindestens zwei elektrischen Kontaktstellen (65) des Halbleiterbauteils (1) gefertigt ist, wobei – das Halbleiterbauteil (1) oberflächenmontierbar ist, – der Formkörper (4) und die Halbleiterchips (3) nicht überlappen, in Draufsicht auf die Strahlungsaustrittsseite (30) gesehen, – der Formkörper (4) zwei elektrische Durchführungen (5a, 5b) aufweist, über welche eine elektrische Verbindung von einer Körperoberseite zu einer Unterseite des Formkörpers (4) hergestellt wird, und – durch die zwei Durchführungen (5a, 5b) eine elektrische Verbindung zwischen Kontaktstellen (36) der Halbleiterchips und dem Wärmespreizer (6) hergestellt wird.
  11. Optoelektronisches Halbleiterbauteil (1) nach dem vorhergehenden Anspruch, das mindestens vier der Halbleiterchips (3) umfasst sowie: – mehrere elektrische Verbindungsmitteln (7), die an und parallel zu der Körperoberseite (40) verlaufen und die einen Teil der Halbleiterchips (3) oder alle Halbleiterchips (3) elektrisch in Serie schalten, wobei die Halbleiterchips (2) dicht gepackt sind, sodass die Halbleiterchips (2) mindestens einen Flächenanteil von 30% des Halbleiterbauteils (1) ausmachen, innerhalb eines Anordnungsbereichs (38) der Halbleiterchips (3) und in Draufsicht auf die Strahlungshauptseiten (30) gesehen, wobei thermische Ausdehnungskoeffizienten des Halbleiterchips (3) und des Formkörpers (2) um höchstens einen Faktor 4 voneinander abweichen.
  12. Optoelektronisches Halbleiterbauteil (1) nach dem vorhergehenden Anspruch, das mit einem Verfahren mindestens nach den Ansprüchen 3 und/oder 9 hergestellt ist.
DE102012002605.6A 2012-02-13 2012-02-13 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil Expired - Fee Related DE102012002605B9 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102012002605.6A DE102012002605B9 (de) 2012-02-13 2012-02-13 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
US14/378,610 US9653670B2 (en) 2012-02-13 2013-01-17 Method for producing an optoelectronic semiconductor component, and optoelectronic semiconductor component
PCT/EP2013/050838 WO2013120646A1 (de) 2012-02-13 2013-01-17 Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
CN201380009310.3A CN104115292B (zh) 2012-02-13 2013-01-17 用于制造光电子半导体构件的方法和光电子半导体构件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102012002605.6A DE102012002605B9 (de) 2012-02-13 2012-02-13 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil

Publications (3)

Publication Number Publication Date
DE102012002605A1 DE102012002605A1 (de) 2013-08-14
DE102012002605B4 true DE102012002605B4 (de) 2016-12-22
DE102012002605B9 DE102012002605B9 (de) 2017-04-13

Family

ID=47598831

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012002605.6A Expired - Fee Related DE102012002605B9 (de) 2012-02-13 2012-02-13 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil

Country Status (4)

Country Link
US (1) US9653670B2 (de)
CN (1) CN104115292B (de)
DE (1) DE102012002605B9 (de)
WO (1) WO2013120646A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014105734A1 (de) * 2014-04-23 2015-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102014106791B4 (de) * 2014-05-14 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement, Beleuchtungsvorrichtung und Verfahren zur Herstellung eines Halbleiterbauelements
DE102014113844B4 (de) 2014-09-24 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102014116079A1 (de) * 2014-11-04 2016-05-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102015102699A1 (de) * 2015-02-25 2016-08-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
DE102015105692A1 (de) * 2015-04-14 2016-10-20 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen
US11167310B2 (en) * 2015-05-13 2021-11-09 The Boeing Company Sealing assembly for forming sealant coating on a fastener, the sealing assembly comprising a light generator and a forming cup associated with the light generator
EP3116041B1 (de) * 2015-07-06 2018-06-06 LG Electronics Inc. Lichtquellenmodul, herstellungsverfahren dafür und beleuchtungseinheit damit
DE102015114849B4 (de) * 2015-09-04 2022-01-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von Leuchtdiodenfilamenten und Leuchtdiodenfilament
DE102016103059A1 (de) * 2016-02-22 2017-08-24 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102016208489A1 (de) * 2016-05-18 2017-11-23 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil
US10269592B1 (en) 2017-11-30 2019-04-23 International Business Machines Corporation Conductive heat spreader and heat sink assembly for optical devices
DE102018104290A1 (de) * 2018-02-26 2019-08-29 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090160043A1 (en) * 2007-12-20 2009-06-25 Geng-Shin Shen Dice Rearrangement Package Structure Using Layout Process to Form a Compliant Configuration
US20090218588A1 (en) * 2007-12-06 2009-09-03 Paul Panaccione Chip-scale packaged light-emitting devices
US20100096746A1 (en) * 2008-10-21 2010-04-22 Advanced Optoelectronic Technology Inc. Package module structure of compound semiconductor devices and fabricating method thereof
US20110018018A1 (en) * 2009-07-24 2011-01-27 Harvatek Corporation Semiconductor chip package structure for achieving electrical connection without using wire-bonding process and method for making the same
DE102009036621A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
US20110084300A1 (en) * 2009-10-13 2011-04-14 Jung Kyu Park Light emitting diode device, light emitting apparatus and method of manufacturing light emitting diode device
US20110133219A1 (en) * 2009-12-07 2011-06-09 Chao-Hsing Chen Light emitting element array
US20110215365A1 (en) * 2010-03-04 2011-09-08 Advanced Optoelectronic Technology, Inc. Semiconductor package and fabrication method thereof
US20110278610A1 (en) * 2010-05-11 2011-11-17 Advanced Semiconductor Engineering, Inc. Package structure and package process of light emitting diode
US20110291149A1 (en) * 2010-05-26 2011-12-01 Kabushiki Kaisha Toshiba Light emitting device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3882738B2 (ja) * 2002-10-24 2007-02-21 ソニー株式会社 複合チップモジュール及びその製造方法、並びに複合チップユニット及びその製造方法
DE102004050371A1 (de) 2004-09-30 2006-04-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
US8158983B2 (en) * 2008-01-03 2012-04-17 Goldeneye, Inc. Semiconducting sheet
US8129742B2 (en) * 2008-03-25 2012-03-06 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and plated through-hole
TW200947652A (en) * 2008-05-12 2009-11-16 Harvatek Corp Semiconductor chip package structure for achieving positive face electrical connection without using substrates and a wire-bonding process

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090218588A1 (en) * 2007-12-06 2009-09-03 Paul Panaccione Chip-scale packaged light-emitting devices
US20090160043A1 (en) * 2007-12-20 2009-06-25 Geng-Shin Shen Dice Rearrangement Package Structure Using Layout Process to Form a Compliant Configuration
US20100096746A1 (en) * 2008-10-21 2010-04-22 Advanced Optoelectronic Technology Inc. Package module structure of compound semiconductor devices and fabricating method thereof
US20110018018A1 (en) * 2009-07-24 2011-01-27 Harvatek Corporation Semiconductor chip package structure for achieving electrical connection without using wire-bonding process and method for making the same
DE102009036621A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
US20110084300A1 (en) * 2009-10-13 2011-04-14 Jung Kyu Park Light emitting diode device, light emitting apparatus and method of manufacturing light emitting diode device
US20110133219A1 (en) * 2009-12-07 2011-06-09 Chao-Hsing Chen Light emitting element array
US20110215365A1 (en) * 2010-03-04 2011-09-08 Advanced Optoelectronic Technology, Inc. Semiconductor package and fabrication method thereof
US20110278610A1 (en) * 2010-05-11 2011-11-17 Advanced Semiconductor Engineering, Inc. Package structure and package process of light emitting diode
US20110291149A1 (en) * 2010-05-26 2011-12-01 Kabushiki Kaisha Toshiba Light emitting device

Also Published As

Publication number Publication date
US9653670B2 (en) 2017-05-16
DE102012002605A1 (de) 2013-08-14
CN104115292A (zh) 2014-10-22
WO2013120646A1 (de) 2013-08-22
DE102012002605B9 (de) 2017-04-13
CN104115292B (zh) 2017-06-23
US20150014737A1 (en) 2015-01-15

Similar Documents

Publication Publication Date Title
DE102012002605B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE102015114849B4 (de) Verfahren zur Herstellung von Leuchtdiodenfilamenten und Leuchtdiodenfilament
DE102012109905B4 (de) Verfahren zur Herstellung einer Vielzahl von optoelektronischen Halbleiterbauteilen
EP2162927A1 (de) Verfahren zur herstellung von optoelektronischen bauelementen und optoelektronisches bauelement
WO2012160107A2 (de) Optisches element, optoelektronisches bauelement und verfahren zur herstellung dieser
DE102008010512A1 (de) Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
WO2014154632A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
WO2009132618A1 (de) Oberflächenmontierbares leuchtdioden-modul und verfahren zur herstellung eines oberflächenmontierbaren leuchtdioden-moduls
DE102012102420B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102009051746A1 (de) Optoelektronisches Bauelement
DE102013215650B4 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102007046348A1 (de) Strahlungsemittierendes Bauelement mit Glasabdeckung und Verfahren zu dessen Herstellung
DE102012113003A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
WO2014048830A1 (de) Optoelektronisches bauelement
DE102010045390A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronisches Halbleiterbauteils
DE102014101492A1 (de) Optoelektronisches Halbleiterbauelement
WO2016173841A1 (de) Optoelektronische bauelementanordnung und verfahren zur herstellung einer vielzahl von optoelektronischen bauelementanordnungen
DE112015005127B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
EP2486604B1 (de) Kontaktierung eines optoelektronischen halbleiterbauteils durch konversionselement
WO2017178332A1 (de) Bauelement mit reflektor und verfahren zur herstellung von bauelementen
WO2015078857A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils sowie optoelektronisches halbleiterbauteil und optoelektronische anordnung
WO2017178424A1 (de) Lichtemittierender halbleiterchip, lichtemittierendes bauelement und verfahren zur herstellung eines lichtemittierenden bauelements
DE102012109028A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102004047061B4 (de) Optoelektronisches Bauelement und Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102015115900A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed

Effective date: 20140521

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee