CN104115292A - 用于制造光电子半导体构件的方法和光电子半导体构件 - Google Patents

用于制造光电子半导体构件的方法和光电子半导体构件 Download PDF

Info

Publication number
CN104115292A
CN104115292A CN201380009310.3A CN201380009310A CN104115292A CN 104115292 A CN104115292 A CN 104115292A CN 201380009310 A CN201380009310 A CN 201380009310A CN 104115292 A CN104115292 A CN 104115292A
Authority
CN
China
Prior art keywords
semiconductor chip
formed body
semiconductor
radiator
upside
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380009310.3A
Other languages
English (en)
Other versions
CN104115292B (zh
Inventor
斯特凡·伊莱克
沃尔特·韦格莱特
卡尔·魏德纳
斯特凡·施特格迈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN104115292A publication Critical patent/CN104115292A/zh
Application granted granted Critical
Publication of CN104115292B publication Critical patent/CN104115292B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)

Abstract

在至少一个实施方式中，半导体构件(1)包括至少一个光电子半导体芯片(3)，所述光电子半导体芯片具有辐射出射侧(30)。可表面安装的半导体构件(1)包含成形体(4)，所述成形体形状配合地且直接地覆盖半导体芯片(3)的侧面(34)。在辐射出射侧(30)的俯视图中观察，成形体(4)和半导体芯片(3)不交叠。

Description

用于制造光电子半导体构件的方法和光电子半导体构件
技术领域
提出一种用于制造光电子半导体构件的方法。此外，提出一种光电子半导体构件。
背景技术
在参考文献DE 10 2009 036 621 A1中提出一种光电子半导体器件。
发明内容
要实现的目的在于：提出一种能够从中有效地引出热量的光电子半导体构件。
此外，所述目的通过具有独立权利要求的特征的方法和光电子半导体构件来实现。优选的改进形式是从属权利要求的主题。
根据半导体构件的至少一个实施方式，所述半导体构件包括一个或多个光电子半导体芯片。半导体芯片优选为发光二极管，简称LED。半导体芯片能够设立成用于在运行时发射紫外的、可见的和/或近红外的辐射。优选地，半导体芯片发射彩色光或白色光。半导体芯片能够具有芯片衬底和半导体层序列。因此，芯片衬底为承载半导体芯片的部件。芯片衬底能够为用于半导体层序列的生长衬底或者为与此不同的承载衬底。
半导体层序列优选基于III-V族化合物半导体材料。半导体材料例如为氮化物化合物半导体材料、如AlnIn1-n-mGamN或是磷化物化合物半导体材料、如AlnIn1-n-mGamP，或者也是砷化物化合物半导体材料、如AlnIn1-n-mGamAs，其中0≤n≤1，0≤m≤1并且n+m≤1。在此，半导体层序列能够具有掺杂物以及附加的组成成分。然而，为了简单性起见仅说明半导体层序列的晶格的主要组成成分，即Al、As、Ga、In、N或P，即使这些主要组成成分能够部分地由少量的其他物质替代和/或补充时也如此。
半导体层序列包括设立成用于产生电磁辐射的至少一个有源层。有源层尤其包含至少一个pn结和/或至少一个量子阱结构。由有源层在运行时产生的辐射尤其位于400nm和800nm之间的光谱范围中，其中包括边界值。
根据至少一个实施方式，半导体芯片具有辐射出射侧。辐射出射侧优选为半导体芯片的例如垂直于半导体层序列的生长方向取向的主侧。特别地，半导体芯片具有刚好一个辐射出射侧。在半导体芯片的侧面上优选不发射或仅发射少量的辐射。
根据半导体构件的至少一个实施方式，所述半导体构件包括成形体。成形体例如借助于压制、浇注或喷射来产生。在辐射出射侧的俯视图中观察，成形体环形地包围至少一个半导体芯片。优选地，成形体部分地或完全地覆盖半导体芯片的侧面。侧面为半导体芯片的垂直于辐射出射侧或基本上垂直于此取向的限界面。
根据至少一个实施方式，成形体形状配合地且直接地一体成形到半导体芯片上。换而言之，成形体因此与半导体芯片的侧面、优选仅与该侧面直接物理接触。
根据至少一个实施方式，半导体构件可表面安装。因此，半导体构件为所谓的SMT构件。半导体构件的电接触面因此位于一个共同的平面内。
根据半导体构件的至少一个实施方式，在辐射出射侧的俯视图中观察，成形体和半导体芯片不交叠。因此在俯视图中观察，成形体和半导体芯片不相互遮盖。
根据半导体构件的至少一个实施方式，半导体芯片、尤其是芯片衬底的热膨胀系数和成形体的热膨胀系数最多彼此偏差因数5、或者最多偏差因数4、或者最多偏差因数3、或者最多偏差因数2、或者最多偏差因数1.5。换而言之，成形体和半导体芯片彼此具有类似的热膨胀系数，英文为coefficient of thermal expansion或者简称CTE。
根据半导体构件的至少一个实施方式，成形体通过塑料形成。为了调整热膨胀系数可行的是：成形体的塑料用作为基体材料并且将用于调整热膨胀系数和其他特性的颗粒嵌入基体材料中。将例如热塑性塑料、环氧化物和/或硅树脂用作为成形体的基体材料。颗粒能够由氧化硅、氧化钛和/或氧化铝形成。
根据至少一个实施方式，半导体构件包括至少四个半导体芯片或至少八个或至少20个或至少50个半导体芯片。半导体芯片优选线性地或矩阵状地设置。
在至少一个实施方式中，半导体构件包括一个或优选多个光电子半导体芯片，所述半导体芯片具有辐射出射侧。可表面安装的半导体构件包含成形体，所述成形体形状配合地且直接地覆盖半导体芯片的侧面。在辐射出射侧的俯视图中观察，成形体和半导体芯片不交叠。优选地，半导体芯片的热膨胀和成形体的热膨胀系数最多彼此偏差因数4。
根据至少一个实施方式，半导体构件包括至少一个散热器。散热器优选安置在半导体构件的安装侧上，所述安装侧能够与辐射出射侧相对置。经由安装侧将半导体构件固定在外部的载体上。散热器是能导电的并且例如由金属或金属合金成形。同样地，散热器能够由能导热的且电绝缘的材料成形。可行的是，散热器与至少一个半导体芯片的半导体层序列电绝缘。
根据半导体构件的至少一个实施方式，散热器被结构化成两个或多于两个电接触部位。接触部位设立成用于外部电接触半导体构件。例如，接触部位和散热器设置为借助于焊接或粘贴来安置在外部载体上。
根据至少一个实施方式，散热器具有至少10μm或至少20μm或至少50μm的厚度。替选地或附加地，厚度最高为500μm或最高为250μm或者最高为150μm。
通过与半导体芯片直接接触的且能够具有高的热导率的成形体以及通过散热器能够实现从半导体构件中有效地散热。由此能够实现半导体芯片的高的封装密度。
根据半导体构件的至少一个实施方式，散热器直接安置在成形体上和半导体芯片上。换而言之，因此散热器接触半导体芯片或半导体芯片的至少一部分和成形体。替选地可行的是，在散热器和半导体芯片和/或成形体之间存在呈一个或多个金属层形式的增附层，经由所述增附层能够实现散热器与半导体芯片和成形体的改进的机械连接。优选地，除接触金属化部之外，在散热器和半导体芯片以及成形体之间不存在其他的部件。
根据半导体构件的至少一个实施方式，所述半导体构件包括一个或多个电穿引部。电穿引部优选完全地穿过成形体。电穿引部能够从安装侧伸展至成形体的与所述安装侧相对置的本体上侧。通过电穿引部可以将本体上侧与散热器电连接。例如，通过半导体材料或金属形成电穿引部。
根据半导体构件的至少一个实施方式，所述半导体构件包括一个或多个电连接机构。电连接机构例如通过接合线或通过扁平的带状导线形成，所述带状导线能够在本体上侧伸展并且平行于所述本体上侧定向。电连接机构或其至少一部分与半导体芯片的电接触部位连接以及与电穿引部连接。接触部位优选位于辐射出射侧上。
根据至少一个实施方式，半导体芯片的至少一部分或全部半导体芯片通过电连接机构电串联。能够存在多组串联的半导体芯片。各个组的串联的半导体芯片例如能够被彼此无关地电操控。
此外，提出一种用于制造光电子半导体构件的方法。借助该方法，尤其制成如结合上述实施方式中的一个或多个来说明的光电子半导体构件。因此，方法的特征也对半导体构件公开并且反之亦然。
根据至少一个实施方式，方法包括提供具有载体上侧的中间载体的步骤。中间载体能够为硬质的、平坦的衬底，所述衬底被薄膜遮盖。薄膜能够为所谓的热释放薄膜。
根据方法的至少一个实施方式，将多个光电子半导体芯片安置在载体上侧上。特别地，半导体芯片直接安置在中间载体上、优选安置在热释放薄膜上。多个能够表示：将至少上千的或至少五千的或至少上万的半导体芯片安置在载体上。
在至少一个实施方式中，方法设立成用于制造光电子半导体构件并且至少包括或仅包括下述步骤：
-提供具有载体上侧的中间载体；
-将多个光电子半导体芯片安置在载体上侧上，其中半导体芯片的辐射出射侧朝向载体上侧并且半导体芯片彼此隔开；
-建造成形体，所述成形体沿横向方向环形地直接包围半导体芯片并且持久地彼此机械连接；和
-移除中间载体，
其中半导体芯片的热膨胀系数和成形体的热膨胀系数例如最多彼此偏差因数4。
优选地，以上述顺序执行各个方法步骤。只要技术上是可行的，也能够实现与此不同的顺序。
在通过焊接芯片来制造LED阵列时，尤其在液化焊料时能够发生要焊接的半导体芯片的小的横向的移动或转动。因此，为了避免短路，在半导体芯片之间需要>100μm范围中的最小间距。如果替选于焊接采用粘贴来安置半导体芯片，那么与金属焊料相比通常通过粘结剂提高热阻。由此限制阵列的封装密度。
通过所描述的工艺顺序能够尤其紧密地封装半导体芯片，因为不焊接半导体芯片，而是仅必须将其暂时地固定在中间载体上。这能够借助目前可用的自动置放机(Platzierungsautomaten)以10μm范围中的安置精度(Ablagegenauigkeit)来完成。
根据至少一个实施方式，方法包括在半导体芯片的和成形体的下侧上安置和/或制造散热器的步骤，其中所述下侧背离中间载体。散热器的施加优选在移除中间载体之后进行，但是也能够在这之前就进行。
根据方法的至少一个实施方式，以结构化的方式施加散热器。特别地，散热器以结构化成半导体构件的刚好两个或至少两个电接触部位的方式施加或制造。
根据方法的至少一个实施方式，在施加和/或建造散热器之后不进行后续的结构化。换而言之，散热器因此例如不会后续地被刻蚀或局部地再次机械移除。
根据方法的至少一个实施方式，散热器连续地在半导体芯片的至少三个之上施加。散热器因此连续地且优选无空隙地并且没有收缩地在半导体芯片之上延伸。因此，散热器也能够局部地构成是板形的。也可行的是，散热器连续地且连通地在全部半导体芯片之上延伸，至少在设置为用于已制成的半导体构件中的一个的半导体芯片组之上延伸。
根据至少一个实施方式，散热器电镀地施加到成形体上并且施加到半导体芯片上。由此能够以具有成本效益的方式实现散热器的相对大的厚度。
根据至少一个实施方式，以预结构化的薄膜的形式施加散热器。薄膜能够为金属薄膜，其例如具有≥100μm或≥200μm的厚度。
根据至少一个实施方式，半导体芯片施加到中间载体上，使得半导体芯片的全部电接触部位位于朝向中间载体的一侧上。换而言之，半导体芯片的全部接触部位位于辐射出射侧上并且接触部位能够接触载体上侧。
根据至少一个实施方式，相邻的半导体芯片之间的平均间距为至少10μm或至少20μm或至少30μm。替选地或附加地，相邻的半导体芯片之间的平均间距最高为250μm或最高为150μm或最高为100μm或最高为70μm。
根据方法的至少一个实施方式，通过分割成形体来形成半导体构件。因此，在产生中间载体时形成人工晶片。将半导体芯片优选全部彼此牢固地机械连接的所述人工晶片然后例如通过锯割或通过切割来分割，并且具有所属的半导体芯片的各个已分割的部段然后是已制成的半导体构件。
因此，例如通过嵌入工艺将暂时固定在中间载体上的半导体芯片全部彼此机械连接，使得产生通过成形体形成的人工晶片。通过例如借助于锯割或激光分割来分割的人工晶片形成呈具有所属的半导体芯片的各个已分割的部段形式的已制成的半导体器件。
根据方法的至少一个实施方式，在建造成形体之前，将一个或多个电穿引部安置在载体上侧上。优选地，电穿引部接触载体上侧。可行的是：穿引部在确定相邻半导体芯片之间的平均间距的情况下被作为半导体芯片共同纳入。
根据方法的至少一个实施方式，被分割的已制成的半导体构件分别包括一个或两个或多于两个穿引部。
根据方法的至少一个实施方式，已建造的成形体进而人工晶片具有最小100mm或最小150mm或最小200mm的平均直径。在此，成形体能够具有圆形的外部形状或者也矩形地成形。可行的是，成形体因此具有至少250mm或至少350mm的平均棱边长度。
根据至少一个实施方式，半导体芯片以及电穿引部的设置的平均的触点间距(Rastermaβ)为最高3mm或最高2mm或最高1.5mm。平均的触点间距表示：如果触点间距沿着两个正交的空间方向彼此不同，沿着这两个正交的空间方向形成触点间距的平均值。触点间距尤其表示半导体芯片和/或穿引部的中点相互间的间距。可行的是，在触点间距确定的情况下，仅考虑半导体芯片，或者在触点间距确定的情况下将穿引部算作半导体芯片。
根据方法的至少一个实施方式，在移除中间载体之后，尤其借助于电连接机构进行半导体芯片的互联。由此半导体芯片的这两个主侧是可自由触及的并且能够更加简单地实现电互联。
根据方法的至少一个实施方式，穿引部的垂直于载体上侧和/或垂直于辐射出射侧的厚度大于或等于半导体芯片的厚度。优选地，在制造公差的范围内，半导体芯片和穿引部具有相同的厚度。
根据方法的至少一个实施方式，建造具有厚度大于半导体芯片厚度的成形体。换而言之，因此，成形体在远离载体上侧的方向上突出于半导体芯片。半导体芯片的背离中间载体的下侧例如部分地或完全地被成形体的材料覆盖。成形体的厚度超出半导体芯片的厚度例如最小5μm或最小10μm或替选地或附加地最高250μm或最高100μm。替选地可行的是，产生与半导体芯片相比显著更厚的成形体。成形体的厚度因此例如位于0.75mm和1.5mm之间或者位于0.5mm和2.5mm之间，其中包括边界值。
根据方法的至少一个实施方式，成形体在其建造之后并且优选在施加电连接机构之前和/或在制造散热器之前被加工。通过对成形体进行加工、例如磨削或刻蚀，将成形体的厚度降低到半导体芯片的厚度。可行的是，仅移除成形体的材料。替选地，也能够以小的程度移除半导体芯片的、尤其芯片衬底的材料。
根据至少一个实施方式，在俯视图中观察，半导体材料被紧密地封装。在布置区域中，半导体芯片因此构成大的面积份额，例如至少60％。布置区域是半导体构件的其中半导体芯片由最紧密的轮廓线所包围的区域。因此优选地，用于安装的尤其横向位于半导体芯片附近的区域不被布置区域所包括。
因此，紧密封装能够表示：在俯视图中观察，半导体芯片在布置区域中和/或以整个半导体构件计构成至少20％或至少30％或至少45％或至少60％或至少80％的面积份额。
这种光电子半导体构件能够用于照明目的，例如使用在普通照明中或者用作为前照灯，英文为Spotlights或Headlamps。借助这种光电子半导体构件能够实现高的发光密度。
附图说明
在下文中，参照附图借助于实施例详细阐述这里所描述的光电子半导体构件以及这里所描述的方法。在此，相同的附图标记在各个附图中说明相同的元件。然而，在此不以合乎比例的关系示出，更确切地说，为了更好的理解能够夸大地示出个别元件。
附图示出：
图1A至1H示出用于制造在此描述的光电子半导体构件的方法的一个实施例的示意图；和
图2至5示出在此描述的光电子半导体构件的实施例的示意图。
具体实施方式
在图1中给出用于制造光电子半导体芯片1的方法的一个实施例的示意剖面图。在根据图1A的方法步骤中，提供具有载体上侧20的临时的中间载体2。将多个光电子半导体芯片3直接安置在载体上侧20上。
半导体芯片3例如分别具有芯片衬底31和半导体层序列32。例如，如结合参考文献US 2010/0171135 A1中描述的那样来成形半导体芯片3，所述参考文献的内容通过参引并入本文。
半导体层序列32与芯片衬底31相比距中间载体2更近。在图1A中象征性地通过虚线将半导体层序列32和芯片衬底31彼此分开。半导体芯片3的辐射出射侧30通过半导体层序列32的朝向中间载体2的边界面形成。优选分别两个半导体芯片3的两个电接触部位36位于辐射出射侧30上。
此外，半导体芯片3优选不是所谓的体积发射器。因此，在半导体层序列32中产生的辐射没有或基本上没有到达到芯片衬底31中。例如，在芯片衬底31和半导体层序列32之间因此存在例如为金属镜的反射层。替选地也可行的是，半导体芯片3是体积发射器进而反射层安置在侧面34上和/或下侧35上，和/或成形体4构成为是漫反射的或镜面反射的或者也是辐射可穿透的、即是透明的或是模糊的。
芯片衬底31能够通过陶瓷，如氮化硅、氮化铝或氧化铝形成。同样可行的是，芯片衬底31由半导体材料，如锗制成。如果芯片衬底31由导电材料成形，那么下侧35能够设有电绝缘层，其在附图中没有绘出。
半导体芯片3在载体上侧20上紧密封装地设置成各个半导体构件1的组。在相邻的组之间，半导体芯片3能够进一步彼此隔开。紧密封装能够表示：半导体芯片3以稍后制成的半导体构件1的基面计且在俯视图中观察形成至少20％的或至少30％的或至少45％的或至少60％的面积份额，如这也在全部其他实施例中是可行的。
各个半导体芯片3例如具有0.3mm至3mm范围中的、尤其0.5mm至2mm范围中的棱边长度。相邻的半导体芯片之间的间距L处于100μm的数量级。半导体芯片3的背离中间载体2的下侧35通过芯片衬底31形成。
在根据图1B的方法步骤中制造成形体4，例如通过压制、喷射或浇注，成形体例如呈两件式的形式。中间载体2在此优选形成浇注模具的一部分或压制模具的一部分。
根据图1B，制造成形体，使得所述成形体具有比半导体芯片3的厚度d更大的厚度D’。厚度D’、d的差别例如为大约10μm。半导体芯片3的下侧35完全地被成形体4覆盖。成形体环形地且直接地一体成形在半导体芯片3的侧面34上。
成形体4和半导体芯片3、尤其芯片衬底31具有尽可能相似的热膨胀系数。由此，能够实现大面积的成形体4，而不会使成形体4例如由于在光电子半导体芯片3运行时产生的热量而显著地弯曲。成形体4形成人工晶片，全部半导体芯片3机械固定地集成在所述人工晶片中。
成形体4能够具有由塑料制成的基体材料，其中颗粒用于调整热膨胀系数和/或用于改进导热性和/或用于调节光学特性。因此，能够将由氧化钛构成的颗粒添加给填充体4，使得成形体4对于观察者而言显现为白色的并且具有高的反射率。
在图1C中示出：成形体4的材料和可选地还有半导体芯片3的材料部分地被移除。由此露出半导体芯片3的下侧35。成形体4和半导体芯片3因此具有相同的厚度D、d。半导体芯片3的下侧35以及成形体4的下侧45彼此齐平并且位于共同的平面内。
与图1B和1C中示出不同，也可行的是：建造具有与半导体芯片3的厚度d相同的厚度D的成形体4。成形体4的材料因此不覆盖半导体芯片3的主侧，而是仅覆盖其侧面34。如结合图1C示出那样，然后能够取消部分移除成形体4的材料的步骤。
在图1D中示出可选的方法步骤，据此将散热器6施加到成形体4的背离中间载体2的下侧45上以及施加到半导体芯片3的下侧35上。散热器6优选通过金属或金属合金形成并且能够直接地施加到成形体4以及半导体芯片3上。与在图1D中示出不同，可行的是：散热体6施加在成形体4的整个下侧45之上。
可选地可行的是：在一方的成形体4和半导体芯片3与另一方的散热器6之间存在金属化层。这种金属化层在远离中间载体2的方向上能够通过钛层、铂层和金层形成，其中所述层分别具有几百纳米范围中的厚度。尤其当不在半导体芯片3和/或成形体4的下侧45、35上建造散热器6时才存在这种层。此外，能够将焊料层，例如AuSn施加到这种金属化层上和/或散热器6上。
在根据图1E的方法步骤中移除中间载体2，例如通过加热载体2来移除。与根据图1D和1E的视图不同，替选地也可行的是：首先移除中间载体2并且随后建造散热器6。
根据图1F，将半导体芯片3的电接触部位36至少部分地经由电连接机构7彼此连接。在图1F中，连接机构7为接合线。替选于此可行的是：见图1G，连接机构7通过带状导线形成，所述带状导线平行于辐射出射侧30且平行于本体上侧40伸展并且与所述侧直接接触。辐射出射侧30和本体上侧40能够位于共同的平面中，如在全部其他实施例中那样。这种接触也在参考文献US 2009/0127573A1中说明，其公开内容通过参引并入本文。可选地，能够将电绝缘层施加到带状导线7上，所述电绝缘层在图1G中未示出。
如在全部其他实施例中也可行的是：将可选的部件如透镜或用于对在半导体芯片3中产生的辐射进行波长转换的转换机构施加到辐射出射侧30上。这种光学元件为了简化视图在附图中相应地未被示出。同样，能够将发射不同颜色的半导体芯片3彼此组合。
根据图1H，将成形体4分割成各个半导体构件1。这能够通过锯割成分割区域8来进行，其象征性地通过点划线发生。
在图2中示出光电子半导体构件1的另一实施例的示意剖面图。在成形体4中加入两个电穿引部5a、5b。电穿引部5能够为所谓的准芯片。经由穿引部5a、5b建立从本体上侧40到成形体4的下侧45的电连接。此外，通过穿引部5a、5b和连接机构7在半导体芯片3的接触部位36和散热器6之间建立电连接。
散热器6被结构化成电接触部位65a、65b以用于外部电接触可表面安装的半导体构件1。尤其经由在全部半导体芯片3之上连通延伸的接触部位65a，可以从半导体构件1中有效地散热。
在图3中示出半导体构件1的另一实施例的示意俯视图。例如四个半导体芯片3矩阵状地设置并且通过为接合线或带状导线的连接机构7a、7b电串联。经由穿引部5a将半导体芯片3与散热器6的位于半导体芯片3之下的接触部位65a连接。经由连接机构7b建立到穿引部5b的连接。穿引部5b在俯视图中观察位于接触部位65b之上。接触部位65b横向地设置在半导体芯片3附近。在图3中通过虚线象征性地说明接触部位65a、65b进而散热器6。
半导体芯片3紧密地封装。尤其在半导体芯片4的布置区域38中，半导体芯片3在俯视图中观察占据至少60％的面积份额。在此，布置区域38是由围绕半导体构件1的半导体芯片3的最紧密的轮廓线所围住的区域。围住布置区域38的轮廓线在图3中作为点划线绘出。
与所示出的不同，能够存在多组半导体芯片3，所述半导体芯片优选能够单独地被操控。半导体构件1因此具有优选多于两个穿引部5a、5b。
在根据图4的实施例中，在图4A的俯视图中和在图4B的剖面图中观察，半导体构件1仅具有一个唯一的半导体芯片3。电接触一方面直接经由半导体芯片3的下侧35和散热器6和所属的接触部位65a进行。此外，经由辐射出射侧30上的接触部位36、连接机构7和通向接触部位65b的穿引部5形成到半导体构件1的安装侧的电连接。接触部位65a、65b以及散热器6在图4A中未被绘出。
根据图5，散热器不设立成用于电接触半导体构件1，如这也在全部其他实施例中是可行的。散热器6因此优选与半导体芯片3电绝缘，例如借助于未绘出的中间层，或者散热器6由不导电材料成形或者用这种材料覆层。
同样可行的是，半导体芯片3具有电绝缘的芯片衬底，使得在半导体芯片3的半导体层序列和散热器6之间不存在导电连接。在该情况下，散热器6能够是导电的或电绝缘的。
在这里描述的发明不局限于根据实施例进行的描述。更确切地说，本发明包括每个新的特征以及特征的任意的组合，这尤其是包含在权利要求中的特征的任意的组合，即使所述特征或所述组合自身没有明确地在权利要求中或实施例中说明时也如此。
本申请要求德国专利申请10 2012 002 605.6的优先权，其公开内容通过参引并入本文。

Claims (15)

1.一种用于制造光电子半导体构件(1)的方法，具有下述步骤：
-提供具有载体上侧(20)的中间载体(2)；
-将多个光电子半导体芯片(3)安置在所述载体上侧(20)上，其中所述半导体芯片(3)彼此间隔开；
-建造成形体(4)，所述成形体沿横向方向环形地直接地包围所述半导体芯片(3)并且持久地彼此机械连接，其中所述半导体芯片(3)的至少一个主侧(30)不具有所述成形体(4)的材料；和
-移除所述中间载体(2)。
2.根据上一项权利要求所述的方法，其中在建造所述成形体(4)之后并且在移除所述中间载体(2)之后执行下面的步骤：
-将散热器(6)安装在所述半导体芯片(3)的和所述成形体(4)的背离所述中间载体(2)的下侧(35，45)上，
其中
-所述散热器(6)的厚度位于10μm和250μm之间，其中包括边界值，
-所述散热器(6)是能导电的并且制成所述半导体构件(1)的至少两个电接触部位(65)或者所述散热器(6)与所述半导体芯片(3)的半导体层序列(32)电绝缘，和
-所述半导体芯片(3)的辐射出射侧(30)在安置所述半导体芯片(3)时朝向所述载体上侧(20)，
其中所述半导体芯片(3)的热膨胀系数和所述成形体(2)的热膨胀系数最多彼此偏差因数4。
3.根据上一项权利要求所述的方法，其中在移除所述中间载体(2)之后，进行所述半导体芯片(3)的电互联，其中通过将电连接机构(7)施加在所述辐射出射侧(30)上并且施加在所述成形体(4)的与所述辐射出射侧在一个平面中伸展的本体上侧(40)上来进行所述电互联，
其中所述连接机构(7)通过带状导线形成，所述带状导线平行于所述本体(4)的本体上侧(40)和所述辐射出射侧(30)伸展并且与所述本体上侧和所述辐射出射侧直接接触，
其中所述辐射出射侧(30)和所述本体上侧(40)位于共同的平面中，和
其中在所述辐射出射侧(30)的俯视图中观察，所述成形体(4)和所述半导体芯片(3)不交叠。
4.根据权利要求2或3所述的方法，其中将所述散热器(6)在至少三个或者在全部的所述半导体芯片(3)之上连续地施加，其中不后续地对所述散热器(6)进行结构化。
5.根据上述权利要求中的任一项所述的方法，其中将所述散热器(6)电镀地或以预结构化的薄膜的形式施加。
6.根据上述权利要求中的任一项所述的方法，其中将所述半导体芯片(3)施加到所述中间载体(2)上，使得所述半导体芯片(3)的全部电接触部位(36)位于朝向所述中间载体(2)的一侧(30)上。
7.根据上述权利要求中的任一项所述的方法，其中所述半导体芯片(3)矩阵状地设置在所述中间载体(2)上，其中相邻的半导体芯片(3)之间的间距(L)位于10μm和250μm之间，其中包括边界值。
8.根据上述权利要求中的任一项所述的方法，其中在建造所述成形体(4)之前将多个电穿引部(5)安置在所述载体上侧(2)上，其中所述穿引部(5)的厚度大于或等于所述半导体芯片(3)的厚度(d)。
9.根据上述权利要求中的任一项所述的方法，其中将所述成形体(4)分割成多个所述半导体构件(1)，其中已制成的所述半导体构件(1)中的每个包括一个或多个所述半导体芯片(3)以及一个或多个所述电穿引部(5)。
10.根据上述权利要求中的任一项所述的方法，其中所建造的所述成形体(4)具有至少100mm的平均直径，其中所述半导体芯片(3)连同所述电穿引部(5)一起的布置结构的平均的触点间距最多为3mm，并且所述成形体(4)构成为人工晶片，使得所述成形体(4)将所述半导体芯片(3)牢固地彼此机械连接。
11.根据上述权利要求中的任一项所述的方法，其中在移除所述中间载体(2)之后，进行所述半导体芯片(3)的电互联，其中通过将电连接机构(7)施加在所述辐射出射侧(30)上和/或施加在所述成形体(4)的与所述辐射出射侧在一个平面中伸展的本体上侧(40)上来进行所述电互联。
12.根据上述权利要求中的任一项所述的方法，其中建造具有厚度(D’)的所述成形体(4)，所述厚度大于所述半导体芯片(3)的厚度(d)，
其中随后加工所述成形体(4)并且在加工之后所述成形体(4)和所述半导体芯片(3)具有相同的厚度(d，D)。
13.一种光电子半导体构件(1)，具有
-至少一个带有辐射出射侧(30)的光电子半导体芯片(3)；和
-成形体(4)，所述成形体形状配合地且直接地覆盖所述半导体芯片(3)的侧面(34)，
其中
-所述半导体构件(1)能够被表面安装，
-在所述辐射出射侧(30)的俯视图中观察，所述成形体(4)和所述半导体芯片(3)不交叠。
14.根据上一项权利要求所述的光电子半导体构件(1)，所述光电子半导体构件包括至少四个所述半导体芯片(3)以及：
-安装侧上的散热器(6)，其中所述散热器(6)被结构化成用于在外部电接触所述半导体构件(1)的至少两个电接触部位(65)或者所述散热器(6)与所述半导体芯片(3)的半导体层序列(32)电绝缘，其中所述散热器(6)具有在10μm和250μm之间的厚度，其中包括边界值；
-从所述安装侧到所述成形体(4)的与所述安装侧相对置的本体上侧(40)的至少一个电穿引部(5)；和
-多个电连接机构(7)，所述电连接机构在所述本体上侧(40)上且平行于所述本体上侧伸展，并且所述电连接机构将所述半导体芯片(3)中的一部分或者全部半导体芯片(3)电串联，其中所述半导体芯片(2)紧密地封装，使得在所述辐射主侧(30)的俯视图中观察且在所述半导体芯片(3)的布置区域(38)之内，所述半导体芯片(2)形成所述半导体构件(1)的30％的面积份额，
其中所述半导体芯片(3)的热膨胀系数和所述成形体(2)的热膨胀系数最多彼此偏差因数4。
15.根据上一项权利要求所述的光电子半导体构件(1)，所述光电子半导体构件借助至少根据权利要求4和/或11所述的方法来制造。
CN201380009310.3A 2012-02-13 2013-01-17 用于制造光电子半导体构件的方法和光电子半导体构件 Expired - Fee Related CN104115292B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102012002605.6 2012-02-13
DE102012002605.6A DE102012002605B9 (de) 2012-02-13 2012-02-13 Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
PCT/EP2013/050838 WO2013120646A1 (de) 2012-02-13 2013-01-17 Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil

Publications (2)

Publication Number Publication Date
CN104115292A true CN104115292A (zh) 2014-10-22
CN104115292B CN104115292B (zh) 2017-06-23

Family

ID=47598831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380009310.3A Expired - Fee Related CN104115292B (zh) 2012-02-13 2013-01-17 用于制造光电子半导体构件的方法和光电子半导体构件

Country Status (4)

Country Link
US (1) US9653670B2 (zh)
CN (1) CN104115292B (zh)
DE (1) DE102012002605B9 (zh)
WO (1) WO2013120646A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108701740A (zh) * 2016-02-22 2018-10-23 欧司朗光电半导体有限公司 半导体器件和用于制造半导体器件的方法
CN109155326A (zh) * 2016-05-18 2019-01-04 欧司朗光电半导体有限公司 用于制造光电子组件的方法和光电子组件

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014105734A1 (de) * 2014-04-23 2015-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE102014106791B4 (de) * 2014-05-14 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement, Beleuchtungsvorrichtung und Verfahren zur Herstellung eines Halbleiterbauelements
DE102014113844B4 (de) 2014-09-24 2021-08-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zum Herstellen eines optoelektronischen Bauelements und optoelektronisches Bauelement
DE102014116079A1 (de) * 2014-11-04 2016-05-04 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102015102699A1 (de) 2015-02-25 2016-08-25 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen und optoelektronisches Halbleiterbauteil
DE102015105692A1 (de) * 2015-04-14 2016-10-20 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen
US11167310B2 (en) * 2015-05-13 2021-11-09 The Boeing Company Sealing assembly for forming sealant coating on a fastener, the sealing assembly comprising a light generator and a forming cup associated with the light generator
EP3116041B1 (en) * 2015-07-06 2018-06-06 LG Electronics Inc. Light source module, fabrication method therefor, and lighting device including the same
DE102015114849B4 (de) * 2015-09-04 2022-01-13 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung von Leuchtdiodenfilamenten und Leuchtdiodenfilament
US10269592B1 (en) 2017-11-30 2019-04-23 International Business Machines Corporation Conductive heat spreader and heat sink assembly for optical devices
DE102018104290A1 (de) * 2018-02-26 2019-08-29 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090173954A1 (en) * 2008-01-03 2009-07-09 Goldeneye, Inc. Semiconducting sheet
US20090278159A1 (en) * 2008-05-12 2009-11-12 Harvatek Corporation Semiconductor chip package structure without substrates for achieving face-up electrical connection without using a wire-bonding process and method for making the same
US20110018018A1 (en) * 2009-07-24 2011-01-27 Harvatek Corporation Semiconductor chip package structure for achieving electrical connection without using wire-bonding process and method for making the same
DE102009036621A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3882738B2 (ja) * 2002-10-24 2007-02-21 ソニー株式会社 複合チップモジュール及びその製造方法、並びに複合チップユニット及びその製造方法
DE102004050371A1 (de) 2004-09-30 2006-04-13 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement mit einer drahtlosen Kontaktierung
DE102007022947B4 (de) 2007-04-26 2022-05-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen
US20090218588A1 (en) * 2007-12-06 2009-09-03 Paul Panaccione Chip-scale packaged light-emitting devices
TWI364801B (en) * 2007-12-20 2012-05-21 Chipmos Technologies Inc Dice rearrangement package structure using layout process to form a compliant configuration
US8129742B2 (en) * 2008-03-25 2012-03-06 Bridge Semiconductor Corporation Semiconductor chip assembly with post/base heat spreader and plated through-hole
TWI420695B (zh) * 2008-10-21 2013-12-21 Advanced Optoelectronic Tech 化合物半導體元件之封裝模組結構及其製造方法
KR101601622B1 (ko) * 2009-10-13 2016-03-09 삼성전자주식회사 발광다이오드 소자, 발광 장치 및 발광다이오드 소자의 제조방법
TWI397989B (zh) * 2009-12-07 2013-06-01 Epistar Corp 發光二極體陣列
CN102194985B (zh) * 2010-03-04 2013-11-06 展晶科技(深圳)有限公司 晶圆级封装之方法
US8450770B2 (en) * 2010-05-11 2013-05-28 Advanced Semiconductor Engineering, Inc. Light emitting package structure
JP5426481B2 (ja) * 2010-05-26 2014-02-26 株式会社東芝 発光装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090173954A1 (en) * 2008-01-03 2009-07-09 Goldeneye, Inc. Semiconducting sheet
US20090278159A1 (en) * 2008-05-12 2009-11-12 Harvatek Corporation Semiconductor chip package structure without substrates for achieving face-up electrical connection without using a wire-bonding process and method for making the same
US20110018018A1 (en) * 2009-07-24 2011-01-27 Harvatek Corporation Semiconductor chip package structure for achieving electrical connection without using wire-bonding process and method for making the same
DE102009036621A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108701740A (zh) * 2016-02-22 2018-10-23 欧司朗光电半导体有限公司 半导体器件和用于制造半导体器件的方法
CN109155326A (zh) * 2016-05-18 2019-01-04 欧司朗光电半导体有限公司 用于制造光电子组件的方法和光电子组件
CN109155326B (zh) * 2016-05-18 2023-09-01 欧司朗光电半导体有限公司 用于制造光电子组件的方法和光电子组件

Also Published As

Publication number Publication date
WO2013120646A1 (de) 2013-08-22
US9653670B2 (en) 2017-05-16
CN104115292B (zh) 2017-06-23
US20150014737A1 (en) 2015-01-15
DE102012002605B9 (de) 2017-04-13
DE102012002605A1 (de) 2013-08-14
DE102012002605B4 (de) 2016-12-22

Similar Documents

Publication Publication Date Title
CN104115292A (zh) 用于制造光电子半导体构件的方法和光电子半导体构件
CN101681964B (zh) 用于制造光电子器件的方法以及光电子器件
TWI446593B (zh) 光電半導體組件之製造方法及光電半導體組件
US9847461B2 (en) Optoelectronic semiconductor component with sapphire flip-chip
CN102939669B (zh) 可表面安装的光电子器件和用于制造可表面安装的光电子器件的方法
CN105103314B (zh) 半导体器件和用于制造半导体器件的方法
KR101768720B1 (ko) 표면 실장 ｌｅｄ 모듈 및 표면 실장 ｌｅｄ 모듈의 제조 방법
CN104737307A (zh) 用于制造多个光电子半导体构件的方法
CN105210202B (zh) 发光半导体器件和用于制造发光半导体器件的方法
CN104078551A (zh) 发光装置及其制造方法
KR20150022868A (ko) 광전자 모듈, 그리고 광전자 모듈의 제어 방법
CN103688378A (zh) 光学元件、光电子器件和它们的制造方法
CN105594002A (zh) 光电子半导体器件和用于制造光电子半导体器件的方法
US10074769B2 (en) Method of producing optoelectronic components having complex shapes
US9812619B2 (en) Optoelectronic component and method for producing same
CN105409017A (zh) 可表面安装的光电子半导体组件和用于制造至少一个可表面安装的光电子半导体组件的方法
US20160276545A1 (en) Electronic component and method for producing an electronic component
US10629781B2 (en) Semiconductor element and method for production thereof
CN102637812B (zh) 发光装置封装件及其制造方法
CN116210095A (zh) 光电子半导体器件和制造方法
CN106206906A (zh) 发光二极管芯片封装体
US20220336697A1 (en) Method for Singulating Components from A Component Composite, and Component
KR20140111905A (ko) 웨이퍼 레벨 칩 스케일 발광다이오드 패키지
KR20170106347A (ko) 다수의 광전자 반도체 컴포넌트를 제조하기 위한 방법 및 광전자 반도체 컴포넌트
CN103262268A (zh) 复合衬底、具有复合衬底的半导体芯片和用于制造复合衬底和半导体芯片的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170623