CN105103314B - 半导体器件和用于制造半导体器件的方法 - Google Patents

半导体器件和用于制造半导体器件的方法 Download PDF

Info

Publication number
CN105103314B
CN105103314B CN201480018527.5A CN201480018527A CN105103314B CN 105103314 B CN105103314 B CN 105103314B CN 201480018527 A CN201480018527 A CN 201480018527A CN 105103314 B CN105103314 B CN 105103314B
Authority
CN
China
Prior art keywords
semiconductor chip
molding
semiconductor devices
semiconductor
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480018527.5A
Other languages
English (en)
Other versions
CN105103314A (zh
Inventor
约阿希姆·雷尔
弗兰克·辛格
诺温·文马尔姆
马蒂亚斯·扎巴蒂尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN105103314A publication Critical patent/CN105103314A/zh
Application granted granted Critical
Publication of CN105103314B publication Critical patent/CN105103314B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483Containers
    • H01L33/486Containers adapted for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52Encapsulations
    • H01L33/54Encapsulations having a particular shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/005Processes relating to semiconductor body packages relating to encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

本发明提出一种光电子的半导体器件(1),所述半导体器件具有:半导体芯片(2),所述半导体芯片具有半导体层序列(200),所述半导体层序列具有设置用于产生辐射的有源区域(20);辐射出射面(10),所述辐射出射面平行于有源区域伸展;安装侧面(11),所述安装侧面设置用于固定半导体器件并且倾斜于或者垂直于辐射出射面伸展,并且在所述安装侧面上,用于外部的电接触的至少一个接触面是可触及的;模制体(4),所述模制体局部地模制到半导体芯片上并且至少局部地形成安装侧面;和接触带(55),所述接触带设置在模制体上并且将半导体芯片与至少一个接触面导电连接。此外,提出一种用于制造半导体器件的方法。

Description

半导体器件和用于制造半导体器件的方法
技术领域
本申请涉及一种光电子的半导体器件和一种用于制造光电子的半导体器件的方法。
背景技术
在手持的电子设备、例如移动无线电设备中,通常应用液晶显示器,所述液晶显示器借助于LED背光照明。在减小这样的设备的结构深度时,也产生对LED的结构高度的要求,所述要求借助于传统的构型无法容易地实现。
发明内容
目的是,提出一种光电子的半导体器件,所述光电子的半导体器件通过小的结构高度来表征并且同时提供对于应用设备而言足够的光通量。此外,应提出一种方法,借助于所述方法可简单且成本适宜地制造这样的光电子的半导体器件。
这些目的还通过一种光电子的半导体器件来实现,所述半导体器件具有:半导体芯片,所述半导体芯片具有半导体层序列,所述半导体层序列具有设置用于产生辐射的有源区域;辐射出射面,所述辐射出射面平行于所述有源区域伸展;安装侧面,所述安装侧面设置用于固定所述半导体器件并且所述安装侧面倾斜于或者垂直于所述辐射出射面伸展,并且在所述安装侧面上,用于外部的电接触的至少一个接触面是能触及的;模制体,所述模制体局部地模制到所述半导体芯片上并且至少局部地形成所述安装侧面;和接触带,所述接触带设置在所述模制体上并且将所述半导体芯片与至少一个所述接触面导电连接;其中所述半导体芯片具有载体,在所述载体上设置有所述半导体层序列,并且其中所述模制体至少局部地覆盖所述载体的背离所述半导体层序列中的一个半导体层序列的后侧。所述目的还通过一种用于制造半导体器件的方法来实现,所述方法具有下述步骤:a)提供多个半导体芯片,所述半导体芯片分别具有半导体层序列,所述半导体层序列具有设置用于产生辐射的有源区域;b)借助模塑料局部地对所述半导体芯片围绕成形以构成模制体复合件;c)在所述模制体复合件上构成结构化的覆层以电接触所述半导体芯片;以及d)将所述模制体复合件分割为多个半导体器件,所述半导体器件分别具有半导体芯片和至少一个通过所述覆层形成的接触面,其中分割的所述模制体的在分割时产生的侧面形成所述半导体器件的安装侧面,在所述安装侧面上,用于外部的电接触的至少一个所述接触面是能触及的。其它的设计方案和适宜方案是本文的主题。
光电子的半导体器件根据至少一个实施方式具有半导体芯片,所述半导体芯片具有半导体层序列,所述半导体层序列具有设置用于产生辐射的有源区域。有源区域尤其设置用于产生在可见光谱、紫外光谱或者红外光谱范围中的辐射。半导体层序列例如具有第一传导类型的第一半导体层和不同于第一传导类型的第二传导类型的第二半导体层。有源区域设置在第一半导体层和第二半导体层之间。为了电接触半导体芯片,半导体芯片适当地具有第一接触部和第二接触部。特别地,第一接触部设置用于电接触第一半导体层并且第二接触部设置用于电接触第二半导体层。接触部能够分别构成为第一半导体层或者第二半导体层的子区域或者构成为与所述层能导电地连接的附加的层、例如金属层。
根据光电子的半导体器件的至少一个实施方式,半导体器件的辐射出射面平行于有源区域伸展、即平行于有源区域的主延伸平面伸展。特别地,光电子的半导体器件具有恰好一个辐射出射面。辐射出射面例如平坦地构成。“平坦地”在本文中尤其是指,辐射出射面没有折弯。然而平坦的辐射出射面例如能够设置有结构化部、例如粗糙化部以提高耦合输出效率。
根据光电子的半导体器件的至少一个实施方式,半导体器件具有安装侧面,所述安装侧面设置用于固定半导体器件并且倾斜于或者垂直于辐射出射面伸展。特别地,辐射出射面垂直于或者基本上垂直于安装侧面伸展。将基本上垂直于理解为相对于垂直定向至多10°的偏差。用于外部电接触半导体器件的接触面在安装侧面上是可触及的。因此,在将光电子的半导体器件安装在连接载体上时,其中安装侧面朝向连接载体,接触面能够与连接载体外部电接触。半导体器件尤其构成为可表面安装的器件(surface mounted device,smd)。
根据半导体器件的至少一个实施方式,半导体器件具有模制体,所述模制体部分地模制到半导体芯片上。特别地,模制体至少局部地形成安装侧面。模制体尤其至局部地形成半导体器件的所有侧面。将侧面在有疑问的情况下理解为半导体器件的如下外部的面,所述面倾斜于或者垂直于辐射出射面伸展。换句话说,侧面和尤其安装侧面在模制体的背离辐射出射面的后侧和与后侧相对置的前侧之间伸展。
在模制体模制到半导体芯片上的位置处,模制体尤其直接邻接于半导体芯片。半导体器件的辐射出射面适当地没有模制体。模制体尤其对于在有源区域中产生的辐射构成为是不可透过的。然而模制体也能够对于辐射透明地构成或者至少半透明地构成。
根据半导体器件的至少一个实施方式,半导体器件具有接触带。接触带将半导体芯片与至少一个接触面导电连接。接触带尤其设置在模制体上,例如设置在模制体的前侧上或者设置在模制体的后侧上。
在光电子的半导体器件的至少一个实施方式中,半导体器件具有半导体芯片,所述半导体芯片具有半导体层序列,所述半导体层序列具有设置用于产生辐射的有源区域。半导体器件还具有辐射出射面,所述辐射出射面平行于有源区域伸展。此外,半导体器件包括安装侧面,所述安装侧面设置用于固定半导体器件并且倾斜于或者垂直于辐射出射面伸展并且在所述安装侧面上,用于外部的电接触的至少一个接触面是可触及的。半导体器件还具有模制体,所述模制体部分地模制到半导体芯片上并且至少局部地形成安装侧面。在模制体上设置有接触带,所述接触带将半导体芯片与至少一个接触面导电连接。
根据半导体器件的至少一个实施方式,半导体器件在辐射出射面的俯视图中具有带有至少一个缩进部的矩形的基本形状。特别地,至少一个接触面设置在至少一个缩进部中。至少一个缩进部尤其从安装侧面起是可触及的。缩进部例如基本上具有圆形的一部分的形状。这类缩进部可简单地制造。但是,对于缩进部而言基本上也能够应用另一基本形状。至少一个缩进部例如在矩形的基本形状的角中构成。矩形的基本形状的在俯视图中直线伸展的区域尤其不具有接触面的材料。
根据半导体器件的至少一个实施方式,模制件具有另一缩进部。适当地,在另一缩进部中构成有另一接触面,使得通过在接触面和另一接触面之间施加外部的电压而将载流子从不同的侧注入到半导体芯片的有源区域中并且在那里在发射辐射的情况下复合。
另一缩进部例如在矩形的基本形状的另一角中构成,其中安装侧面尤其在角和另一角之间伸展。因此,在这两个角的区域中提供用于半导体器件的外部的电接触的两个接触部。基本形状也能够在多于两个的角中、尤其在所有的角处具有缩进部。模制体例如在与安装侧面相对置的侧面上具有上侧的缩进部。所述上侧的缩进部能够设有尤其能导电的覆层。覆层能够在上侧的缩进部的区域中与至少一个接触带电绝缘。因此,上侧的缩进部的覆层在这种情况下不用于电接触。因此,安装能够仅在安装侧面上进行,使得排除侧的混淆。然而也可以考虑的是,上侧的缩进部中的至少一个、尤其两个缩进部与半导体芯片导电连接。由此,也能够在与安装侧面相对置的侧面上进行尤其表面安装的安装。
根据半导体器件的至少一个实施方式,半导体芯片具有载体,在所述载体上设置有半导体层序列。因此,载体是半导体芯片的部分。半导体芯片在制造时尤其已经具有载体,甚至在通过分割而从晶片复合结构中产生半导体芯片之前就已经具有载体。
在一个设计方案变型形式中,载体是用于例如外延地沉积半导体层序列的半导体层的生长衬底。
在一个替选的设计方案变型形式中,载体与生长衬底不同。生长衬底能够整面地或者至少局部地被去除或者打薄。载体用于机械稳定半导体层序列,使得为此不再需要生长衬底。去除生长衬底的半导体芯片也称为薄膜半导体芯片。这类半导体芯片良好近似于具有朗伯特放射特性的表面发射器。半导体层序列例如借助于连接层固定在载体上。粘接层或者焊料层例如适合作为连接层。
根据半导体器件的至少一个实施方式,模制体完全地或者至少局部地覆盖载体的背离半导体层序列的后侧。因此,半导体芯片在背离辐射出射面的后侧上至少局部地用模制体的材料覆盖。
根据半导体器件的至少一个实施方式,载体和模制体在半导体器件的至少一个侧面处齐平,例如在安装侧面处齐平。特别地,载体和模制体在半导体器件的两个相对置的侧面处齐平。因此,载体和模制体共同形成半导体器件的至少一个侧面。因此,在载体的露出的部位上,半导体芯片不嵌入到模制体中。在制造半导体器件时,半导体器件的侧面能够在分割步骤中形成,其中模制体和载体在一个共同的步骤中彻底分开。
根据半导体器件的至少一个实施方式,模制体邻接于载体的所有侧面。特别地,模制体邻接于载体上的安装侧面和与安装侧面相对置的侧面。因此,在这种情况下,半导体芯片沿着所有侧面至少局部地或者完全地嵌入到模制体中。
根据半导体器件的至少一个实施方式,半导体芯片在载体的朝向半导体层序列的前侧上具有两个接触部。接触部尤其分别经由接触带与半导体器件的接触面连接。接触带例如在模制体的共同的主面上伸展。模制体的前侧和后侧称为主面。特别地,接触带在模制体的前侧上伸展。接触部能够在载体上在半导体层序列的侧向构成。半导体层序列的背离载体的辐射出射面在这种情况下完全没有接触材料。在有源区域中产生的辐射被遮住的危险能够因此减小。替选地,接触部中的一个或这两个接触部能够设置在半导体层序列上。
根据半导体器件的至少一个实施方式,半导体芯片在载体的朝向半导体层序列的前侧上并且在载体的背离半导体层序列的后侧上分别具有接触部。接触部分别经由接触带与接触面连接,其中接触带在模制体的相对置的主面上伸展。模制体例如在后侧上具有接触开口,在所述接触开口中载体的后侧为了与接触带的电接触是可触及的。
根据半导体器件的至少一个实施方式,模制体对于在半导体芯片中产生的辐射反射性地构成。优选地,对于在有源区域中产生的辐射的峰值波长而言反射率为至少60%、优选至少80%。沿着朝模制体的方向放射的辐射因此能够被反射回半导体芯片中并且随后穿过辐射出射面从半导体器件射出。
根据半导体器件的至少一个实施方式,半导体芯片具有凹部,所述凹部至少局部地沿着半导体芯片的环周、例如沿着半导体芯片的整个环周伸展。凹部例如延伸到载体中。
特别地,模制体至少局部地延伸到凹部中。半导体芯片和模制体之间的形状配合的连接因此能够以简单的方式实现并且提高半导体芯片和模制体之间的连接的机械稳定性。
用于制造半导体器件的方法根据至少一个实施方式具有下述步骤,其中提供多个半导体芯片,所述半导体芯片分别具有半导体层序列,所述半导体层序列具有设置用于产生辐射的有源区域。
根据所述方法的至少一个实施方式,所述方法包括下述步骤,其中半导体芯片借助模塑料局部围绕成形以构成模制体复合件。围绕成形例如能够借助于浇注进行,其中术语浇注通常指用于施加模塑料的方法并且尤其包括注射成型(Injection Molding)、传递成型(Transfer Molding)和模压(Compression Molding)。
根据所述方法的至少一个实施方式,所述方法包括下述步骤,其中在模制体复合件上构成尤其能导电的覆层用于电接触半导体芯片。覆层为了接触半导体芯片被结构化、即非整面地构成。覆层例如能够通过蒸镀或者溅射构成。在之后的步骤中,例如能够借助于电镀沉积或者无流沉积提高能导电的覆层的厚度尤其以提高导电能力。
根据所述方法的至少一个实施方式,所述方法包括下述步骤:其中模制体复合件被分割为多个半导体器件,所述半导体器件分别具有半导体芯片和至少一个接触面,其中被分割的模制体的在分割时产生的侧面形成半导体器件的安装侧面,在所述安装侧面上,至少一个通过覆层形成的、用于外部的电接触的接触面是可触及的。分割尤其仅在施加覆层之后才进行,使得半导体器件的在分割时产生的侧面没有用于覆层的材料。分割例如能够通过机械法、例如锯割实现,或者借助于相干辐射、例如激光分离进行。
在用于制造半导体器件的方法的至少一个实施方式中,提供多个半导体芯片,所述半导体芯片分别具有半导体层序列,所述半导体层序列具有设置用于产生辐射的有源区域。半导体芯片借助模塑料局部地围绕成形以构成模制体复合件。覆层在模制体复合件上构成以电接触半导体芯片。模制体复合件被分割为多个半导体器件,其中半导体器件分别具有半导体芯片和至少一个接触面,并且其中分隔的模制体的在分割时产生的侧面形成半导体器件的安装侧面,在所述安装侧面上,至少一个通过覆层形成的、用于外部的电接触的接触面是可触及的。
根据所述方法的至少一个实施方式,在构成覆层之前,在相邻的半导体芯片之间,模制体复合件分别具有至少一个凹处,所述凹处设有覆层。凹处能够完全地或者仅局部地延伸穿过模制体复合件。模制体复合件能够构成为,使得模制体复合件已经具有凹处。替选地,凹处能够通过材料剥离在模制体复合件构成之后并且在施加覆层之前引入到模制体复合件中,例如机械地引入、例如借助于钻孔或者借助于相干辐射来引入。
根据所述方法的至少一个实施方式,对模制体复合件的分割以穿过凹处的方式进行。特别地,进行分割,使得分割的半导体器件具有带有至少一个缩进部的矩形的基本形状。特别地,半导体器件能够在矩形的基本形状的每个角处具有缩进部。分割剖面的宽度在这种情况下小于凹处的横向于分割剖面的扩展。
根据所述方法的至少一个实施方式,在提供半导体芯片时,提供多个半导体芯片复合件,所述半导体芯片复合件分别具有多个连续的半导体芯片。半导体芯片复合件尤其能够具有共同的连续的载体。因此,从随后的半导体芯片中产生的晶片首先被分割为区段,所述区段分别形成半导体复合件并且包括多个尚未分割的半导体芯片。半导体芯片复合件仅在借助模塑料围绕成形之后才被分割。换句话说,将半导体芯片复合件分割为半导体芯片仅在模制体复合件成为半导体器件的分割步骤中才进行。
根据所述方法的至少一个实施方式,分割半导体芯片复合件在分割模制体复合件之前进行。因此,在分割模制体复合件时,半导体芯片复合件已经被分割为半导体芯片。
根据所述方法的至少一个实施方式,为了分割半导体芯片复合件,在半导体芯片复合件的相邻的半导体芯片之间构成沟槽。特别地,接下来对模制体复合件的分割沿着沟槽进行。沟槽沿着竖直方向、尤其完全地延伸穿过半导体芯片复合件,然而不穿过整个模制体复合件。所述沟槽尤其至少局部地设有反射性的材料。反射性的材料例如能够借助于沉积法、例如蒸镀或者溅射或者借助于浇注进行。在构成沟槽时,相邻的半导体芯片的半导体层序列已经至少局部地彼此分开、例如通过沟槽状的凹处、例如台阶(Mesa)沟槽分开。下述层中的至少一个或多个、尤其所有例如被分开:第一半导体层、第二半导体层、有源区域。沟槽尤其沿着沟槽状的凹处伸展。
根据至少一个实施方式,在分割模制体复合件时分割半导体芯片复合件。因此,分割半导体芯片复合件与分割模制体复合件同时进行。在这种情况下,半导体芯片的一部分和模制体的一部分分别形成半导体器件的在分割时产生的侧面。半导体芯片和模制体分别于在分割时产生的侧面处齐平。
根据所述方法的至少一个实施方式,提供作为单独的半导体芯片的半导体芯片。在借助模塑料围绕成形时,半导体芯片在所有的侧面上至少局部地围绕成形。在围绕成形之前,半导体芯片在侧面上和/或在半导体芯片的与半导体芯片的辐射出射面相对置的后侧上至少局部地设有反射层。
所描述的方法尤其适合于制造更上面所描述的半导体器件。结合半导体器件所提出的特征因此也能够用于所述方法并且反之亦然。
在所描述的方法中,在分割步骤中产生安装侧面并且此外也产生半导体器件的与安装侧面相对置的侧面。因此,构件高度、即相对于安装侧面竖直的扩展,通过在分割步骤中平行的分离线的间距确定从而也能够采用尤其小的值。特别地,构件高度能够小于500μm。优选地,构件高度在100μm和400μm之间,尤其优选在150μm和300μm之间,例如在200μm和250μm之间,其中包括边界值。由此,能够提供尤其紧凑的半导体器件,所述半导体器件在运行时提供足够的光通量。
模制体的构成对于多个器件而言能够大面积地在共同的分割步骤中进行。在此,尤其仅在半导体芯片已经设置在模制体内部之后才产生各个模制体。因此,半导体芯片不必安置在预先制成的壳体中并且被电接触。更确切地说,形成壳体的模制体仅通过分割模制体复合件与嵌入在其中的半导体芯片形成。
附图说明
其它的设计方案和适宜方案从结合附图对实施例的下述描述中得出。
附图示出:
图1A和1B示出光电子的半导体器件的一个实施例的示意立体图(图1A)和示意剖视图(图1B);
图1C示出半导体芯片的一个实施例的示意性的俯视图;
图1D示出具有半导体器件的背光照明模块一个实施例的示意侧视图;
图2A和2B示出半导体器件的第二实施例的示意侧视图(图2A)和示意剖视图(图2B);
图3A至3E示出半导体器件的第三实施例的立体图(图3A)、剖视图(图3D)和图3D的一部分的放大的细节图(图3E),其中图3B和3C分别示出半导体器件的在图3A中不可见的后侧的一个实施方案变型形式;
图3F示出另一个实施例的示意剖视图;
图3G示出另一个实施例的示意剖视图;
图4A至4F根据示意示出的中间步骤示出用于制造半导体器件的方法的一个实施例的立体图(图4A、4B和4D至4F)以及剖视图(图4C);
图5A至5C示出用于制造半导体器件的方法的中间步骤的一个实施例的示意剖视图;以及
图6A和6B根据在图6A中的分解示出的中间步骤和在图6B中的已制成的半导体器件的侧视图示出用于制造半导体器件的方法的一个实施例。
相同的、同类的或者起相同作用的元件在附图中设有相同的附图标记。
附图分别是示意性的视图进而不一定是按比例的。更确切地说,相对小的元件并且尤其是层厚度为了阐明而能够夸张大地示出。
具体实施方式
在图1A中示出半导体器件1的第一实施例的立体图。在图1B中示出的剖视图沿着在图1A中示出的线AA’伸展,然而其中各个元件为了更好的可视性在图1A和1B中通过彼此间不同的大小关系来描绘。
半导体器件1具有设置用于产生辐射的半导体芯片2,所述半导体芯片具有半导体层序列200。半导体芯片2的表面形成半导体器件的辐射出射面10。模制体4模制到半导体芯片2上。模制体垂直于辐射出射面10在模制体的与辐射出射面相对置的后侧46和模制体的前侧45之间延伸。模制体12的侧面在后侧和前侧之间伸展。侧面中的一个构成为安装侧面11。模制体能够包含聚合物材料或者由这样的材料形成。聚合物材料例如能够包含环氧树脂、硅树脂、PPA或者聚酯。聚合物材料能够通过尤其是无机的颗粒填充。所述颗粒例如能够包含玻璃、TiO2、Al2O3、ZrO或者由这样的材料构成。
在模制体4的前侧45上构成有接触带55,所述接触带电接触半导体芯片2的第一接触部23或第二接触部24。第一接触部23经由接触带55与接触面51导电连接并且第二接触部24经由接触带55与另一接触面52导电连接。接触面从安装侧面11起经由半导体器件1的外部的电接触是可触及的。
半导体芯片2和模制体4在半导体器件的安装侧面11和与安装侧面11相对置的侧面12上彼此齐平。因此,模制体和半导体芯片分别局部地形成半导体器件的侧面。
在所示出的实施例中,半导体芯片2具有两个从模制体45的前侧起可触及的接触部。半导体芯片2包括设置用于产生辐射的有源区域20,所述有源区域设置在p形传导的第一半导体层21和n型传导的第二半导体层22之间。但是第一半导体层和第二半导体层也能够在传导类型方面颠倒。
半导体芯片的半导体层序列200借助于连接层28、例如粘接层或者焊料层固定在载体29的前侧291上。半导体芯片构成为薄膜半导体芯片,其中去除用于外延沉积半导体层序列的生长衬底从而在已制成的器件中不再存在生长衬底。接触部23、24设置在半导体层序列200的侧向、尤其设置在相对置的侧上。半导体层序列200的辐射出射面因此不具有接触部,所述接触部会引起对有源区域中产生的辐射的遮蔽。第一半导体层21经由第一连接层25与第一接触部23导电连接。第一连接层尤其构成为用于在有源区域中产生的辐射的镜层。第一连接层例如包含银、铝、钯或铑或者具有所提到的材料中的至少一种的金属合金。所提到的材料的特征在于在可见光谱范围和紫外光谱范围中的高的反射率。但是也能够应用其它材料。在红色光谱范围和红外光谱范围中,金例如是适合的。
在半导体层序列中构成有多个凹处27,所述凹处穿过第一半导体层21和有源区域20延伸到第二半导体层22中。在凹处中,第二半导体层与第二连接层26导电连接。为了避免电短路,第一半导体层和有源区域在凹处中通过绝缘层271覆盖。绝缘层也将第一连接层与第二连接层绝缘。第一连接层25和第二连接层26在辐射出射面10的俯视图中局部地彼此重叠并且设置在半导体层序列200和载体29之间。
载体29的背离半导体层序列的后侧292完全地通过模制体4覆盖。载体的后侧形成半导体芯片2的后侧。在半导体器件1的辐射出射面10的俯视图中,模制体具有矩形的基本形状。模制体在一个角处具有一个缩进部41并且在另一角处具有另一缩进部42,其中安装侧面11在缩进部41和另一个缩进部42之间伸展。在缩进部41中构成有接触面51,在另一缩进部42中构成有另一接触面52。在与安装侧面相对置的侧面12上构成有上侧的缩进部43。这些缩进部的侧面虽然与缩进部41和另一缩进部42的侧面一样设有能导电的覆层,然而不同于该缩进部和该另一缩进部,不用于半导体器件1的电接触。
半导体芯片2良好接近表面发射器示出,使得几乎全部在有源区域20中产生的辐射通过辐射出射面10射出。模制体4因此对于在有源区域中产生的辐射而言也能够不可透过的、尤其吸收性地构成。为了尽可能提高发射的辐射功率,模制体4对于辐射而言能够反射性地构成。模制体的材料例如能够掺入提高反射率的颗粒、例如白色颜料、例如二氧化钛。替选地,能够应用具有反射性材料的覆层。这在本文中通过图5A至5C详细描述。
在制造半导体器件时,在将复合件分割为半导体器件时产生侧面12并且尤其是安装侧面11。侧面因此能够具有分割痕迹、例如锯割痕迹或者激光分离法的痕迹。
在图1C中在辐射出射面的示意俯视图示出半导体芯片的一个实施例。半导体芯片例如能够具有大致1mm的长度l和大致200μm的宽度b。在已制成的器件中,宽度b(除了分割步骤的材料去除之外)对应于构件高度、即半导体器件垂直于安装侧面11的扩展。
可用于辐射产生的、尽可能对应于第一连接层25的面积的面积在该实施例中能够为大致0.09mm2,由此能够实现大约15流明的光通量。根据半导体器件的应用,能够在宽的范围中改变半导体芯片的长度和宽度。在辐射功率足够的同时为了尽可能小的结构高度,半导体芯片的宽度优选在150μm和300μm之间,尤其优选在200μm和250μm之间,其中包括边界值。
凹处27的数量尤其能够根据半导体芯片的长度l并且根据第二半导体层22的横向导电性改变。特别地,唯一的凹处27已经能够是足够的。
在半导体芯片2上能够构成有辐射转换材料,所述辐射转换材料设置用于将在半导体芯片中、尤其在有源区域中产生的初级辐射至少部分地转换为次级辐射,使得半导体器件整体上放射混合辐射,例如对于人眼而言放射显得白色的混合光(未详细示出)。辐射转换材料能够在制造时尤其在分割为半导体器件之前施加到半导体芯片2上。
在图1D中示出具有之前所描述的半导体器件1的模块6的示意侧视图。半导体器件1设置在连接载体62、例如电路板、例如FR4电路板上,其中安装侧面11朝向连接载体62。因此,垂直地穿过辐射出射面10射出的辐射平行于连接载体62伸展。接触面51和另一接触面52分别经由焊料65与第一连接载体面621或第二连接载体面622导电连接。焊料局部地填充缩进部41和另一缩进部42。必要时在半导体器件1和连接载体62之间存在的间隙能够通过底层填充物66填充。由此能够改进机械稳定性并且也改进半导体器件1中的散热。
所描述的半导体器件尤其适合于辐射侧向地耦合输入到光导体中。模块尤其能够构成为液晶显示器的背光照明模块(未详细示出)。
在图2A和2B中示出的第二实施例基本上对应于结合图1A至1D描述的第一实施例。与其不同的是,半导体芯片不构成为薄膜半导体芯片,而是构成为如下半导体芯片,其中载体29通过生长衬底形成。在基于III族-氮化物-化合物半导体材料的半导体层序列中,蓝宝石或者碳化硅例如适合作为生长衬底。为了避免侧向的辐射耦合输出,半导体芯片在垂直于辐射出射面10伸展的侧面上并且在与辐射出射面相对置的后侧上嵌入到模制体4中。在该实施例中,模制体适当地具有高的反射率,优选对于在半导体芯片2中产生的辐射具有至少80%的反射率。对于模制体而言,填充有白色颜料例如二氧化钛的聚合物材料、例如硅树脂例如是合适的。替选于或者补充于反射性的模制体,半导体芯片能够在侧面上设有反射性的材料。这结合图5A至5C详细阐述。
在图3A至3D中示出的第三实施例与根据图3B和3C的变型形式基本上对应于结合图1A至1D描述的第一实施例。与其不同的是,半导体芯片构成为薄膜半导体芯片,其中半导体芯片具有前侧的第一接触部23和后侧的第二接触部24(图3D)。因此,穿过载体29进行半导体层序列200的电接触。在这种情况下,载体适当地能导电地构成。载体例如包含掺杂的半导体材料、例如硅或镓,或者金属。设置在半导体层序列200和载体之间的第二连接层26构成为用于在有源区域20中产生的辐射的镜层。尤其结合图1B提到的、用于第一连接层的材料对于第二连接层而言是适合的。不需要用于电接触第一半导体层21的第一连接层,然而其能够附加地设置。因此,术语“第二连接层”称作与第二半导体层导电连接的连接层,而与是否设有第一连接层无关。
在该实施例中,在模制体的前侧45上构成仅一个接触带55。在模制体4中构成有接触开口47,所述接触开口从模制体的后侧46延伸直至半导体芯片2,使得用于电接触的第二接触部24是可触及的。另一接触面52经由在后侧46上伸展的接触带55与第二接触部24导电连接。
为了构成接触开口47,能够在制造时剥离模制体4的材料,例如通过激光辐射剥离。替选地,载体的后侧在构成模制体时已经保持露出,例如通过薄膜辅助的传递成型法(foil assisted transfer molding,FAM)。接触开口47能够完全地或者部分地通过填充材料470、例如金属、例如铜来填充(图3D)。由此能够改进地将在运行时产生的损耗热从半导体芯片2中导出。接触带55的材料能够替选地直接邻接于第二接触部24。接触带55能够如在图3B中所示出的那样与安装侧面11间隔地伸展或者如在图3C中所示出地那样至少局部地延伸直至安装侧面11。由此能够改进到连接载体的散热,其中半导体器件固定在所述连接载体上。
为了更好的可视性,在图3B和3C中立体失真地描绘其中构成有另一接触面52的子区域7,使得分别可见另一接触面52。
在图3E中示出剖视图的可行的设计方案的细节视图。半导体芯片2具有绝缘层30,所述绝缘层覆盖半导体层序列200的侧面33。模制体4直接邻接于绝缘层。第二连接层26与半导体层序列200相比具有更小的横截面,使得第二连接层沿着横向方向不延伸直至侧面33。因此产生围绕第二连接层26的区域31。该区域通过绝缘层填充,使得绝缘层沿着整个环周封装第二连接层。辐射出射面10为了提高耦合输出效率具有粗糙化部32。
在图3F中示出的实施例中,半导体芯片2如结合图3D和3E所描述的那样构成为薄膜半导体芯片。与在图3E中示出的实施例不同,半导体芯片的这两个接触部如结合图1B所描述的那样设置在前侧。这两个接触带55在模制体的前侧45上伸展。因此,不需要用于露出半导体芯片的后侧的接触开口。第一半导体层序列21的表面区域形成半导体芯片2的第一接触部23。接触带55直接邻接于第一半导体层的该区域。连接层28的区域形成半导体芯片的第二接触部24。接触带55直接邻接于连接层28的该区域。然而接触部也能够如结合上述附图所描述的那样分别构成为附加的元件、例如构成为金属层。
此外,半导体层序列200的侧面33与图3E不同没有模制体4的材料。因此,辐射也能够侧向地从半导体层序列中射出。接触带55在绝缘层30上接触带55在第一半导体层21的绝缘层30上在侧面33之上引导。
但是与其不同的是,半导体层序列200的侧面也能够局部地或者完全地通过模制体4覆盖。
在图3G中示出的实施例基本上对应于结合图3F所描述的实施例。与其不同的是,半导体芯片2具有凹部39。凹部至少局部地沿着半导体芯片的环周、例如沿着半导体芯片的整个环周伸展。在所示出的实施例中,凹部延伸到载体中。因此,在俯视图中,半导体芯片2在凹部39的高度上与在载体的其余的区域中相比具有更小的横截面。在凹部的区域中设置有绝缘层30。因此简化了载体29和接触带55之间的可靠的电绝缘。此外,模制体至少局部地延伸到凹部中。这引起半导体芯片2和模制体之间的形状配合的连接。半导体芯片2和模制体4之间的连接的机械稳定性由此提高。
根据图4A至4F,描述了制造方法的一个实施例,其中示范性地制造半导体器件,所述半导体器件如结合图1A至1B所描述的那样构成。对此,提供多个半导体芯片复合件3,其中在图4A中示出具有示范性的六个尚未分割的、连续的半导体芯片的半导体芯片复合件。半导体芯片的半导体层序列200已经借助于沟槽状的凹处34彼此分开。沟槽状的凹处分别形成台阶沟槽。然而半导体层序列仍位于连续的载体29上。多个这种的半导体芯片复合件3以彼此间隔的方式并排地、例如矩阵状地安置。在附图4B和4D中,为了简化视图分别仅示出具有两个半导体芯片复合件3的一个区域。在其中能够识别矩阵状的设置的更大的部分在图4E中示出。安置这样的半导体芯片复合件相对于安置已经分割的半导体芯片是简化的。
如在图4B中所示出的那样,半导体芯片复合件3通过模塑料围绕成形为,使得半导体芯片2的辐射出射面10保持没有模塑料。在图4C中示出沿着线CC’贯穿在4B中示出的制造阶段的立体示出的剖视图。借助于模塑料形成模制体复合件40,从所述模制体复合件中在随后的分割步骤中产生半导体器件的单独的模制体。
如在图4D中所示出的那样,在模制体复合件40中分别在不同的半导体芯片复合件3的相邻的半导体芯片之间构成凹处48。凹处能够如在附图中所示出的那样完全地延伸穿过模制体复合件。但是与其不同的是,也可以考虑将凹处48构成为盲孔。凹处的位置在安置半导体芯片复合件时能够以偏差公差(Ablagetoleranzen)来修正,例如通过拍摄图像并且将所评估的图像信息转发给构成凹处的制程、例如激光制程。
接下来在模制体复合件上构成覆层5,其中借助于覆层5构成接触带55,所述接触带电接触半导体芯片2。此外,覆层也覆盖凹处48的内面。因此,接触带55将半导体芯片的接触部与覆层的凹处48连接。为了构成接触带,能够施加和结构化保护漆并且进行结构化。模制体复合件的露出的部位能够铺设有种子层,例如借助于蒸镀或者溅射来铺设。接下来,种子层能够化学地、例如以电镀的方式增厚,使得接触带具有足够高的载流能力。
接下来,模制体复合件如在图4E和4F中所示出的那样沿着彼此平行伸展的第一分离线491和垂直于其伸展的第二分离线492分割,例如借助于锯割或者激光分离。第一分离线的分割方向沿着半导体芯片复合件3的相邻的半导体芯片的半导体层序列200之间的台阶沟槽伸展。在该分割步骤中,不仅模制体复合件的材料分开而且半导体芯片复合件的载体29的材料也分开。由此产生半导体器件的侧面12、尤其是安装侧面11,其中通过分割产生的模制体4和半导体芯片2彼此齐平。此外,该第一分割步骤进行为,使得凹处48分开。因此在安装侧面11上对于每个模制体产生一个缩进部41和另一缩进部42,在所述缩进部和另一缩进部中,用于外部电接触的接触面51或另一接触面52是可触及的。
垂直于第一分割方向进行沿着第二分割方向的分割,其中分割同样穿过凹处48来进行。由此模制体4获得矩形的基本形状,其中在角中分别设置有缩进部。然而与此不同的是,第二分割方向也在凹处侧向进行。在这种情况下,缩进部不设置在模制体的角中。
因此,进行第一分割步骤和第二分割步骤,所述第一分割步骤伸展穿过半导体芯片复合件,所述第二分割步骤在相邻的半导体芯片复合件之间伸展。名称“第一和第二分割方向”或者“第一和第二分割步骤”在此不表示关于执行分割步骤的顺序。
模制体4的侧面12、尤其安装侧面11仅在分割模制体复合件40时才产生从而也在施加覆层之后才产生。侧面因此没有覆层5的材料。已制成的半导体器件1在安装侧面上可经由在缩进部41、42中存在的覆层电接触。
与所描述的实施例不同的是,分割半导体芯片复合件也能够在位于分割模制体复合件之前的方法步骤中进行。这在根据一部分的图5A和5C中以示意剖视图示出。对此能够在构成模制体复合件40之后在半导体芯片复合件的相邻的半导体芯片之间构成沟槽35。沟槽沿着沟槽状的凹处34在相邻的半导体层序列200之间伸展。与此不同的是,也可以考虑在构成沟槽35时才使半导体层序列200彼此分离。沟槽35垂直于有源区域的主延伸平面完全地延伸穿过半导体芯片复合件3,使得进行半导体芯片的分割。然而沟槽在模制体复合件的材料中终止,使得各个半导体芯片还经由模制体复合件集合在一起。沟槽因此能够设有反射性的材料36,使得半导体芯片的侧面不空出。分割模制体复合件因此沿着这些沟槽进行,其中分离沟槽49的宽度小于之前构成的沟槽的宽度,使得在沟槽中施加的反射性的材料36在分割步骤之后也覆盖半导体芯片的侧面、尤其覆盖相应的载体29的侧面。为了施加反射性的材料,覆层法例如是适合的,所述覆层法例如是蒸镀金属层、例如银、或者浇注。借助位于之前分割半导体芯片复合件3,半导体芯片的侧面在分割模制体复合件时产生的侧面12上也能够通过反射性的材料覆盖,使得能够避免穿过所述侧面的不期望的辐射耦合输出。该变型形式尤其适合于如下半导体芯片,在所述半导体芯片中显著的辐射份额会穿过载体的侧面射出,例如在具有生长衬底的一部分作为载体的半导体芯片中。其余的方法步骤能够如结合图4A至4F所描述的那样进行。
在根据图6A和6B示出的实施例中,与之前的实施例不同的是,以已经分割的形式提供半导体芯片并且如结合图4B所描述的那样至少局部地通过模塑料围绕成形。在该变型形式中,外延晶片的面与之前所描述的实施例相比被更好地使用,其中在所述外延晶片上构成有半导体芯片2的半导体层序列200。在这种情况下,模塑料能够模制在半导体芯片的所有侧面上。在对半导体芯片围绕成形之前,所述半导体芯片已经能够在要围绕成形的侧部用反射性的材料、例如金属覆盖(参见图5B)。这例如能够在分割半导体芯片之后通过金属蒸镀到扩展的薄膜框架上进行,使得在分割半导体芯片时产生的侧面对于蒸镀而言是可触及的。在这种情况中,对于模制体也能够应用如下材料,所述材料具有较低的反射率,由此不会出现半导体器件的光学输出功率中的损失。
借助于所描述的方法能够以简单且成本适宜的方式制造半导体器件,所述半导体器件的特征在于尤其小的结构高度并且同时还允许到薄的光导体中的最佳的耦合输入。
本专利申请要求德国专利申请10 2013 103 226.5的优先权,所述德国专利申请的公开内容在此通过参考并入本文。
本发明不通过根据实施例的描述而受到限制。更确切地说,本发明包括每个新的特征以及特征的每个组合,这尤其包含本文的特征的任意的组合,即使该特征或者该组合本身未详尽地在本文或者实施例中说明时也是如此。

Claims (18)

1.一种光电子的半导体器件(1),所述半导体器件具有:
-半导体芯片(2),所述半导体芯片具有半导体层序列(200),所述半导体层序列具有设置用于产生辐射的有源区域(20);
-辐射出射面(10),所述辐射出射面平行于所述有源区域伸展;
-安装侧面(11),所述安装侧面设置用于固定所述半导体器件并且所述安装侧面倾斜于或者垂直于所述辐射出射面伸展,并且在所述安装侧面上,用于外部的电接触的至少一个接触面(51)是能触及的;
-模制体(4),所述模制体局部地模制到所述半导体芯片上并且至少局部地形成所述安装侧面;和
-接触带(55),所述接触带设置在所述模制体上并且将所述半导体芯片与至少一个所述接触面导电连接;
其中所述半导体芯片具有载体(29),在所述载体上设置有所述半导体层序列,并且其中所述模制体至少局部地覆盖所述载体的背离所述半导体层序列中的一个半导体层序列的后侧(292)。
2.根据权利要求1所述的半导体器件,
其中所述半导体器件在辐射出射面的俯视图中具有矩形的基本形状,所述矩形的基本形状具有至少一个缩进部(41),其中至少一个所述接触面设置在至少一个所述缩进部中。
3.根据权利要求2所述的半导体器件,
其中至少一个所述缩进部在所述矩形的基本形状的一个角中构成并且另一缩进部(42)在另一角中构成,其中所述安装侧面在所述一个角和所述另一角之间伸展,并且在所述另一角中设置有所述半导体器件的另一接触面(52)。
4.根据权利要求1至3中任一项所述的半导体器件,
其中所述载体和所述模制体在所述半导体器件的至少一个侧面(12)上齐平。
5.根据权利要求1至3中任一项所述的半导体器件,
其中所述模制体邻接于所述载体的所有侧面。
6.根据权利要求1至3中任一项所述的半导体器件,
其中所述半导体芯片在所述载体的朝向所述半导体层序列的前侧上具有两个接触部(23,24),所述接触部分别经由接触带(55)与接触面(51,52)连接,其中所述接触带在所述模制体的共同的主面上伸展。
7.根据权利要求1至3中任一项所述的半导体器件,
其中所述半导体芯片在所述载体的朝向所述半导体层序列的前侧上并且在所述载体的背离所述半导体层序列的后侧上分别具有接触部,所述接触部分别经由接触带与接触面连接,其中所述接触带在所述模制体的相对置的主面上伸展。
8.根据权利要求1至3中任一项所述的半导体器件,
其中所述模制体对于在所述半导体芯片中产生的辐射反射性地构成。
9.一种用于制造半导体器件(1)的方法,所述方法具有下述步骤:
a)提供多个半导体芯片(2),所述半导体芯片分别具有半导体层序列(200),所述半导体层序列具有设置用于产生辐射的有源区域(20);
b)借助模塑料局部地对所述半导体芯片围绕成形以构成模制体复合件(40);
c)在所述模制体复合件上构成结构化的覆层(5)以电接触所述半导体芯片;以及
d)将所述模制体复合件分割为多个半导体器件,所述半导体器件分别具有半导体芯片和至少一个通过所述覆层形成的接触面(51),其中分割的所述模制体的在分割时产生的侧面(12)形成所述半导体器件的安装侧面(11),在所述安装侧面上,用于外部的电接触的至少一个所述接触面是能触及的。
10.根据权利要求9所述的方法,
其中所述模制体复合件在步骤c)之前在相邻的半导体芯片之间分别具有至少一个凹处(48),所述凹处设有所述覆层。
11.根据权利要求10所述的方法,
其中步骤d)中的分割穿过凹处进行。
12.根据权利要求9至11中任一项所述的方法,
其中在步骤a)中提供多个分别具有多个连续的半导体芯片的半导体芯片复合件(3)并且在步骤b)之后分割所述半导体芯片复合件。
13.根据权利要求12所述的方法,
其中在步骤d)之前进行所述半导体芯片复合件的分割。
14.根据权利要求13所述的方法,
其中为了分割所述半导体芯片复合件,在半导体芯片复合件的相邻的半导体芯片之间构成沟槽(35),所述沟槽至少局部地设有反射性的材料(36),并且其中在步骤d)中沿着所述沟槽进行所述模制体复合件的分割。
15.根据权利要求12所述的方法,
其中在分割所述模制体复合件时进行所述半导体芯片复合件的分割。
16.根据权利要求9至11中任一项所述的方法,
其中在步骤a)中将所述半导体芯片提供作为单独的半导体芯片,并且在步骤b)中将所述半导体芯片至少局部地在所有的侧面上围绕成形。
17.根据权利要求16所述的方法,
其中在步骤b)之前,所述半导体芯片在所述半导体芯片的所述侧面上和/或在与所述半导体芯片的辐射出射面相对置的后侧上至少局部地设有反射层。
18.根据权利要求9至11中任一项所述的方法,
其中制造根据权利要求1至3中任一项所述的半导体器件。
CN201480018527.5A 2013-03-28 2014-03-24 半导体器件和用于制造半导体器件的方法 Active CN105103314B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102013103226.5A DE102013103226A1 (de) 2013-03-28 2013-03-28 Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102013103226.5 2013-03-28
PCT/EP2014/055836 WO2014154632A1 (de) 2013-03-28 2014-03-24 Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements

Publications (2)

Publication Number Publication Date
CN105103314A CN105103314A (zh) 2015-11-25
CN105103314B true CN105103314B (zh) 2017-09-15

Family

ID=50349623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480018527.5A Active CN105103314B (zh) 2013-03-28 2014-03-24 半导体器件和用于制造半导体器件的方法

Country Status (6)

Country Link
US (1) US10411168B2 (zh)
JP (1) JP6114463B2 (zh)
KR (1) KR20150135299A (zh)
CN (1) CN105103314B (zh)
DE (2) DE102013103226A1 (zh)
WO (1) WO2014154632A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014106791B4 (de) 2014-05-14 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement, Beleuchtungsvorrichtung und Verfahren zur Herstellung eines Halbleiterbauelements
DE102014118349B4 (de) * 2014-12-10 2023-07-20 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterbauelement und Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen
DE102015104886A1 (de) 2015-03-30 2016-10-06 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
DE102015105692A1 (de) * 2015-04-14 2016-10-20 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung einer Mehrzahl von Halbleiterbauelementen
JP2017050350A (ja) 2015-08-31 2017-03-09 日亜化学工業株式会社 発光装置及びその製造方法
DE102016103059A1 (de) * 2016-02-22 2017-08-24 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102016205308A1 (de) * 2016-03-31 2017-10-05 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer vielzahl von halbleiterchips, halbleiterchip und modul mit einem halbleiterchip
DE102016106570A1 (de) * 2016-04-11 2017-10-12 Osram Opto Semiconductors Gmbh Lichtemittierender Halbleiterchip, lichtemittierendes Bauelement und Verfahren zur Herstellung eines lichtemittierenden Bauelements
DE102016208431A1 (de) * 2016-05-17 2017-11-23 Osram Opto Semiconductors Gmbh Anordnung mit einem elektrischen Bauteil
WO2018059697A1 (en) * 2016-09-29 2018-04-05 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor chip package and manufacturing method thereof
DE102018111175A1 (de) * 2018-05-09 2019-11-14 Osram Opto Semiconductors Gmbh Pixel, Multipixel-LED-Modul und Herstellungsverfahren
DE102019104436A1 (de) * 2019-02-21 2020-08-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
US11211515B2 (en) * 2019-02-27 2021-12-28 Apple Inc. Edge-mountable semiconductor chip package
DE102019104986A1 (de) * 2019-02-27 2020-08-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102130071A (zh) * 2010-01-14 2011-07-20 精材科技股份有限公司 芯片封装体及其形成方法
CN102473814A (zh) * 2009-08-07 2012-05-23 奥斯兰姆奥普托半导体有限责任公司 用于制造光电子半导体器件的方法和光电子半导体器件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3328647B2 (ja) * 2000-08-22 2002-09-30 サンユレック株式会社 光電子部品の製造方法
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
TWI292961B (en) * 2002-09-05 2008-01-21 Nichia Corp Semiconductor device and an optical device using the semiconductor device
TWI249864B (en) * 2003-03-20 2006-02-21 Toyoda Gosei Kk LED lamp
JP4792726B2 (ja) 2003-10-30 2011-10-12 日亜化学工業株式会社 半導体素子用支持体の製造方法
JP2006032440A (ja) 2004-07-12 2006-02-02 Nec Compound Semiconductor Devices Ltd 光半導体装置およびその製造方法
KR100659173B1 (ko) * 2005-02-02 2006-12-19 럭스피아 주식회사 측면발광형 발광다이오드 패캐지
JP4338666B2 (ja) * 2005-03-31 2009-10-07 三洋電機株式会社 電子部品搭載用パッケージ及びパッケージ集合基板
EP1939949B1 (en) * 2005-09-30 2017-10-25 Nichia Corporation Light emitting device and backlight unit using the same
WO2008002068A1 (en) * 2006-06-27 2008-01-03 Seoul Semiconductor Co., Ltd. Side view type led package
TWM303493U (en) * 2006-07-21 2006-12-21 Lighthouse Technology Co Ltd Support rack structure and metal support rack of side light source SMD LED
WO2008038997A1 (en) * 2006-09-27 2008-04-03 Seoul Semiconductor Co., Ltd. Light emitting diode package employing leadframe with plated layer of high brightness
TWI338385B (en) 2006-12-13 2011-03-01 Silicon Base Dev Inc Side light package structure of light diode and its producing method
US9024349B2 (en) 2007-01-22 2015-05-05 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
US20090017921A1 (en) * 2007-07-10 2009-01-15 Eduardo Mondragon-Parra Self-retained constant velocity joint
EP2249705A4 (en) * 2008-01-30 2014-06-25 Univ California DOSE REDUCTION AND ENHANCEMENT OF TOMOGRAPHIC IMAGE BY USING THE ENVIRONMENT OF THE OBJECT AS DYNAMIC CONSTRAINTS
JP2010003743A (ja) 2008-06-18 2010-01-07 Toshiba Corp 発光装置
DE102008049535A1 (de) 2008-09-29 2010-04-08 Osram Opto Semiconductors Gmbh LED-Modul und Herstellungsverfahren
US8431951B2 (en) * 2009-10-01 2013-04-30 Excelitas Canada, Inc. Optoelectronic devices with laminate leadless carrier packaging in side-looker or top-looker device orientation
TWI520386B (zh) * 2010-07-29 2016-02-01 神基科技股份有限公司 發光二極體總成的結構與其製造方法
DE102011011139B4 (de) 2011-02-14 2023-01-19 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung zumindest eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102473814A (zh) * 2009-08-07 2012-05-23 奥斯兰姆奥普托半导体有限责任公司 用于制造光电子半导体器件的方法和光电子半导体器件
CN102130071A (zh) * 2010-01-14 2011-07-20 精材科技股份有限公司 芯片封装体及其形成方法

Also Published As

Publication number Publication date
DE112014001665B4 (de) 2021-08-05
US10411168B2 (en) 2019-09-10
US20160056344A1 (en) 2016-02-25
DE112014001665A5 (de) 2015-12-10
JP2016515762A (ja) 2016-05-30
DE102013103226A1 (de) 2014-10-02
JP6114463B2 (ja) 2017-04-12
KR20150135299A (ko) 2015-12-02
CN105103314A (zh) 2015-11-25
WO2014154632A1 (de) 2014-10-02

Similar Documents

Publication Publication Date Title
CN105103314B (zh) 半导体器件和用于制造半导体器件的方法
US9502627B2 (en) Wafer level photonic devices dies structure and method of making the same
CN206293462U (zh) 发光二极管芯片
CN105210202B (zh) 发光半导体器件和用于制造发光半导体器件的方法
CN103117347B (zh) 发光器件以及具有该发光器件的发光装置
CN104157636A (zh) 发光装置及其制造方法
KR101768720B1 (ko) 표면 실장 led 모듈 및 표면 실장 led 모듈의 제조 방법
US8378378B2 (en) Light emitting diode package and method of fabricating the same
US7732233B2 (en) Method for making light emitting diode chip package
EP2899762A1 (en) Light emitting device package
CN104115292B (zh) 用于制造光电子半导体构件的方法和光电子半导体构件
CN105594002B (zh) 光电子半导体器件和用于制造光电子半导体器件的方法
TW201019507A (en) Light-emitting diode device and method for fabricating the same
CN105934834B (zh) 半导体器件和用于制造半导体器件的方法
TW201715755A (zh) 光電半導體組件及用於生產其之方法
CN112736072A (zh) 发光模组及其制造方法
US20100022039A1 (en) Method of making light emitting diodes
DE102014208958A1 (de) Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zum Herstellen eines oberflächenmontierbaren optoelektronischen Bauelements
US10672962B2 (en) Light-emitting semiconductor chip, light-emitting component and method for producing a light-emitting component
US10312285B2 (en) LED illuminator and method of making the same
CN106575691B (zh) 半导体器件、照明设备和用于制造半导体器件的方法
CN104662658B (zh) 光电子的半导体构件和用于制造光电子的半导体构件的方法
US11276803B2 (en) Optoelectronic semiconductor device having a side face as mounting side
US10396259B2 (en) Radiation-emitting semiconductor component and production method of a plurality of semiconductor components
US10943892B2 (en) Light-emitting semiconductor chip, light-emitting component and method for producing a light-emitting component

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant