DE102016205308A1 - Verfahren zur herstellung einer vielzahl von halbleiterchips, halbleiterchip und modul mit einem halbleiterchip - Google Patents

Verfahren zur herstellung einer vielzahl von halbleiterchips, halbleiterchip und modul mit einem halbleiterchip Download PDF

Info

Publication number
DE102016205308A1
DE102016205308A1 DE102016205308.6A DE102016205308A DE102016205308A1 DE 102016205308 A1 DE102016205308 A1 DE 102016205308A1 DE 102016205308 A DE102016205308 A DE 102016205308A DE 102016205308 A1 DE102016205308 A1 DE 102016205308A1
Authority
DE
Germany
Prior art keywords
semiconductor chip
carrier
semiconductor
connection
recesses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102016205308.6A
Other languages
English (en)
Inventor
Daniel Richter
Konrad Wagner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102016205308.6A priority Critical patent/DE102016205308A1/de
Priority to PCT/EP2017/057378 priority patent/WO2017167792A1/de
Publication of DE102016205308A1 publication Critical patent/DE102016205308A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

Es werden ein Verfahren zur Herstellung einer Vielzahl von Halbleiterchips, ein Halbleiterchip und ein Modul mit einem Halbleiterchip angegeben.
Das Verfahren umfasst dabei die folgenden Schritte:
– Bereitstellen einer Anordnung (12) umfassend einen Träger (1) und einen Halbleiterkörper (2),
– Ausbilden einer Vielzahl von Ausnehmungen (4) in der Anordnung (12), wobei im Bereich der Ausnehmungen (4) ein Teil des Trägers (1) entfernt wird,
– zumindest teilweises Befüllen der Ausnehmungen (4) mit einem elektrisch leitenden Kontaktmaterial (6), und
– Trennen der Anordnung (12) entlang einer Vielzahl von Trennlinien (11) in die Vielzahl von Halbleiterchips (10), wobei
– die Trennlinien stellenweise durch das elektrisch leitende Kontaktmaterial (6) verlaufen.

Description

  • Die Druckschrift US 2005/0087884 A1 beschreibt einen Flip-Chip-Leuchtdiodenchip.
  • Eine zu lösende Aufgabe besteht darin, ein Verfahren anzugeben, mit dem besonders kleine Halbleiterchips besonders kostengünstig hergestellt werden können. Eine weitere zu lösende Aufgabe besteht darin, besonders kompakte Halbleiterchips anzugeben, die besonders stabil am Bestimmungsort montiert werden können und sich durch eine besonders gute Entwärmung im Betrieb auszeichnen. Eine weitere zu lösende Aufgabe besteht darin, ein Modul mit einer Mehrzahl von Halbleiterchips anzugeben, das besonders kompakt ist.
  • Es wird ein Verfahren zur Herstellung einer Vielzahl von Halbleiterchips angegeben. Bei den Halbleiterchips handelt es sich insbesondere um optoelektronische Halbleiterchips. Die Halbleiterchips können im Betrieb beispielsweise zur Detektion oder zur Emission von elektromagnetischer Strahlung vorgesehen sein. Insbesondere kann es sich bei den Halbleiterchips um Leuchtdiodenchips handeln, die im Betrieb elektromagnetische Strahlung aus dem Spektralbereich von UV-Strahlung bis Infrarotstrahlung, insbesondere sichtbares Licht, emittieren.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt, bei dem eine Anordnung, umfassend einen Träger und einen Halbleiterkörper, bereitgestellt wird. Bei der Anordnung kann es sich beispielsweise um einen Wafer handeln, bei dem der Halbleiterkörper epitaktisch auf den Träger abgeschieden ist. Bei dem Träger handelt es sich dann beispielsweise um einen Substratwafer, der mit Materialien wie Silizium, SiC oder Saphir gebildet sein kann oder aus zumindest einem dieser Materialien besteht. Insbesondere ist es möglich, dass es sich bei dem Träger um ein Saphir-Aufwachssubstrat handelt, auf das die Halbleiterschichten des Halbleiterkörpers epitaktisch abgeschieden sind.
  • Alternativ ist es möglich, dass die Anordnung durch Verbinden des Halbleiterkörpers mit dem Träger gebildet wird. Beispielsweise kann eine solche Verbindung durch Löten oder „direct bonding“ hergestellt werden. Bei dem Träger handelt es sich in diesem Fall nicht um das Aufwachssubstrat, mit dessen Hilfe der Halbleiterkörper hergestellt ist. Der Träger kann dann beispielsweise mit Materialien wie Silizium, SiC, Saphir, Glas, Keramik gebildet sein oder aus einem dieser Materialien bestehen.
  • Gemäß zumindest einer Ausführungsform umfasst das Verfahren einen Schritt, bei dem eine Vielzahl von Ausnehmungen in der Anordnung ausgebildet wird, wobei im Bereich einer Ausnehmung ein Teil des Trägers entfernt wird.
  • Von einer Hauptfläche der Anordnung her erfolgt zur Bildung der Ausnehmungen also ein Materialabtrag, bei dem für jede Ausnehmung Material des Trägers entfernt wird. Die Ausnehmungen können dabei durch chemische Verfahren wie Ätzen, mechanische Verfahren wie Bohren oder physikalische Verfahren wie Verdampfen, zum Beispiel mittels Laserstrahlung, oder durch Kombinationen solcher Verfahren erzeugt werden.
  • Im Rahmen der Herstellungstoleranz wird in der Anordnung eine Vielzahl gleichartiger Ausnehmungen erzeugt, die im Rahmen der Herstellungstoleranz gleiche geometrische Abmessungen aufweisen. Die Ausnehmungen werden beispielsweise an einer Hauptfläche der Anordnung an den Gitterpunkten eines regelmäßigen Gitters angeordnet. Für die Ausnehmungen ist es insbesondere möglich, dass sie die Anordnung nicht vollständig durchdringen. Das heißt, die Ausnehmungen erstrecken sich dann bis zu einer vorgegebenen Eindringtiefe in die Anordnung hinein.
  • Ferner ist es möglich, dass die Ausnehmungen als Gräben ausgebildet werden, die sich entlang eines Großteils oder der gesamten Hauptfläche der Anordnung, von der her sie ausgebildet werden, zum Beispiel entlang gerader Linien, erstrecken. Diese Ausnehmungen können beispielsweise in regelmäßigen Abständen voneinander angeordnet werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, bei dem ein zumindest teilweises Befüllen der Ausnehmungen mit einem elektrisch leitenden Kontaktmaterial erfolgt. Das heißt bevorzugt ein Großteil, zum Beispiel wenigstens 50 % der Vielzahl von Ausnehmungen, wird zumindest teilweise mit dem elektrisch leitenden Kontaktmaterial befüllt. Insbesondere ist es möglich, dass alle der Vielzahl von Ausnehmungen zumindest teilweise mit dem Kontaktmaterial befüllt werden.
  • Die Ausnehmungen werden zumindest teilweise mit dem elektrisch leitenden Kontaktmaterial befüllt, das heißt das Kontaktmaterial kann die Ausnehmungen vollständig oder zu einem Teil ausfüllen. Dabei ist es zum Beispiel möglich, dass die Ausnehmungen neben dem elektrisch leitenden Kontaktmaterial mit einem anderen Material, zum Beispiel einem elektrisch isolierenden Passivierungsmaterial, befüllt werden, sodass die Ausnehmungen mit dem Passivierungsmaterial und dem elektrisch leitenden Kontaktmaterial befüllt sind. Bei dem elektrisch leitenden Kontaktmaterial handelt es sich insbesondere um ein Material, das zumindest ein Metall, mehrere Metalle oder eine Metalllegierung umfasst. Das elektrisch leitende Kontaktmaterial kann beispielsweise mit Auftragungsverfahren wie Sputtern, chemische Dampfphasenabscheidung oder Aufdampfen, stromlos, galvanisch oder aus der Schmelze in die Ausnehmungen in der Anordnung eingebracht werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens umfasst das Verfahren einen Schritt, bei dem ein Trennen der Anordnung entlang einer Vielzahl von Trennlinien in die Vielzahl von Halbleiterchips erfolgt. Die Trennlinien verlaufen dabei beispielsweise entlang der Hauptflächen der Anordnung. Das Trennen erfolgt dann zum Beispiel in einer Richtung senkrecht zu den Hauptflächen durch die Anordnung hindurch. Durch das Trennen der Anordnung können beispielsweise zylinderförmige oder quaderförmige Halbleiterchips erzeugt werden, die jeweils einen Teil des Trägers sowie einen Teil des Halbleiterkörpers umfassen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens erfolgt das Trennen stellenweise durch das elektrisch leitende Kontaktmaterial. Das heißt, bei dem Trennen der Anordnung in einzelne Halbleiterchips wird auch das Kontaktmaterial durchtrennt, sodass ein Teil des Kontaktmaterials einer Ausnehmung in einem Halbleiterchip vorhanden ist und ein anderer Teil des Kontaktmaterials einer Ausnehmung in einem anderen, benachbarten Halbleiterchip vorhanden ist.
  • Für den Fall, dass die Ausnehmungen als Gräben ausgebildet sind, die sich beispielsweise entlang der gesamten Hauptfläche der Anordnung, von der her sie in die Anordnung eingebracht werden, erstrecken, ist es möglich, dass die Trennlinien entlang der Ausnehmungen verlaufen. Für den Fall, dass die Ausnehmungen an den Gitterpunkten eines regelmäßigen Gitters, beispielsweise in der Form von Löchern mit quadratischem oder rundem Querschnitt, in die Anordnung eingebracht sind, ist es möglich, dass jede Trennlinie durch eine Vielzahl von Ausnehmungen verläuft.
  • Gemäß zumindest einer Ausführungsform des Verfahrens zur Herstellung einer Vielzahl von Halbleiterchips umfasst das Verfahren die folgenden Schritte:
    • – Bereitstellen einer Anordnung umfassend einen Träger und einen Halbleiterkörper,
    • – Ausbilden einer Vielzahl von Ausnehmungen in der Anordnung, wobei im Bereich der Ausnehmungen ein Teil des Trägers entfernt wird,
    • – zumindest teilweises Befüllen der Ausnehmungen mit einem elektrisch leitenden Kontaktmaterial, und
    • – Trennen der Anordnung entlang einer Vielzahl von Trennlinien in die Vielzahl von Halbleiterchips, wobei
    • – das Trennen stellenweise durch das elektrisch leitende Kontaktmaterial erfolgt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird an zumindest einem, insbesondere jedem, der Vielzahl von Halbleiterchips eine erste Kontaktstelle und eine zweite Kontaktstelle erzeugt, die jeweils das elektrisch leitende Kontaktmaterial umfassen. Das heißt, das elektrisch leitende Kontaktmaterial in den Ausnehmungen bildet im fertigen Halbleiterchip jeweils eine Kontaktstelle des Halbleiterchips aus. Dazu kann auf das Kontaktmaterial weiteres elektrisch isolierendes oder elektrisch leitendes Material aufgebracht werden oder das Kontaktmaterial bildet nach dem Trennen der Anordnung in die Halbleiterchips an seiner dem Halbleiterchip abgewandten Außenfläche jeweils eine Kontaktstelle aus. Über die Kontaktstellen wird im Betrieb des Halbleiterchips der zum Betrieb des Halbleiterchips notwendige Strom in den Halbleiterchip eingeprägt.
  • Gemäß zumindest einer Ausführungsform des Verfahrens bildet jede der Kontaktstellen stellenweise eine Seitenfläche des Halbleiterchips aus und jede der Kontaktstellen erstreckt sich stellenweise an einer Bodenfläche des Halbleiterchips. Beim Trennen der Anordnung entlang der Vielzahl von Trennlinien in die Vielzahl von Halbleiterchips wird durch das Kontaktmaterial hindurch getrennt. Dadurch entstehen Seitenflächen des erzeugten Halbleiterchips, die zumindest stellenweise durch das Kontaktmaterial gebildet sind. Das an den Seitenflächen freiliegende Kontaktmaterial bildet dann eine Kontaktstelle, sodass eine Seitenfläche des Halbleiterchips stellenweise durch die Kontaktstelle gebildet ist. Die Seitenflächen sind dabei diejenigen Flächen, die die Bodenfläche und eine Deckfläche des Halbleiterchips miteinander verbinden. Zum Beispiel verlaufen die Bodenfläche und die Deckfläche quer oder senkrecht zu einer Wachstumsrichtung mit der epitaktische Schichten des Halbleiterchips gewachsen sind. Die Seitenfläche könnte dann zum Beispiel parallel oder im Wesentlichen parallel zur Wachstumsrichtung verlaufen.
  • Werden die Ausnehmungen beispielsweise als Gräben in der Anordnung ausgebildet, so ist es möglich, dass eine Seitenfläche des Halbleiterchips entlang ihrer gesamten Länge durch die Kontaktstelle gebildet ist, wobei je nach Eindringtiefe der Ausnehmung in die Anordnung ein unterer, einer Bodenfläche des Halbleiterchips zugewandter Teil der Seitenfläche durch die Kontaktstelle und ein sich anschließender oberer Teil der Seitenfläche durch Material des Trägers und/oder des Halbleiterkörpers gebildet ist oder wird. Beispielsweise der Teil des Kontaktmaterials, der an der Öffnung der Ausnehmung frei liegt, bildet im fertiggestellten Halbleiterchip dann den Teil der Kontaktstelle, der sich stellenweise an der Bodenfläche des Halbleiterchips erstreckt.
  • Insgesamt erstreckt sich jede Kontaktstelle dann stellenweise an einer Seitenfläche des Halbleiterchips und an der Bodenfläche des Halbleiterchips. Ein und dieselbe Kontaktstelle kann auf diese Weise einen Teil zumindest einer Seitenfläche und einen Teil der Bodenfläche des Halbleiterchips bilden. Ferner ist es möglich, dass ein und dieselbe Kontaktstelle jeweils einen Teil von zwei oder drei Seitenflächen sowie einen Teil der Bodenfläche des Halbleiterchips bildet.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden die Ausnehmungen beim Ausbilden der Vielzahl von Ausnehmungen von der dem Träger abgewandten Seite des Halbleiterkörpers her erzeugt. In diese Ausführungsform erstrecken sich die Ausnehmungen dann in einer Richtung senkrecht zu den Hauptflächen der Anordnung vollständig durch den Halbleiterkörper und dringen von dort in das Material des Trägers ein.
  • Eine solche Ausführungsform hat den Vorteil, dass eine Kontaktierung des Halbleiterchips über die Kontaktstellen vereinfacht ermöglicht ist, da sich Durchkontaktierungen zur Kontaktierung von beispielsweise einer aktiven Schicht des Halbleiterkörpers nicht durch den Träger, sondern lediglich durch den in der Regel wesentlich dünneren Halbleiterkörper erstrecken müssen. Bei dieser Ausführungsform wird jedoch durch die Ausnehmungen ein Teil des Halbleiterkörpers entfernt, bei dem es sich beispielsweise um aufwendig hergestellte Halbleiterschichten handeln kann. Ferner ist in dieser Ausführungsform die aktive Fläche des Halbleiterkörpers durch den Materialabtrag aufgrund der Ausnehmungen reduziert. Insbesondere bei strahlungsemittierenden Halbleiterchips kann dies zu einer verkleinerten Licht erzeugenden Fläche führen.
  • Gemäß zumindest einer Ausführungsform des Verfahrens werden beim Ausbilden der Vielzahl von Ausnehmungen die Ausnehmungen von der dem Halbleiterkörper abgewandten Seite des Trägers her erzeugt und die Ausnehmungen erstrecken sich in den Träger, ohne den Träger vollständig zu durchdringen.
  • Diese Ausführungsform bringt den Vorteil mit sich, dass die Ausnehmungen sich nicht bis in den Halbleiterkörper erstrecken und auf diese Weise kein teures epitaktisches Material entfernt wird und die aktive Fläche des Halbleiterkörpers durch die Ausnehmungen nicht verkleinert wird. Anderseits müssen sich die Durchkontaktierungen zur Kontaktierung beispielsweise einer aktiven Schicht des Halbleiterkörpers vollständig durch den Träger erstrecken, was die Herstellung der Durchkontaktierungen verkomplizieren kann, da ein Justageaufwand größer ist, als für Durchkontaktierungen, die lediglich im Halbleiterkörper ausgebildet werden.
  • Gemäß zumindest einer Ausführungsform des Verfahrens wird eine Vielzahl von Durchkontaktierungen erzeugt, die sich stellenweise durch den Halbleiterkörper erstrecken und die Durchkontaktierungen werden elektrisch leitend mit dem elektrisch leitenden Kontaktmaterial verbunden. Die Durchkontaktierungen dienen beispielsweise zur Kontaktierung von dotierten Schichten des Halbleiterkörpers. Über die Durchkontaktierungen kann dann beispielsweise eine zwischen den dotierten Schichten des Halbleiterkörpers angeordnete aktive Schicht betrieben werden. Die Durchkontaktierungen ermöglichen es, den Halbleiterchip von einer einzigen Seite, beispielsweise von seiner Bodenfläche, her zu kontaktieren. Dabei ist es möglich, dass sich die Durchkontaktierungen lediglich im Halbleiterkörper erstrecken. In diesem Fall werden die Ausnehmungen an der Seite der Anordnung erzeugt, die dem Träger abgewandt ist. Ferner ist es möglich, dass die Durchkontaktierungen sich vollständig durch den Träger erstrecken. In diesem Fall werden die Ausnehmungen an der dem Halbleiterkörper abgewandten Seite des Trägers erzeugt und erstrecken sich nicht in den Halbleiterkörper.
  • Es wird ferner ein Halbleiterchip angegeben. Der Halbleiterchip kann mit einem hier beschriebenen Verfahren hergestellt werden. Das heißt, sämtliche für das Verfahren offenbarten Merkmale sind auch für den Halbleiterchip offenbart und umgekehrt. Insbesondere sind die im Zusammenhang mit dem Verfahren beschriebenen Merkmale auch für den Halbleiterchip beschrieben und umgekehrt. Gemäß zumindest einer Ausführungsform des Halbleiterchips umfasst der Halbleiterchip einen Träger und einen Halbleiterkörper, eine erste Kontaktstelle und eine zweite Kontaktstelle, die zur elektrischen Kontaktierung des Halbleiterchips ausgebildet sind, wobei die erste Kontaktstelle und die zweite Kontaktstelle ein elektrisch leitendes Kontaktmaterial umfassen, jede Kontaktstelle stellenweise eine Seitenfläche des Halbleiterchips ausbildet und jede Kontaktstelle sich stellenweise an einer Bodenfläche des Halbleiterchips erstreckt.
  • Dem Halbleiterchip liegen dabei unter anderem die folgenden Überlegungen zugrunde. Es ist möglich, strahlungsemittierende Halbleiterchips in einer so genannten Flip-Chip-Bauweise auszubilden, in der die Halbleiterchips von einer einzigen Seite des Halbleiterchips her kontaktierbar sind. Die elektrischen Kontakte des Halbleiterchips liegen dann entweder auf der Seite des Halbleiterkörpers oder auf der Seite des Trägers. Im ersten Fall erfolgt die Lichtextraktion für strahlungsemittierende Halbleiterchips durch den Träger hindurch, wozu dieser transparent ausgebildet sein muss. Im zweiten Fall erfolgt die Emission von elektromagnetischer Strahlung direkt an der Oberseite des Halbleiterchips und die elektromagnetische Strahlung muss den Träger nicht durchlaufen. Beide Ansätze haben den Vorteil, dass die elektrischen Anschlussstellen des Halbleiterchips, also beispielsweise Anode und Kathode, auf einer einzigen gemeinsamen Seite des Halbleiterchips zugänglich sind. Auf diese Weise kann der Chip besonders einfach am Bestimmungsort montiert werden, ohne dass weitere Verdrahtungstechnologien wie beispielsweise Drahtkontaktierung oder metallisierte Leiterbahnen notwendig sind.
  • Bei solchen Halbleiterchips, die von einer einzigen Seite her kontaktiert werden, ergibt sich jedoch das Problem, dass zur Entwärmung des Halbleiterchips im Betrieb und um eine ausreichend große Haftung des Halbleiterchips am Bestimmungsort sicherzustellen, die Kontaktstellen an der Montageseite des Halbleiterchips eine möglichst große Fläche aufweisen müssen. Andererseits kann der Abstand zwischen den Kontaktstellen nicht beliebig reduziert werden, da ansonsten Kurzschlüsse drohen oder eine Montage auf standardisierte Leiterplatten nicht möglich ist. Es ist daher nicht möglich, von einer einzigen Seite kontaktierte Halbleiterchips bereitzustellen, die Seitenflächen von mit einer lateralen Erstreckung von weniger als 300 µm aufweisen.
  • Den hier beschriebenen Halbleiterchips sowie den hier beschriebenen Verfahren liegt nun die Idee zugrunde, dass ein Teil der Kontaktfläche an den Flanken, also den Seitenflächen, des Halbleiterchips ausgebildet werden kann. Auf diese Weise kann die Kontaktfläche des Halbleiterchips vergrößert werden, ohne dass der Abstand zwischen den Kontaktstellen an der Bodenfläche des Halbleiterchips verringert werden muss. Das heißt, der Abstand zwischen den Kontaktstellen an der Bodenfläche des Halbleiterchips kann maximiert werden oder es können Halbleiterchips mit kleinerem Chipraster realisiert werden, sodass hier beschriebene Halbleiterchips Kantenlängen von weniger als 300 µm, insbesondere Kantenlängen von weniger 250 µm aufweisen können.
  • Aufgrund der Tatsache, dass die Kontaktstellen stellenweise eine Seitenfläche des Halbleiterchips ausbilden und sich nicht nur an der Bodenfläche des Halbleiterchips erstrecken, weisen die Kontaktstellen eine vergrößerte Kontaktierungsfläche auf, was die Entwärmung des Chips verbessert und die Fläche, an der ein Kontaktmaterial die Kontaktstellen benetzen kann, vergrößert.
  • Gemäß zumindest einer Ausführungsform des Halbleiterchips weisen die erste Kontaktstelle und die zweite Kontaktstelle an ihrer dem Träger abgewandten Außenfläche im Bereich der Seitenfläche des Halbleiterchips, welche die Kontaktstellen stellenweise ausbilden, Spuren eines Trennprozesses auf. Die Kontaktstellen können, wie in Verbindung mit dem Verfahren beschrieben, beispielsweise durch das Trennen durch das elektrisch leitende Material in den Ausnehmungen erzeugt sein. Durch dieses Trennen, das beispielsweise über Sägen, Schneiden oder Lasertrennen erfolgen kann, werden an den Kontaktstellen im Bereich der Seitenflächen des Halbleiterchips, dort, wo die Kontaktstellen durch den Trennprozess erzeugt sind, charakteristische Spuren des Trennprozesses erzeugt. Bei diesen Spuren kann es sich beispielsweise um Rillen, Aufrauungen oder Ähnliches handeln.
  • Vorteilhafterweise können die Spuren des Trennprozesses die Fläche der Kontaktstellen an den Seitenflächen des Chips zumindest auf mikroskopischer Ebene erhöhen, was zum Beispiel die Haftung eines Anschlussmaterials, wie beispielsweise eines Lots oder eines elektrisch leitfähigen Klebstoffs, an den Kontaktstellen in diesem Bereich verbessert. Dadurch kann es beispielsweise zu einer verbesserten Benetzung der Kontaktstellen im Bereich der Seitenflächen des Chips kommen, was die Haftkraft zwischen dem Halbleiterchip und dem Bestimmungsort erhöht.
  • Gemäß zumindest einer Ausführungsform des Halbleiterchips schließen die erste Kontaktstelle und die zweite Kontaktstelle an den Seitenflächen, welche die Kontaktstellen stellenweise ausbilden, bündig mit dem Träger ab. Dadurch, dass die Kontaktstellen an den Seitenflächen des Halbleiterchips durch den gleichen Trennprozess ausgebildet werden können, mit dem auch der Träger und der Halbleiterkörper erzeugt werden, ist es möglich, dass die Kontaktstellen an den Seitenflächen im Rahmen der Herstellungstoleranz bündig mit den weiteren Komponenten des Halbleiterchips abschließen. Auf diese Weise stehen die zum Beispiel metallischen Kontaktstellen an den Seitenflächen des Halbleiterkörpers nicht über den Träger und/oder den Halbleiterkörper über, sondern bilden mit diesen eine gemeinsame Fläche aus. Das heißt, die lateralen Abmessungen des Halbleiterchips sind durch die seitlich angeordneten Kontaktstellen nicht erhöht, was insbesondere besonders kompakte Halbleiterchips ermöglicht.
  • Gemäß zumindest einer Ausführungsform des Halbleiterchips sind zumindest zwei Durchkontaktierungen, die sich stellenweise durch den Halbleiterkörper erstrecken, im Halbleiterchip ausgebildet, wobei die Durchkontaktierungen elektrisch leitend mit dem elektrisch leitenden Kontaktmaterial verbunden sind. Das heißt, bei einem über die Kontaktstellen elektrisch kontaktierten Halbleiterchip erfolgt eine Stromeinprägung zunächst über die Kontaktstellen zu den Durchkontaktierungen und von dort beispielsweise zu einer aktiven Schicht des Halbleiterchips. Dabei ist es möglich, dass sich die Durchkontaktierungen vollständig durch den Träger erstrecken, wobei in diesem Fall die Bodenfläche des Halbleiterchips an der dem Halbleiterkörper abgewandten Seite des Trägers angeordnet ist.
  • Es wird darüber hinaus ein Modul angegeben. Das Modul kann insbesondere einen hier beschriebenen Halbleiterchip umfassen. Das heißt, sämtliche für den Halbleiterchip offenbarten Merkmale sind auch für das Modul offenbart und umgekehrt.
  • Gemäß zumindest einer Ausführungsform des Moduls umfasst das Modul einen hier beschriebenen Halbleiterchip sowie einen Anschlussträger, der erste Anschlussstellen und zweite Anschlussstellen aufweist. Der Halbleiterchip ist mittels eines Anschlussmaterials, das stellenweise zwischen dem Halbleiterchip und dem Anschlussträger angeordnet ist, mechanisch und elektrisch leitend mit dem Anschlussträger verbunden. Dazu ist es möglich, dass das Anschlussmaterial eine mechanische und elektrisch leitende Verbindung zwischen den Kontaktstellen des Halbleiterchips und den Anschlussstellen des Anschlussträgers vermittelt. Bei dem Anschlussmaterial handelt es sich zum Beispiel um ein Lotmaterial oder einen elektrisch leitfähigen Klebstoff.
  • Gemäß zumindest einer Ausführungsform des Moduls befindet sich das Anschlussmaterial mit den Kontaktstellen an einer dem Anschlussträger zugewandten Unterseite der Kontaktstellen und an den Seitenflächen, welche die Kontaktstellen stellenweise ausbilden, in direktem Kontakt. Das heißt, der Halbleiterchip ist nicht nur an seiner Bodenfläche mit dem Anschlussträger befestigt, sondern das Anschlussmaterial, bei dem es sich beispielsweise um ein Lotmaterial oder einen elektrisch leitenden Klebstoff handeln kann, benetzt die Kontaktstellen sowohl an ihrer dem Anschlussträger zugewandten Unterseite als auch an den Seitenflächen des Halbleiterchips. Auf diese Weise ergibt sich eine besonders starke Haftung zwischen dem Halbleiterchip und dem Anschlussträger.
  • Gemäß zumindest einer Ausführungsform des Moduls umfasst das Modul eine Umhüllung, die den Halbleiterchip stellenweise an seinen Seitenflächen, das Anschlussmaterial an seiner dem Halbleiterchip und dem Anschlussträger abgewandten Außenfläche und den Anschlussträger an seiner dem Halbleiterchip zugewandten Deckfläche zumindest teilweise bedeckt. Bei der Umhüllung kann es sich beispielsweise um ein Kunststoffmaterial wie ein Silikon oder ein Epoxidharz handeln. Ferner kann die Umhüllung Strahlung absorbierende, Strahlung streuende oder Strahlung reflektierende Zusatzstoffe, beispielsweise Partikel, umfassen, welche der Umhüllung gewünschte mechanische und optische Eigenschaften verleihen. So kann die Umhüllung beispielsweise farbig, schwarz oder weiß reflektierend ausgebildet sein.
  • Die Umhüllung kann an ihrer dem Anschlussträger abgewandten Oberseite bündig mit der dem Anschlussträger abgewandten Oberseite des Halbleiterchips abschließen oder diese seitlich überragen. Die dem Anschlussträger abgewandte Oberseite des Halbleiterchips ist vorzugsweise frei von der Umhüllung. Aufgrund der Tatsache, dass die Umhüllung nicht nur den Chip, sondern auch das Anschlussmaterial seitlich umgibt, stellt die Umhüllung neben ihren optischen Eigenschaften und ihren Schutzeigenschaften für den Halbleiterchip auch einen mechanischen und chemischen Schutz für das Anschlussmaterial dar. Die Umhüllung kann daher insbesondere auch die mechanische Verbindung zwischen Halbleiterchip und Anschlussträger stabilisieren und vor äußeren Einflüssen schützen.
  • Gemäß zumindest einer Ausführungsform des Moduls umfasst das Modul eine Vielzahl von Halbleiterchips, wobei der Anschlussträger wenigstens zwei Verschaltungselemente umfasst, die durch zumindest eine Isolationsschicht elektrisch von den Anschlussstellen des Anschlussträgers isoliert sind. Dabei können zumindest zwei der Halbleiterchips über zumindest eines der Verschaltungselemente in Reihe geschaltet sein. Ferner können die Verschaltungselemente in einer anderen Ebene des Anschlussträgers als die Anschlussstellen angeordnet sein. Mit anderen Worten kann es sich bei dem Anschlussträger insbesondere um einen mehrlagigen Anschlussträger handeln, bei dem Verschaltungselemente in einer anderen Ebene als die Anschlussstellen des Anschlussträgers angeordnet sind. Die Anschlussstellen können beispielsweise über Durchkontaktierungen im Anschlussträger mit den Verschaltungselementen verbunden sein.
  • Auf diese Weise ist es beispielsweise möglich, einen Strang von Halbleiterchips durch Verschaltungselemente in Reihe zu schalten, welche in einer Lage oder Ebene des Anschlussträgers unterhalb der Lage oder Ebene der Anschlussstellen angeordnet sind. Zwischen den Anschlussstellen und dem Verschaltungselement befindet sich dann zumindest eine Isolationsschicht, die mit einem elektrisch isolierenden Material gebildet ist. Die Ebenen können hierbei zum Beispiel parallel oder im Rahmen der Herstellungstoleranz parallel zur Haupterstreckungsebene des Anschlussträgers verlaufen.
  • Auf diese Weise können in besonders kompakter Weise Module mit einer Vielzahl von Halbleiterchips realisiert werden, in denen die Halbleiterchips im Sinne eines Passiv-Matrix-Displays angesteuert werden können. Aufgrund der Tatsache, dass die hier beschriebenen Halbleiterchips besonders klein ausgebildet werden können, können mit diesen Halbleiterchips besonders kompakte Module realisiert werden.
  • Im Folgenden werden das hier beschriebene Verfahren, der hier beschriebene Halbleiterchip sowie das hier beschriebene Modul anhand von Ausführungsbeispielen und den dazugehörigen Figuren näher erläutert.
  • Anhand der schematischen Schnittdarstellungen der 1A, 1B, 1C, 1D, 1E, 1F, 1G, 1H, 2A, 2B, 2C, 2D, 2E, 2F, 2G sind Ausführungsbeispiele des hier beschriebenen Verfahrens näher erläutert.
  • Anhand der schematischen Schnittdarstellung der 3 ist ein Ausführungsbeispiel eines hier beschriebenen Halbleiterchips näher erläutert.
  • Anhand der schematischen Darstellungen der 4, 5, 6A, 6B sind Ausführungsbeispiel von hier beschriebenen Modulen näher erläutert.
  • Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit den gleichen Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente zur besseren Darstellbarkeit und/oder für eine bessere Verständlichkeit übertrieben groß dargestellt sein.
  • Die 1A bis 1H zeigen Verfahrensschritte eines ersten Ausführungsbeispiels eines hier beschriebenen Verfahrens in schematischen Schnittdarstellungen. Die 1G zeigt eine schematische Schnittdarstellung eines Ausführungsbeispiels eines hier beschriebenen Halbleiterchips.
  • Bei dem Verfahren wird zunächst eine Anordnung 12, umfassend einen Träger 1 und einen Halbleiterkörper 2, zur Verfügung gestellt. Der Halbleiterkörper 2 ist dabei beispielsweise epitaktisch auf den Träger 1 aufgewachsen. Bei dem Träger 1 handelt es sich dann beispielsweise um ein im Spektralbereich von sichtbarem Licht transparentes Saphirsubstrat. Der Halbleiterkörper 2 kann beispielsweise eine aktive Schicht 21 umfassen. Die aktive Schicht 21 ist im Betrieb des herzustellen Halbleiterchips zur Erzeugung von elektromagnetischer Strahlung vorgesehen und ausgebildet. Sie kann dazu zum Beispiel eine Quantentrogstruktur mit einer Vielzahl von Barrieren und Quantentöpfen umfassen. Neben der aktiven Schicht 21 kann der Halbleiterkörper 2 eine erste dotierte Schicht 22, die beispielsweise n-dotiert ist, und eine zweite dotierte Schicht 23, die beispielsweise p-dotiert ist, umfassen. Der Halbleiterkörper 2 kann zum Beispiel auf einem III-V-Verbindungs-Halbleitermaterial basieren.
  • Das in Verbindung mit 1A gezeigte Bereitstellen der Anordnung 12 kann durch epitaktisches Abscheiden des Halbleiterkörpers auf den Träger erfolgen.
  • In Verbindung mit der 1B ist ein Verfahrensschritt gezeigt, bei dem erste Durchkontaktierungen 24 zur Kontaktierung der ersten dotierten Schicht 22 und zweite Durchkontaktierungen 25 zur Kontaktierung der zweiten dotierten Schicht 23 im Halbleiterkörper 2 erzeugt werden. Zur Erzeugung der Durchkontaktierungen 24, 25 können beispielsweise Öffnungen im Halbleiterkörper 2 erzeugt werden, die stellenweise mit einem elektrisch isolierenden Passivierungsmaterial und einem elektrisch leitenden Kontaktmaterial zur Bildung der Durchkontaktierungen (englisch: vias) befüllt werden.
  • Im sich anschließenden Verfahrensschritt, 1C, werden im Bereich von Trennlinien 11, entlang derer später ein Zerteilen in einzelne Halbleiterchips erfolgt, Ausnehmungen 4 durch Materialabtrag erzeugt. Vorliegend werden die Ausnehmungen von der dem Träger abgewandten Seite der Anordnung 12 her erzeugt. Das heißt, die Ausnehmungen erstrecken sich vollständig durch den Halbleiterkörper 2 und teilweise in den Träger 1 hinein.
  • In der schematischen Draufsicht der 1D ist gezeigt, dass sich die Ausnehmungen 4 entlang der Trennlinien 11 als Gräben erstrecken können. Die Ausnehmungen 4 können sich dann entlang von Geraden über die gesamte Hauptfläche der Anordnung 12 erstrecken, an der sie erzeugt werden.
  • Alternativ ist es, wie in 1E dargestellt, möglich, dass die Ausnehmungen beispielsweise an den Schnittpunkten der Trennlinien 11 und damit an den Gitterpunkten eines regelmäßigen quadratischen Gitters erzeugt werden. Durch die Ausbildung der Ausnehmungen 4 an den Schnittpunkten der Trennlinien 11 können die Ausnehmungen mit einem besonders großen Durchmesser ausgebildet werden, ohne dass zum Beispiel zu viel Material des Halbleiterkörpers pro Halbleiterchip entfernt werden muss. Nach dem Vereinzeln wird jede Ausnehmung mit dem darin befindlichen Kontaktmaterial 6 zu einem Viertel von jedem Chip verwendet, sodass pro Halbleiterchip auch bei einer Ausnehmung mit großem Durchmesser nicht zu viel Chipfläche verlorengeht. Auch eine Passivierung und Metallisierung der Ausnehmungen ist bei groß ausgebildeten Ausnehmungen besonders einfach möglich.
  • Im Fall der 1D erstrecken sich die Ausnehmungen also jeweils über die gesamte Länge einer Seitenfläche, für den Fall der 1E sind die Ausnehmungen lediglich an den Ecken der herzustellenden Halbleiterchips ausgebildet.
  • Im nächsten Verfahrensschritt, 1F, wird eine Passivierung 5 an den Innenflächen der Ausnehmung erzeugt, welche sich auf die dem Träger 1 abgewandte Oberfläche des Halbleiterkörpers 2 bis zu den Durchkontaktierungen 24, 25 erstreckt. Die Passivierung kann beispielsweise mit einem elektrisch isolierendem Material wie Siliziumdioxid oder Siliziumnitrid gebildet werden.
  • Im nächsten Verfahrensschritt, 1G, werden die verbleibenden Ausnehmungen 4 mit dem elektrisch leitenden Kontaktmaterial 6 befüllt. Die Passivierung wird vorher im Bereich der Durchkontaktierungen 24, 25 geöffnet oder weist dort eine Öffnung auf, sodass eine elektrisch leitende Verbindung zwischen dem Kontaktmaterial 6 und den Durchkontaktierungen 24, 25 besteht.
  • Im nachfolgenden Verfahrensschritt erfolgt ein Vereinzeln entlang der Trennlinien 11 durch das elektrisch leitende Kontaktmaterial 6 hindurch. Es resultieren Halbleiterchips, wie beispielsweise in der 1H dargestellt. Durch das Trennen entlang der Trennlinien 11 durch das elektrisch leitende Kontaktmaterial 6 werden erste Kontaktstellen 61 und zweite Kontaktstellen 62 erzeugt, wobei jede der Kontaktstellen 61, 62 stellenweise eine Seitenfläche 10c des Halbleiterchips ausbildet. Ein weiterer Bereich der Seitenfläche 10c des Halbleiterchips 10 wird beispielsweise durch einen Teil des Trägers 1 ausgebildet. Auf diese Weise erstrecken sich die Kontaktstellen 61, 62 entlang von Seitenflächen zur Bodenfläche 10b des Halbleiterchips 10, wo sie mit den Durchkontaktierungen 24, 25 elektrisch leitend verbunden sind. Die Kontaktstellen 61, 62 schließen an der Seitenfläche 10c des Halbleiterchips 10 bündig mit dem Träger 1 ab.
  • Sind die Ausnehmungen dabei, wie in Verbindung mit 1D gezeigt, entlang von Gräben ausgebildet, die sich entlang von Trennlinien 11 erstrecken, so erstreckt sich jede der Kontaktstellen 61, 62 entlang gegenüberliegender Seitenflächen 10c des Halbleiterchips 10. Sind die Kontaktstellen lediglich an den Schnittpunkten der Trennlinien 11 ausgebildet, so sind insbesondere die Ecken des Halbleiterchips 10 stellenweise durch die Kontaktstellen 61, 62 gebildet.
  • Wie aus 1H ersichtlich ist, kann der Abstand B zwischen den Kontaktstellen 61, 62 bei einem hier beschriebenen Halbleiterchip besonders groß gewählt werden, ohne dass die Gesamtkontaktfläche A1 + A2 der Kontaktstellen verringert wird. Dies ist dadurch erreicht, dass ein Teil der Außenfläche der Kontaktfläche an der Seitenfläche des Chips angeordnet ist und daher an der Bodenfläche 10b des Chips ein Bereich größerer Fläche zur Bildung des Abstands zwischen den Kontaktstellen zur Verfügung steht, ohne dass die Entwärmung des Halbleiterchips oder die Haftung der Kontaktstellen an einem Anschlussmaterial dadurch verschlechtert wird.
  • In Verbindung mit den schematischen Schnittdarstellungen der 2A bis 2G ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Verfahrens näher erläutert. Die schematische Schnittdarstellung der 2G zeigt ein zweites Ausführungsbeispiel eines hier beschriebenen Halbleiterchips.
  • Auch beim Ausführungsbeispiel der 2A bis 2G wird zunächst eine Anordnung 12 aus dem Träger 1 und dem Halbleiterkörper 2 bereitgestellt. Wiederum kann beispielsweise der Halbleiterkörper 2 epitaktisch auf dem Träger 1 abgeschieden sein.
  • Im nächsten Verfahrensschritt, 2B, werden im Unterschied zum vorherigen Ausführungsbeispiel die Durchkontaktierungen 24, 25 von der dem Halbleiterkörper 2 abgewandten Seite der Anordnung 12 her erzeugt. Das heißt, die Durchkontaktierungen 24, 25 erstrecken sich durch den kompletten Träger 1 hindurch in den Halbleiterkörper 2 hinein.
  • Im nachfolgenden Verfahrensschritt, 2C, werden die Ausnehmungen 4 im Bereich der späteren Trennlinien 11 erzeugt, wobei die Ausnehmungen 4 ausschließlich durch Materialabtrag im Träger erzeugt werden und sich in diesem Ausführungsbeispiel nicht in den Halbleiterkörper 2 erstrecken.
  • In Verbindung mit den schematischen Draufsichten der 2D und 2E ist wiederum gezeigt, dass sich die Ausnehmungen 4 als Gräben entlang der Trennlinien 11 erstrecken können oder an Schnittpunkten der Trennlinien 11, beispielsweise mit rundem Querschnitt, ausgebildet werden. Durch die Ausbildung der Ausnehmungen 4 an den Schnittpunkten der Trennlinien 11 können die Ausnehmungen mit einem besonders großen Durchmesser ausgebildet werden. Nach dem Vereinzeln wird jede Ausnehmung mit dem darin befindlichen Kontaktmaterial 6 zu einem Viertel von jedem Chip verwendet, sodass pro Chip auch bei einer Ausnehmung mit großem Durchmesser nicht zu viel Chipfläche verlorengeht. Auch eine Passivierung und Metallisierung der Ausnehmungen ist bei groß ausgebildeten Ausnehmungen besonders einfach möglich.
  • Ist der Träger mit einem elektrisch isolierenden Material, wie beispielsweise Saphir, gebildet, so kann im nächsten Verfahrensschritt das Aufbringen einer Passivierung 5 entfallen. Dies ist in Verbindung mit der 2F gezeigt, wonach die Ausnehmungen 4 mit dem elektrisch leitenden Kontaktmaterial 6 befüllt werden und dies an der dem Halbleiterkörper 2 abgewandten Unterseite des Trägers 1 direkt zu den Durchkontaktierungen 24, 25 geführt wird, sodass eine elektrisch leitende Verbindung zwischen dem elektrisch leitenden Kontaktmaterial 6 und den Durchkontaktierungen 24, 25 hergestellt wird.
  • Nach dem Trennen entlang der Trennlinien 11 resultiert der in Verbindung mit der 2G schematisch dargestellte Halbleiterchip 10, der wiederum erste und zweite Kontaktstellen 61, 62 aufweist, welche sich stellenweise entlang der Bodenfläche 10b sowie entlang der Seitenfläche 10c des Halbleiterchips 10 erstrecken. Auch für diesen Halbleiterchip kann der Abstand zwischen den Kontaktstellen 61, 62 besonders groß gewählt werden, ohne dass die Gesamtfläche A1 plus A2 der Kontaktstellen 61, 62 reduziert sein muss.
  • In Verbindung mit 3 ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Halbleiterchips beschrieben. In diesem Ausführungsbeispiel sind die Ausnehmungen 4 derart ausgebildet, dass sie sich durch die gesamte Anordnung 12 aus Träger 1 und Halbleiterkörper 2 erstrecken. Dadurch erstrecken sich die Kontaktstellen 61, 62 vom Träger 1 zum Halbleiterkörper 2 entlang der gesamten Seitenfläche 10c des Halbleiterchips 10. Zwischen dem Kontaktmaterial 6 und der Anordnung 12 ist die Passivierung 5 angeordnet. Vorteilhaft ist es möglich, den Halbleiterchip 10 mit dem Halbleiterkörper 2 nach oben gerichtet zu montieren, ohne dass sich die Durchkontaktierungen 24, 25 durch den gesamten Träger erstrecken. Die Durchkontaktierungen 24, 25 sind lediglich im Halbleiterkörper 2 ausgebildet.
  • In Verbindung mit der schematischen Schnittdarstellung der 4 ist ein erstes Ausführungsbeispiel eines hier beschriebenen Moduls näher erläutert. Das Modul umfasst den Halbleiterchip 10, wie er beispielsweise in Verbindung mit den 1H, 2G oder 3 näher erläutert ist. Ferner umfasst das Modul 100 einen Anschlussträger 7, der eine Isolationsschicht 74 aus einem elektrisch isolierenden Material sowie erste Anschlussstellen 71 und zweite Anschlussstellen 72 aufweist. Zwischen dem Anschlussträger 7 und dem Halbleiterchip 10 ist das Anschlussmaterial 8 angeordnet, bei dem es sich beispielsweise um ein Lotmaterial handeln kann. Wie aus 4 ersichtlich ist, benetzt das Anschlussmaterial 8 die Kontaktstellen 61, 62 sowohl im Bereich der Bodenfläche 10b des Halbleiterchips 10 als auch im Bereich der Seitenflächen 10c des Halbleiterchips. Dadurch ist eine besonders gute thermische, elektrische und mechanische Kontaktierung des Halbleiterchips 10 am Anschlussträger 7 realisiert.
  • In Verbindung mit der 5 ist ein weiteres Ausführungsbeispiel eines hier beschriebenen Moduls näher erläutert. In Ergänzung zum in Verbindung mit 4 beschriebenen Modul umfasst das Modul eine Umhüllung 9. Die Umhüllung 9 umhüllt den Halbleiterchip 10 an seinen Seitenflächen 10c, das Anschlussmaterial 8 an seinen freiliegenden Außenflächen und den Anschlussträger 7 an seiner vom Halbleiterchip 10 unbedeckten, dem Halbleiterchip 10 zugewandten Oberseite. Das Umhüllungsmaterial 9 kann beispielsweise ein mit reflektierenden Titandioxidpartikeln gefülltes Silikonmaterial sein. Die Umhüllung 9 schließt bündig mit der dem Träger 1 abgewandten Außenfläche des Halbleiterkörpers 2 ab. Als Halbleiterchip 10 kann jeder der hier beschriebenen Halbleiterchips Verwendung finden.
  • Der Anschlussträger 7 des in Verbindung mit 5 beschriebenen Moduls umfasst Isolationsschichten 74, 78, durch welche unterschiedliche Verschaltungsebenen des Moduls gebildet sind. Die Isolationsschicht 74 trennt die ersten und zweiten Anschlussstellen 71, 72 von den Verschaltungselementen 73a und 73b. Die Isolationsschicht 78 trennt die Verschaltungselemente 73a, 73b von den Anschlussstellen 76a, 76b, mit denen das Modul von außen kontaktiert werden kann. Die Verbindung zwischen den einzelnen leitenden Elementen des Anschlussträgers 7 werden durch Durchkontaktierungen 75a, b und 79a, b hergestellt.
  • Der mehrlagig ausgebildete Anschlussträger kann dabei beispielsweise keramische Isolationsschichten 74, 78 umfassen, in welche die Durchkontaktierungen sowie die Verschaltungselemente monolithisch integriert sind. Ferner ist es möglich, dass es sich bei dem Anschlussträger 7 um eine mehrlagige Leiterplatte handelt, bei der die Isolationsschichten 74, 78 durch Kunststoffmaterialien gebildet sind. In einem Modul, wie es in Verbindung mit der 5 beschrieben ist, können beispielsweise rotes, grünes und blaues Licht emittierende Halbleiterchips miteinander verschaltet werden, wodurch eine besonders kostengünstige und kompakte RGB-Leuchtdiode angegeben werden kann
  • Mit einem mehrlagigen Anschlussträger 7, wie er in Verbindung mit 5 näher beschrieben ist, können auch Matrixverschaltungen von Halbleiterchips realisiert werden. Dies ist beispielsweise in Verbindung mit den 6A und 6B näher erläutert.
  • 6A zeigt ein Modul mit einer Vielzahl von Halbleiterchips 10 in der schematischen Draufsicht; 6B zeigt eine schematische Schnittdarstellung. Ein derart ausgebildetes Modul kann beispielsweise als Teil eines Großbild-Displays Verwendung finden.
  • Wie in Verbindung mit 6B erläutert, können Halbleiterchips 10 beispielsweise über das Verschaltungselemente 73b in Reihe geschaltet werden, wobei das Verschaltungselement 73b durch die Isolationsschicht 74 von den ersten Anschlussstellen 71 und den zweiten Anschlussstellen 72 des Anschlussträgers 7 isoliert ist. Im Ausführungsbeispiel der 6 sind beispielsweise die zweiten Anschlussstellen 72 über das Verschaltungselement 73a in der Ebene, die durch die Isolationsschicht 74 von den ersten Anschlussstellen 71 und den zweiten Anschlussstellen 72 getrennt ist, miteinander verbunden. Diese Ebene kann über die Anschlussstelle 76b, welche über die Durchkontaktierung 79b durch die Isolationsschicht 78 hindurch mit dem Verschaltungselement 73b verbunden ist, kontaktiert werden.
  • Dazu sind sämtliche zweite Anschlussstellen 72 über die Durchkontaktierungen 75b mit dem Verschaltungselement 73b elektrisch leitend verbunden.
  • Über Durchkontaktierungen 75a können die ersten Anschlussstellen 71 der Halbleiterchips 10 über ein nicht gezeigtes Verschaltungselement 73a mit der Anschlussstelle 76a verbunden werden.
  • Die Halbleiterchips 10 des Moduls 100 können auf diese Weise im Sinne eines Passiv-Matrix-Displays angesteuert werden.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
    • 1
    Träger
    10
    Halbleiterchips
    10c
    Seitenfläche
    10b
    Bodenfläche
    11
    Trennlinie
    12
    Anordnung
    2
    Halbleiterkörper
    21
    aktive Schicht
    22
    erste dotierte Schicht
    23
    zweite dotierte Schicht
    24
    erste Durchkontaktierung
    25
    zweite Durchkontaktierung
    4
    Ausnehmung
    5
    Passivierung
    6
    Kontaktmaterial
    61
    erste Kontaktstelle
    62
    zweite Kontaktstelle
    7
    Anschlussträger
    7a
    Deckfläche
    71
    erste Anschlussstelle
    72
    zweite Anschlussstelle
    73a, b
    Verschaltungselemente
    74, 78
    Isolationsschicht
    75a, b
    Durchkontaktierung
    76a, b
    Anschlussstelle
    79a, b
    Durchkontaktierung
    8
    Anschlussmaterial
    8c
    Außenfläche
    9
    Umhüllung
    100
    Modul
    B
    Abstand
    A1
    Kontaktfläche
    A2
    Kontaktfläche
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 2005/0087884 A1 [0001]

Claims (15)

  1. Verfahren zur Herstellung einer Vielzahl von Halbleiterchips (10) mit den folgenden Schritten: – Bereitstellen einer Anordnung (12) umfassend einen Träger (1) und einen Halbleiterkörper (2), – Ausbilden einer Vielzahl von Ausnehmungen (4) in der Anordnung (12), wobei im Bereich der Ausnehmungen (4) ein Teil des Trägers (1) entfernt wird, – zumindest teilweises Befüllen der Ausnehmungen (4) mit einem elektrisch leitenden Kontaktmaterial (6), und – Trennen der Anordnung (12) entlang einer Vielzahl von Trennlinien (11) in die Vielzahl von Halbleiterchips (10), wobei – das Trennen stellenweise durch das elektrisch leitende Kontaktmaterial (6) erfolgt.
  2. Verfahren nach dem vorherigen Anspruch, wobei – an zumindest einem der Vielzahl von Halbleiterchips (10) eine erste Kontaktstelle (61) und eine zweite Kontaktstelle (62), die das elektrisch leitende Kontaktmaterial (6) umfassen, erzeugt wird, – jede Kontaktstelle (61, 62) stellenweise eine Seitenfläche (10c) des Halbleiterchips (10) ausbildet, – jede Kontaktstelle (61, 62) sich stellenweise an einer Bodenfläche (10b) des Halbleiterchips (10) erstreckt, und – die Kontaktstellen (61, 62) zur elektrischen Kontaktierung des Halbleiterchips (10) ausgebildet sind.
  3. Verfahren nach einem der vorherigen Ansprüche, wobei – beim Ausbilden der Vielzahl von Ausnehmungen (4) die Ausnehmungen (4) von der dem Träger (1) abgewandten Seite des Halbleiterkörpers (2) her erzeugt werden, und – der Halbleiterkörper (2) im Bereich der Ausnehmungen (4) vollständig entfernt wird.
  4. Verfahren nach einem der Ansprüche 1 bis 2, wobei – beim Ausbilden der Vielzahl von Ausnehmungen (4) die Ausnehmungen (4) von der dem Halbleiterkörper (2) abgewandten Seite des Trägers (1) her erzeugt werden, und – sich die Ausnehmungen (4) in den Träger (1) erstrecken, ohne den Träger (1) vollständig zu durchdringen.
  5. Verfahren nach einem der vorherigen Ansprüche, – wobei eine Vielzahl von Durchkontaktierungen (24, 25) erzeugt wird, – sich die Durchkontaktierungen (24, 25) stellenweise durch den Halbleiterkörper (2) erstrecken, und – die Durchkontaktierungen (24, 25) elektrisch leitend mit dem elektrisch leitenden Kontaktmaterial (6) verbunden werden.
  6. Verfahren nach dem vorherigen Anspruch, wobei – sich die Durchkontaktierungen (24, 25) vollständig durch den Träger (1) erstrecken.
  7. Verfahren nach einem der vorherigen Ansprüche, wobei – beim Bereitstellen der Anordnung (12) der Halbleiterkörper (2) epitaktisch auf den Träger (1) abgeschieden wird.
  8. Halbleiterchip (10) mit – einem Träger (1) und einem Halbleiterkörper (2), und – einer ersten Kontaktstelle (61) und einer zweiten Kontaktstelle (62), die zur elektrischen Kontaktierung des Halbleiterchips (10) ausgebildet sind, wobei – die erste Kontaktstelle (61) und die zweite Kontaktstelle (62) ein elektrisch leitendes Kontaktmaterial (6) umfassen, – jede Kontaktstelle (61, 62) stellenweise eine Seitenfläche (10c) des Halbleiterchips (10) ausbildet, und – jede Kontaktstelle (61, 62) sich stellenweise an einer Bodenfläche (10b) des Halbleiterchips (10) erstreckt.
  9. Halbleiterchip nach dem vorherigen Anspruch, bei dem die erste Kontaktstelle (61) und die zweite Kontaktstelle (62) an ihrer dem Träger (1) abgewandten Außenfläche im Bereich der Seitenfläche (10c) des Halbleiterchips (10), die die Kontaktstellen (61, 62) stellenweise ausbilden, Spuren eines Trennprozesses aufweisen.
  10. Halbleiterchip nach einem der beiden vorherigen Ansprüche, bei dem die erste Kontaktstelle (61) und die zweite Kontaktstelle (62) an den Seitenflächen (10c), die die Kontaktstellen (61, 62) stellenweise ausbilden, bündig mit dem Träger (1) abschließen.
  11. Halbleiterchip nach einem der drei vorherigen Ansprüche, bei dem – zumindest zwei Durchkontaktierungen (24, 25) ausgebildet sind, die sich stellenweise durch den Halbleiterkörper (2) erstrecken, und – die Durchkontaktierungen (24, 25) elektrisch leitend mit dem elektrisch leitenden Kontaktmaterial (6) verbunden sind.
  12. Halbleiterchip nach dem vorherigen Anspruch, bei dem – sich die Durchkontaktierungen (24, 25) vollständig durch den Träger (1) erstrecken.
  13. Modul mit – zumindest einen Halbleiterchip (10) nach einem der fünf vorherigen Ansprüche, und – einem Anschlussträger (7), der erste Anschlussstellen (71) und zweite Anschlussstellen (72) aufweist, und – einem Anschlussmaterial (8), dass stellenweise zwischen dem Halbleiterchip (10) und dem Anschlussträger (7) angeordnet ist, wobei – das Anschlussmaterial (8) eine mechanische und elektrisch leitende Verbindung zwischen den Kontaktstellen (61, 62) des Halbleiterchips (10) und den Anschlussstellen (71, 72) des Anschlussträgers (7) vermittelt, und – das Anschlussmaterial (8) sich mit den Kontaktstellen (61, 62) an einer dem Anschlussträger (7) zugewandten Unterseite der Kontaktstellen (61, 62) und an den Seitenflächen (10c), die die Kontaktstellen (61, 62) stellenweise ausbilden, in direktem Kontakt befindet.
  14. Modul nach dem vorherigen Anspruch mit – einer Umhüllung (9), die den Halbleiterchip (10) stellenweise an seinen Seitenflächen (10c), das Anschlussmaterial (8) an seiner dem Halbleiterchip (10) und dem Anschlussträger (7) abgewandten Außenfläche (8c), und den Anschlussträger (7) an seiner dem Halbleiterchip (10) zugewandten Deckfläche (7a) zumindest stellenweise bedeckt.
  15. Modul nach einem der vorherigen Ansprüche mit – einer Vielzahl der Halbleiterchips (10), wobei – der Anschlussträger (7) wenigstens zwei Verschaltungselemente (73a, b) umfasst, die durch zumindest eine Isolationsschicht (74, 78) elektrisch von den Anschlussstellen (71, 72) isoliert sind, – zumindest zwei der Halbleiterchips (10) über zumindest eines der Verschaltungselemente (73a, b) in Reihe geschaltet sind, und – die Verschalungselemente (73a, b) in einer anderen Ebene des Anschlussträgers (7) als die Anschlussstellen (71, 72) angeordnet sind.
DE102016205308.6A 2016-03-31 2016-03-31 Verfahren zur herstellung einer vielzahl von halbleiterchips, halbleiterchip und modul mit einem halbleiterchip Pending DE102016205308A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102016205308.6A DE102016205308A1 (de) 2016-03-31 2016-03-31 Verfahren zur herstellung einer vielzahl von halbleiterchips, halbleiterchip und modul mit einem halbleiterchip
PCT/EP2017/057378 WO2017167792A1 (de) 2016-03-31 2017-03-29 Verfahren zur herstellung einer vielzahl von halbleiterchips, solcher halbleiterchip und modul mit einem solchen halbleiterchip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016205308.6A DE102016205308A1 (de) 2016-03-31 2016-03-31 Verfahren zur herstellung einer vielzahl von halbleiterchips, halbleiterchip und modul mit einem halbleiterchip

Publications (1)

Publication Number Publication Date
DE102016205308A1 true DE102016205308A1 (de) 2017-10-05

Family

ID=58448553

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016205308.6A Pending DE102016205308A1 (de) 2016-03-31 2016-03-31 Verfahren zur herstellung einer vielzahl von halbleiterchips, halbleiterchip und modul mit einem halbleiterchip

Country Status (2)

Country Link
DE (1) DE102016205308A1 (de)
WO (1) WO2017167792A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020104396A1 (de) 2020-02-19 2021-08-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip, halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterchips

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018123930A1 (de) * 2018-09-27 2020-04-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip mit erstem und zweitem Kontaktelement und Verfahren zur Herstellung des optoelektronischen Halbleiterchips
JP6978697B2 (ja) 2018-11-15 2021-12-08 日亜化学工業株式会社 発光装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050087884A1 (en) 2003-10-24 2005-04-28 Stokes Edward B. Flip-chip light emitting diode
US20090194777A1 (en) * 2008-02-05 2009-08-06 Hymite A/S Optoelectronic device submount
DE102013103226A1 (de) * 2013-03-28 2014-10-02 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4411695B2 (ja) * 1999-07-28 2010-02-10 日亜化学工業株式会社 窒化物半導体発光素子
JP5486759B2 (ja) * 2006-04-14 2014-05-07 日亜化学工業株式会社 半導体発光素子の製造方法
US7439548B2 (en) * 2006-08-11 2008-10-21 Bridgelux, Inc Surface mountable chip
US9029896B2 (en) * 2008-12-31 2015-05-12 Epistar Corporation Light-emitting device
CN101515621B (zh) * 2009-02-19 2011-03-30 旭丽电子(广州)有限公司 发光二极管芯片、制法及封装方法
KR100986560B1 (ko) * 2010-02-11 2010-10-07 엘지이노텍 주식회사 발광소자 및 그 제조방법
US8901586B2 (en) * 2010-07-12 2014-12-02 Samsung Electronics Co., Ltd. Light emitting device and method of manufacturing the same
KR102011101B1 (ko) * 2012-12-26 2019-08-14 삼성전자주식회사 발광 소자 패키지
KR101476686B1 (ko) * 2013-04-01 2014-12-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050087884A1 (en) 2003-10-24 2005-04-28 Stokes Edward B. Flip-chip light emitting diode
US20090194777A1 (en) * 2008-02-05 2009-08-06 Hymite A/S Optoelectronic device submount
DE102013103226A1 (de) * 2013-03-28 2014-10-02 Osram Opto Semiconductors Gmbh Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020104396A1 (de) 2020-02-19 2021-08-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronischer halbleiterchip, halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterchips

Also Published As

Publication number Publication date
WO2017167792A1 (de) 2017-10-05

Similar Documents

Publication Publication Date Title
DE102008021402B4 (de) Oberflächenmontierbares Leuchtdioden-Modul und Verfahren zur Herstellung eines oberflächenmontierbaren Leuchtdioden-Moduls
DE102012002605B4 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils und optoelektronisches Halbleiterbauteil
DE112015005127B4 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2011039023A1 (de) Optoelektronisches bauelement
WO2014154632A1 (de) Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements
DE102018101813A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung von optoelektronischen halbleiterbauteilen
DE102010045390A1 (de) Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronisches Halbleiterbauteils
WO2011157515A1 (de) Optoelektronisches bauteil
DE102008049188A1 (de) Optoelektronisches Modul mit einem Trägersubstrat und einer Mehrzahl von strahlungsemittierenden Halbleiterbauelementen und Verfahren zu dessen Herstellung
WO2015010997A1 (de) Oberflächenmontierbares optoelektronisches halbleiterbauteil und verfahren zur herstellung zumindest eines oberflächenmontierbaren optoelektronischen halbleiterbauteils
DE102015106444A1 (de) Optoelektronische Bauelementanordnung und Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementanordnungen
DE102016103059A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
WO2017167792A1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips, solcher halbleiterchip und modul mit einem solchen halbleiterchip
DE102015107593A1 (de) Optoelektronischer Halbleiterchip und Leuchtmittel
DE102012108627B4 (de) Optoelektronische Halbleitervorrichtung und Trägerverbund
DE102018125281A1 (de) Optoelektronisches Halbleiterbauteil
DE102010049961A1 (de) Optoelektronisches Halbleiterbauelement mit einem Halbleiterchip, einem Trägersubstrat und einer Folie und ein Verfahren zu dessen Herstellung
DE102008049069B4 (de) Optoelektronisches Modul mit einem Trägersubstrat, zumindest einem strahlungsemittierenden Halbleiterbauelement und mindestens einem elektrischen Bauelement und Verfahren zu dessen Herstellung
DE102014117897B4 (de) Verfahren zur Herstellung von optoelektronischen Modulen und Anordnung mit einem solchen Modul
DE102016106570A1 (de) Lichtemittierender Halbleiterchip, lichtemittierendes Bauelement und Verfahren zur Herstellung eines lichtemittierenden Bauelements
EP2599123B1 (de) Verfahren zur herstellung eines optoelektronischen halbleiterbauteils und optoelektronisches halbleiterbauteil
WO2014048699A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
EP2345076B1 (de) Oberflächenmontierbare vorrichtung
DE102012110957A1 (de) Optoelektronisches Halbleiterbauelement zur Emission von mischfarbiger Strahlung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102015115900A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Legal Events

Date Code Title Description
R082 Change of representative

Representative=s name: BUSSE-KOPITZKE, CAROLA, DIPL.-PHYS. UNIV., DE

R083 Amendment of/additions to inventor(s)
R163 Identified publications notified
R012 Request for examination validly filed
R016 Response to examination communication