DE102020104396A1 - Optoelektronischer halbleiterchip, halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterchips - Google Patents
Optoelektronischer halbleiterchip, halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterchips Download PDFInfo
- Publication number
- DE102020104396A1 DE102020104396A1 DE102020104396.1A DE102020104396A DE102020104396A1 DE 102020104396 A1 DE102020104396 A1 DE 102020104396A1 DE 102020104396 A DE102020104396 A DE 102020104396A DE 102020104396 A1 DE102020104396 A1 DE 102020104396A1
- Authority
- DE
- Germany
- Prior art keywords
- carrier
- semiconductor chip
- electrically conductive
- contact
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 181
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 230000005670 electromagnetic radiation Effects 0.000 claims abstract description 6
- 239000000758 substrate Substances 0.000 claims description 37
- 239000003989 dielectric material Substances 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 9
- 239000002245 particle Substances 0.000 claims description 7
- 239000011159 matrix material Substances 0.000 claims description 4
- 239000011231 conductive filler Substances 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000004593 Epoxy Substances 0.000 description 5
- 239000000945 filler Substances 0.000 description 5
- 229910010272 inorganic material Inorganic materials 0.000 description 5
- 239000011147 inorganic material Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- -1 nitride compound Chemical class 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000013464 silicone adhesive Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 238000004018 waxing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/02002—Arrangements for conducting electric current to or from the device in operations
- H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/06181—On opposite sides of the body
- H01L2224/06182—On opposite sides of the body with specially adapted redistribution layers [RDL]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
- H01L2224/29291—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
- H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/32238—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area protruding from the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33183—On contiguous sides of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
Abstract
In mindestens einer Ausführungsform umfasst der optoelektronische Halbleiterchip (100) einen Träger (2) mit einer Vorderseite (20) und einer der Vorderseite gegenüberliegenden Rückseite (22) sowie eine Halbleiterschichtenfolge (1) mit einer aktiven Schicht (10) zur Erzeugung oder Absorption elektromagnetischer Strahlung auf der Vorderseite des Trägers. Ferner umfasst der Halbleiterchip eine erste (31a) und eine zweite (32a) Kontaktfläche an Außenflächen des Trägers zur externen elektrischen Kontaktierung des Halbleiterchips. Elektrisch leitende Verbindungen (31, 32) sind von den Kontaktflächen zur Vorderseite des Trägers geführt. Die Halbleiterschichtenfolge ist über ihre dem Träger zugewandte Seite elektrisch an die elektrisch leitenden Verbindungen an der Vorderseite angeschlossen. Zumindest die erste Kontaktfläche ist an einer quer zur Vorderseite verlaufenden Querseite (21) des Trägers ausgebildet.
Description
- Es werden ein optoelektronischer Halbleiterchip, ein Halbleiterbauteil und ein Verfahren zur Herstellung eines optoelektronischen Halbleiterchips angegeben.
- Eine zu lösende Aufgabe besteht darin, einen optoelektronischen Halbleiterchip anzugeben, der besonders kompakt ausgeführt werden kann. Weitere zu lösende Aufgaben bestehen darin, ein Halbleiterbauteil mit einem solchen optoelektronischen Halbleiterchip und ein Verfahren zur Herstellung eines solchen optoelektronischen Halbleiterchips anzugeben.
- Diese Aufgaben werden unter anderem durch die Gegenstände der Patentansprüche 1, 10 und 13 gelöst. Vorteilhafte Ausgestaltungen und Weiterbildungen sind Gegenstand der übrigen abhängigen Patentansprüche und gehen weiterhin aus der nachfolgenden Beschreibung und den Figuren hervor.
- Zunächst wird der optoelektronische Halbleiterchip angegeben.
- Gemäß zumindest einer Ausführungsform umfasst der optoelektronische Halbleiterchip einen Träger mit einer Vorderseite und einer der Vorderseite gegenüberliegenden Rückseite. Der Träger bildet bevorzugt die stabilisierende Komponente des Halbleiterchips. Die Vorderseite und die Rückseite verlaufen im Rahmen der Herstellungstoleranz bevorzugt parallel. Eine Dicke des Trägers, gemessen von der Vorderseite zur Rückseite, beträgt beispielsweise zumindest 50 µm oder zumindest 100 µm. Alternativ oder zusätzlich kann die Dicke des Trägers höchstens 500 µm oder höchstens 250 µm oder höchstens 150 µm betragen. Die Rückseite des Trägers bildet insbesondere zumindest einen Teil der Rückseite des Halbleiterchips, welche im unmontierten Zustand des Halbleiterchips frei liegt.
- Gemäß zumindest einer Ausführungsform umfasst der optoelektronische Halbleiterchip eine Halbleiterschichtenfolge mit einer aktiven Schicht zur Erzeugung oder Absorption elektromagnetischer Strahlung. Die Halbleiterschichtenfolge ist auf der Vorderseite des Trägers angeordnet.
- Die Halbleiterschichtenfolge basiert zum Beispiel auf einem III-V-Verbindungshalbleitermaterial. Bei dem Halbleitermaterial handelt es sich zum Beispiel um ein Nitrid-Verbindungshalbleitermaterial, wie AlnIn1-n-mGamN, oder um ein Phosphid-Verbindungshalbleitermaterial, wie AlnIn1-n-mGamP, oder um ein Arsenid-Verbindungshalbleitermaterial, wie AlnIn1-n-mGamAs oder AlnIn1-n-mGamAsP, wobei jeweils 0 ≤ n ≤ 1, 0 ≤ m ≤ 1 und m + n ≤ 1 ist. Dabei kann die Halbleiterschichtenfolge Dotierstoffe sowie zusätzliche Bestandteile aufweisen. Der Einfachheit halber sind jedoch nur die wesentlichen Bestandteile des Kristallgitters der Halbleiterschichtenfolge, also Al, As, Ga, In, N oder P, angegeben, auch wenn diese teilweise durch geringe Mengen weiterer Stoffe ersetzt und/oder ergänzt sein können. Bevorzugt basiert die Halbleiterschichtenfolge auf AlInGaN.
- Die aktive Schicht der Halbleiterschichtenfolge beinhaltet insbesondere wenigstens einen pn-Übergang und/oder mindestens eine Quantentopfstruktur in Form eines einzelnen Quantentopfs, kurz SQW, oder in Form einer Multi-Quantentopfstruktur, kurz MQW. Bevorzugt umfasst der Halbleiterchip eine, insbesondere genau eine, zusammenhängende aktive Schicht. Alternativ kann die aktive Schicht auch segmentiert sein.
- Die aktive Schicht kann zum Beispiel im bestimmungsgemäßen Betrieb elektromagnetische Strahlung im blauen oder grünen oder roten Spektralbereich oder im UV-Bereich oder im IR-Bereich erzeugen.
- Unter einem Halbleiterchip wird hier und im Folgenden ein separat handhabbares und elektrisch kontaktierbares Element verstanden. Ein Halbleiterchip entsteht insbesondere durch Vereinzelung aus einem Waferverbund. Insbesondere weisen Seitenflächen eines solchen Halbleiterchips dann zum Beispiel Spuren aus dem Vereinzelungsprozess des Waferverbunds auf. Ein Halbleiterchip umfasst bevorzugt genau einen ursprünglich zusammenhängenden Bereich der im Waferverbund gewachsenen Halbleiterschichtenfolge. Die Halbleiterschichtenfolge des Halbleiterchips ist bevorzugt zusammenhängend ausgebildet.
- Die lateralen Ausdehnungen des Halbleiterchips in x- und y-Richtung, gemessen senkrecht zueinander und parallel zur Vorderseite des Trägers, sind beispielsweise höchstens 1 % oder höchstens 5 % oder höchstens 10 % größer als die lateralen Ausdehnungen der aktiven Schicht oder der Halbleiterschichtenfolge in x- und y-Richtung. Der Halbleiterchip umfasst beispielsweise noch das Aufwachsubstrat, auf dem die gesamte Halbleiterschichtenfolge gewachsen ist.
- Laterale Ausdehnungen des Halbleiterchips in x- und y-Richtung betragen beispielsweise zumindest 10 µm und höchstens 500 µm, zum Beispiel höchstens 350 µm. Die lateralen Ausdehnungen der Halbleiterschichtenfolge in x- und y- Richtung entsprechen insbesondere im Wesentlichen den lateralen Ausdehnungen des Trägers in x- und y-Richtung, beispielsweise mit einer maximalen Abweichung von 10 % oder 5 %.
- Gemäß zumindest einer Ausführungsform umfasst der optoelektronische Halbleiterchip eine erste und eine zweite Kontaktfläche an Außenflächen des Trägers zur externen elektrischen Kontaktierung des Halbleiterchips. Im unmontierten Zustand liegen die Kontaktflächen also an den Außenflächen des Trägers frei.
- Im bestimmungsgemäßen Betrieb liegt die erste Kontaktfläche auf einem anderen elektrischen Potenzial als die zweite Kontaktfläche. Die erste Kontaktfläche bildet zum Beispiel eine Anode, die zweite Kontaktfläche eine Kathode des Halbleiterchips oder umgekehrt. Insbesondere ist die erste Kontaktfläche elektrisch leitend mit einer n-dotierten oder p-dotierten Schicht der Halbleiterschichtenfolge verbunden und die zweite Kontaktfläche ist mit einer entgegengesetzt dotierten, also p-dotierten oder n-dotierten, Schicht verbunden. Die erste und die zweite Kontaktfläche sind insbesondere aus Metall.
- Gemäß zumindest einer Ausführungsform sind elektrisch leitende Verbindungen von den Kontaktflächen zur Vorderseite des Trägers geführt. Die elektrisch leitenden Verbindungen sind dabei bevorzugt ausgehend von den Kontaktflächen durch den Träger hindurch bis zur Vorderseite geführt. Die elektrisch leitenden Verbindungen sind bevorzugt ebenfalls aus Metall gebildet.
- Gemäß zumindest einer Ausführungsform ist die Halbleiterschichtenfolge über ihre dem Träger zugewandte Seite elektrisch an die elektrisch leitenden Verbindungen an der Vorderseite angeschlossen. Bevorzugt ist eine dem Träger abgewandte Seite der Halbleiterschichtenfolge frei von elektrischen Anschlussbereichen. Bevorzugt sind auch quer zur Vordersite verlaufende Querseiten der Halbleiterschichtenfolge frei elektrischen Anschlussbereichen oder elektrischen Verbindungen.
- Im bestimmungsgemäßen Betrieb werden der Halbleiterschichtenfolge also bevorzugt Ladungsträger nur über die dem Träger zugewandten Seite zugeführt. Insbesondere kann dazu der Bereich der Halbleiterschichtenfolge, der auf einer dem Träger abgewandten Seite der aktiven Schicht liegt, über Durchkontaktierungen, die sich ausgehend von der dem Träger zugewandten Seite der Halbleiterschichtenfolge durch die aktive Schicht erstrecken, elektrisch kontaktiert sein.
- Mit anderen Worten weist die Halbleiterschichtenfolge auf der dem Träger zugewandten Seite Kontaktstrukturen sowohl für die Zuführung von Elektronen als auch für die Zuführung von Löchern auf. Die Kontaktstrukturen der Halbleiterschichtenfolge sind einerseits jeweils mit einer Halbleiterschicht der Halbleiterschichtenfolge elektrisch leitend verbunden. Andererseits sind die Kontaktstrukturen an der Vorderseite des Trägers jeweils mit einer der elektrisch leitenden Verbindungen zu den Kontaktflächen verbunden.
- Gemäß zumindest einer Ausführungsform ist zumindest die erste Kontaktfläche an einer quer zur Vorderseite verlaufenden Querseite des Trägers ausgebildet. Die Querseite des Trägers verläuft insbesondere senkrecht oder im Wesentlichen senkrecht zur Vorderseite und/oder Rückseite des Trägers. Die Querseite verbindet die Vorderseite mit der Rückseite. Die zweite Kontaktfläche kann ebenfalls an einer Querseite des Trägers oder an der Rückseite des Trägers ausgebildet sein.
- Der Träger entsteht insbesondere aus einem größeren Träger in einem Verbund durch einen Vereinzelungsprozess. Die Querseiten des Trägers können deshalb Spuren eines physikalischen oder chemischen Materialabtrags, zum Beispiel Sägerillen, aufweisen.
- In mindestens einer Ausführungsform umfasst der optoelektronische Halbleiterchip einen Träger mit einer Vorderseite und einer der Vorderseite gegenüberliegenden Rückseite sowie eine Halbleiterschichtenfolge mit einer aktiven Schicht zur Erzeugung oder Absorption elektromagnetischer Strahlung auf der Vorderseite des Trägers. Ferner umfasst der Halbleiterchip eine erste und eine zweite Kontaktfläche an Außenflächen des Trägers zur externen elektrischen Kontaktierung des Halbleiterchips. Elektrisch leitende Verbindungen sind von den Kontaktflächen zur Vorderseite des Trägers geführt. Die Halbleiterschichtenfolge ist über ihre dem Träger zugewandte Seite elektrisch an die elektrisch leitenden Verbindungen an der Vorderseite angeschlossen. Zumindest die erste Kontaktfläche ist an einer quer zur Vorderseite verlaufenden Querseite des Trägers ausgebildet.
- Der vorliegenden Erfindung liegt insbesondere die Erkenntnis zu Grunde, dass bei vielen Halbleiterchips, insbesondere bei Flip-Chips, die Kontaktflächen zur externen elektrischen Kontaktierung an der Rückseite eines Trägers ausgebildet sind. Um Kurzschlüsse zu vermeiden, muss zwischen den Kontaktflächen aber ein gewisser Mindestabstand vorhanden sein. Dadurch ist eine Mindestgröße der Halbleiterchips vorgegeben. Es besteht jedoch ein Wunsch nach immer kleineren Halbleiterchips.
- Bei der vorliegenden Erfindung wird eine der Kontaktflächen auf einer quer zur Rückseite verlaufenden Querseite des Trägers gebildet. Dadurch ist die Forderung nach einem Mindestabstand zwischen Kontaktflächen an der Rückseite nicht mehr gegeben und der Halbleiterchip kann noch kleiner gestaltet werden.
- Gemäß zumindest einer Ausführungsform ist auch die zweite Kontaktfläche an einer quer zur Vorderseite verlaufenden Querseite des Trägers ausgebildet. Bevorzugt ist die zweite Kontaktfläche dabei an einer anderen Querseite des Trägers ausgebildet als die erste Kontaktfläche. Beispielsweise sind die beiden Kontaktflächen an einander gegenüberliegenden Querseiten des Trägers ausgebildet. Der Träger hat beispielsweise die geometrische Form eines Quaders mit vier Querseiten, die jeweils die Vorderseite mit der Rückseite des Trägers verbinden.
- Gemäß zumindest einer Ausführungsform ist eine Rückseite des Halbleiterchips zumindest teilweise, bevorzugt größtenteils oder nahezu vollständig, durch die Rückseite des Trägers gebildet. Zum Beispiel ist die Rückseite des Halbleiterchips zu zumindest 90 % oder zumindest 95 % durch die Rückseite des Trägers gebildet. Die Rückseite des Halbleiterchips liegt im unmontierten Zustand des Halbleiterchips frei. Der Halbleiterchip umfasst auch eine Vorderseite, die der Rückseite gegenüberliegt, und über die im Betrieb des Halbleiterchips zum Beispiel die erzeugte Strahlung ausgekoppelt wird.
- Gemäß zumindest einer Ausführungsform ist die Rückseite des Trägers frei von der ersten Kontaktfläche. Insbesondere ist die erste Kontaktfläche also nicht auf die Rückseite des Trägers gezogen und überdeckt keine Bereiche der Rückseite des Trägers. Die Rückseite des Trägers ist bevorzugt auch nicht von Kontaktflächen unterbrochen, die mit der ersten Kontaktfläche elektrisch leitend verbunden sind. Die erste Kontaktfläche kann an der Rückseite des Halbleiterchips aber bündig mit der Rückseite des Trägers abschließen.
- Ist auch die zweite Kontaktfläche an einer Querseite des Trägers angeordnet, so ist die Rückseite des Trägers bevorzugt auch frei von der zweiten Kontaktfläche. In diesem Fall ist die Rückseite des Trägers bevorzugt auch nicht von Kontaktflächen unterbrochen, die mit der zweiten Kontaktfläche elektrisch leitend verbunden sind.
- Gemäß zumindest einer Ausführungsform weisen die elektrisch leitenden Verbindungen jeweils einen ersten Abschnitt in Form eines Kontaktstiftes auf, der sich ausgehend von der Vorderseite in Richtung hin zur Rückseite in den Träger hinein erstreckt. Die Kontaktstifte sind insbesondere länglich ausgebildet, mit einer Längsachse, die quer, insbesondere senkrecht, zur Vorderseite verläuft. An der Vorderseite des Trägers sind die Kontaktstifte bevorzugt von den Querseiten des Trägers beabstandet. Zumindest der Kontaktstift der elektrisch leitenden Verbindung, die mit der ersten Kontaktfläche verbunden ist, reicht nicht bis zur Rückseite des Trägers, sondern endet innerhalb des Trägers.
- Gemäß zumindest einer Ausführungsform sind die Kontaktstifte lateral vollständig vom Material des Trägers umgeben. „Lateral“ bezieht sich dabei auf Richtungen parallel zur Vorderseite. Das heißt, die Kontaktstifte sind an keiner der Querseiten des Trägers freigelegt. Mit anderen Worten verlaufen die Kontaktstifte im Inneren des Trägers.
- Gemäß zumindest einer Ausführungsform weist die elektrisch leitende Verbindung zur ersten Kontaktfläche einen zweiten Abschnitt auf, der sich parallel zur Vorderseite erstreckt und den Kontaktstift mit der ersten Kontaktfläche elektrisch verbindet. Der zweite Abschnitt verläuft bevorzugt ebenfalls im Inneren des Trägers, also zwischen der Rückseite und der Vorderseite des Trägers. Der zweite Abschnitt ist also von der Rückseite und bevorzugt auch von der Vorderseite beabstandet. Beispielsweise beträgt ein Abstand des zweiten Abschnitts von der Vorderseite und/oder von der Rückseite zwischen einschließlich 30 % und 90 % der Dicke des Trägers. Der zweite Abschnitt ist insbesondere als eine Schicht gebildet, deren Haupterstreckungsebene parallel zur Vorderseite verläuft.
- Ist die zweite Kontaktfläche ebenfalls an einer Querseite des Trägers ausgebildet, weist bevorzugt auch die elektrisch leitende Verbindung zur zweiten Kontaktfläche einen zweiten Abschnitt auf, der sich parallel zur Vorderseite erstreckt und den zugehörigen Kontaktstift mit der zweiten Kontaktfläche elektrisch leitend verbindet. Alle Merkmale, die im Zusammenhang mit der elektrisch leitenden Verbindung zur ersten Kontaktfläche offenbart sind, sind auch für die elektrisch leitende Verbindung zur zweiten Kontaktfläche offenbart.
- Gemäß zumindest einer Ausführungsform ist die Rückseite des Trägers von der Halbleiterschichtenfolge elektrisch isoliert. Bevorzugt kann dann bei der Montage des Halbleiterchips auf einem Anschlussträger die gesamte Rückseite des Trägers über einen Kleber mit hoher thermischer Leitfähigkeit an dem Anschlussträger befestigt werden. Dadurch kann ein besonders hoher Scherwert erzielt werden. Durch das Kleben der gesamten Rückseite des Trägers kann auch eine verbesserte thermische Anbindung des Halbleiterchips an den Anschlussträger erreicht werden.
- Gemäß zumindest einer Ausführungsform ist die Rückseite des Trägers aus dielektrischem Material gebildet. Insbesondere ist die Rückseite des Trägers eine einfach zusammenhängende Fläche aus dielektrischem Material. Die Rückseite des Trägers ist also nicht von elektrisch leitfähigen Flächen durchbrochen beziehungsweise unterbrochen. Das dielektrische Material der Rückseite des Trägers kann beispielsweise ein anorganisches Material, wie Siliziumdioxid oder Siliziumnitrid oder Siliziumcarbid oder Aluminiumoxid oder Aluminiumnitrid, sein. Alternativ ist auch denkbar, dass die Rückseite des Trägers aus einem organischen, dielektrischen Material gebildet ist.
- Gemäß zumindest einer Ausführungsform weist das dielektrische Material der Rückseite eine thermische Leitfähigkeit von zumindest 10 W/(m·K) oder zumindest 30 W/(m·K) oder zumindest 100 W/(m·K) auf.
- Gemäß zumindest einer Ausführungsform ist der Halbleiterchip ein Flip-Chip. Der Halbleiterchip kann noch das Aufwachsubstrat für die Halbleiterschichtenfolge umfassen oder das Aufwachsubstrat der Halbleiterschichtenfolge kann vollständig abgelöst sein. Umfasst der Halbleiterchip noch das Aufwachsubstrat, so ist dieses auf einer dem Träger abgewandten Seite der Halbleiterschichtenfolge angeordnet. Der Halbleiterchip ist dann ein Volumenemitter. Ist das Aufwachssubstrat abgelöst, so ist der Halbleiterchip ein Oberflächenemitter.
- Gemäß zumindest einer Ausführungsform besteht der Träger aus dielektrischem Material. Bevorzugt umfasst der Träger ein Epoxid oder besteht daraus. Insbesondere umfasst der Träger einen ersten Bereich zwischen der Vorderseite und dem oder den zweiten Abschnitten der elektrisch leitenden Verbindungen. Dieser erste Bereich ist bevorzugt durch einen Formkörper, zum Beispiel aus organischem, dielektrischem Material, insbesondere Epoxid, gebildet. Dieser Formkörper umgibt die Kontaktstifte lateral.
- Ferner kann der Träger einen zweiten Bereich umfassen, der zwischen der Rückseite des Trägers und dem oder den zweiten Abschnitten der elektrisch leitenden Verbindungen gebildet ist. Dieser zweite Bereich kann aus einem anderen Material als der erste Bereich gebildet sein. Insbesondere ist dieser zweite Bereich durch ein anorganisches, dielektrisches Material gebildet.
- Im vorliegenden Fall werden die elektrisch leitenden Verbindungen zu den Kontaktflächen, die durch den Träger verlaufen können, nicht als Teil des Trägers betrachtet.
- Gemäß zumindest einer Ausführungsform beträgt eine Höhe der ersten Kontaktfläche, gemessen als Ausdehnung der ersten Kontaktfläche in einer Richtung von der Rückseite des Trägers zur Vorderseite des Trägers, zwischen einschließlich 30 % und 100 %, bevorzugt zwischen einschließlich 50 % und 100 %, besonders bevorzugt zwischen einschließlich 50 % und 90 %, des Abstandes zwischen der Vorderseite und der Rückseite des Trägers. Die erste Kontaktfläche kann einen Großteil, also zumindest 50 %, der zugeordneten Querseite bedecken. Bevorzugt reicht die erste Kontaktfläche bis an die Rückseite des Trägers, schließt also bündig mit der Rückseite des Trägers ab. Von der Vorderseite des Trägers ist die erste Kontaktfläche bevorzugt zurückgezogen, beispielsweise um zumindest 10 µm oder zumindest 30 µm.
- Ist auch die zweite Kontaktfläche an einer Querseite des Trägers ausgebildet, so gelten die eben gemachten Angaben bezüglich der Höhe und Größe der ersten Kontaktfläche und des Abstandes zur Vorderseite beziehungsweise Rückseite entsprechend auch für die zweite Kontaktfläche.
- Als nächstes wird das Halbleiterbauteil angegeben. In mindestens einer Ausführungsform des Halbleiterbauteils umfasst dieses einen hier beschriebenen optoelektronischen Halbleiterchip. Ferner umfasst das Halbleiterbauteil einen Anschlussträger. Der Anschlussträger weist Anschlussbereiche auf. Der Halbleiterchip ist auf dem Anschlussträger befestigt. Die erste Kontaktfläche ist mit einem elektrisch leitenden Verbindungsmittel benetzt, welches eine elektrische Verbindung zwischen einem ersten Anschlussbereich und der ersten Kontaktfläche herstellt. Die zweite Kontaktfläche ist mit einem zweiten Anschlussbereich elektrisch leitend verbunden.
- Bei dem Anschlussträger kann es sich um einen Keramikträger oder eine Leiterplatte oder einen vergossenen Leiterrahmen handeln. Eine laterale Ausdehnung des Anschlussträgers, gemessen parallel zur Vorderseite des Halbleiterchips, ist bevorzugt größer als die des Halbleiterchips. Zum Beispiel ist eine laterale Ausdehnung des Anschlussträgers zumindest doppelt so groß wie die des Halbeiterchips. Der Halbleiterchip ist mit der Rückseite voran auf den Anschlussträger aufgebracht. Die Anschlussbereiche des Anschlussträgers sind bevorzugt metallische Flächen des Anschlussträgers.
- Das elektrisch leitende Verbindungsmittel zwischen der ersten Kontaktfläche und dem ersten Anschlussbereich ist zum Beispiel ein Lotmaterial. Ebenso ist die zweite Kontaktfläche bevorzugt über ein Lotmaterial mit dem zweiten Anschlussbereich elektrisch leitend verbunden.
- Gemäß zumindest einer Ausführungsform ist die Rückseite des Trägers über ein weiteres Verbindungsmittel, insbesondere einen Kleber, mit dem Anschlussträger verbunden. Das weitere Verbindungsmittel bedeckt bevorzugt die gesamte Rückseite des Trägers. Beispielsweise basiert das weitere Verbindungsmittel zwischen der Rückseite und dem Anschlussträger auf einem Silikon. Das weitere Verbindungsmittel kann elektrisch isolierend sein.
- Gemäß zumindest einer Ausführungsform umfasst das weitere Verbindungsmittel ein Matrixmaterial und darin eingebettete, thermisch leitfähige Füllpartikel. Das Matrixmaterial kann ein Silikon sein. Bei den Füllpartikeln kann es sich um metallische Füllpartikel, zum Beispiel aus Silber, oder um Füllpartikel aus einem dielektrischen, anorganischen Material, wie Siliziumnitrid, oder Siliziumcarbid oder Aluminiumoxid oder Aluminiumnitrid handeln. Insbesondere weisen die Füllpartikel eine höhere thermische Leitfähigkeit auf als das Matrixmaterial.
- Durch die Verwendung eines solchen Verbindungsmittels ist eine besonders gute thermische Verbindung zwischen dem Halbleiterchip und dem Anschlussträger realisiert. Dadurch dass zumindest die erste Kontaktfläche, bevorzugt aber auch die zweite Kontaktfläche, nicht an der Rückseite des Halbleiterchips, sondern an Querseiten ausgebildet sind, kann die ganze Rückseite des Trägers mit dem weiteren Verbindungsmittel bedeckt werden und so eine großflächige thermische Anbindung an den Anschlussträger realisiert werden. Eine großflächige Verbindung zwischen Rückseite und Anschlussträger ist auch im Hinblick auf die Stabilität des Halbleiterbauteils vorteilhaft.
- Der Halbleiterchip und/oder das Halbleiterbauteil können beispielsweise in einem Scheinwerfer eines Kraftfahrzeuges oder in einem Bildschirm oder in einem Mobiltelefon verwendet werden.
- Als nächstes wird das Verfahren zur Herstellung eines optoelektronischen Halbleiterchips angegeben. Das Verfahren eignet sich insbesondere zur Herstellung eines hier beschriebenen optoelektronischen Halbleiterchips. Alle im Zusammenhang mit dem optoelektronischen Halbleiterchip offenbarten Merkmale sind daher auch für das Verfahren offenbart und umgekehrt.
- In mindestens einer Ausführungsform umfasst das Verfahren einen Schritt A), in dem eine elektrisch leitende Schicht, insbesondere eine Metallschicht, auf einem Substrat aufgebracht wird. In einem Schritt B) wird ein Träger auf dem Substrat ausgebildet. In einem Schritt C) werden Gräben erzeugt, die sich in den Träger hinein und durch die elektrisch leitende Schicht erstrecken. In einem Schritt D) werden innerhalb der Gräben freiliegende Querseiten des Trägers mit elektrisch leitendem Material beschichtet, wobei das elektrisch leitende Material elektrisch leitend mit der elektrisch leitenden Schicht verbunden wird. In einem Schritt E) wird eine Halbleiterschichtenfolge, die eine aktive Schicht umfasst, elektrisch leitend mit der elektrisch leitenden Schicht verbunden. In einem Schritt F) werden der Träger und/oder die Halbleiterschichtenfolge im Bereich der Gräben durchtrennt, wodurch ein optoelektronischer Halbleiterchip entsteht.
- Bei dem Substrat handelt es sich bevorzugt um einen Wafer. Die elektrisch leitende Schicht und der Träger werden auf derselben Seite des Substrats ausgebildet. Die Gräben werden insbesondere von einer dem Substrat abgewandten Seite in den Träger eingebracht. Die Querseiten innerhalb der Gräben verlaufen quer, insbesondere senkrecht, zur Haupterstreckungsebene des Trägers. Die Schritte C), D) und F) werden bevorzugt in der angegebenen Reihenfolge nacheinander ausgeführt. Ferner werden die Schritte A) und B) bevorzugt vor dem Schritt C) ausgeführt.
- Mit dem Einbringen der Gräben wird bevorzugt auch die Form und Größe des Halbleiterchips definiert. Insbesondere wird im Schritt C) ein Netz aus Gräben erzeugt, das zumindest einen Abschnitt des Trägers rahmenförmig umgibt. Mit dem Durchtrennen im Bereich der Gräben wird ein optoelektronischer Halbleiterchip erzeugt. Dieser Halbleiterchip umfasst als Träger einen Teil des durchtrennten Trägers und der durchtrennten Halbleiterschichtenfolge. Das im Bereich der Gräben aufgebrachte elektrisch leitende Material bildet die Kontaktflächen, die an den Querseiten des Trägers des Halbleiterchips freiliegen.
- Gemäß zumindest einer Ausführungsform werden vor dem Schritt A) ein erster und ein zweiter elektrisch leitender Kontaktstift auf dem Substrat erzeugt. Die Kontaktstifte werden bevorzugt galvanisch erzeugt. Dazu wird zunächst eine Ausgangsschicht aufgebracht, die die Form der Kontaktstifte vorgibt. Auf dieser Ausgangsschicht werden die Kontaktstifte dann durch galvanisches Wachsen verlängert. Die Kontaktstifte haben zum Beispiel jeweils ein Aspektverhältnis von zumindest 2 oder zumindest 5 oder zumindest 10. Die Kontaktstifte können zylinderförmig sein.
- Gemäß zumindest einer Ausführungsform umfasst das Ausbilden des Trägers ein Umformen der Kontaktstifte mit einem Formkörper. Der Formkörper besteht bevorzugt aus einem dielektrischen Material, insbesondere einem organischen, dielektrischen Material, beispielsweise Epoxid. Der Formkörper wird lateral vollständig um die Kontaktstifte aufgebracht, so dass die Kontaktstifte in dem Formkörper eingebettet werden. Der Formkörper bildet zumindest einen Teil des Trägers.
- Gemäß zumindest einer Ausführungsform wird die elektrisch leitende Schicht auf eine dem Substrat abgewandte Seite des Formkörpers aufgebracht. Beispielsweise wird die elektrisch leitende Schicht zunächst flächig auf den Formkörper aufgebracht und anschließend fotolithografisch strukturiert.
- Gemäß zumindest einer Ausführungsform werden die Kontaktstifte mit der elektrisch leitenden Schicht verbunden. Insbesondere liegen die Kontaktstifte beim Aufbringen der elektrisch leitenden Schicht an einer dem Substrat abgewandten Seite des Formkörpers frei. Zum Beispiel schließen die Kontaktstifte an der dem Substrat abgewandten Seite des Formkörpers bündig mit dem Formkörper ab, bevor die elektrisch leitende Schicht aufgebracht wird.
- Nach oder mit dem Aufbringen der elektrisch leitenden Schicht wird die elektrisch leitende Schicht bevorzugt so strukturiert, dass der erste Kontaktstift und der zweite Kontaktstift mit unterschiedlichen Abschnitten der elektrisch leitenden Schicht verbunden sind, wobei die unterschiedlichen Abschnitte der elektrisch leitenden Schicht voneinander getrennt und elektrisch isoliert sind.
- Gemäß zumindest einer Ausführungsform wird im Schritt E) die Halbleiterschichtenfolge mit den der elektrisch leitenden Schicht abgewandten Enden der Kontaktstifte leitend verbunden.
- Gemäß zumindest einer Ausführungsform umfasst das Substrat die Halbleiterschichtenfolge. Der Schritt E) wird dann zusammen oder gleichzeitig mit dem Schritt A) ausgeführt. Insbesondere handelt es sich bei dem Substrat um ein Aufwachsubstrat mit der darauf epitaktisch gewachsenen Halbleiterschichtenfolge. Das Aufwachsubstrat kann nach dem Ausbilden des Trägers teilweise oder vollständig abgelöst werden.
- Alternativ ist aber auch denkbar, dass der Schritt E) nach dem Schritt A) oder nach dem Schritt B) ausgeführt wird. Das Substrat, auf dem der Träger ausgebildet wird, umfasst dann nicht die Halbleiterschichtenfolge und wird zum Beispiel vor oder nach der Vereinzelung abgelöst.
- Gemäß zumindest einer Ausführungsform überdeckt der Formkörper zunächst die Kontaktstifte. Das heißt, die Kontaktstifte werden vollständig in dem Formkörper eingebettet. Anschließend wird der Formkörper soweit abgetragen, bis Enden der Kontaktstifte, die vom Substrat abgewandt sind, freigelegt sind. Beispielsweise wird dazu der Formkörper abgeschliffen.
- Gemäß zumindest einer Ausführungsform wird eine dielektrische Schicht auf die vom Formkörper abgewandte Seite der elektrisch leitenden Schicht aufgebracht. Die dielektrische Schicht kann aus einem organischen oder anorganischen Material gebildet sein. Die dielektrische Schicht wird bevorzugt vor dem Ausbilden der Gräben auf die elektrisch leitende Schicht aufgebracht. Die Gräben werden dann durch die dielektrische Schicht hindurch ausgebildet. Die dielektrische Schicht bildet dann einen Teil des Trägers.
- Gemäß zumindest einer Ausführungsform wird mit dem Verfahren eine Mehrzahl von Halbleiterchips hergestellt. Diese sind zunächst miteinander verbunden und werden im Schritt G) vereinzelt. Die eingebrachten Gräben bilden bevorzugt ein Netz, das eine Vielzahl von Maschen umgibt, wobei jeder Masche ein Halbleiterchip zugeordnet ist.
- Weitere vorteilhafte Ausführungsformen und Weiterbildungen des optoelektronischen Halbleiterchips, des Halbleiterbauteils und des Verfahrens zur Herstellung eines optoelektronischen Halbleiterchips ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen. Gleiche, gleichartige oder gleich wirkende Elemente sind in den Figuren mit denselben Bezugszeichen versehen. Die Figuren und die Größenverhältnisse der in den Figuren dargestellten Elemente untereinander sind nicht als maßstäblich zu betrachten. Vielmehr können einzelne Elemente, insbesondere Schichtdicken, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
- Es zeigen:
-
1 ein Ausführungsbeispiel des optoelektronischen Halbleiterchips in Querschnittsansicht, -
2 ein Ausführungsbeispiel des Halbleiterbauteils in Querschnittsansicht, -
3A bis31 verschiedene Positionen in einem Ausführungsbeispiel des Verfahrens zur Herstellung eines optoelektronischen Halbleiterchips. -
1 zeigt ein Ausführungsbeispiel des optoelektronischen Halbleiterchips100 in Querschnittsansicht. Bei dem Halbleiterchip100 handelt es sich um einen Flip-Chip. Der Halbleiterchip100 umfasst eine Halbleiterschichtenfolge1 mit einer aktiven Schicht10 zur Erzeugung oder zur Absorption elektromagnetischer Strahlung. Die Halbleiterschichtenfolge1 basiert beispielsweise auf einem Nitrid-Verbindungshalbleitermaterial. Ein Aufwachsubstrat für die Halbleiterschichtenfolge10 ist im vorliegenden Fall abgelöst. - Die Halbleiterschichtenfolge
1 ist auf der Vorderseite20 eines Trägers2 aufgebracht. Die Halbleiterschichtenfolge1 ist über die der Vorderseite20 zugewandte Seite elektrisch kontaktiert. Eine der Vorderseite20 gegenüberliegende Rückseite22 des Trägers2 bildet auch nahezu die gesamte Rückseite des Halbleiterchips100 . Die Vorderseite20 und die Rückseite22 des Trägers2 sind über Querseiten21 des Trägers2 miteinander verbunden. Die Querseiten21 und die Rückseite22 bilden Außenflächen des Trägers2 . - Der Träger
2 umfasst einen Formkörper25 und eine dielektrische Schicht26 . Der Formkörper25 besteht beispielsweise aus Epoxid, die dielektrische Schicht26 besteht beispielsweise aus einem anorganischen Material, wie etwa SiN. - An den Querseiten
21 des Trägers2 sind eine erste Kontaktfläche31a und eine zweite Kontaktfläche32a angeordnet. Die Kontaktflächen31a ,32a liegen im gezeigten, unmontierten Zustand des Halbleiterchips100 frei und dienen zur externen elektrischen Kontaktierung des Halbleiterchips100 . Elektrisch leitende Verbindungen31 ,32 sind von den Kontaktflächen31a ,32a zur Vorderseite20 des Trägers2 geführt. Die elektrisch leitenden Verbindungen31 ,32 umfassen jeweils einen ersten Abschnitt31b ,32b in Form von Kontaktstiften, die sich ausgehend von der Vorderseite20 in Richtung hin zur Rückseite22 erstrecken. Die Kontaktstifte31b ,32b sind dabei in einem inneren Bereich des Trägers2 angeordnet und von dem Formkörper25 lateral vollständig umgeben. In einem Bereich zwischen der Vorderseite20 und der Rückseite22 des Trägers2 sind zweite Abschnitte31c ,32c der elektrisch leitenden Verbindungen31 ,32 von den Kontaktstiften31b ,32b zu den Kontaktflächen31a ,32a geführt. Die zweiten Abschnitte31c ,32c verlaufen dabei parallel zur Vorderseite20 und sind von der Rückseite22 beabstandet. - Wie in der
1 zu sehen ist, reichen die Kontaktflächen31a ,32a bis an die Rückseite22 des Trägers2 und schließen mit der Rückseite22 bündig ab. Von der Vorderseite20 sind die Kontaktflächen31a ,32a beabstandet beziehungsweise zurückgezogen. Die Kontaktflächen31a ,32a sowie die elektrischen Verbindungen31 ,32 sind bevorzugt aus Metall, zum Beispiel Aluminium, gebildet. -
2 zeigt ein Ausführungsbeispiel des Halbleiterbauteils in Querschnittsansicht. Dabei ist der in1 dargestellte Halbleiterchip100 mit der Rückseite22 voran auf einen Anschlussträger200 montiert. Bei dem Anschlussträger200 handelt es sich beispielsweise um eine Leiterplatte. Der Anschlussträger200 umfasst einen ersten Anschlussbereich201a und einen zweiten Anschlussbereich202a . Bei den Anschlussbereichen201a ,202a handelt es sich beispielsweise um metallische Flächen des Anschlussträgers200 . - Die seitlichen Kontaktflächen
31a ,32a des Halbleiterchips100 sind mit einem elektrisch leitenden Verbindungsmittel8 , beispielsweise einem Lotmaterial, benetzt und über dieses Verbindungsmittel8 elektrisch leitend an die Anschlussbereiche201a ,202a angeschlossen. Zwischen der Rückseite des Halbleiterchips100 und dem Anschlussträger200 ist ein weiteres Verbindungsmittel9 angeordnet. Dieses bedeckt vorliegend die Rückseite22 des Trägers2 vollständig und stellt eine großflächige mechanische Verbindung zwischen dem Anschlussträger200 und dem Halbleiterchip100 her. Das weitere Verbindungsmittel9 kann elektrisch isolierend sein. Beispielsweise handelt es sich um einen Kleber, wie einen Silikonkleber. In dem weiteren Verbindungsmittel9 können Füllpartikel zur Erhöhung der thermischen Leitfähigkeit eingebettet sein. - In der
3A ist eine erste Position in einem Ausführungsbeispiel des Verfahrens dargestellt. Es ist ein Substrat4 bereitgestellt, das eine Halbleiterschichtenfolge1 umfasst. Das Substrat4 umfasst zum Beispiel das Aufwachsubstrat, auf dem die Halbleiterschichtenfolge1 epitaktisch gewachsen ist. Auf das Substrat4 sind Kontaktstifte31b ,32b aufgebracht, die elektrisch leitend mit der Halbleiterschichtenfolge1 verbunden sind. Die Kontaktstifte31b ,32b wurden zum Beispiel galvanisch erzeugt. Die ersten Kontaktstifte31b werden zum Beispiel mit einer n-dotierten Schicht der Halbleiterschichtenfolge1 elektrisch leitend verbunden. Die zweiten Kontaktstifte32b werden zum Beispiel mit einer p-dotierten Schicht der Halbleiterschichtenfolge1 verbunden. Jedem zu erzeugenden Halbleiterchip wird ein Paar aus einem ersten Kontaktstift31b und einem zweiten Kontaktstift32b eindeutig zugeordnet. - In der
3B ist eine zweite Position in dem Verfahren gezeigt, bei der auf das Substrat4 ein Formkörper25 , beispielsweise aus einem dielektrischen Material, wie Epoxid, aufgebracht ist. Der Formkörper25 umformt dabei die Kontaktstifte31b ,32b und überdeckt diese. - In der
3C ist eine dritte Position des Verfahrens gezeigt, bei dem ein Teil des zuvor aufgebrachten Formkörpers25 abgetragen ist, so dass die Kontaktstifte31b ,32b an den dem Substrat4 abgewandten Enden freigelegt sind. An der dem Substrat4 abgewandten Seite des Formkörpers25 schließen die Kontaktstifte31b ,32b also bündig mit dem Formkörper22 ab. Der Teil des Formkörpers25 wurde beispielsweise durch Schleifen abgetragen. -
3D zeigt eine vierte Position in dem Verfahren, bei dem auf die dem Substrat4 abgewandte Seite des Formkörpers25 eine elektrisch leitende Schicht33 aufgebracht wird. Die elektrisch leitende Schicht33 ist beispielsweise eine Metallschicht. Hier wird die elektrisch leitende Schicht33 zunächst ganzflächig aufgetragen und dabei in elektrischen Kontakt zu den Kontaktstiften31b ,32b gebracht. Durch die elektrisch leitende Schicht33 sind die Kontaktstifte31b ,32b zunächst kurzgeschlossen. - In der
3E ist eine fünfte Position gezeigt, bei der die elektrisch leitende Schicht33 strukturiert ist, so dass Paare jeweils aus einem ersten Kontaktstift31b und einem zweiten Kontaktstift32b entstehen, die nicht mehr über die elektrisch leitende Schicht33 kurzgeschlossen sind. - In der
3F ist eine sechste Position in dem Verfahren gezeigt, in der auf die dem Formkörper25 abgewandte Seite der elektrisch leitenden Schicht33 eine dielektrische Schicht26 aufgebracht wird. Die dielektrische Schicht26 wird beispielsweise aus einem anorganischen Material gebildet. Die dielektrische Schicht26 und der Formkörper25 zusammen bilden einen Träger2 . Die dielektrische Schicht26 überdeckt die elektrisch leitende Schicht33 zunächst vollständig. - In der
3G ist eine siebte Position des Verfahrens gezeigt, bei der im Bereich zwischen benachbarten Paaren aus Kontaktstiften31b ,32b Gräben5 eingebracht werden. Die Gräben5 werden von einer dem Substrat4 abgewandten Seite durch die dielektrische Schicht26 , die elektrisch leitende Schicht33 und in den Formkörper25 geführt. Hier enden die Gräben5 innerhalb des Formkörpers25 . Die Gräben5 definieren dabei die Form und Größe der später entstehenden Halbleiterchips. - In der
3H ist eine achte Position in dem Verfahren gezeigt, bei der innerhalb der Gräben5 freiliegende Querseiten21 des Trägers2 mit einem elektrisch leitenden Material34 , insbesondere einem Metall, beschichtet werden. Dabei wird das elektrisch leitende Material34 elektrisch leitend mit der elektrisch leitenden Schicht33 verbunden. - In der
31 ist eine neunte Position des Verfahrens gezeigt, bei der der Träger2 im Bereich der Gräben5 und auch die Halbleiterschichtenfolge1 vollständig durchtrennt werden, wodurch einzelne, optoelektronische Halbleiterchips entstehen. Das zuvor aufgebrachte, elektrisch leitende Material34 an den im Bereich der Gräben5 freiliegenden Querseiten21 des Trägers2 bildet dann die Kontaktflächen der Halbleiterchips. - Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn diese Merkmale oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
- Bezugszeichenliste
-
- 1
- Halbleiterschichtenfolge
- 2
- Träger
- 4
- Substrat
- 5
- Graben
- 8
- elektrisch leitendes Verbindungsmittel
- 9
- weiteres Verbindungsmittel
- 10
- aktive Schicht
- 20
- Vorderseite
- 21
- Querseite
- 22
- Rückseite
- 25
- Formkörper
- 26
- dielektrische Schicht
- 31
- elektrisch leitende Verbindung
- 32
- elektrisch leitende Verbindung
- 33
- elektrisch leitende Schicht
- 34
- elektrisch leitendes Material
- 31a
- erste Kontaktflächen
- 32a
- zweite Kontaktfläche
- 31b
- Kontaktstift
- 32b
- Kontaktstift
- 31c
- zweiter Abschnitt der elektrisch leitenden Verbindung 31
- 32c
- zweiter Abschnitt der elektrisch leitenden Verbindung 32
- 100
- optoelektronischer Halbleiterchip
- 200
- Anschlussträger
- 201a
- erster Anschlussbereich
- 202a
- zweiter Anschlussbereich
Claims (18)
- Optoelektronischer Halbleiterchip (100) umfassend - einen Träger (2) mit einer Vorderseite (20) und einer der Vorderseite (20) gegenüberliegenden Rückseite (22), - eine Halbleiterschichtenfolge (1) mit einer aktiven Schicht (10) zur Erzeugung oder Absorption elektromagnetischer Strahlung auf der Vorderseite (20) des Trägers (2), - eine erste (31a) und eine zweite (32a) Kontaktfläche an Außenflächen des Trägers (2) zur externen elektrischen Kontaktierung des Halbleiterchips (1), wobei - elektrisch leitende Verbindungen (31, 32) von den Kontaktflächen (31a, 32a) zur Vorderseite (20) des Trägers (2) geführt sind, - die Halbleiterschichtenfolge (1) über ihre dem Träger (2) zugewandte Seite an die elektrisch leitenden Verbindungen (31, 32) an der Vorderseite (20) angeschlossen ist, - zumindest die erste Kontaktfläche (31a) an einer quer zur Vorderseite (20) verlaufenden Querseite (21) des Trägers (2) ausgebildet ist.
- Halbleiterchip (100) nach
Anspruch 1 , wobei die zweite Kontaktfläche (32a) an einer quer zur Vorderseite (20) verlaufenden Querseite (21) des Trägers (2) ausgebildet ist. - Halbleiterchip (100) nach
Anspruch 1 oder2 , wobei - eine Rückseite des Halbleiterchips (100) zumindest teilweise durch die Rückseite (22) des Trägers (2) gebildet ist, - die Rückseite (22) des Trägers (2) frei von der ersten Kontaktfläche (31a) ist. - Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei - die elektrisch leitenden Verbindungen (31, 32) jeweils einen ersten Abschnitt in Form eines Kontaktstiftes (31b, 32b) aufweisen, der sich ausgehend von der Vorderseite (20) in Richtung hin zur Rückseite (22) in den Träger (2) hinein erstreckt, - die Kontaktstifte (31b, 32b) lateral vollständig vom Material des Trägers (2) umgeben sind, - die elektrisch leitende Verbindung (31) zur ersten Kontaktfläche (31a) einen zweiten Abschnitt (31c) aufweist, der sich parallel zur Vorderseite (20) erstreckt und den Kontaktstift (31b) mit der ersten Kontaktfläche (31a) verbindet.
- Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei die Rückseite (22) des Trägers (2) von der Halbleiterschichtenfolge (1) elektrisch isoliert ist.
- Halbleiterchip (100) nach
Anspruch 5 , wobei - die Rückseite (22) des Trägers (2) aus dielektrischem Material gebildet ist, - das dielektrische Material eine thermische Leitfähigkeit von mindestens 10 W/(m·K) aufweist. - Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (100) ein Flip-Chip ist.
- Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei der Träger (2) aus dielektrischem Material besteht.
- Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, wobei eine Höhe der ersten Kontaktfläche (31a), gemessen als Ausdehnung der ersten Kontaktfläche (31a) in einer Richtung von der Rückseite (22) des Trägers (2) zur Vorderseite (20), zwischen einschließlich 30 % und 100 % des Abstandes zwischen der Vorderseite (20) und der Rückseite (22) des Trägers (2) beträgt.
- Halbleiterbauteil (1000) umfassend - einen optoelektronischen Halbleiterchip (100) nach einem der vorhergehenden Ansprüche, - einen Anschlussträger (200), wobei - der Anschlussträger (200) Anschlussbereiche (201a, 202a) aufweist, - der Halbleiterchip (100) auf dem Anschlussträger (200) befestigt ist, - die erste Kontaktfläche (31a) mit einem elektrisch leitenden Verbindungsmittel (8) benetzt ist, welches eine elektrische Verbindung zwischen einem ersten Anschlussbereich (201a) und der ersten Kontaktfläche (31a) herstellt, - die zweite Kontaktfläche (32a) mit einem zweiten Anschlussbereich (202a) elektrisch leitend verbunden ist.
- Halbleiterbauteil (1000) nach
Anspruch 10 , wobei die Rückseite (22) des Trägers (2) über ein weiteres Verbindungsmittel (9) mit dem Anschlussträger (200) verbunden ist. - Halbleiterbauteil (1000) nach
Anspruch 11 , wobei das weitere Verbindungsmittel (9) ein Matrixmaterial und darin eingebettete, thermisch leitfähige Füllpartikel umfasst. - Verfahren zur Herstellung eines optoelektronischen Halbleiterchips (100) umfassend die Schritte: A) Aufbringen einer elektrisch leitenden Schicht (33) auf ein Substrat (4); B) Ausbilden eines Trägers (2) auf dem Substrat (4); C) Erzeugen von Gräben (5), die sich in den Träger (2) hinein und durch die elektrisch leitende Schicht (33) erstrecken; D) Beschichten von innerhalb der Gräben (5) freilegenden Querseiten (21) des Trägers (2) mit elektrisch leitendem Material (34), wobei das elektrisch leitende Material (34) elektrisch leitend mit der elektrisch leitenden Schicht (33) verbunden wird; E) elektrisches Verbinden einer Halbleiterschichtenfolge (1), die eine aktive Schicht (10) umfasst, mit der elektrisch leitenden Schicht (33); F) Durchtrennen des Trägers (2) und/oder der Halbleiterschichtenfolge (1) im Bereich der Gräben (5), wodurch ein optoelektronischer Halbleiterchip (100) entsteht.
- Verfahren nach
Anspruch 13 , wobei - vor dem Schritt A) ein erster (31b) und ein zweiter (32b) elektrisch leitendender Kontaktstift auf dem Substrat (4) erzeugt werden, - das Ausbilden des Trägers (2) ein Umformen der Kontaktstifte (31b, 32b) mit einem Formkörper (25) umfasst, - die elektrisch leitende Schicht (33) auf eine dem Substrat (4) abgewandte Seite des Formkörpers (25) aufgebracht wird, - die Kontaktstifte (31b, 32b) mit der elektrisch leitenden Schicht (33) verbunden werden, - im Schritt E) die Halbleiterschichtenfolge (1) mit den der elektrisch leitenden Schicht (33) abgewandten Enden der Kontaktstifte (31b, 32b) leitend verbunden wird. - Verfahren nach
Anspruch 13 oder14 , wobei das Substrat (4) die Halbleiterschichtenfolge (1) umfasst und der Schritt E) zusammen mit dem Schritt A) ausgeführt wird. - Verfahren nach
Anspruch 14 , wobei - der Formkörper (25) die Kontaktstifte (31b, 32b) zunächst überdeckt, - anschließend der Formkörper (25) soweit abgetragen wird, bis Enden der Kontaktstifte (31b, 32b), die vom Substrat (4) abgewandt sind, freigelegt sind. - Verfahren nach
Anspruch 14 oder nach einem derAnsprüche 15 bis16 in ihrem jeweiligen Rückbezug aufAnspruch 14 , wobei eine dielektrische Schicht (26) auf die vom Formkörper (25) abgewandte Seite der elektrisch leitenden Schicht (33) aufgebracht wird. - Verfahren nach einem der vorhergehenden
Ansprüche 13 bis17 , wobei mit dem Verfahren eine Mehrzahl von Halbleiterchips (100) hergestellt wird, die zunächst miteinander verbunden sind und durch den Schritt G) vereinzelt werden.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102020104396.1A DE102020104396A1 (de) | 2020-02-19 | 2020-02-19 | Optoelektronischer halbleiterchip, halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterchips |
PCT/EP2021/053077 WO2021165098A1 (de) | 2020-02-19 | 2021-02-09 | Optoelektronischer halbleiterchip und dessen herstellungsverfahren |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102020104396.1A DE102020104396A1 (de) | 2020-02-19 | 2020-02-19 | Optoelektronischer halbleiterchip, halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterchips |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102020104396A1 true DE102020104396A1 (de) | 2021-08-19 |
Family
ID=74587041
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102020104396.1A Withdrawn DE102020104396A1 (de) | 2020-02-19 | 2020-02-19 | Optoelektronischer halbleiterchip, halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterchips |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE102020104396A1 (de) |
WO (1) | WO2021165098A1 (de) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016205308A1 (de) | 2016-03-31 | 2017-10-05 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung einer vielzahl von halbleiterchips, halbleiterchip und modul mit einem halbleiterchip |
DE102017113020A1 (de) | 2017-06-13 | 2018-12-13 | Osram Opto Semiconductors Gmbh | Herstellung von Halbleiterbauelementen |
DE102018119538A1 (de) | 2018-08-10 | 2020-02-13 | Osram Opto Semiconductors Gmbh | Optoelektronisches halbleiterbauteil und herstellungsverfahren für optoelektronische halbleiterbauteile |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008130932A (ja) * | 2006-11-22 | 2008-06-05 | Shinkawa Ltd | 側面電極付半導体チップ及びその製造方法並びにその半導体チップを積層した3次元実装モジュール |
EP2110866A4 (de) * | 2007-02-15 | 2011-04-20 | Panasonic Elec Works Co Ltd | Led-kapselung und struktur zur anbringung einer dreidimensionalen schaltungskomponente |
CN104701440B (zh) * | 2013-12-10 | 2017-06-20 | 展晶科技(深圳)有限公司 | 发光二极管封装元件及其制造方法 |
CN104393137B (zh) * | 2014-09-30 | 2017-08-25 | 厦门市三安光电科技有限公司 | 一种倒装发光器件及其制作方法 |
DE102017114668A1 (de) * | 2017-06-30 | 2019-01-03 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauteil und Anordnung mit einem optoelektronischen Halbleiterbauteil |
-
2020
- 2020-02-19 DE DE102020104396.1A patent/DE102020104396A1/de not_active Withdrawn
-
2021
- 2021-02-09 WO PCT/EP2021/053077 patent/WO2021165098A1/de active Application Filing
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102016205308A1 (de) | 2016-03-31 | 2017-10-05 | Osram Opto Semiconductors Gmbh | Verfahren zur herstellung einer vielzahl von halbleiterchips, halbleiterchip und modul mit einem halbleiterchip |
DE102017113020A1 (de) | 2017-06-13 | 2018-12-13 | Osram Opto Semiconductors Gmbh | Herstellung von Halbleiterbauelementen |
DE102018119538A1 (de) | 2018-08-10 | 2020-02-13 | Osram Opto Semiconductors Gmbh | Optoelektronisches halbleiterbauteil und herstellungsverfahren für optoelektronische halbleiterbauteile |
Also Published As
Publication number | Publication date |
---|---|
WO2021165098A1 (de) | 2021-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102010025320B4 (de) | Optoelektronisches Bauelement und Verfahren zu dessen Herstellung | |
EP1774599B1 (de) | Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik | |
EP3345225B1 (de) | Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung | |
EP2340568B1 (de) | Optoelektronischer halbleiterkörper | |
DE102013111496A1 (de) | Verfahren zum Herstellen von optoelektronischen Halbleiterbauelementen und optoelektronisches Halbleiterbauelement | |
WO2014154632A1 (de) | Halbleiterbauelement und verfahren zur herstellung eines halbleiterbauelements | |
DE102017128457A1 (de) | Herstellung optoelektronischer bauelemente | |
DE102015111492B4 (de) | Bauelemente und Verfahren zur Herstellung von Bauelementen | |
DE102012212968A1 (de) | Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element | |
DE102008028886B4 (de) | Strahlungsemittierendes Bauelement und Verfahren zur Herstellung eines strahlungsemittierenden Bauelements | |
DE102015106444A1 (de) | Optoelektronische Bauelementanordnung und Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementanordnungen | |
DE102017129924B4 (de) | Verkapseltes, anschlussleiterloses package mit zumindest teilweise freiliegender innenseitenwand eines chipträgers, elektronische vorrichtung, verfahren zum herstellen eines anschlussleiterlosen packages und verfahren zum herstellen einer elektronischen vorrichtung | |
DE102012109995A1 (de) | Halbleiterbauelement mit Kontakt, Halbleitervorrichtung und Verfahren zur Herstellung einer externen elektrischen Kontaktierung eines Halbleiterbauelements | |
WO2016074914A1 (de) | Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils | |
EP2304816B1 (de) | Elektrolumineszierende vorrichtung und verfahren zur herstellung einer elektrolumineszierenden vorrichtung | |
WO2022248247A1 (de) | Optoelektronisches halbleiterbauteil und paneel | |
DE102020104396A1 (de) | Optoelektronischer halbleiterchip, halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterchips | |
WO2022100976A1 (de) | Optoelektronisches halbleiterbauteil und dessen verfahren zur herstellung | |
WO2016091759A1 (de) | Halbleiterbauelement und verfahren zur herstellung einer mehrzahl von halbleiterbauelementen | |
DE102016101652A1 (de) | Optoelektronisches Bauelement mit Seitenkontakten | |
DE102015107591B4 (de) | Optoelektronisches Halbleiterbauteil und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils | |
DE102004036962A1 (de) | Verfahren zur Herstellung von Halbleiterchips in Dünnfilmtechnik und Halbleiterchip in Dünnfilmtechnik | |
DE102014116080A1 (de) | Optoelektronisches Bauelement und Verfahren zu seiner Herstellung | |
WO2021018566A1 (de) | Leiterrahmenverbund, verfahren zur herstellung einer mehrzahl von bauteilen und bauteil | |
WO2020115148A1 (de) | Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R163 | Identified publications notified | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |