DE102017129924B4 - Verkapseltes, anschlussleiterloses package mit zumindest teilweise freiliegender innenseitenwand eines chipträgers, elektronische vorrichtung, verfahren zum herstellen eines anschlussleiterlosen packages und verfahren zum herstellen einer elektronischen vorrichtung - Google Patents

Verkapseltes, anschlussleiterloses package mit zumindest teilweise freiliegender innenseitenwand eines chipträgers, elektronische vorrichtung, verfahren zum herstellen eines anschlussleiterlosen packages und verfahren zum herstellen einer elektronischen vorrichtung Download PDF

Info

Publication number
DE102017129924B4
DE102017129924B4 DE102017129924.6A DE102017129924A DE102017129924B4 DE 102017129924 B4 DE102017129924 B4 DE 102017129924B4 DE 102017129924 A DE102017129924 A DE 102017129924A DE 102017129924 B4 DE102017129924 B4 DE 102017129924B4
Authority
DE
Germany
Prior art keywords
package
connection conductor
side wall
encapsulation
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017129924.6A
Other languages
English (en)
Other versions
DE102017129924A1 (de
Inventor
Thomas Bemmerl
Kuok Wai Chan
Christoph Liebl
Bun Kian Tay
Wee Boon Tay
Wae Chet YONG
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102017129924.6A priority Critical patent/DE102017129924B4/de
Priority to US16/219,415 priority patent/US10978378B2/en
Priority to CN201811522681.2A priority patent/CN110021565B/zh
Publication of DE102017129924A1 publication Critical patent/DE102017129924A1/de
Application granted granted Critical
Publication of DE102017129924B4 publication Critical patent/DE102017129924B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

Anschlussleiterloses Package (100) mit:- einem zumindest teilweise elektrisch leitenden Träger (102), der einen Aufbaubereich (104) und einen Anschlussleiterbereich (106) aufweist;- einem elektronischen Chip (108), der an dem Aufbaubereich (104) angebracht ist,- einer Verkapselung (110), die zumindest teilweise den elektronischen Chip (108) verkapselt und teilweise den Träger (102) verkapselt, so dass zumindest ein Teil einer Innenseitenwand (112, 130, 132) des Anschlussleiterbereichs (106) freiliegt, die nicht einen Teil einer Außenseitenwand (115) des Packages (100) bildet, wobeider Anschlussleiterbereich (106) eine Mehrzahl von beabstandeten Anschlussleiterkörpern (118) aufweist, von denen zumindest einer eine zumindest teilweise freiliegende Innenseitenwand (112, 130, 132) hat, die nicht einen Teil der Außenseitenwand (115) des Packages (100) bildet, undeine Bodenfläche (116') der Verkapselung (110) zumindest eine Ausnehmung (198) hat, die zumindest teilweise zumindest eine der Innenseitenwände (112, 130, 132) von zumindest einem der Anschlussleiterkörper (118) freilegt.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf anschlussleiterlose Packages, eine elektronische Vorrichtung, ein Verfahren zum Herstellen eines anschlussleiterlosen Packages und auf ein Verfahren zum Herstellen einer elektronischen Vorrichtung.
  • Hintergrund der Erfindung
  • Beschreibung des zugehörigen Stands der Technik
  • Ein Package, zum Beispiel für Automotive-Anwendungen, stellt ein physikalisches Behältnis für einen oder mehrere elektronische Chips bereit, die ein oder mehrere integrierte Schaltungselemente aufweisen. Beispiele von integrierten Schaltungselementen von Packages sind ein Feldeffekttransistor, ein Bipolartransistor mit isolierter Gate-Elektrode (IGBT), eine Diode sowie passive Komponenten (wie zum Beispiel eine Induktivität, eine Kapazität, ein Widerstand). Außerdem können derartige Packages zum Erzeugen eines System-in-Packages verwendet werden.
  • Packages mit Anschlussleitern haben viele Vorteile wie zum Beispiel einer elektrischen Zuverlässigkeit.
  • Anschlussleiterlose Packages haben viele Vorteile, wie zum Beispiel einer einfachen Herstellbarkeit und einer hohen mechanischen Robustheit.
  • US 2004 / 0 080 026 A1 offenbart ein anschlussleiterloses Package. Das Package hat einen zumindest teilweise elektrisch leitenden Träger, der einen Aufbaubereich und einen Anschlussleiterbereich aufweist, einen elektronischen Chip, der an dem Aufbaubereich angebracht ist, eine Verkapselung, die zumindest teilweise den elektronischen Chip verkapselt und teilweise den Träger verkapselt, so dass zumindest ein Teil einer Innenseitenwand des Anschlussleiterbereichs freiliegt, die nicht einen Teil einer Außenseitenwand des Packages bildet. Der Anschlussleiterbereich weist eine Mehrzahl von beabstandeten Anschlussleiterkörpern auf, von denen zumindest einer eine zumindest teilweise freiliegende Innenseitenwand hat, die nicht einen Teil der Außenseitenwand des Packages bildet.
  • US 2004 / 0 080 026 A1 offenbart ferner ein Verfahren zum Herstellen eines anschlussleiterlosen Packages. Das Verfahren hat Schritte zum Anbringen eines elektronischen Chips an einem Aufbaubereich eines Trägers; zumindest teilweises Verkapseln des elektronischen Chips und teilweises Verkapseln des Trägers durch eine Verkapselung mittels Gießwerkzeugen, so dass zumindest ein Teil einer Innenseitenwand des Anschlussleiterbereichs freiliegt, die nicht einen Teil einer Außenseitenwand des Packages bildet; Anbringen einer planaren Folie an einer Bodenfläche des Trägers vor dem Verkapseln; und Beseitigen der Folie nach dem Verkapseln.
  • US 6 498 099 B1 offenbart einen leitungsfreien Kunststoff-Chipträger, bei dem eine oder beide Seiten zur Hälfte auf einen Leadframestreifen geätzt werden.
  • Es gibt jedoch weiterhin Möglichkeiten zur Verbesserung einer (zum Beispiel einer Löt-) Fügezuverlässigkeit eines anschlussleiterlosen Packages, das an einer Aufbauplatte (wie zum Beispiel eine gedruckte Leiterplatte) angebracht ist.
  • Kurzfassung der Erfindung
  • Es kann ein Bedarf an einer anschlussleiterlosen Package bestehen, das eine hohe Fügezuverlässigkeit hat, wenn es an einer Aufbauplatte angebracht ist.
  • Gemäß einem exemplarischen Ausführungsbeispiel ist ein anschlussleiterloses Package vorgesehen, das einen zumindest teilweise elektrisch leitenden Träger mit einem Aufbaubereich und einem Anschlussleiterbereich, einen elektronischen Chip, der an dem Aufbaubereich angebracht ist, und eine Verkapselung aufweist, die zumindest teilweise den elektronischen Chip verkapselt und teilweise den Träger verkapselt, so dass zumindest ein Teil einer Innenseitenwand des Anschlussleiterbereiches freiliegt, der nicht einen Teil einer Außenseitenwand (oder eines seitlichen Umrisses) des Packages bildet (der zum Beispiel von diesem abgewandt ist). Der Anschlussleiterbereich weist eine Mehrzahl von beabstandeten Anschlussleiterkörpern auf, von denen zumindest einer eine zumindest teilweise freiliegende Innenseitenwand hat, die nicht einen Teil der Außenseitenwand des Packages bildet, und eine Bodenfläche der Verkapselung hat zumindest eine Ausnehmung, die zumindest teilweise zumindest eine der Innenseitenwände von zumindest einem der Anschlussleiterkörper freilegt. Zum Beispiel kann eine derartige Ausnehmung durch selektives Beseitigen von Material der Verkapselung nach der Verkapselung (zum Beispiel durch eine Laserverarbeitung) oder durch eine hochflexible temporäre Folie gebildet sein, die entsprechende Seitenwandabschnitte während der Verkapselung abdeckt.
  • Gemäß einem anderen exemplarischen Ausführungsbeispiel ist eine elektronische Vorrichtung vorgesehen, die eine Aufbauplatte, ein anschlussleiterloses Package mit den vorstehend beschriebenen Merkmalen, das an der Aufbauplatte angebracht ist, und eine Kopplungsstruktur aufweist, die das Package mit der Aufbauplatte elektrisch und mechanisch koppelt, so dass die Kopplungsstruktur mit zumindest einem Teil der zumindest teilweise freiliegenden Innenseitenwand des Anschlussleiterbereiches in Kontakt ist.
  • Gemäß einem anderen exemplarischen Ausführungsbeispiel ist ein Verfahren zum Herstellen eines anschlussleiterlosen Packages vorgesehen, wobei das Verfahren ein Anbringen eines elektronischen Chips an einem Aufbaubereich eines Trägers und ein zumindest teilweise Verkapseln des elektronischen Chips und ein teilweises Verkapseln des Trägers durch eine Verkapselung aufweist, so dass zumindest ein Teil einer Innenseitenwand des Anschlussleiterbereiches freiliegt, der nicht einen Teil der Außenseitenwand des Packages bildet.
  • Gemäß einem weiteren, anderen exemplarischen Ausführungsbeispiel ist ein Verfahren zum Herstellen einer elektronischen Vorrichtung vorgesehen, wobei das Verfahren ein Herstellen eines anschlussleiterlosen Packages mit den vorstehend beschriebenen Merkmalen und ein Anbringen des Packages an einer Aufbauplatte durch eine Kopplungsstruktur aufweist, die das Package mit der Aufbauplatte elektrisch und mechanisch koppelt, so dass die Kopplungsstruktur mit zumindest einem Teil der zumindest teilweise freiliegenden Innenseitenwand des Anschlussleiterbereiches in Kontakt ist.
  • Gemäß einem weiteren, anderen exemplarischen Ausführungsbeispiel ist ein anschlussleiterloses Package vorgesehen, das einen zumindest teilweise elektrisch leitenden Träger mit einem Aufbaubereich und einem Anschlussleiterbereich, einen elektronischen Chip, der an dem Aufbaubereich angebracht ist, und eine Verkapselung aufweist, die zumindest teilweise den elektronischen Chip verkapselt und teilweise den Träger verkapselt, so dass zusätzlich zu einer Außenseitenwand des Anschlussleiterbereiches, wobei die Außenseitenwand einen Teil eines äußeren seitlichen Umrisses des Packages bildet, zumindest ein Teil von zumindest einer weiteren Seitenwand des Anschlussleiterbereiches, wobei sich die zumindest eine weitere Seitenwand im Inneren des äußeren seitlichen Umrisses des Packages befindet, freiliegt, um durch eine Kopplungsstruktur (wie zum Beispiel ein Lötmittel) abgedeckt zu werden. Der Anschlussleiterbereich weist eine Mehrzahl von beabstandeten Anschlussleiterkörpern auf, von denen zumindest einer eine zumindest teilweise freiliegende, weitere Innenseitenwand hat, die nicht einen Teil der Außenseitenwand des Packages bildet, und eine Bodenfläche der Verkapselung hat zumindest eine Ausnehmung, die zumindest teilweise zumindest eine der weiteren Innenseitenwände von zumindest einem der Anschlussleiterkörper freilegt.
  • Gemäß einem exemplarischen Ausführungsbeispiel ist ein anschlussleiterloses Package vorgesehen, das eine sehr hohe Zuverlässigkeit auf Leiterplattenebene hat. Die Zuverlässigkeit auf Leiterplattenebene kann dadurch erhalten werden, dass ein Innenflächenbereich eines Anschlussleiterbereiches eines Trägers (wie zum Beispiel ein Leiterrahmen) freiliegt, an dem ein oder mehrere elektronische Chips angebracht sind. Wenn diese Innenseitenwand teilweise oder vollständig freiliegend verbleibt, nachdem eine Ausbildung einer Verkapselung (wie zum Beispiel einer Formmasse) abgeschlossen ist, kann eine Verbindungsstruktur (wie zum Beispiel ein Lötmittel) an einer Aufbauplatte (zum Beispiel eine gedruckte Leiterplatte, PCB) mit dem Anschlussleiterbereich über einen signifikanten Flächenbereich in Kontakt sein, einschließlich zumindest eines Teils der Innenseitenwand des Anschlussleiterbereiches. Im Gegensatz zu herkömmlichen Ansätzen wird dadurch ermöglicht, dass nicht nur die Kopplungsstruktur mit einer Außenseitenwand und einem unteren Bereich des Anschlussleiterbereiches in Kontakt gebracht wird, sondern auch dessen Innenseitenwand, die bezüglich der Verkapselung freiliegt. Dadurch kann die Zuverlässigkeit der elektrischen und mechanischen Verbindung zwischen dem Package und der Aufbauplatte signifikant erhöht werden. Dies macht das anschlussleiterlose Package insbesondere gegenüber Temperaturänderungen, mechanischen Stößen und anderen Störungen robust, die an einer Schnittstelle zwischen dem Anschlussleiterbereich und der Kopplungsstruktur wirken. Exemplarische Ausführungsbeispiele können dadurch den herkömmlichen Mangel überwinden, dass, wenn ein anschlussleiterloses Package an einer Aufbauplatte angebracht wird, ein resultierender Fehlabgleich zwischen den Wärmeausdehnungskoeffizienten des Materials des anschlussleiterlosen Packages und dem unterschiedlichen Material der Aufbauplatte eine hohe mechanische Last beim Vorhandensein von Temperaturänderungen verursachen kann, was einer Lebensdauer der elektronischen Vorrichtung begrenzt. Herkömmlicherweise wirken derartige thermische Lasten in einem relativ kleinen Verbindungsbereich zwischen einem Anschlussleiterbereich und einer Kopplungsstruktur (insbesondere Lötmittel). Durch Freilegen von zumindest einem Teil der Innenseitenwand (der Innenseitenwände) des Anschlussleiterbereiches des Trägers des anschlussleiterlosen Packages kann der Verbindungsbereich zwischen dem Anschlussleiterbereich und der Kopplungsstruktur vergrößert werden, und die elektronische Vorrichtung kann gegenüber einer thermisch induzierten Last robuster werden. Insbesondere kann ein derart großer Verbindungsbereich vorzugsweise alle seitlichen Anschlussleiterflächenbereiche durch ein Material einer Kopplungsstruktur, wie zum Beispiel ein Lötmittel, benetzen lassen.
  • Beschreibung von weiteren exemplarischen Ausführungsbeispielen
  • Im Folgenden werden weitere exemplarische Ausführungsbeispiele der anschlussleiterlosen Packages, der elektronischen Vorrichtung und der Herstellungsverfahren beschrieben.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Träger“ insbesondere eine zumindest teilweise elektrisch leitende Struktur bezeichnen, die gleichzeitig als eine Aufbauplatte für einen oder mehrere elektronische Chips dient, und die außerdem einen Beitrag für die elektrische Verbindung des (der) elektronischen Chips mit einer elektronischen Umgebung des anschlussleiterlosen Packages hat, insbesondere mit der Aufbauplatte der elektronischen Vorrichtung. Anders gesagt kann der Chipträger eine mechanische Stützfunktion und eine elektrische Verbindungsfunktion erfüllen. Ein bevorzugtes Ausführungsbeispiel eines Trägers ist ein Leiterrahmen.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „anschlussleiterloses Package“ insbesondere ein Package bezeichnen, das im wesentlichen keine Anschlussleiter aufweist, die sich aus dem Träger heraus jenseits der Verkapselung erstrecken.
  • Bei einer Konfiguration eines anschlussleiterlosen Packages können ein oder mehrere Verschlüsse auf Batchebene eines Verkapselungsmaterials (insbesondere einer Formmasse) an einem Träger ausgebildet werden, an dem mehrere elektronische Chips (die mit dem Träger durch ein oder mehrere Verbindungselemente wie zum Beispiel Bonding-Drähte verbunden werden können) für mehrere Packages angebracht sind, wobei ein Verschluss der Verkapselung für mehrere Packages gemeinsam vorgesehen sein kann. Nachfolgend kann die Anordnung, die aus einem Träger, elektronischen Chips und einem Verschluss gebildet ist, (zum Beispiel durch Sägen) in mehrere anschlussleiterlose Packages vereinzelt werden. Infolgedessen können sich Anschlussleiterkörper des Trägers bis zu einer seitlichen Seitenwand der Verkapselung erstrecken und mit dieser ausgerichtet sein. Ein derartiges anschlussleiterloses Package kann außerdem als ein anschlussleiterloses Map-Mold-Package bezeichnet werden.
  • Bei einer anderen Konfiguration eines anschlussleiterlosen Packages können mehrere Verschlüsse auf Packageebene eines Verkapselungsmaterials (insbesondere einer Formmasse) an einem Träger ausgebildet werden, an dem mehrere elektronische Chips (die mit dem Träger durch ein oder mehrere Verbindungselemente wie zum Beispiel Bonding-Drähte verbunden werden können) für mehrere Packages angebracht sind, wobei ein Verschluss einer Verkapselung pro Package vorgesehen sein kann. Nachfolgend kann die Anordnung, die aus einem Träger, elektronischen Chips und Verschlüssen gebildet ist, (zum Beispiel durch Stanzen), in mehrere anschlussleiterlose Packages vereinzelt werden. Infolge dessen können sich Anschlussleiterkörper des Trägers geringfügig über eine seitliche Seitenwand der Verkapselung hinaus erstrecken. Ein derartiges anschlussleiterloses Package kann außerdem als ein anschlussleiterloses Hohlraumguss-Package bezeichnet werden.
  • Bei einem anschlussleiterlosen Package muss ein teilweise verkapselter Träger, der einen Anschlussleiterbereich hat und einen elektronischen Chip trägt, keine federnden Metallanschlussleiter (die manchmal als Beine bezeichnet werden) haben, die an einer Aufbauplatte wie zum Beispiel eine gedruckte Leiterplatte angebracht sind. Im Gegensatz dazu hat bei einem Package mit Anschlussleiter ein Träger, wie zum Beispiel ein Leiterrahmen, federnde Metallanschlussleiter, die an einer Aufbauplatte, wie zum Beispiel einer gedruckten Leiterplatte, angebracht sind. Beispiele von anschlussleiterlosen Packages sind QFN-Packages, MLF-Packages, SON-Packages, etc. Im Gegensatz dazu sind Beispiele von Packages mit Anschlussleitern QFP-Packages, DSO-Packages, TSSOP-Packages, etc.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Außenseitenwand“ des Packages eine äußere seitliche Fläche bezeichnen, die einen Teil des seitlichen Umrisses des Packages definiert. Die Außenseitenwand des Packages kann einen äußeren seitlichen Flächenabschnitt der Verkapselung und einen äußeren seitlichen Flächenabschnitt des Anschlussleiterbereiches des Trägers aufweisen. Der letztgenannte kann insbesondere eine geneigte oder vertikale Wand des Teils des Trägers bezeichnen, der einen Beitrag zu einer seitlichen Außenfläche des gesamten Packages hat. Zum Beispiel kann eine derartige Außenseitenwand des Anschlussleiterbereiches bezüglich der Verkapselung durch Vereinzeln von Packages freigelegt werden, die durch Batch-Prozesse hergestellt werden, zum Beispiel durch Sägen oder Stanzen.
  • Im Kontext der vorliegenden Anmeldung kann der Begriff „Innenseitenwand“ des Anschlussleiterbereiches des Trägers insbesondere eine geneigte oder vertikale Wand eines Teils des Trägers bezeichnen, der zum Kontaktieren des Packages mit einer Aufbauplatte, wie zum Beispiel einer PCB, dient. Die Innenseitenwand kann zu einem Inneren des Packages hin orientiert sein, anstatt dass sie einen Teil eines seitlichen Umrisses des Packages bildet, wohingegen die Außenseitenwand zu einem äußeren Umriss des Packages orientiert sein kann oder einen Teil davon bilden kann. Wenn ein Anschlussleiterbereich zum Beispiel einen rechteckigen oder einen im Wesentlichen rechteckigen Querschnitt hat und sich bis zu dem äußeren Umriss des gesamten Packages erstreckt, kann er vier in Umfangsrichtung verbundene Seitenwände haben, d.h. drei Innenseitenwände und eine Außenseitenwand.
  • Bei einem Ausführungsbeispiel des Packages liegt zusätzlich zu einer Außenseitenwand des Anschlussleiterbereiches, wobei die äußere Seitenwand einen Teil eines äußeren seitlichen Umrisses des Packages bildet, zumindest ein Teil von zumindest einer weiteren Innenseitenwand des Anschlussleiterbereiches, wobei sich die zumindest eine weitere Seitenwand im Inneren des äußeren seitlichen Umrisses des Packages befindet, frei, um durch ein Lötmittel abgedeckt zu werden. Bei einem Ausführungsbeispiel einer entsprechenden elektronischen Vorrichtung können sowohl zumindest ein Teil der freiliegenden Außenseitenwand und zumindest ein Teil der einen oder der mehreren zumindest teilweise freiliegenden Innenseitenwände des Anschlussleiterbereiches durch die Kopplungsstruktur abgedeckt sein.
  • Bei einem Ausführungsbeispiel verkapselt die Verkapselung den Träger teilweise, so dass zumindest ein Teil der zumindest zwei Seitenwände, insbesondere aller Seitenwände, des Anschlussleiterbereichs, die nicht einen Teil einer Außenseitenwand des Packages bilden, freiliegt. Zum Beispiel kann die Kopplungsstruktur einen U-förmigen Bereich haben, der teilweise in Umfangsrichtung mit zumindest einem Teil von drei freiliegenden Seitenwänden des Anschlussleiterbereichs in Kontakt ist. Bei diesen Ausführungsbeispielen liegt nicht nur eine einzige Innenseitenwand zumindest teilweise bezüglich der Verkapselung frei, sondern zusätzlich auch eine oder mehrere weitere Seitenwände. Zum Beispiel kann auch die Außenseitenwand freiliegen, so dass sowohl gegenüberliegende Innen- als auch Außenseitenwände einen Beitrag zu der Verbindungsfläche mit der Verbindungsstruktur haben können. Noch mehr bevorzugt ist eine Konfiguration, bei der alle vier Seitenwände, die einen Anschlussleiterbereich entlang dessen Umfang begrenzen, zumindest teilweise freigelegt, um so einen Beitrag zu dem Verbindungsbereich mit der Kopplungsstruktur zu haben. Dies verbessert die Zuverlässigkeit auf Leiterplattenebene des Packages insgesamt noch mehr.
  • Bei einem Ausführungsbeispiel verkapselt die Verkapselung teilweise den Träger, so dass zumindest ein Teil der Seitenwände des Anschlussleiterbereichs in Umfangsrichtung vollständig freiliegt. Vorzugsweise kann die Kopplungsstruktur einen ringartigen Bereich haben, der in Umfangsrichtung vollständig mit zumindest einem Teil von allen freiliegenden Seitenwänden des Anschlussleiterbereiches in Kontakt ist. Bei einem derartigen bevorzugten Ausführungsbeispiel ist der gesamte Umfang des Anschlussleiterbereichs bezüglich der Verkapselung ununterbrochen freiliegend und kann für einen kontinuierlichen Kontaktbereich sorgen, der sich über einen Winkel von 360° erstreckt. Ein entsprechendes Package zeigt herausragende Eigenschaften bezüglich einer Zuverlässigkeit auf Leiterplattenebene.
  • Bei einem Ausführungsbeispiel hat der Anschlussleiterbereich die Mehrzahl von beabstandeten Anschlussleiterkörpern, die getrennt sein können. Zumindest einer von diesen Anschlussleiterkörpern, insbesondere jeder von ihnen, kann eine zumindest teilweise freiliegende Innenseitenwand haben, die nicht Teil der Außenseitenwände des Packages bildet, und zwar in einer seitlichen Richtung. Bei einem derartigen Ausführungsbeispiel kann der Anbringungsbereich zum Beispiel einen mittleren Abschnitt des Trägers bilden, der durch Anschlussleiterkörper zumindest entlang zwei Seiten davon umgeben ist (d.h. an genau zwei Seiten wie bei einem SON-Package oder an genau drei Seiten) oder an sogar vier Seiten (wie zum Beispiel bei einem QFN-Package). Wenn mehrere von derartigen Anschlussleiterkörpern freiliegende Seitenwandbereiche nicht nur an einer Außenfläche haben, kann die Verbindungsfestigkeit mit der Kopplungsstruktur weiter verbessert werden. Es ist alternativ jedoch auch möglich, dass nur einer oder nur ein Teil von diesen Anschlussleiterkörpern eine zumindest teilweise freiliegende Innenseitenwand hat. Bei einem anderen Ausführungsbeispiel ist es alternativ selbstverständlich möglich, dass einer oder mehrere Anschlussleiterkörper nur an einer Seite des mittleren Abschnitts des Trägers vorgesehen sind (zum Beispiel bei einem anschlussleiterlosen Leistungspackage).
  • Bei einem Ausführungsbeispiel umgibt die zumindest eine Ausnehmung zumindest teilweise zumindest einen Teil, insbesondere alle, der Anschlussleiterkörper individuell, so dass Räume zwischen zumindest teilweise freiliegenden Innenseitenwänden der Anschlussleiterkörper zumindest teilweise mit Material der Verkapselung gefüllt bleiben (vgl. zum Beispiel 24). Zum Beispiel kann die Ausnehmung U-förmig sein, und sie kann sich entlang allen drei Innenseitenwänden eines dazugehörigen Anschlussleiterkörpers erstrecken. Eine besondere Verbesserung der Zuverlässigkeit auf Leiterplattenebene beim Vorhandensein einer thermischen Last konnte für ein derartiges Ausführungsbeispiel durch Simulationen gezeigt werden (vgl. 39).
  • Bei einem Ausführungsbeispiel erstreckt sich die zumindest eine Ausnehmung nur entlang von einer zumindest teilweise freiliegenden Innenseitenwand von zumindest einem der Anschlussleiterkörper, insbesondere von jedem der Anschlussleiterkörper gemeinsam (vgl. zum Beispiel 25). Zum Beispiel kann eine gerade Ausnehmung zwischen zwei gegenüberliegenden seitlichen Enden des Packages ausgebildet sein, wobei die Ausnehmung eine Innenseitenwand pro Anschlussleiterkörper freiliegt, oder sogar nur einen Teil von einer Innenseitenwand pro Anschlussleiterkörper. Eine Zuverlässigkeit auf Leiterplattenebene kann verbessert werden, indem diese Maßnahme ergriffen wird, die nur einen geringen zusätzlichen Aufwand während einer Herstellung des anschlussleiterlosen Packages erfordert.
  • Bei einem Ausführungsbeispiel legt die zumindest eine Ausnehmung zumindest teilweise zumindest einen Teil von (insbesondere von allen) der Anschlussleiterkörper gemeinsam frei, so dass ein Pfad, der zwischen zumindest teilweise freiliegenden Innenseitenwänden der Anschlussleiterkörper verläuft, frei von Material der Verkapselung ist (vgl. zum Beispiel 26). Da ein Verkapselungsmaterial relativ unspezifisch bei einem derartigen Ausführungsbeispiel beseitigt werden kann, ist der entsprechende Herstellungsaufwand moderat. Eine besondere Verbesserung der Zuverlässigkeit auf Leiterplattenebene beim Vorhandensein einer thermischen Last konnte bei einem derartigen Ausführungsbeispiel durch Simulationen gezeigt werden (vgl. 39).
  • Bei einem Ausführungsbeispiel bilden zumindest zwei der Anschlussleiterkörper einen kontinuierlichen integralen Abschnitt des Trägers (und sie können zum Beispiel frei von einer freiliegenden Innenseitenwand sein), und zumindest ein anderer der Anschlussleiterkörper, der die zumindest teilweise freiliegende Innenseitenwand hat, ist von den anderen Anschlussleiterkörpern in einem Inneren des Packages getrennt. Es hat sich herausgestellt, dass insbesondere jene Anschlussleiterkörper anfällig für elektrische oder mechanische Fehler aufgrund einer thermischen Last sind, die durch einen Fehlabgleichs der Wärmeausdehnungskoeffizienten zwischen der Aufbauplatte und dem anschlussleiterlosen Package verursacht wird, die von anderen Anschlussleiterkörpern mechanisch isoliert oder getrennt sind, d.h. die nicht mit einem oder mehreren anderen Anschlussleiterkörpern fusioniert sind. Es ist daher besonders vorteilhaft, eine oder mehrere Innenseitenwände von derartigen einzigen Anschlussleiterkörpern freizulegen. Im Gegensatz dazu haben sich mehrere fusionierte Anschlussleiterkörper, die integral miteinander verbunden sind, als weniger anfällig für eine Beschädigung beim Vorhandensein einer thermischen Last herausgestellt, so dass das Freilegen einer Seitenwand von derartigen Anschlussleiterkörpern bei einem Ausführungsbeispiel mit geringem Herstellungsaufwand weggelassen werden kann. Jedoch ist es alternativ möglich, dass auch fusionierte Anschlussleiterkörper ebenfalls mit einer oder mehreren freiliegenden Innenseitenwänden vorgesehen werden.
  • Bei einem Ausführungsbeispiel befindet sich einer der Anschlussleiterkörper, der zumindest eine teilweise freiliegende Innenseitenwand hat, in einer Ecke des Packages. Simulationen haben gezeigt, dass insbesondere die Anschlussleiterkörper, die sich am nächsten zu einer Ecke eines Packages (das einen rechteckigen Umriss hat) befinden, insbesondere bezüglich eines Fehlers beim Vorhandensein einer thermischen Last anfällig sind. Somit hat insbesondere das Freilegen von Seitenwänden von einem oder mehreren Anschlussleiterkörpern, die sich in einer Packageecke befinden, einen besonders starken Einfluss auf die Erhöhung der elektrischen Zuverlässigkeit des entsprechenden anschlussleiterlosen Packages.
  • Bei einem Ausführungsbeispiel befindet sich zumindest einer der Anschlussleiterkörper, der die zumindest teilweise freiliegende Innenseitenwand hat, vollständig in einem Inneren des Packages mit einem Abstand bezüglich einer Außenseitenfläche des Packages. In vielen Fällen haben anschlussleiterlose Packages Anschlussleiterkörper, die sich bis zu einer seitlichen Fläche der Verkapselung oder geringfügig darüber hinaus erstrecken. Jedoch ist es auch möglich, und zwar zusätzlich oder alternativ, dass einer oder mehrere Anschlussleiterkörper in einem Inneren des anschlussleiterlosen Packages angeordnet sind, d.h. sie haben Seitenwände, die in Umfangsrichtung vollständig durch ein Verkapselungsmaterial umgeben sind. Bei einer derartigen Konfiguration ist es möglich, dass ein Anschlussleiterkörper mit in Umfangsrichtung vollständig verkapselten Seitenwänden, der nur eine freiliegende Bodenwand hat, einer Materialbeseitigungsprozedur ausgesetzt wird, bei der eine, mehrere oder sogar alle Seitenwände zumindest teilweise bezüglich der Verkapselung freiliegen. Dies kann eine Zuverlässigkeit des erhaltenen anschlussleiterlosen Packages oder einer elektronischen Vorrichtung signifikant verbessern.
  • Bei einem Ausführungsbeispiel ist der Aufbaubereich teilweise bezüglich der Verkapselung freiliegend, so dass zumindest ein Teil von Seitenwänden des Aufbaubereichs bezüglich der Verkapselung freiliegt. Wenn außerdem zumindest ein Abschnitt einer Seitenwand des Aufbaubereichs freiliegt, der den einen oder die mehreren elektronischen Chips trägt, kann auch diese Fläche für einen Beitrag zu der Verbindung mit der Kopplungsstruktur sorgen. Eine Beschädigung einer elektrischen Verbindung zwischen einem anschlussleiterlosen Package und einer Aufbauplatte kann daher des Weiteren effizient unterdrückt werden.
  • Bei einem Ausführungsbeispiel steht eine gesamte Bodenfläche des Trägers über eine gesamte Bodenfläche der Verkapselung vor. Anders gesagt kann eine gesamte Bodenfläche der Verkapselung an einer erhabenen Position bezüglich einer gesamten Bodenfläche des Trägers sein. Anders gesagt kann die gesamte Bodenfläche des Trägers (einschließlich ihres Anschlussleiterbereiches und ihres Aufbaubereiches) über die Hauptbodenfläche der Verkapselung nach unten vorstehen, um außerdem einen Teil einer Außenfläche des Packages zu bilden. Bei einer derartigen Konfiguration kann sich der Bodenabschnitt des Trägers teilweise oder vollständig in ein Material der Kopplungsstruktur erstrecken.
  • Bei einem Ausführungsbeispiel hat ein freiliegender Abschnitt der Innenseitenwand eine Höhe von mindestens 40 um, insbesondere von mindestens 70 µm. Indem sie auf mindestens 40 µm, vorzugsweise auf mindestens 70 µm gehalten wird, ist die Innenseitenwand des Anschlussleiterbereiches frei von einem Verkapselungsmaterial, was das Erhalten eines hocheffizienten anschlussleiterlosen Packages in Bezug auf eine Zuverlässigkeit auf Leiterplattenebene ermöglicht.
  • Bei einem Ausführungsbeispiel beträgt ein Verhältnis zwischen einer Höhe, bis zu der die Innenseitenwand des Anschlussleiterbereiches bezüglich der Verkapselung einerseits freilegt, und einer (zum Beispiel einer einheitlichen oder maximalen) Dicke des Trägers andererseits zumindest 20%, insbesondere zumindest 30%, weiter insbesondere zumindest 50%. Zum Beispiel kann die Dicke des Trägers in einem Bereich zwischen 200 µm und 300 µm sein. Wenn die vorstehend beschriebene Bedingung erfüllt ist, kann eine besonders große Verlängerung der Lebenszeit der elektronischen Vorrichtung aufgrund eines effizienten Unterdrückens von Schäden beruhend auf einer thermischen Last erhalten werden.
  • Bei einem Ausführungsbeispiel hat eine freiliegende Bodenfläche der Verkapselung ein einheitliches Höhenniveau und kann planar sein. Anders gesagt kann die gesamte Hauptbodenfläche der Verkapselung, die freiliegt und dadurch eine Außenfläche des anschlussleiterlosen Packages bildet, auf demselben Höhenniveau sein. Eine derartige Geometrie kann zum Beispiel dadurch erhalten werden, dass die eine oder mehrere Seitenwände des Anschlussleiterbereiches freiliegend sind, indem eine temporäre Folie verwendet wird, die jeweilige Flächenabschnitte während einer Verkapselungsprozedur frei von einer Verkapselung hält.
  • Bei einem anderen Ausführungsbeispiel hat eine freiliegende Bodenfläche der Verkapselung, insbesondere ein freiliegender Bodenflächenabschnitt der Verkapselung zwischen dem Aufbaubereich und dem Anschlussleiterbereich, ein Flächenprofil und kann nicht-planar sein. Ein derartiges Flächenprofil eines Bodenabschnitts der Verkapselung kann zum Beispiel dadurch erhalten werden, dass selektiv Abschnitte der Verkapselung nach dem Verkapseln beseitigt werden, um dadurch einen Abschnitt der Fläche des Trägers freizulegen.
  • Bei einem Ausführungsbeispiel ist der Träger ein Leiterrahmen. Ein derartiger Leiterrahmen kann eine blechartige, metallische Struktur, die so strukturiert sein kann, dass ein oder mehrere Aufbaubereiche zum Anbringen des einen oder der mehreren elektronischen Chips des Packages gebildet sind, und ein oder mehrere Anschlussleiterbereiche für eine elektrische Verbindung des Packages mit einer elektronischen Umgebung haben, wenn der (die) elektronische Chip(s) an dem Leiterrahmen angebracht wird/werden. Bei einem Ausführungsbeispiel kann der Leiterrahmen eine Metallplatte sein (die insbesondere aus Kupfer besteht), die zum Beispiel durch Stanzen oder Ätzen strukturiert sein kann. Das Ausbilden des Chipträgers als ein Leiterrahmen ist eine kosteneffiziente und mechanisch wie elektrisch hoch vorteilhafte Konfiguration, bei der eine niederohmige Verbindung des zumindest einen elektronischen Chips mit einer robusten Stützfähigkeit des Leiterrahmens kombiniert werden kann. Darüber hinaus kann der Leiterrahmen einen Beitrag zu der thermischen Leitfähigkeit des Packages haben, und er kann Wärme abführen, die während eines Betriebs des (der) elektronischen Chip(s) erzeugt wird, und zwar infolge der hohen thermischen Leitfähigkeit des metallischen Materials (insbesondere Kupfer) des Leiterrahmens.
  • Jedoch können auch andere Träger implementiert werden. Zum Beispiel kann ein Direkt-Kupfer-Bondingsubstrat (DCB-Substrat) oder ein Direkt-Aluminium-Bondingsubstrat (DAB-Substrat) ebenfalls als eine Basis für einen Träger verwendet werden.
  • Bei einem Ausführungsbeispiel ist der elektronische Chip ein Halbleiterchip, insbesondere ein Leistungshalbleiterchip. Insbesondere wenn der zumindest eine elektronische Chip ein Leistungshalbleiterchip ist, kann eine signifikante Wärmemenge, die während eines Betriebs des anschlussleiterlosen Packages erzeugt wird, zu einer thermischen Last führen, die auf die elektrische und mechanische Schnittstelle zwischen dem Package und der Aufbauplatte wirkt. Aufgrund der vergrößerten Verbindungsfläche zwischen einem Anschlussleiterbereich und einer Kopplungsstruktur kann jedoch eine Beschädigung des Packages auch unter solchen schwierigen Bedingungen verhindert werden.
  • Bei einem Ausführungsbeispiel hat das Package zumindest ein elektrisch leitendes Verbindungselement, insbesondere zumindest entweder einen Bonding-Draht, ein Bonding-Band oder einen Clip, die den elektronischen Chip mit dem Anschlussleiterbereich elektrisch verbinden. Ein Clip kann ein Verbindungselement nach Art einer dreidimensional gebogenen Platte sein, die zwei planare Bereiche hat, die mit einer oberen Hauptfläche des entsprechenden elektronischen Chips und einer oberen Hauptfläche des Chipträgers zu verbinden sind, wobei die beiden genannten planaren Bereiche durch einen abgeschrägten Verbindungsbereich miteinander verbunden sind. Als eine Alternative zu einem derartigen Clip ist es möglich, einen Bonding-Draht oder ein Bonding-Band zu verwenden, die ein flexibler elektrisch leitender Draht bzw. ein bandförmiger Körper sind, die einen Endabschnitt haben, der mit der oberen Hauptfläche des entsprechenden Transistorchips verbunden ist, und die einen gegenüberliegenden anderen Endabschnitt haben, der mit dem Chipträger elektrisch verbunden ist. Innerhalb der Verkapselung kann eine elektrisch leitende Verbindung durch das Verbindungselement zwischen einem Chip-Pad an einer oberen Hauptfläche des Chips einerseits, das an dem Aufbaubereich angebracht ist, und einem Anschlussleiterbereich des Trägers andererseits gebildet werden. Clips, Bonding-Drähte und Bonding-Bänder (die zum Beispiel aus Kupfer und/oder Aluminium geschaffen sind) können für diesen Zweck verwendet werden.
  • Bei einem Ausführungsbeispiel ist das zumindest eine elektrisch leitende Verbindungselement zumindest teilweise durch die Verkapselung verkapselt. Wenn es teilweise oder vorzugsweise vollständig innerhalb der Verkapselung angeordnet ist, kann eine mechanische Beschädigung des kleinen Verbindungselements verhindert werden.
  • Bei einem Ausführungsbeispiel hat die Kopplungsstruktur ein Lötmittel oder sie besteht aus einem Lötmittel. Zum Beispiel kann eine Lötpaste auf eine Verbindungsfläche der Aufbauplatte aufgebracht werden, bevor das Package daran angebracht wird.
  • Bei einem Ausführungsbeispiel ist die Kopplungsstruktur mit einem freiliegenden Seitenwandabschnitt des Aufbaubereichs in Kontakt. Eine Verbindung von beiden freiliegenden Seitenwänden des Anschlussleiterbereichs und von dem Aufbaubereich erhöht des Weiteren die Zuverlässigkeit der elektrischen Verbindung zwischen Package und Aufbauplatte.
  • Bei einem Ausführungsbeispiel ist eine mittlere Dicke der Kopplungsstruktur in einer seitlichen Richtung an der Innenseitenwand des Anschlussleiterbereiches, die von einer Außenseitenwand des Packages abgewandt ist, größer als eine durchschnittliche Dicke der Kopplungsstruktur in einer seitlichen Richtung an der Außenseitenwand des Anschlussleiterbereichs (siehe zum Beispiel 7). In besonders vorteilhafter Weise kann eine örtlich vergrößerte Dicke der Kopplungsstruktur angrenzend an der Innenseitenwand des Anschlussleiterbereichs, die zumindest teilweise freiliegt, die ganze elektronische Vorrichtung noch robuster gegenüber einer thermischen Beanspruchung machen.
  • Bei einem Ausführungsbeispiel hat das Verfahren ein Anbringen einer Folie mit einem Flächenprofil an einer Bodenfläche des Trägers vor der Verkapselung derart, dass die Folie nach oben vorsteht (zum Beispiel zwischen dem Anbringungsbereich und dem Anschlussleiterbereich), um zumindest eine Innenseitenwand des Anschlussleiterbereichs teilweise abzudecken. Wenn eine temporäre, nicht-planare Folie an die Fläche des Trägers angebracht wird (insbesondere an dessen Anschlussleiterbereich), die nach dem Verkapseln frei von einer Verkapselung bleiben soll, ist lediglich eine Beseitigung dieser Folie von der genannten Fläche ausreichend, um zu gewährleisten, dass die freiliegende Fläche des Anschlussleiterbereichs verglichen mit herkömmlichen Ansätzen vergrößert ist und daher mit einer höheren Zuverlässigkeit durch die Verbindungsstruktur kontaktiert werden kann. Vorzugsweise kann die Folie aus einem sehr weichen und angemessen verformbaren Material geschaffen sein, das einen signifikanten Abschnitt der Seitenwände des Trägers abdeckt, wenn es an den Träger angebracht wird. Anders gesagt kann das Verfahren ein Anbringen einer gekrümmten oder gebogenen Folie an einer Bodenfläche des Trägers vor dem Verkapseln derart aufweisen, dass die Folie zwischen dem Aufbaubereich und dem Anschlussleiterbereich nach oben gebogen wird. Die Folie kann nach dem Verkapseln beseitigt werden.
  • Bei einem Ausführungsbeispiel hat das Verfahren ein Beseitigen eines Materials der Verkapselung, insbesondere durch Laserschneiden, um dadurch die Innenseitenwand des Anschlussleiterbereichs zumindest teilweise freizulegen. Zusätzlich oder als Alternative zu der vorstehend beschriebenen Implementierung einer temporären Folie ist es möglich, Abschnitte der Verkapselung nach dem Verkapseln selektiv zu beseitigen, um dadurch die Seitenwandabschnitte des Anschlussleiterbereichs freizulegen, der für ein Kontaktieren der Kopplungsstruktur verwendet wird. Dieser Materialbeseitigungsprozess kann durch Lasern verwirklicht werden. Alternativ kann ebenfalls ein mechanisches Schneiden oder ein chemisches Ätzen für diesen Zweck implementiert werden.
  • Bei einem Ausführungsbeispiel hat das Verfahren ein Beseitigen eines Materials des Trägers, insbesondere durch Ätzen, um dadurch die Seitenwand des Anschlussleiterbereichs zumindest teilweise freizulegen. Um einen Seitenwandabschnitt des Trägers (insbesondere des Anschlussleiterbereichs) freizulegen, kann es auch möglich sein, ein Material des Trägers nach dem Verkapseln zu beseitigen, um dadurch den jeweiligen Flächenabschnitt freizulegen.
  • Bei einem Ausführungsbeispiel hat das Package eine Verkapselung. Die genannte Verkapselung kann für einen mechanischen Schutz und eine elektrische Isolierung des (der) verkapselten elektronischen Chip(s) und des verkapselten Abschnitts des Chipträgers vorgesehen werden. Insbesondere kann die Verkapselung aus einer Gruppe ausgewählt werden, die aus einer Formmasse und einem Laminat besteht. Für das Verkapseln durch Gie-ßen kann ein Kunststoffmaterial oder ein Keramikmaterial verwendet werden. Die Verkapselung kann ein Epoxidmaterial aufweisen. Füllpartikel (zum Beispiel SiO2, Al2O3, Si3N4, BN, AlN, Diamant, etc.), zum Beispiel zum Verbessern der thermischen Leitfähigkeit, können in einer Matrix auf Epoxidbasis der Verkapselung eingebettet werden.
  • Als ein Substrat oder Wafer, die die Basis des (der) elektronischen Chip(s) bilden, kann ein Halbleitersubstrat, vorzugsweise ein Siliziumsubstrat, verwendet werden. Alternativ kann ein Siliziumoxid- oder ein anderes Isolatorsubstrat vorgesehen sein. Es ist auch möglich, ein Germaniumsubstrat oder ein III-V-Halbleitermaterial zu implementieren. Zum Beispiel können exemplarische Ausführungsbeispiele in einer GaN- oder SiC-Technik implementiert werden.
  • Darüber hinaus können exemplarische Ausführungsbeispiele Standardhalbleiterverarbeitungstechniken verwenden, wie zum Beispiel geeignete Ätztechniken (einschließlich isotrope und anisotrope Ätztechniken, insbesondere Plasmaätzen, Trockenätzen, Nassätzen), Strukturiertechniken (die Lithographiemasken einbeziehen können), Abscheidungstechniken (wie zum Beispiel chemische Dampfabscheidung (CVD), plasmaunterstützte chemische Gasphasenabscheidung (PECVD), Atomlagenabscheidung (ALD), Sputtern, etc.).
  • Die vorstehend genannte und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus der folgenden Beschreibung und den beigefügten Ansprüchen im Zusammenhang mit den beigefügten Zeichnungen ersichtlich, bei denen gleiche Teile oder Elemente durch dieselben Bezugszeichen bezeichnet sind.
  • Figurenliste
  • Die beigefügten Zeichnungen, die zum besseren Verständnis von exemplarischen Ausführungsbeispielen vorgesehen sind und einen Teil der Anmeldung bilden, stellen exemplarische Ausführungsbeispiele dar.
  • Zu den Zeichnungen:
    • 1 bis 3 zeigen Querschnittsansichten von Strukturen, die während einer Durchführung eines Verfahrens zum Herstellen von anschlussleiterlosen Packages und einer elektronischen Vorrichtung erhalten werden, die in der 3 dargestellt sind, und zwar gemäß einem exemplarischen Ausführungsbeispiel.
    • 4 zeigt eine Querschnittsansicht und eine Einzelheit einer elektronischen Vorrichtung, die ein anschlussleiterloses Package implementiert, das als eine Basis für eine Simulation verwendet wird.
    • 5 zeigt eine dreidimensionale Ansicht einer elektronischen Vorrichtung jener Art, die in der 4 gezeigt ist.
    • 6 zeigt eine Explosionsansicht eines Teils einer elektronischen Vorrichtung gemäß einem exemplarischen Ausführungsbeispiel.
    • 7 zeigt eine Explosionsansicht eines Teils einer elektronischen Vorrichtung gemäß einem anderen exemplarischen Ausführungsbeispiel.
    • 8 stellt einen Überblick und eine Einzelheit einer herkömmlichen elektronischen Vorrichtung dar.
    • 9 stellt ein Diagramm dar, das eine Abhängigkeit zwischen einer Temperatur und einer Zeit gemäß einer Simulation zeigt.
    • 10 stellt ein Diagramm dar, das eine Abhängigkeit zwischen einer Temperatur und einer Zeit gemäß der Simulation zeigt, und sie zeigt, wie Daten hergeleitet werden, die ein Kriechdehnungsinkrement angeben.
    • 11 stellt eine Einzelheit der herkömmlichen elektronischen Vorrichtung der 8 dar.
    • 12 stellt eine Einzelheit einer elektronischen Vorrichtung gemäß einem exemplarischen Ausführungsbeispiel dar.
    • 13 stellt eine Einzelheit einer elektronischen Vorrichtung gemäß einem anderen exemplarischen Ausführungsbeispiel dar.
    • 14 bis 16 zeigen Ergebnisse von thermischen Beanspruchungssimulationen der herkömmlichen elektronischen Vorrichtung der 11 (siehe 14), des Ausführungsbeispiels der 12 (siehe 15) und des Ausführungsbeispiels der 13 (siehe 16).
    • 17 und 18 zeigen Diagramme, die eine verbesserte Zuverlässigkeit auf Leiterplattenebene der Ausführungsbeispiele der 12 und 13 im Vergleich mit der herkömmlichen elektronischen Vorrichtung gemäß der 11 angeben.
    • 19 stellt eine Einzelheit einer elektronischen Vorrichtung gemäß einem exemplarischen Ausführungsbeispiel dar, das eine erste Höhe einer Innenseitenwand einer Kopplungsstruktur hat.
    • 20 stellt eine Einzelheit einer elektronischen Vorrichtung gemäß einem anderen exemplarischen Ausführungsbeispiel dar, das eine zweite Höhe einer Innenseitenwand einer Kopplungsstruktur hat, die größer ist als die erste Höhe gemäß der 19.
    • 21 und 22 zeigen Ergebnisse von Beanspruchungssimulationen des Ausführungsbeispiels der 19 (siehe 21) und des Ausführungsbeispiels der 20 (siehe 22).
    • 23 zeigt ein Diagramm, das eine verbesserte Zuverlässigkeit auf Leiterplattenebene der Ausführungsbeispiele der 19 und 20 im Vergleich mit einer herkömmlichen elektronischen Vorrichtung angibt.
    • 24 stellt eine Draufsicht eines anschlussleiterlosen Packages gemäß einem exemplarischen Ausführungsbeispiel dar.
    • 25 stellt eine Draufsicht eines anschlussleiterlosen Packages gemäß einem anderen exemplarischen Ausführungsbeispiel dar.
    • 26 stellt eine Draufsicht eines anschlussleiterlosen Packages gemäß einem weiteren, anderen exemplarischen Ausführungsbeispiel dar.
    • 27 stellt eine Querschnittsansicht einer elektronischen Vorrichtung dar, die eine Aufbauplatte und das Package gemäß der 26 sowie eine Löt-Kopplungsstruktur dazwischen aufweist.
    • 28 stellt Einzelheiten des anschlussleiterlosen Packages gemäß der 26 dar.
    • 29 stellt eine dreidimensionale Ansicht des anschlussleiterlosen Packages gemäß der 24 dar.
    • 30 stellt eine dreidimensionale Ansicht des anschlussleiterlosen Packages gemäß der 25 dar.
    • 31 stellt eine dreidimensionale Ansicht des anschlussleiterlosen Packages gemäß der 26 dar.
    • 32 stellt eine Einzelheit einer herkömmlichen elektronischen Vorrichtung dar.
    • 33 stellt eine Einzelheit einer elektronischen Vorrichtung gemäß einem exemplarischen Ausführungsbeispiel dar.
    • 34 stellt eine Einzelheit einer elektronischen Vorrichtung gemäß einem anderen exemplarischen Ausführungsbeispiel dar.
    • 35 bis 38 zeigen Ergebnisse von thermischen Beanspruchungssimulationen der herkömmlichen elektronischen Vorrichtung der 32 (siehe 35), des Ausführungsbeispiels der 33/29 (siehe 36), des Ausführungsbeispiels der 34 (siehe 37) sowie des Ausführungsbeispiels der 33/31 (siehe 38).
    • 39 zeigt ein Diagramm, das eine verbesserte Zuverlässigkeit auf Leiterplattenebene der Ausführungsbeispiele der 36 bis 38 im Vergleich mit der herkömmlichen elektronischen Vorrichtung (35) angibt.
    • 40 stellt eine Draufsicht eines anschlussleiterlosen Packages gemäß einem exemplarischen Ausführungsbeispiel dar.
    • 41 stellt eine Querschnittsansicht des anschlussleiterlosen Packages der 40 dar.
    • 42 stellt eine Draufsicht eines Trägers mit einem daran angebrachten elektronischen Chip und Verbindungselementen dazwischen (linke Seite) und einem anschlussleiterlosen Package dar, das nach einer Verkapselung und einem Freilegen einer Seitenwand gemäß einem exemplarischen Ausführungsbeispiel erhalten wird (rechte Seite).
  • Detaillierte Beschreibung von exemplarischen Ausführungsbeispielen
  • Die Darstellung in den Zeichnungen ist schematisch.
  • Bevor weitere exemplarische Ausführungsbeispiele in weiteren Einzelheiten beschrieben werden, werden einige grundlegende Betrachtungen der vorliegenden Erfindung zusammengefasst, auf deren Grundlage exemplarische Ausführungsbeispiele entwickelt wurden.
  • Gemäß einem exemplarischen Ausführungsbeispiel ist ein anschlussleiterloses Package mit verbesserter Zuverlässigkeit auf Halbleiterebene vorgesehen.
  • Eine Zuverlässigkeit von Lötfügestellen oder eine Zuverlässigkeit auf Leiterplattenebene ist ein wichtiger Parameter, der zu berücksichtigen ist, wenn die Gesamtzuverlässigkeit eines Halbleiterprodukts, wie zum Beispiel ein Package, vorhergesagt wird. Die Zuverlässigkeit auf Halbleiterebene von anschlussleiterlosen Packages hat eine geringere Güte als Packages mit Anschlussleitern, die Beanspruchungen an ausgebildeten Anschlussleitern aufgrund ihrer Last-ausgleichenden Federfunktion besser kompensieren können, die vollständig durch Lötmittel umgeben sind. Somit besteht ein großes Interesse an anschlussleiterlosen Packages, die für Anforderungen mit höherer Zuverlässigkeit geeignet sind.
  • Ein exemplarisches Ausführungsbeispiel sieht eine Verbesserung für die Zuverlässigkeit auf Leiterplattenebene von anschlussleiterlosen Packages vor (die eine Gussformart oder eine Map-Mold-Art sein können).
  • Eine herkömmlich angewendete Maßnahme zum Verbessern der Zuverlässigkeit auf Leiterplattenebene für anschlussleiterlose Packages ist eine Vergrößerung der Anschlussleiterlänge. Ein resultierender Nachteil ist jedoch, dass eine derartige Konfiguration einen kleineren Raum für das Diepad (auch als ein Aufbaubereich des Trägers bezeichnet) und/oder eine größere Packagegröße mit sich bringt. Eine andere Option ist eine Vergrößerung der Anschlussleiterbreite, was jedoch den Nachteil eines breiteren Anschlussleiterabstands (falls keine Änderung des Anschlussleiter-zu-Anschlussleiter-Zwischenraums geschaffen wird) und/oder einer größeren Packagegröße hat. Üblicherweise wurde auch versucht, einen optimierten Packagematerialsatz zu verwenden (zum Beispiel eine schwach belastende Formmasse), was jedoch den Aufwand beim Herstellen der Packages vergrößert.
  • Im Gegensatz zu herkömmlichen Ansätzen sieht ein exemplarisches Ausführungsbeispiel einen vergrößerten oder sogar maximierten Lötmittelbenetzungsbereich und ein maximiertes Lötmittelbenetzungsvolumen an dem Anschlussleiterbereich des anschlussleiterlosen Packages vor. Dies bedeutet insbesondere, dass anstelle einer Benetzung mit Lötmittel an einer Seite eines Anschlussleiterbodens und einer Anschlussleiterspitze (d.h. an einer Vereinzelungsseite an einem seitlichen Umriss des Packages) der Anschlussleiterbereich vollständig durch Lötmittel umgeben sein kann, was zu einer verbesserten Zuverlässigkeit auf Leiterplattenebene führen kann. Insbesondere kann dies dadurch verwirklicht werden, dass die untere Gussseite (d.h. ein Stand-off (Standabstand) der Formmasse) nivelliert wird. Zum Beispiel kann eine außerordentliche weiche und flexible, filmunterstützte Gussfolie, die an dem Träger (wie zum Beispiel ein Leiterrahmen) laminiert werden kann, während des Gießens dafür sorgen, dass auch eine oder mehrere der Innenseitenwände des Anschlussleiterbereichs nicht durch die Formmasse (oder einer anderen Art einer Verkapselung) abgedeckt werden und daher als ein Lötmittelbenetzungsbereich freiliegend bleiben.
  • Somit verwirklicht ein exemplarisches Ausführungsbeispiel eine umgebende (insbesondere maximierte) Lötmittelbenetzung an dem Anschlussleiterbereich (der aus einem oder mehreren Anschlussleiterkörpern oder Anschlussleitern besteht) eines anschlussleiterlosen Packages, was zu einer verbesserten Zuverlässigkeit auf Leiterplattenebene führt. Dies kann dadurch erreicht werden, dass die Packagebodenseite (zum Beispiel durch einen Guss-Stand-off) unter Verwendung einer weichen und flexiblen filmunterstützten Gussfolie nivelliert wird.
  • Eine verbesserte Zuverlässigkeit auf Leiterplattenebene von anschlussleiterlosen Packages, insbesondere für Automotive-Anwendungen, kann auch dadurch erreicht werden, dass ein anschlussleiterloses Package mit abgesetzten Anschlussleitern vorgesehen wird. Ein entsprechendes exemplarisches Ausführungsbeispiel sorgt für eine Verbesserung einer Zuverlässigkeit auf Leiterplattenebene von anschlussleiterlosen Packages unabhängig von einer Leiterrahmenverarbeitung (zum Beispiel durch Ätzen, Stanzen, etc.), was für Herstellungsarchitekturen sowohl der Gussformart als auch der Map-Mold-Art angewendet werden kann. Außerdem gewährleistet ein derartiges exemplarisches Ausführungsbeispiel einen großen Lötmittelbenetzungsbereich und großen Lötmittelbenetzungsbereich ein großes Lötmittelbenetzungsvolumen an den Anschlussleitern des anschlussleiterlosen Packages. Anstelle einer Lötmittelbenetzung nur an einer Seite eines Anschlussleiterbodens und einer Anschlussleiterspitze (d.h. einer Vereinzelungsseite) können die Anschlussleiter vorzugsweise vollständig durch ein Lötmittel oder durch ein anderes Material der Kopplungsstruktur umgeben werden, was zu einer verbesserten Zuverlässigkeit auf Leiterplattenebene führt. Dies kann dadurch verwirklicht werden, dass eine selektive Formmassennut oder -ausnehmung um die Anschlussleiter an der Bodengussseite ausgebildet wird. Es gibt verschiedene Ausführungsbeispiele zum Herstellen von derartigen Formmassennuten oder -ausnehmungen, zum Beispiel eines oder mehrere der folgenden:
    1. a) Laserschneiden (insbesondere Linienschneiden) um Anschlussleiter (oder ein anderer Materialbeseitigungsprozess, zum Beispiel durch mechanisches und/oder chemisches Beseitigen von Material)
    2. b) Laserschneiden (insbesondere Linienschneiden) an dem inneren Ende der Anschlussleiter (oder ein anderer Materialbeseitigungsprozess, zum Beispiel durch mechanisches und/oder chemisches Beseitigen von Material)
    3. c) Laserschneiden (insbesondere Flächenschneiden) an dem inneren Ende und dem Bereich zwischen den Anschlussleitern (oder ein anderer Materialbeseitigungsprozess, zum Beispiel durch mechanisches und/oder chemisches Beseitigen von Material)
    4. d) Leiterrahmenätzen (Wegätzen von Trägermaterial, insbesondere von Kupfer, zwischen Anschlussleitern), um individuelle Anschlussleiter zu erzeugen.
  • All diese Ausführungsbeispiele können bei abgesetzten Anschlussleitern als Basis für vollständig umgebene, mit Lötmittel benetzte Anschlussleiter führen, was zu einer verbesserten Zuverlässigkeit auf Leiterplattenebene führt. Derartige Ausführungsbeispiele können eine Änderung einer Standfläche mit sich bringen, um Lötpads zur Packagemitte hin zu vergrößern, um einen besonders hohen Grad einer Zuverlässigkeit auf Leiterplattenebene zu verwirklichen.
  • Ein Gedanke eines exemplarischen Ausführungsbeispiels ist eine Verwirklichung einer umschlossenen und dadurch vergrößerten (insbesondere maximierten) Lötmittelbenetzungszone an den Anschlussleitern des anschlussleiterlosen Packages, was zu einer verbesserten Zuverlässigkeit auf Leiterplattenebene führt. Die abgesetzten Anschlussleiter können erreicht werden, indem eine Formmasse um die Anschlussleiter selektiv beseitigt wird.
  • 1 bis 3 zeigen Querschnittsansichten von Strukturen, die während einer Durchführung eines Verfahrens zum Herstellen von anschlussleiterlosen Packages 100 und einer elektronischen Vorrichtung 150 erhalten werden, die in der Figur dargestellt sind, und zwar gemäß einem exemplarischen Ausführungsbeispiel.
  • 1 stellt eine Querschnittsansicht eines elektrisch leitenden Trägers 102 dar, der hierbei als ein Leiterrahmen ausgeführt ist, der aus Kupfer besteht (jedoch kann der Träger 102 außerdem, zusätzlich oder alternativ irgendein anderes geeignetes Material wie zum Beispiel Aluminium oder Stahl aufweisen) und der als ein Startpunkt für die Herstellung des anschlussleiterlosen Packages 100 und der elektronischen Vorrichtung 150 verwendet wird. Der Träger 102 besteht aus einem mittleren Aufbaubereich 104 (der als an Diepad dient), der seitlich von einem Anschlussleiterbereich 106 umgeben ist (der als Anschlussleiter des Trägers 102 dient). Wie dies der 1 entnommen werden kann, hat der Anschlussleiterbereich 106 eine Mehrzahl von beabstandeten Anschlussleiterkörpern 118. Außerdem wird eine weiche und flexible Klebefolie 156 mit einem Flächenprofil an einer Bodenfläche 116 des Trägers 102 vor einem nachfolgenden Verkapselungsprozess derart angebracht, dass die Folie 156 zwischen dem Aufbaubereich 104 und dem Anschlussleiterbereich 106 nach oben vorsteht, um zumindest Innenseitenwände 112 des Anschlussleiterbereichs 106 zumindest teilweise abzudecken, die von einer Außenseitenwand 114 des Anschlussleiterbereichs 106 abgewandt sind. Somit wird die gekrümmte oder gebogene Folie 156 an die Bodenfläche 116 des Trägers 102 in einer derartigen Weise angebracht, dass die Folie 156 zwischen dem Aufbaubereich 104 und dem Anschlussleiterbereich 106 zum Abdecken der Innenseitenwand erhaben ist. Die Folie 126 vermeidet einen Gussgrat und gewährleistet einen Guss-Stand-off während einer nachfolgenden Verkapselung (vgl. 2), und sie sorgt daher für Leiterrahmenstrukturen mit freiliegenden Seiten. Zum Beispiel kann die Folie 126 insbesondere mit einer dicken, weichen Schicht versehen sein. Zum Beispiel kann eine Basisschicht der Folie 126 eine härtere Trägerfolie mit einem weicheren Ausrichtungsteil sein. Um die beschriebene Funktion zu erfüllen, kann die Folie 126 außerdem als eine mehrschichtige Folie konfiguriert sein.
  • 2 stellt eine Vorform eines anschlussleiterlosen Packages 100 gemäß einem exemplarischen Ausführungsbeispiel dar, das noch die Folie 156 hat, die an dessen Bodenfläche 116 angebracht ist. Die Vorform des anschlussleiterlosen Packages 100 gemäß der 2 wird dadurch erhalten, dass ein elektronischer Chip 108 (insbesondere ein Leistungshalbleiterchip, alternativ eine Mehrzahl von elektronischen Chips 108) an dem Aufbaubereich 104 des Trägers 102 angebracht wird. Der elektronische Chip 208 wird elektrisch und mechanisch mit dem Aufbaubereich 104 durch eine Verbindungsstruktur 189 (wie zum Beispiel ein Lötmittel) gekoppelt. Danach werden elektrisch leitende Verbindungselemente 122 (Bonding-Drähte bei dem gezeigten Ausführungsbeispiel) zwischen einem jeweiligen Pad an einer oberen Hauptfläche des elektronischen Chips 108 und einem jeweiligen Anschlussleiterkörper 118 des Anschlussleiterbereichs 106 verbunden.
  • Danach werden der elektronische Chip 108, die Verbindungsstruktur 189, die Verbindungselemente 122 und ein Teil des Trägers 102 durch eine Verkapselung 110 wie zum Beispiel eine Formmasse verkapselt, während die Folie 156 noch mit der Bodenfläche 116 und Seitenflächen des Trägers 102 verbunden ist. Nach dem Verkapseln kann die Folie 156 beseitigt werden, um dadurch das in einfacher Weise hergestellte, anschlussleiterlose Package 100 zu erhalten. Aufgrund des Vorhandenseins der Folie 156 während des Verkapselns steht die gesamte Bodenfläche 116 des Trägers 102 über eine gesamte Bodenfläche 116' der Verkapselung 110 nach unten vor. Wie dies der 2 entnommen werden kann, wird ein Guss-Stand-Off s durch diesen Herstellungsprozess erhalten. Insbesondere verkapselt die Verkapselung 110 den Träger 102 nur derart teilweise, dass ein Teil der Innenseitenwände 112 der Anschlussleiterkörper 118 des Anschlussleiterbereichs 106, die nicht einen Teil eines entsprechenden Abschnitts einer Außenseitenwand 115 des Packages 100 bilden und davon abgewandt sind, freiliegt. Somit liegt ein entsprechender weiterer Abschnitt einer Seitenwand 112, die sich im Inneren des äußeren seitlichen Umrisses des Packages 100 befindet, zusätzlich zu Außenseitenwänden 114 des Anschlussleiterbereichs 106 frei. Somit liegen zusätzlich zu den Außenseitenwänden 114 des Anschlussleiterbereichs 106 auch Teile der weiteren Innenseitenwände (siehe Bezugszeichen 112 in der 2 und auch Bezugszeichen 130, 132 in der 6) des Anschlussleiterbereichs 106 frei. Vorzugsweise liegt ein gesamter Umfang und zusätzlich eine Bodenfläche 116 der Anschlussleiterkörper 118 bezüglich der Verkapselung 110 frei.
  • Infolge des beschriebenen Herstellungsprozesses und insbesondere aufgrund der gekrümmten Folie 156 liegen außerdem ein gesamter Umfangsseitenwandabschnitt (siehe Seitenwände 136) sowie eine vollständige Bodenfläche 116 des Aufbaubereichs 104 bezüglich der Verkapselung 110 frei.
  • 3 stellt die elektronische Vorrichtung 150 dar, die aus einer Aufbauplatte 152 (wie zum Beispiel eine gedruckte Leiterplatte, PCB, oder ein Keramiksubstrat) und dem anschlussleiterlosen Package 100 gemäß der 2 besteht, das daran angebracht ist. Im Folgenden wird beschrieben, wie die elektronische Vorrichtung 150 ausgehend von der in der 2 gezeigten Struktur hergestellt werden kann.
  • Nach dem Beseitigen der Folie 156 von der in der 2 gezeigten Struktur ist die gesamte Bodenfläche 116' der Verkapselung 110 an einer erhabenen Position bezüglich der nach unten vorstehenden ganzen Bodenfläche 116 des Trägers 102. Die freiliegende Bodenfläche 116' der Verkapselung 110 hat ein einheitliches Höhenniveau. Wie dies der 3 entnommen werden kann, kann ein Verhältnis zwischen einer Höhe 1, bis zu der die Innenseitenwand 112 des Anschlussleiterbereichs 106 bezüglich der Verkapselung 110 einerseits freiliegt, und einer einheitlichen Dicke L des Trägers 102 andererseits zum Beispiel 25% betragen.
  • Nach dem Beseitigen der Folie 156 wird das anschlussleiterlose Package 100 auf die Aufbauplatte 152 durch eine Löt-Kopplungsstruktur 154 gelötet. Genauer gesagt kann eine Lötpaste (als eine Vorform der Kopplungsstruktur 154) auf eine Verbindungsfläche der Aufbauplatte 152 aufgebracht werden, und das anschlussleiterlose Package 100 kann auf die Lötpaste an der Aufbauplatte 152 angebracht werden. Infolge dessen wird die gezeigte elektronische Vorrichtung 150 erhalten. Die Kopplungsstruktur 154 koppelt die freiliegenden und vorstehenden Abschnitte des Trägers 102 elektrisch und mechanisch mit der Aufbauplatte 152, so dass die Kopplungsstruktur 154 mit den gesamten Umfangsseitenwänden 112, 114, etc. sowie der gesamten Bodenfläche 116 der Anschlussleiterkörper 118 des Anschlussleiterbereichs 106 sowie den gesamten Umfangsseitenwänden 136 und der gesamten Bodenfläche 116 des Aufbaubereichs 104 in Kontakt ist.
  • Nach der beschriebenen Leiterplattenanbringungsprozedur werden die Anschlussleiterkörper 118 des Anschlussleiterbereichs 106 sowie der Aufbaubereich 104 durch becherförmige Lötabschnitte der Kopplungsstrukturen 154 umgeben, um dadurch eine verbesserte Zuverlässigkeit auf Leiterplattenebene zu erhalten. Eine Einzelheit 193 in der 3 stellt dar, dass nach der Anbringung der Leiterplatte der gezeigte Anschlussleiterkörper 118 mit einer umschließenden Lötmittelbenetzung versehen wird.
  • Aufgrund des großen Verbindungsbereichs einerseits zwischen der Löt-Kopplungsstruktur 154 und den freiliegenden Seitenwänden 112, 114, 136 und der Bodenfläche 116 des Anschlussleiterbereichs 106 sowie des Aufbaubereichs 104 wird eine zuverlässige elektrische und mechanische Verbindung zwischen dem anschlussleiterlosen Package 100 und der Aufbauplatte 152 erhalten, die einer thermischen Last widerstehen kann.
  • Infolgedessen kann das herkömmliche Defizit bei anschlussleiterlosen Packages, die häufig an einer ernsten Verschlechterung des Lötmittels leiden, wenn thermische Zyklen an der Leiterplatte vorhanden sind, im Vergleich mit Packages mit Anschlussleitern durch einfache Maßnahmen gemäß exemplarischen Ausführungsbeispielen überwunden werden. Das vorstehend beschriebene herkömmliche Defizit beruht- im Falle von herkömmlichen anschlussleiterlosen Packages - auf einem fehlenden Federeffekt der Anschlussleiter der Packages mit Anschlussleiter, der eine bestimmte Größe eines Fehlabgleichs einer thermischen Expansion zwischen Leiterplatte und Package puffert. Dieser Hauptgrund für eine Verschlechterung des Lötmittels bei herkömmlichen anschlussleiterlosen Packages während thermischen Zyklen kann durch das Ausführungsbeispiel der 1 bis 3 überwunden werden. Durch den großen Kontaktbereich zwischen den freiliegenden Flächenabschnitten (siehe Bezugszeichen 112, 114, 116, 136) des Trägers 102 einerseits und der Kopplungsstruktur 154 andererseits kann das anschlussleiterlose Package 100 gemäß dem gezeigten Ausführungsbeispiel sogar eine beträchtliche Größe eines Fehlabgleichs der thermischen Expansion zwischen dem anschlussleiterlosen Package 100 und der Aufbauplatte 152 standhalten, ohne dass es beschädigt wird.
  • Eine Verbesserung, die durch die exemplarischen Ausführungsbeispiele erhalten wird, bezieht sich auf die Erzeugung eines Formmassen-Stand-Off's an dem Packageboden, so dass das Diepad oder der Aufbaubereich 106 und die Anschlussleiterkörper 118 des Anschlussleiterbereichs 104 abstehen. Dadurch hat das Leiterplattenlötmittel oder die Kopplungsstruktur 154 die Gelegenheit, eine Lötkehle insbesondere an allen vier Seitenwänden 112, 114, etc. der Anschlussleiterkörper 118 aufzubauen. Zusätzlich können geätzte Anschlussleiterkanten zu einem größeren Lötmittelvolumen an der Packageseite der Anschlussleiterkanten 118 führen, wo die Lötmittellast am höchsten ist. Unterhalb der Anschlussleiterkörper 118 kann nur ein dünnes Lötmittelvolumen ausreichend sein, zum Beispiel mit derselben Dicke wie das Lötmittel zwischen einem Anschlussleiter und einem Kupferpad.
  • Simulationen, die nachfolgend beschrieben sind, bestätigen das verbesserte Verhalten bei thermischen Zyklen von anschlussleiterlosen Packages 100 und entsprechenden elektronischen Vorrichtungen 150 gemäß exemplarischen Ausführungsbeispielen. Ein anschlussleiterloses Package 100 jener Art, die in der 4 gezeigt ist, wird als ein Beispiel bei diesen Simulationen verwendet.
  • 4 zeigt eine Querschnittsansicht und eine Einzelheit 195 einer elektronischen Vorrichtung 150, die ein anschlussleiterloses Package 100 implementieren, das als die Basis für die Simulation verwendet wird. 5 zeigt eine entsprechende dreidimensionale Ansicht der elektronischen Vorrichtung 150 jener Art, die in der 4 gezeigt ist. Eine Lötkehle (siehe Bezugszeichen 197 in der 4) ist hierbei vorhanden, und zwar gemäß einem exemplarischen Ausführungsbeispiel an allen Seiten der Anschlussleiterkörper 118. Zum Beispiel kann ein Stand-Off s der Verkapselung 110 von 80 µm verwendet werden.
  • Für die Simulation wird das Verhalten einer herkömmlichen elektronischen Vorrichtung 209 mit einem anschlussleiterlosen Package 210 ohne freiliegende Innenseitenwand (vgl. 8) mit einem Verhalten von elektronischen Vorrichtungen 150 mit anschlussleiterlosen Packages 100 gemäß den beiden exemplarischen Ausführungsbeispielen verglichen, die in den 6 und 7 gezeigt sind.
  • In der Explosionsansicht des Ausführungsbeispiels der 6 verkapselt die Verkapselung 110 (nicht gezeigt) nur teilweise den Träger 102, so dass Teile von allen vier Seitenwänden 112, 114, 130, 132 des Anschlussleiterbereichs 106 freiliegen. Aufgrund des Formmassen-Stand-Offs an dem Boden des Packages 100 kann das Leiterplattenlötmittel oder die Kopplungsstruktur 154 eine Lötkehle an allen vier seitlichen Seiten der Anschlussleiterkörper 118 des Anschlussleiterbereichs 106 aufbauen. Gemäß der 6 hat die Kopplungsstruktur 154 somit einen ringartigen Bereich 169, der in Umfangsrichtung vollständig mit allen freiliegenden Seitenwänden 112, 114, 130, 132 des Anschlussleiterbereichs 106 in Kontakt ist. Dieser ringartige Bereich 169 wird mit einer planaren Basisschicht 163 verbunden, um dadurch eine becherförmige Kopplungsstruktur 154 zu bilden.
  • In der Explosionsansicht des alternativen Ausführungsbeispiels der 7 ist eine Dicke D der Kopplungsstruktur 154 in einer seitlichen Richtung an der Innenseitenwand 112 des Anschlussleiterbereichs 106 größer im Vergleich mit einer Dicke d an der Außenseitenwand 114 des Anschlussleiterbereichs 106 und im Vergleich mit Dicken an den verbleibenden zwei anderen Seitenwänden 130, 132 des Anschlussleiterbereichs 106. Gemäß der 6 ist die in Umfangsrichtung seitliche Dicke der Seitenwände 112, 114, 130, 132 identisch (insbesondere d). Unter erneuter Bezugnahme auf die 7 ermöglicht eine beseitigte Kante an der Packageseite der Anschlussleiter, dass das Leiterplattenlötmittel ein größeres Lötmittelvolumen an jenem Ort aufbaut, an dem die Lötmittelermüdung für das anschlussleiterlose Package 100 am höchsten ist.
  • 8 stellt einen Überblick und eine Einzelheit 216 der vorstehend beschriebenen herkömmlichen elektronischen Vorrichtung 209 dar.
  • Die herkömmliche elektronische Vorrichtung 209, die aus der gedruckten Leiterplatte 211 und dem Package 210 besteht, das in der 8 gezeigt ist, hat einen Leiterrahmen 212 mit einem Halbleiterchip 214, der daran angebracht ist. Die Einzelheit 216 in der 8 zeigt, dass nur ein kleiner Abschnitt der Seitenwände des Leiterrahmens 212, der insbesondere dessen Innenseitenwand ausschließt, für einen Kontakt mit einem Lötmittel 218 verwendet wird. Außerdem ist ein Kontrollvolumen 219 des Lötmittels 218 in der 8 gezeigt, das für Vergleichszwecke der Simulationsergebnisse verwendet wird.
  • 9 zeigt ein Diagramm 200 mit einer Abszisse 202, entlang der die Zeit t in Sekunden (s) aufgetragen ist. Entlang einer Ordinate 204 des Diagramms 200 ist die Temperatur T in °C aufgetragen. 9 stellt eine Kurve 213 dar, die ein Temperaturprofil angibt, welches für die Simulationen verwendet wird, d.h. Temperaturzyklen, die auf simulierte anschlussleiterlose Packages 100 gemäß den 6 und 7 und auf das herkömmliche anschlussleiterlose Package 210 gemäß der 8 angewendet werden.
  • Insbesondere wurde das folgende Temperaturprofil für die Simulationen verwendet:
    • - Spannungsfreier Start bei 175°C (vgl. Bezugszeichen 206)
    • - Anwenden von mehreren Temperaturzyklen (vgl. Bezugszeichen 208) zwischen -40°C und 125°C mit einer Rampe von 15 Minuten und einer Haltezeit von 15 Minuten.
  • 10 zeigt ein Diagramm 230 entsprechend dem Diagramm 200, und sie zeigt ein Ergebnis der Simulation. Insbesondere zeigt das Diagramm 230 eine Abhängigkeit zwischen einer Temperatur und einer Zeit gemäß einer Simulation der herkömmlichen elektronischen Vorrichtung 209 der 8. Abgesehen von der Kurve 213, die vorstehend unter Bezugnahme auf die 9 beschrieben wurde, zeigt das Diagramm 230 zusätzlich eine Entwicklung einer akkumulierten Kriechdehnung (siehe Kriechdehnungsinkrement Δεcr) in einer weiteren Kurve 215.
  • Die Last auf das Lötmittel ist an der Packageseite der äußeren Anschlussleiter für viele anschlussleiterlose Packages am höchsten, so dass gut begründet werden kann, dass eine Verschlechterung des Lötmittels hier startet. Daher wird ein Kontrollvolumen 219 an dieser Position für eine Auswertung der Lötmittelermüdung verwendet. Die Größe und die Harmonisierung der Kontrollvolumina 219 des herkömmlichen Ausführungsbeispiels der 8 (vgl. zusätzlich 11) und der exemplarischen Ausführungsbeispiele der 6 (vgl. zusätzlich 12) und der 7 (vgl. zusätzlich 13) sind exakt gleich. Genauer gesagt:
  • 11 stellt eine Einzelheit der herkömmlichen elektronischen Vorrichtung 209 der 8 dar, und sie stellt insbesondere die Form des Lötmittels 218 sowie die Form und die Position des Kontrollvolumens 219 dar.
  • 12 stellt eine Einzelheit der elektronischen Vorrichtung 150 gemäß der 6 dar, und insbesondere stellt sie die Form der Kopplungsstruktur 154 sowie die Form und die Position des Kontrollvolumens 219 dar.
  • 13 stellt eine Einzelheit der elektronischen Vorrichtung 150 gemäß der 7 dar, und insbesondere stellt sie die Form der Kopplungsstruktur 154 sowie die Form und die Position des Kontrollvolumens 219 und eines weiteren Kontrollvolumens 219' dar.
  • Das Kriechdehnungsinkrement Δεcr von einem thermischen Zyklus wird über die Kontrollvolumina 219 gemittelt und dient als ein Beschädigungsparameter für einen relativen Vergleich, wobei eine höhere Akkumulation der Kriechdehnung eine größere Verschlechterung des Lötmittels angibt.
  • Um die beste Vergleichbarkeit der drei Fälle zu erreichen, werden die Lötmittelvolumina identisch harmonisiert, und die akkumulierte Kriechdehnung des Leiterplattenlötmittels wird bei exakt übereinstimmenden Kontrollvolumina 219 ausgewertet.
  • Die Kontrollvolumina 219 befinden sich an dem Boden der Packageseite der Leiterplattenlötmittelvolumina, da die Last auf das Lötmittel dort am höchsten sein kann. Für das Ausführungsbeispiel der 7 wird außerdem ein zusätzliches Kontrollvolumen 219' an der Oberseite des Leiterplattenlötmittelvolumens für einen Vergleich ausgewertet.
  • 14 bis 16 zeigen Ergebnisse der Beanspruchungssimulationen der herkömmlichen elektronischen Vorrichtung 209 der 8 und 11 (siehe 14), das Ausführungsbeispiel der 6 und 12 (siehe 15) und das Ausführungsbeispiel der 7 und 13 (siehe 16).
  • Die Ergebnisse für die akkumulierte Kriechdehnung in den Kontrollvolumina 219, d.h. in den jeweiligen Leiterplattenlötmittelvolumina des äußeren Anschlussleiters an einem Ende der Simulation waren folgendermaßen: die höchste Last des Lötmittels, die durch den größten Wert der akkumulierten Kriechdehnung angegeben wird, ist an der Packageseite des äußeren Anschlussleiters für jene Konfiguration positioniert, die in der 14 gezeigt ist. Die akkumulierte Kriechdehnung in diesem Bereich wird durch die Maßnahmen klar reduziert, die bei dem Ausführungsbeispiel der 6 (d.h. die Umfangsseitenwände des Anschlussleiterbereichs 106 ist durch ein einheitlich dickes Material einer Kopplungsstruktur 154 abgedeckt) und der 7 (d.h. Umfangsseitenwände des Anschlussleiterbereichs 104 sind durch ein Material einer Kopplungsstruktur 154 abgedeckt, und zusätzlich ist eine Lötmitteldicke nahe der Innenseitenwand 112 größer) ergriffen werden.
  • Unter der Annahme, dass ein Lötmittelermüdungsbruch möglicherweise an dem Bereich mit der höchsten akkumulierten Kriechdehnung beginnen würde und dann unterhalb des Anschlussleiters fortschreiten würde, können die Verbesserungsmaßnahmen gemäß den 6 und 7 das Verhalten bei thermischen Zyklen des jeweiligen anschlussleiterlosen Packages 100 signifikant verbessern. Somit können die 14 bis 16 zum Darstellen der vorteilhaften technischen Verhalten der exemplarischen Ausführungsbeispiele verglichen werden. Im Falle des herkömmlichen Packages, auf das sich die in der 14 gezeigte Simulation bezieht, tritt die höchste mechanische Last während der Simulation auf. Bei den beiden exemplarischen Ausführungsbeispielen, die in den 15 und 16 gezeigt sind, kann die entsprechende Beanspruchung signifikant reduziert werden.
  • 17 und 18 zeigen Diagramme 250, 260, die eine verbesserte Zuverlässigkeit auf Leiterplattenebene der Ausführungsbeispiele der 12 und 13 im Vergleich mit der herkömmlichen elektronischen Vorrichtung 209 gemäß der 11 angeben.
  • Das Diagramm 250 in der 17 hat eine Abszisse 202, entlang der die Zeit in Sekunden aufgetragen ist. Entlang einer Ordinate 270 ist die akkumulierte Kriechdehnung aufgetragen. 17 stellt eine Akkumulation einer Kriechdehnung (gemitteltes Volumen über Kontrollvolumina 219, 219') während einer Simulation dar.
  • 18 stellt in einem Balkendiagramm 260 dar, dass, wenn das herkömmliche Package auf einen Beschädigungswert (siehe Ordinate 263) von 100% gesetzt wird, die vorstehend beschriebenen exemplarischen Ausführungsbeispiele diesen Beschädigungsparameter auf 50% signifikant verbessern (siehe das Ausführungsbeispiel der 6), oder sogar auf 36% (siehe das Ausführungsbeispiel der 7, Kontrollzone 219) oder 44% (siehe das Ausführungsbeispiel der 7, Kontrollzone 219'). Somit zeigt die akkumulierte Kriechdehnung des simulierten thermischen Zyklus, als ein Beschädigungsparameter eine Verringerung von 50% durch das Ausführungsbeispiel der 6 und sogar eine weitere Verringerung des Beschädigungsparameters durch das Ausführungsbeispiel der 7. Diese Ergebnisse geben klar eine signifikante Verbesserung des Verhaltens bei thermischen Zyklen an. 18 stellt eine Akkumulation einer Kriechdehnung (gemitteltes Volumen über Kontrollvolumina 219, 219') während des letzten thermischen Zyklus dar.
  • 19 stellt eine Einzelheit einer elektronischen Vorrichtung 150 gemäß einem exemplarischen Ausführungsbeispiel dar. Gemäß der 19 haben ein freiliegender Abschnitt der Innenseitenwand 112 und eine entsprechende Wand der Kopplungsstruktur 154 eine Höhe H von 40 µm. Dementsprechend liegen die Packageseiten der Anschlussleiter durch eine Nut an dem Packageboden frei, so dass das Leiterplattenlötmittel eine Lötkehle an der Packageseite der Anschlussleiter aufbauen kann.
  • 20 stellt eine Einzelheit einer elektronischen Vorrichtung 150 gemäß einem anderen exemplarischen Ausführungsbeispiel dar, das einen freiliegenden Bereich einer Seitenwand 112 entsprechend einer Höhe H von 80 µm hat. Die Nuttiefe und dadurch die Lötkehlenhöhe an der Packageseite der Anschlussleiter wird somit im Vergleich mit der 19 vergrößert, und zwar von 40 µm auf 80 pm, um den Einfluss der Nuttiefe zu beurteilen.
  • Eine entsprechende Simulation gemäß der vorstehenden Beschreibung wurde ebenfalls zum Vergleichen der exemplarischen Ausführungsbeispiele der 19 und 20 mit der herkömmlichen elektronischen Vorrichtung 209 der 8 durchgeführt. Als nächstes wird ein Kriechdehnungsdurchschnitt der Kontrollvolumina 219 für die drei Fälle diskutiert.
  • 21 und 22 zeigen Ergebnisse der genannten Beanspruchungssimulationen des Ausführungsbeispiels der 19 (siehe 21) und des Ausführungsbeispiels der 20 (siehe 22). Somit sind Ergebnisse für eine akkumulierte Kriechdehnung der Kontrollvolumina 219 gezeigt. Insbesondere wird die akkumulierte Kriechdehnung in dem Leiterplattenlötmittelvolumen des äußeren Anschlussleiters an dem Ende der Simulation in den 21 und 22 gezeigt.
  • Die höchste Last des Lötmittels 218, die durch den größten Betrag der akkumulierten Kriechdehnung angegeben wird, ist an der Packageseite des äußeren Anschlussleiters für die Konfiguration gemäß der 14 angegeben. Wie dies in den 21 und 22 gezeigt ist, ist die akkumulierte Kriechdehnung in diesem Bereich durch die Maßnahmen gemäß den 19 und 20 klar reduziert.
  • Unter der Annahme, dass ein Lötmittelermüdungsbruch wahrscheinlich an dem Bereich mit der höchsten akkumulierten Kriechdehnung starten würde und dann unterhalb des Anschlussleiters fortschreiten würde, können die Maßnahmen, die gemäß den 21 und 22 ergriffen werden, das Verhalten bei thermischen Zyklen der entsprechenden anschlussleiterlosen Packages 100 signifikant verbessern.
  • 23 zeigt ein Balkendiagramm 261, das eine verbesserte Zuverlässigkeit auf Leiterplattenebene der Ausführungsbeispiele der 19 und 20 im Vergleich mit der herkömmlichen elektronischen Vorrichtung 209 angibt, das in der 8 gezeigt ist. Ein entsprechender Beschädigungsparameter ist entlang einer Ordinate 263 aufgetragen. Der gezeigte Beschädigungsparameter von 100% entspricht der herkömmlichen elektronischen Vorrichtung 209, der Beschädigungsparameter von 68% entspricht dem Ausführungsbeispiel der 19, und der Beschädigungsparameter von 63% entspricht dem Ausführungsbeispiel gemäß der 20. Eine akkumulierte Kriechdehnung des letzten simulierten thermischen Zyklus als Beschädigungsparameter zeigt eine Verringerung von ungefähr einem Drittel, wobei die Vergrößerung der Nuttiefe von 40 µm auf 80 µm für eine geringfügig weitere Verbesserung sorgt. Im Ergebnis geben die Ergebnisse eine signifikante Verbesserung des Verhaltens bei thermischen Zyklen klar an, wenn die Innenseitenwände 112 des Anschlussleiterbereichs 106 bis zu einer ausreichenden Höhe H freiliegen.
  • Das Balkendiagramm 261 in der 23 zeigt, dass eine Vergrößerung der Höhe H des Abschnitts der Innenseitenwand 112 des Anschlussleiterbereichs 106 des anschlussleiterlosen Packages 100, der mit der Kopplungsstruktur 154 in Kontakt ist, die Wahrscheinlichkeit weiter reduziert, dass das entsprechende Package 100 eine Beschädigung während thermischen Zyklen erleidet, oder wenn es einer mechanischen Last ausgesetzt wird. Jedoch kann eine signifikante Verbesserung der Zuverlässigkeit überraschenderweise bereits durch eine moderate Höhe H von ungefähr 40 µm erhalten werden.
  • 24 stellt eine Draufsicht eines anschlussleiterlosen Packages 100 gemäß einem exemplarischen Ausführungsbeispiel dar.
  • Bei dem gezeigten Ausführungsbeispiel hat eine Bodenfläche 116' der Verkapselung 110 eine Mehrzahl von Ausnehmungen 198 (die sich in die Papierebene der 24 erstrecken). Jede Ausnehmung 198 legt teilweise die Innenseitenwand 112 (die einer Außenseitenwand 114 abgewandt ist und parallel zu der Außenseitenwand 114 orientiert ist) sowie Innenseitenwände 130, 132 (die direkt mit einer Außenseitenwand 114 verbunden sind und senkrecht zu der Außenseitenwand 114 und der Innenseitenwand 112 orientiert sind) von den jeweiligen vier Anschlussleiterkörpern 118 an der rechten Seite der 24 frei. Jede der im Wesentlichen C-förmigen Ausnehmungen 198 umgibt individuell teilweise einen zugewiesenen Anschlussleiterkörper 118. Zusammen mit der freiliegenden Außenseitenwand 114 der Anschlussleiterkörper 118, die ebenfalls einen Teil der Außenseitenwand 115 und folglich den äußeren seitlichen Umriss des gesamten Packages 100 bildet, wird ein in Umfangsrichtung geschlossener, ringartig freiliegender Seitenwandbereich der Anschlussleiterkörper 118 erhalten. Anders gesagt liegen alle drei Innenseitenwände 112, 130, 132, die sich im Inneren eines äußeren seitlichen Umrisses des Packages 100 befinden, zusätzlich zu einer Außenseitenwand 114 (die einen Teil des äußeren seitlichen Umrisses des Packages 100 bildet) des Anschlussleiterbereichs 106 frei. Die Ausnehmungen 198 sind so ausgebildet, dass Zwischenräume zwischen zumindest teilweise freiliegenden Seitenwänden 130, 132 der Anschlussleiterkörper 118 mit Material der Verkapselung 110 gefüllt bleiben. Bei dem gezeigten Ausführungsbeispiel sind vier Anschlussleiterkörper 118 des Anschlussleiterbereichs 106 des Trägers 102 als abgesetzte Anschlussleiter konfiguriert, um die mechanische und elektrische Zuverlässigkeit des dargestellten anschlussleiterlosen Packages 100 zu verbessern. Um diese abgesetzten Anschlussleiter auszubilden, kann ein Laserschneiden jeweils in Bereichen durchgeführt werden, die durch das Bezugszeichen 199 angegeben sind, um vorstehende Anschlussleiter zu erzeugen. Zum Beispiel kann eine Breite einer im Wesentlichen C-förmigen oder U-förmigen Nut oder Ausnehmung 198 um einen entsprechenden Anschlussleiterkörper 118 innerhalb der Papierebene der 24 0,2 mm betragen, und eine Tiefe der Nut oder der Ausnehmung 198 senkrecht zu der Papierebene der 24 kann 0,1 mm betragen. Noch allgemeiner können sowohl die Nutbreite als auch die Nuttiefe in einem Bereich zwischen 40 µm und 1000 µm sein. Das Beseitigen von Material der Verkapselung 110 an den drei Innenseitenwänden 112, 130, 132 des entsprechenden Anschlussleiterkörpers 118 des Anschlussleiterbereichs 106 zum Beispiel durch Laserschneiden (alternativ durch eine chemische Behand-lung wie zum Beispiel Ätzen oder durch eine mechanische Behandlung wie zum Beispiel Fräsen oder Bohren) wird eine in Umfangsrichtung geschlossene ringartige Ausnehmung um den entsprechenden Anschlussleiterkörper 118 erzeugen, so dass eine in Umfangsrichtung geschlossene Kontaktierung oder Benetzung durch eine Kopplungsstruktur 154 (zum Beispiel ein Lötmittel) erreicht werden kann.
  • Gemäß der 24 wurde eine Beseitigung von Material der Verkapselung 110 derart durchgeführt, dass eine C-förmige oder U-förmige Nut oder Ausnehmung 198 um den entsprechenden Anschlussleiterkörper 118 ausgebildet wird, wodurch ein vollständiger, sich in Umfangsrichtung erstreckender Seitenwandring (siehe Bezugszeichen 112, 114, 130, 132) der entsprechenden Anschlussleiterkörper 118 freiliegt.
  • In Bezug auf die 24 sollte ein Simulationsergebnis erwähnt werden, das auch auf andere Ausführungsbeispiele zutrifft. Es hat sich nämlich herausgestellt, dass die Anschlussleiterkörper 118, die sich in einer Ecke des Packages 110 befinden, wie dies durch das Bezugszeichen 173 angegeben ist, insbesondere hinsichtlich eines Fehlers beim Vorhandensein einer thermischen Last anfällig sind. Somit kann es vorteilhaft sein, hinsichtlich eines schnellen und einfachen Herstellungsprozesses nur jene Seitenwände 112, 114, 130, 132 von derartigen Anschlussleiterkörpern 118 freizulegen, die sich in einer Ecke des Packages 100 befinden, das einen im Wesentlichen rechteckigen Umriss hat.
  • 25 stellt eine Draufsicht eines anschlussleiterlosen Packages 100 gemäß einem anderen exemplarischen Ausführungsbeispiel dar. Bei diesem Ausführungsbeispiel erstreckt sich eine einzige Ausnehmung 198 in der dargestellten Richtung gemeinsam entlang allen freiliegenden Innenseitenwänden 112 der vier Anschlussleiterkörper 118 an der rechten Seite. Im Gegensatz zu der 24 hat das Ausführungsbeispiel der 25 eine einzige gerade Nut oder Ausnehmung 198, die durch Laserschneiden in der Verkapselung 110 ausgebildet wird, um ausschließlich die Innenseitenwände 112 (die parallel zu den Au-ßenseitenwänden 114 orientiert sind) des anschlusslosen Packages 100 freizulegen. Somit kann eine verbesserte Zuverlässigkeit auf Leiterplattenebene mit einem sehr einfachen Herstellungsprozess erhalten werden. Es sollte jedoch betont werden, dass die Ausbildung der Ausnehmung 198 nicht notwendigerweise durch Laserschneiden durchgeführt werden muss. Alternativ kann eine entsprechende Beseitigung von Material zum Beispiel durch eine chemische Behandlung wie zum Beispiel Ätzen oder durch eine mechanische Behandlung wie zum Beispiel Fräsen oder Bohren erreicht werden.
  • Zum Beispiel kann eine Breite der geraden Nut oder Ausnehmung 198 in der Papierebene der 25 0,2 mm sein, und eine Nuttiefe senkrecht zu der Papierebene der 24 kann 0,1 mm sein. Allgemeiner können sowohl die Nutbreite als auch die Nuttiefe in einem Bereich zwischen 40 µm und 1000 µm sein.
  • 26 stellt eine Draufsicht eines anschlussleiterlosen Packages 100 gemäß einem weiteren, anderen exemplarischen Ausführungsbeispiel dar. Bei diesem Ausführungsbeispiel legt eine einzige gemeinsame Ausnehmung 198 die vier Anschlussleiterkörper 118 gemeinsam frei, so dass Zwischenräume zwischen den freiliegenden Seitenwänden 130, 132 der Anschlussleiterkörper 118 frei von einem Material der Verkapselung 110 sind.
  • In der 26 wurde ein Material der Verkapselung 110 entlang eines rechteckigen Bereichs des Packages 100 beseitigt, der alle Anschlussleiterkörper 118 vollständig und gemeinsam abdeckt. Infolge dessen liegt der gesamte Umfang der entsprechenden Anschlussleiterkörper 118 frei. Der rechteckige Bereich des Packages 100, der einer selektiven Beseitigung von Material der Verkapselung 110 ausgesetzt wurde, hat eine Breite x und erstreckt sich entlang der gesamten Länge (oder alternativ nur um einen einzigen Anschlussleiter) des Packages 100, wie dies in der 26 gezeigt ist. Ein Fachmann wird verstehen, dass die rechteckige Form des Packages 100 lediglich ein Beispiel ist und dass andere Formen in anderen exemplarischen Ausführungsbeispielen möglich sind. Zum Beispiel kann der Vorsprung der Anschlussleiterkörper 118 über die Verkapselung 110 hinaus in den Bereich der Ausnehmung 198 0,1 mm sein, oder noch allgemeiner irgendein Wert in einem Bereich zwischen 40 µm und 1000 µm.
  • Zum Ausbilden des anschlussleiterlosen Packages 100 gemäß der 26 können die folgenden Prozeduren durchgeführt werden:
    1. 1. Laserschneiden, um vorstehende Anschlussleiter auszubilden,
    2. 2. Rahmenätzen nach einem Gießen, damit die Anschlussleiter vorstehen.
  • 27 stellt eine Querschnittsansicht einer elektronischen Vorrichtung 150 gemäß einem exemplarischen Ausführungsbeispiel entsprechend der Draufsicht des anschlussleiterlosen Packages 100 der 26 dar.
  • Um das anschlussleiterlose Package 100 der elektronischen Vorrichtung 150 gemäß der 27 herzustellen, wird Material der Verkapselung 110 beseitigt (zum Beispiel durch Laserschneiden oder chemisch (zum Beispiel durch Ätzen) oder mechanisch (zum Beispiel durch Fräsen oder Bohren)), um dadurch die Ausnehmung 198 zum Freilegen der Innenseitenwand 112 des Anschlussleiterbereichs 106 auszubilden. Aufgrund der Geometrie der abgesetzten Anschlussleiter gemäß der 27 hat eine freiliegende Bodenfläche 116' der Verkapselung 110 ein Flächenprofil oder eine Flächentopografie. Insbesondere hat ein freiliegender Bodenflächenabschnitt der Verkapselung 110 zwischen dem Aufbaubereich 104 und dem Anschlussleiterbereich 106 einen Absatz infolge der Materialbeseitigung (zum Beispiel durch Laserschneiden, ist aber nicht darauf beschränkt).
  • Zusätzlich oder alternativ zu der teilweisen Beseitigung des Materials der Verkapselung 110 zum Ausbilden der Ausnehmung 198 kann das Verfahren außerdem Material des Trägers 102 durch Ätzen beseitigen, um dadurch die Seitenwand 112 des Anschlussleiterbereichs 106 freizulegen.
  • 28 stellt Einzelheiten des anschlussleiterlosen Packages 100 der elektronischen Vorrichtung 150 gemäß der 27 dar. Eine obere Reihe 201 zeigt Querschnitte einer jeweiligen Vorderansicht des anschlussleiterlosen Packages 100. Eine untere Reihe 203 zeigt entsprechende Unteransichten des anschlussleiterlosen Packages 100.
  • 29 stellt eine dreidimensionale Ansicht des anschlussleiterlosen Packages 100 gemäß der 24 dar. Bei diesem Ausführungsbeispiel ist eine entsprechende Nut oder Ausnehmung 198 separat und individuell um einen entsprechenden Anschlussleiter oder Anschlussleiterkörper 118 ausgebildet.
  • 30 stellt eine dreidimensionale Ansicht des anschlussleiterlosen Packages 100 gemäß der 25 dar. Bei diesem Ausführungsbeispiel ist eine gemeinsame gerade Nut oder Ausnehmung 198 hinter den Anschlussleitern oder Anschlussleiterkörpern 118 ausgebildet.
  • 31 stellt eine dreidimensionale Ansicht des anschlussleiterlosen Packages 100 gemäß der 26 dar. Bei diesem Ausführungsbeispiel wurde Material der Formmasse vollständig in dem Anschlussleiterbereich beseitigt, um einen seitlichen Absatz an einem Boden der Verkapselung 110 auszubilden und um alle Anschlussleiterkörper 118 zu umschließen.
  • Bei jedem der Ausführungsbeispiele der 29 bis 31 wurde das Formmassenmaterial der Verkapselung 110 selektiv an dem Packageboden um den Anschlussleiterkörper 118 des Anschlussleiterbereichs 106 des Trägers 102 beseitigt, so dass die Seiten der Anschlussleiter zur Benetzung mit einem Lötmittel freiliegen. Zum Beispiel kann die Tiefe der Nuten oder Ausnehmungen 198 100 µm betragen und ihre Breite kann 200 µm von einer Anschlussleiterseitenwand betragen, so dass eine Lötkehle mit einer Höhe von 70 µm und einer Breite von 100 µm aufgebaut werden kann.
  • Simulationen der vorstehend beschriebenen Art wurden auch für die drei Ausführungsbeispiele der 24/29, 25/30 und 26/31 durchgeführt, und sie wurden mit der herkömmlichen Konfiguration gemäß der 32 verglichen.
  • 32 stellt eine Einzelheit der genannten herkömmlichen elektronischen Vorrichtung 209 dar, die für die beschriebene Simulation verwendet wird.
  • 33 stellt eine Einzelheit der Ausführungsbeispiele der 24/29 und der 26/31 dar, die für die beschriebene Simulation verwendet werden.
  • 34 stellt eine Einzelheit des Ausführungsbeispiels der 25/30 dar, das für die beschriebene Simulation verwendet wird.
  • Im Rahmen der genannten Simulation wird ein Kriechdehnungsdurchschnitt eines Kontrollvolumens 219 bewertet. Die Position der höchsten Lötmittellast (d.h. ein erwarteter Startpunkt einer Rissverschlechterung) kann sich in Abhängigkeit von dem Design ändern. Daher wird ein Kontrollvolumen 219 für eine Auswertung einer Lötmittelermüdung verwendet, das die gesamte Kante des unteren Teils des Lötmittelvolumens enthält. Die Größe und die Harmonisierung des Kontrollvolumens 219 der vier Designoptionen (d.h. die drei genannten Ausführungsbeispiele sowie die herkömmliche Konfiguration) sind exakt gleich. Das Kriechdehnungsinkrement von einem thermischen Zyklus wird über das Kontrollvolumen 219 gemittelt und dient als ein Beschädigungsparameter für einen relativen Vergleich, wobei die höhere Akkumulation der Kriechdehnung eine stärkere Verschlechterung des Lötmittels angibt. Um die beste Vergleichbarkeit der verschiedenen Optionen zu erreichen, werden die Lötvolumina identisch harmonisiert, und die akkumulierte Kriechdehnung des Leiterplattenlötmittels wird in exakt übereinstimmenden ringartigen Kontrollvolumina 219 ausgewertet (siehe 32 bis 34). Diese Kontrollvolumina 219 befinden sich an der Kante des Bodens der Leiterplattenlötmittelvolumina, da dort erwartet wird, dass die höchste Last auf das Lötmittel wirkt.
  • 35 bis 38 zeigen Ergebnisse der Simulationen der thermischen Beanspruchung der herkömmlichen elektronischen Vorrichtung 209 der 32 (siehe 35), des Ausführungsbeispiels der 33 und der 29 (siehe 36), des Ausführungsbeispiels der 34 (siehe 37) sowie des Ausführungsbeispiels der 33 und 31 (siehe 38).
  • Eine akkumulierte Kriechdehnung in dem Leiterplattenlötmittelvolumen des äußeren Anschlussleiters an dem Ende der Simulation ist gezeigt. Die höchste Last des Lötmittels, die durch den größten Wert der akkumulierten Kriechdehnung angegeben wird, ist an der äußeren Packageseite des einzigen Anschlussleiters für das simulierte Package positioniert (vgl. 35). Die akkumulierte Kriechdehnung wird in diesem Bereich durch die Maßnahmen klar reduziert, die gemäß den 36 bis 38 ergriffen werden. Unter der Annahme, dass ein Lötmittelermüdungsbruch an dem Bereich mit der höchsten akkumulierten Kriechdehnung beginnen würde und sich dann unterhalb des Anschlussleiters fortsetzen würde, können die Maßnahmen, die gemäß den 36 bis 38 ergriffen werden, das Verhalten bei thermischen Zyklen des anschlussleiterlosen Packages 100 signifikant verbessern.
  • Au dem Vergleich der herkömmlichen elektronischen Vorrichtung 209 gemäß der 38 mit den drei exemplarischen Ausführungsbeispielen gemäß den 36 bis 38 kann geschlossen werden, dass die Beanspruchung, die auf die Verbindungsstruktur 154 wirkt, gemäß den 36 bis 38 signifikant kleiner ist verglichen mit der 35. Dementsprechend kann die elektrische Zuverlässigkeit verbessert werden.
  • 39 zeigt ein Balkendiagramm 251, das in ähnlicher Weise wie die 18 eine verbesserte Zuverlässigkeit auf Leiterplattenebene der Ausführungsbeispiele der 36 bis 38 im Vergleich mit der herkömmlichen elektronischen Vorrichtung 209 (35) angibt. Die 39 stellt in einem Balkendiagramm 251 dar, dass, wenn das herkömmliche Package auf einen Beschädigungswert (siehe Ordinate 263) von 100% gesetzt wird, die vorstehend beschriebenen exemplarischen Ausführungsbeispiele diesen Beschädigungsparameter auf 40% (siehe das Ausführungsbeispiel der 29), 78% (siehe das Ausführungsbeispiel der 30) oder 39% (siehe das Ausführungsbeispiel der 31) signifikant verbessern. Die betriebenen Simulationsergebnisse geben klar eine signifikante Verbesserung des Verhaltens bei thermischen Zyklen für alle diskutierten Ausführungsbeispiele an.
  • 40 stellt eine Draufsicht eines anschlussleiterlosen Packages 100 gemäß einem anderen exemplarischen Ausführungsbeispiel dar.
  • 41 stellt eine Querschnittsansicht des anschlussleiterlosen Packages 100 gemäß der 40 dar.
  • Im Gegensatz zu den bisher beschriebenen Ausführungsbeispielen hat das anschlussleiterlose Package 100 gemäß den 40 und 41 nicht nur Anschlussleiterkörper 118, die sich mit ihren äußeren seitlichen Seitenwänden 114 bis zu einer seitlichen Seitenwand 115 des gesamten Packages 100 erstrecken. Im Gegensatz dazu hat dieses Ausführungsbeispiel außerdem (bei dem gegenwärtigen Beispiel) zwei Anschlussleiterkörper 118, die freiliegende Seitenwände 112, 114, 130, 132 haben, obwohl sie sich in einem Inneren des Packages 100 befinden, das bezüglich einer Außenseitenwand des Packages 100 beabstandet ist. Dieses Freilegen der Seitenwand der beschriebenen, sich in Umfangsrichtung vollständig verkapselten Anschlussleiterkörper 118 kann dadurch erreicht werden, dass (bei dem gegenwärtigen Beispiel) eine sich vollständig in Umfangsrichtung erstreckende und im Wesentlichen rechteckige Ausnehmung 198 ausgebildet wird, die die inneren Anschlussleiterkörper 118 umgibt. Dies verbessert die Zuverlässigkeit auf Leiterplattenebene beim Vorhandensein einer thermischen Last auch in einem Inneren des Packages 100.
  • 42 stellt eine Draufsicht eines Trägers 102 mit einem angebrachten elektronischen Chip 108 und Verbindungselementen 122 dazwischen (linke Seite) und einem anschlussleiterlosen Package 100 (rechte Seite) dar, das nach einem Verkapseln durch eine Verkapselung 110 und einem Freilegen einer Seitenwand von nur einem Anschlussleiterkörper 118 in einer unteren rechten Ecke (siehe Bezugszeichen 173) gemäß einem exemplarischen Ausführungsbeispiel erhalten wird.
  • Gemäß der 42 bilden drei der Anschlussleiterkörper 118 einen kontinuierlichen, integralen Abschnitt 179 des Trägers 102. Ein anderer der Anschlussleiterkörper 118 (siehe Bezugszeichen 177 an der linken Seite in der 42) ist von den anderen Anschlussleiterkörpern 118 getrennt. Wie dies der rechten Seite der 42 entnommen werden kann, hat ausschließlich der getrennte Anschlussleiterkörper 118 (siehe Bezugszeichen 177) in Umfangsrichtung vollständig freiliegende Seitenwände 112, 114, 130, 132 infolge der (hier im Wesentlichen U-förmigen) Ausnehmung 198. Es hat sich herausgestellt, dass insbesondere getrennte Anschlussleiterkörper 118 speziell anfällig für Fehler beim Vorhandensein einer thermischen Last sind, so dass ein selektives Umschließen eines derartigen Anschlussleiterkörpers mit einer eine Seitenwand freilegenden Ausnehmung 198 sehr vorteilhaft ist.

Claims (18)

  1. Anschlussleiterloses Package (100) mit: - einem zumindest teilweise elektrisch leitenden Träger (102), der einen Aufbaubereich (104) und einen Anschlussleiterbereich (106) aufweist; - einem elektronischen Chip (108), der an dem Aufbaubereich (104) angebracht ist, - einer Verkapselung (110), die zumindest teilweise den elektronischen Chip (108) verkapselt und teilweise den Träger (102) verkapselt, so dass zumindest ein Teil einer Innenseitenwand (112, 130, 132) des Anschlussleiterbereichs (106) freiliegt, die nicht einen Teil einer Außenseitenwand (115) des Packages (100) bildet, wobei der Anschlussleiterbereich (106) eine Mehrzahl von beabstandeten Anschlussleiterkörpern (118) aufweist, von denen zumindest einer eine zumindest teilweise freiliegende Innenseitenwand (112, 130, 132) hat, die nicht einen Teil der Außenseitenwand (115) des Packages (100) bildet, und eine Bodenfläche (116') der Verkapselung (110) zumindest eine Ausnehmung (198) hat, die zumindest teilweise zumindest eine der Innenseitenwände (112, 130, 132) von zumindest einem der Anschlussleiterkörper (118) freilegt.
  2. Package (100) gemäß Anspruch 1, wobei die Verkapselung (110) teilweise den Träger (102) verkapselt, so dass zumindest ein Teil von zumindest zwei Seitenwänden (112, 130, 132) des Anschlussleiterbereichs (106) freiliegt, die nicht einen Teil der Außenseitenwand (115) des Packages (100) bilden.
  3. Package (100) gemäß Anspruch 1 oder 2, wobei die Verkapselung (110) den Träger (102) teilweise verkapselt, so dass zumindest ein Teil von allen Seitenwänden (112, 130, 132) des Anschlussleiterbereichs (106) in Umfangsrichtung vollständig freiliegt.
  4. Package (100) gemäß einem der Ansprüche 1 bis 3, wobei der Anschlussleiterbereich (106) die Mehrzahl von beabstandeten Anschlussleiterkörpern (118) aufweist, von denen jeder eine zumindest teilweise freiliegende Innenseitenwand (112, 130, 132) hat, die nicht einen Teil der Außenseitenwand (115) des Packages (100) bildet.
  5. Package (100) gemäß einem der Ansprüche 1 bis 4, das eines aus der Gruppe aufweist, die aus Folgendem besteht: - die zumindest eine Ausnehmung (198) umgibt zumindest teilweise zumindest einen Teil der Anschlussleiterkörper (118) individuell, so dass Zwischenräume zwischen zumindest teilweise freiliegenden Innenseitenwänden (112, 130, 132) der Anschlussleiterkörper (118) zumindest teilweise mit Material der Verkapselung (110) gefüllt bleiben; - die zumindest eine Ausnehmung (198) erstreckt sich nur entlang einer zumindest teilweise freiliegenden Innenseitenwand (112) von zumindest einem der Anschlussleiterkörper (118) ; - die zumindest eine Ausnehmung (198) legt zumindest teilweise zumindest einen Teil der Anschlussleiterkörper (118) gemeinsam frei, so dass Zwischenräume zwischen zumindest teilweise freiliegenden Innenseitenwänden (112, 130, 132) der Anschlussleiterkörper (118) frei von Material der Verkapselung (110) sind.
  6. Package (100) gemäß einem der Ansprüche 4 bis 5, wobei zumindest zwei der Anschlussleiterkörper (118) einen kontinuierlichen integralen Abschnitt des Trägers (102) bilden und zumindest ein anderer der Anschlussleiterkörper (118), der die zumindest teilweise freiliegende Innenseitenwand (112, 130, 132) hat, von den anderen Anschlussleiterkörpern (118) getrennt ist.
  7. Package (100) gemäß einem der Ansprüche 4 bis 6, wobei sich einer der Anschlussleiterkörper (118), der die zumindest teilweise freiliegende Innenseitenwand (112, 130, 132) hat, in einer Ecke (173) des Packages (100) befindet.
  8. Package (100) gemäß einem der Ansprüche 4 bis 7, wobei sich zumindest einer der Anschlussleiterkörper (118), der die zumindest teilweise freiliegende Innenseitenwand (112, 130, 132) hat, vollständig in einem Inneren des Packages (100) befindet, das bezüglich einer äußeren seitlichen Fläche (115) des Packages (100) beabstandet ist.
  9. Package (100) gemäß einem der Ansprüche 1 bis 8, wobei eine gesamte Bodenfläche (116) des Trägers (102) über eine gesamte Bodenfläche (116') der Verkapselung (110) hinaus vorsteht.
  10. Package (100) gemäß einem der Ansprüche 1 bis 9, das eines der folgenden Merkmale aufweist: - wobei eine freiliegende Bodenfläche (116') der Verkapselung (110) ein einheitliches Höhenniveau hat; - wobei eine freiliegende Bodenfläche (116') der Verkapselung (110) ein Flächenprofil hat.
  11. Package (100) gemäß einem der Ansprüche 1 bis 10, wobei ein Verhältnis zwischen einer Höhe (1), bis zu der die Innenseitenwand (112, 130, 132) des Anschlussleiterbereichs (106) bezüglich der Verkapselung (110) einerseits freiliegt, und einer Dicke (L) des Trägers (102) andererseits zumindest 20% beträgt.
  12. Elektronische Vorrichtung (150) mit: - einer Aufbauplatte (152); - einem anschlussleiterlosen Package (100) gemäß einem der Ansprüche 1 bis 11, das an der Aufbauplatte (152) angebracht ist; - einer Kopplungsstruktur (154), die das Package (100) elektrisch und mechanisch mit der Aufbauplatte (152) koppelt, so dass die Kopplungsstruktur (154) mit zumindest einem Teil der zumindest teilweise freiliegenden Innenseitenwand (112, 130, 132) des Anschlussleiterbereichs (106) in Kontakt ist.
  13. Elektronische Vorrichtung (150) gemäß Anspruch 12, wobei die Kopplungsstruktur (154) einen ringartigen Bereich (169) hat, der in Umfangsrichtung vollständig mit zumindest einem Teil von allen freiliegenden Seitenwänden (112, 114, 130, 132) des Anschlussleiterbereichs (106) in Kontakt ist.
  14. Elektronische Vorrichtung (150) gemäß Anspruch 12 oder 13, wobei eine durchschnittliche Dicke (D) der Kopplungsstruktur (154) in einer seitlichen Richtung an der Innenseitenwand (112) des Anschlussleiterbereichs (106), die von einer Außenseitenwand (115) des Packages (100) abgewandt ist, größer ist als eine durchschnittliche Dicke (d) der Kopplungsstruktur (154) in einer seitlichen Richtung an der Außenseitenwand (114) des Anschlussleiterbereichs (106).
  15. Verfahren zum Herstellen eines anschlussleiterlosen Packages (100), wobei das Verfahren Folgendes aufweist: - Anbringen eines elektronischen Chips (108) an einem Aufbaubereich (104) eines Trägers (102); - zumindest teilweises Verkapseln des elektronischen Chips (108) und teilweises Verkapseln des Trägers (102) durch eine Verkapselung (110), so dass zumindest ein Teil einer Innenseitenwand (112, 130, 132) des Anschlussleiterbereichs (106) freiliegt, die nicht einen Teil einer Außenseitenwand (115) des Packages (100) bildet; - Anbringen einer Folie (156) mit einem Flächenprofil an einer Bodenfläche (116) des Trägers (102) vor dem Verkapseln derart, dass die Folie (156) nach oben vorsteht, um zumindest teilweise die Innenseitenwand (112, 130, 132) des Anschlussleiterbereichs (106) abzudecken; - Beseitigen der Folie (156) nach dem Verkapseln.
  16. Verfahren gemäß Anspruch 15, wobei das Verfahren ein Beseitigen von Material der Verkapselung (110) aufweist, um dadurch die Innenseitenwand (112, 130, 132) des Anschlussleiterbereichs (106) zumindest teilweise freizulegen.
  17. Verfahren zum Herstellen einer elektronischen Vorrichtung (150), wobei das Verfahren Folgendes aufweist: - Herstellen eines anschlussleiterlosen Packages (100) gemäß einem der Ansprüche 15 bis 16; - Anbringen des Packages (100) an einer Aufbauplatte (152) durch eine Kopplungsstruktur (154), die das Package (100) mit der Aufbauplatte (152) elektrisch und mechanisch koppelt, so dass die Kopplungsstruktur (154) mit zumindest einem Teil der zumindest teilweise freiliegenden Innenseitenwand (112, 130, 132) des Anschlussleiterbereichs (106) in Kontakt ist.
  18. Anschlussleiterloses Package (100) mit: - einem zumindest teilweise elektrisch leitenden Träger (102), der einen Aufbaubereich (104) und einen Anschlussleiterbereich (106) aufweist; - einem elektronischen Chip (108), der an dem Aufbaubereich (104) angebracht ist; - einer Verkapselung (110), die zumindest teilweise den elektronischen Chip (108) verkapselt und teilweise den Träger (102) verkapselt, so dass zusätzlich zu einer Außenseitenwand (114) des Anschlussleiterbereichs (106), wobei die Außenseitenwand (114) einen Teil eines äußeren seitlichen Umrisses des Packages (100) bildet, zumindest ein Teil von zumindest einer weiteren Seitenwand (112, 130, 132) des Anschlussleiterbereichs (106), wobei sich die zumindest eine weitere Seitenwand (112, 130, 132) im Inneren des äußeren seitlichen Umrisses des Packages (100) befindet, freiliegt, um durch eine Kopplungsstruktur (154) abgedeckt zu werden; wobei der Anschlussleiterbereich (106) eine Mehrzahl von beabstandeten Anschlussleiterkörpern (118) aufweist, von denen zumindest einer eine zumindest teilweise freiliegende, weitere Innenseitenwand (112, 130, 132) hat, die nicht einen Teil der Außenseitenwand (115) des Packages (100) bildet, und eine Bodenfläche (116') der Verkapselung (110) zumindest eine Ausnehmung (198) hat, die zumindest teilweise zumindest eine der weiteren Innenseitenwände (112, 130, 132) von zumindest einem der Anschlussleiterkörper (118) freilegt.
DE102017129924.6A 2017-12-14 2017-12-14 Verkapseltes, anschlussleiterloses package mit zumindest teilweise freiliegender innenseitenwand eines chipträgers, elektronische vorrichtung, verfahren zum herstellen eines anschlussleiterlosen packages und verfahren zum herstellen einer elektronischen vorrichtung Active DE102017129924B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102017129924.6A DE102017129924B4 (de) 2017-12-14 2017-12-14 Verkapseltes, anschlussleiterloses package mit zumindest teilweise freiliegender innenseitenwand eines chipträgers, elektronische vorrichtung, verfahren zum herstellen eines anschlussleiterlosen packages und verfahren zum herstellen einer elektronischen vorrichtung
US16/219,415 US10978378B2 (en) 2017-12-14 2018-12-13 Encapsulated leadless package having an at least partially exposed interior sidewall of a chip carrier
CN201811522681.2A CN110021565B (zh) 2017-12-14 2018-12-13 具有芯片载体的至少部分暴露的内侧壁的包封式无引线封装

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102017129924.6A DE102017129924B4 (de) 2017-12-14 2017-12-14 Verkapseltes, anschlussleiterloses package mit zumindest teilweise freiliegender innenseitenwand eines chipträgers, elektronische vorrichtung, verfahren zum herstellen eines anschlussleiterlosen packages und verfahren zum herstellen einer elektronischen vorrichtung

Publications (2)

Publication Number Publication Date
DE102017129924A1 DE102017129924A1 (de) 2019-06-19
DE102017129924B4 true DE102017129924B4 (de) 2021-04-29

Family

ID=66674731

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017129924.6A Active DE102017129924B4 (de) 2017-12-14 2017-12-14 Verkapseltes, anschlussleiterloses package mit zumindest teilweise freiliegender innenseitenwand eines chipträgers, elektronische vorrichtung, verfahren zum herstellen eines anschlussleiterlosen packages und verfahren zum herstellen einer elektronischen vorrichtung

Country Status (3)

Country Link
US (1) US10978378B2 (de)
CN (1) CN110021565B (de)
DE (1) DE102017129924B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017129924B4 (de) * 2017-12-14 2021-04-29 Infineon Technologies Ag Verkapseltes, anschlussleiterloses package mit zumindest teilweise freiliegender innenseitenwand eines chipträgers, elektronische vorrichtung, verfahren zum herstellen eines anschlussleiterlosen packages und verfahren zum herstellen einer elektronischen vorrichtung
EP3879569A1 (de) * 2020-03-11 2021-09-15 Nexperia B.V. Drahtloses halbleitergehäuse und herstellungsverfahren
EP4177941A1 (de) * 2021-11-08 2023-05-10 Nexperia B.V. Elektronisches paket und verfahren zur herstellung davon
CN116207057B (zh) * 2023-03-21 2024-02-02 深圳市芯友微电子科技有限公司 一种微小型封装的加工结构及加工方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US20040080026A1 (en) * 2002-10-24 2004-04-29 Matsushita Electric Industrial Co., Ltd. Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260568A (ja) * 1996-03-27 1997-10-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
US7799611B2 (en) * 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7993979B2 (en) * 2007-12-26 2011-08-09 Stats Chippac Ltd. Leadless package system having external contacts
US8021907B2 (en) * 2008-06-09 2011-09-20 Stats Chippac, Ltd. Method and apparatus for thermally enhanced semiconductor package
US10199311B2 (en) * 2009-01-29 2019-02-05 Semiconductor Components Industries, Llc Leadless semiconductor packages, leadframes therefor, and methods of making
US8133759B2 (en) * 2009-04-28 2012-03-13 Macronix International Co., Ltd. Leadframe
CN102891123B (zh) * 2011-07-22 2018-01-05 超大规模集成电路技术有限责任公司 堆叠式管芯半导体封装体
US9196504B2 (en) * 2012-07-03 2015-11-24 Utac Dongguan Ltd. Thermal leadless array package with die attach pad locking feature
CN105405823A (zh) * 2014-08-20 2016-03-16 飞思卡尔半导体公司 具有可检查的焊接点的半导体装置
US10930581B2 (en) * 2016-05-19 2021-02-23 Stmicroelectronics S.R.L. Semiconductor package with wettable flank
DE102017129924B4 (de) * 2017-12-14 2021-04-29 Infineon Technologies Ag Verkapseltes, anschlussleiterloses package mit zumindest teilweise freiliegender innenseitenwand eines chipträgers, elektronische vorrichtung, verfahren zum herstellen eines anschlussleiterlosen packages und verfahren zum herstellen einer elektronischen vorrichtung
US11069601B2 (en) * 2018-02-27 2021-07-20 Stmicroelectronics, Inc. Leadless semiconductor package with wettable flanks
US11127661B2 (en) * 2018-06-13 2021-09-21 Tongfu Microelectronics Co., Ltd. Semiconductor chip package method and semiconductor chip package device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
US20040080026A1 (en) * 2002-10-24 2004-04-29 Matsushita Electric Industrial Co., Ltd. Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same

Also Published As

Publication number Publication date
US10978378B2 (en) 2021-04-13
US20190189542A1 (en) 2019-06-20
DE102017129924A1 (de) 2019-06-19
CN110021565A (zh) 2019-07-16
CN110021565B (zh) 2023-09-12

Similar Documents

Publication Publication Date Title
DE102017129924B4 (de) Verkapseltes, anschlussleiterloses package mit zumindest teilweise freiliegender innenseitenwand eines chipträgers, elektronische vorrichtung, verfahren zum herstellen eines anschlussleiterlosen packages und verfahren zum herstellen einer elektronischen vorrichtung
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102005004160B4 (de) CSP-Halbleiterbaustein, Halbleiterschaltungsanordnung und Verfahren zum Herstellen des CSP-Halbleiterbausteins
DE102015212831B4 (de) Leistungshalbleitervorrichtung
DE112006003372T5 (de) Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters
DE102004037085A1 (de) Drahtlose Halbleiterpackung und Herstellungsverfahren zum fertigen einer solchen drahtlosen Halbleiterpackung
DE112008000234T5 (de) Vorgeformte Clip-Struktur
DE112005003614T5 (de) Halbleiterbaugruppe für ein Schaltnetzteil und Verfahren zu dessen Montage
DE102014202651A1 (de) Halbleitervorrichtung und Halbleitermodul
DE102015114292A1 (de) Laserbauelement und Verfahren zu seiner Herstellung
DE102008008141A1 (de) Leistungshalbleitermodul und Verfahren zu seiner Herstellung
DE102014116379B4 (de) Leiterrahmenstreifen und verfahren zum elektrischen isolieren gemeinsam benutzter zuleitungen eines leiterrahmenstreifens
DE102020101098B4 (de) Leadframe, gekapseltes Package mit gestanzter Leitung und gesägten Seitenflanken, und entsprechendes Herstellungsverfahren
DE102013020973A1 (de) Ein QFN mit benetzbarer Flanke
DE102012212968A1 (de) Optoelektronisches halbleiterbauteil mit elektrisch isolierendem element
DE102016107792B4 (de) Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
DE102015106444A1 (de) Optoelektronische Bauelementanordnung und Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementanordnungen
DE112019005011T5 (de) Halbleiterbauteil und verfahren zur herstellung eines halbleiterbauteils
DE102013108585A1 (de) Halbleitervorrichtung mit einer entspannungsschicht und herstellungsverfahren
DE102019112621A1 (de) Drahtgebondetes gehäuse mit einteiliger freiliegender wärme-senke und leitungen
DE102014111908A1 (de) Hybrid-Leadframe und Verfahren zum Herstellen desselben
DE102015214228A1 (de) Verfahren zur Herstellung eines Bauelements und ein Bauelement
DE112006003664B4 (de) Herstellung eines QFN-Gehäuses für eine integrierte Schaltung und damit hergestelltes QFN-Gehäuse und Verwendung eines Leiterrahmens dabei
DE112018001239T5 (de) Halbleiterbauelement, verfahren zur herstellung desselben und halbleitermodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative