DE102013108585A1 - Halbleitervorrichtung mit einer entspannungsschicht und herstellungsverfahren - Google Patents

Halbleitervorrichtung mit einer entspannungsschicht und herstellungsverfahren Download PDF

Info

Publication number
DE102013108585A1
DE102013108585A1 DE102013108585.7A DE102013108585A DE102013108585A1 DE 102013108585 A1 DE102013108585 A1 DE 102013108585A1 DE 102013108585 A DE102013108585 A DE 102013108585A DE 102013108585 A1 DE102013108585 A1 DE 102013108585A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor device
dielectric material
main body
layer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013108585.7A
Other languages
English (en)
Other versions
DE102013108585B4 (de
Inventor
Peter Nelle
Uwe Schmalzbauer
Jürgen Holzmüller
Markus Zundel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013108585A1 publication Critical patent/DE102013108585A1/de
Application granted granted Critical
Publication of DE102013108585B4 publication Critical patent/DE102013108585B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

Eine Halbleitervorrichtung (500) weist einen Hauptkörper (100) mit einem einkristallinen Halbleiterkörper (120) auf. Eine Schichtstruktur (200) grenzt direkt an einen zentralen Bereich (610) einer Hauptoberfläche (101) des Hauptkörpers (100) an und weist eine harte dielektrische Schicht auf, die aus einem ersten dielektrischen Material mit einem Young-Modul von mehr als 10 GPa erstellt wurde. Eine Entspannungsschicht (300) grenzt gegenüber des Hauptkörpers (100) direkt an die Schichtstruktur (200) an und erstreckt sich bis über einen äußeren Rand (203) der Schichtstruktur (200) hinaus. Das Bereitstellen der Schichtstruktur (200) in einem Abstand zum Rand des Hauptkörpers (100) und das Bedecken der äußeren Oberfläche (201, 203) der Schichtstruktur (200) mit der Entspannungsschicht (300) erhöht die Zuverlässigkeit der Vorrichtung (500).

Description

  • HINTERGRUND
  • Passivierungsschichten, zum Beispiel Plasmaoxid- oder Plasmanitridschichten, schützen Halbleiterdies gegen Korrosion und mechanische Schäden. Eine Passivierungsschicht wird typischerweise nach dem Strukturieren der obersten Metallisierungs- oder Verdrahtungsschicht erstellt. Eine Entspannungsschicht, z.B. eine Polyimidschicht, verbessert die Adhäsion zwischen der Passivierungsschicht und einer Pressmasse, die den Halbleiterdie verkapselt. Es ist erstrebenswert die Verlässlichkeit von Halbleitervorrichtungen zu verbessern.
  • Es ist eine Aufgabe der Erfindung, eine solche Halbleitervorrichtungen und eine Herstellungsverfahren für eine Halbleitervorrichtungen anzugeben.
  • Die Aufgabe wird gelöst durch die Lehre der nebengeordneten Patentansprüche. Weiterbildungen sind Gegenstand der abhängigen Ansprüche.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform weist eine Halbleitervorrichtung einen Hauptkörper auf, der einen einkristallinen Halbleiterkörper aufweist. Eine Schichtstruktur grenzt direkt an einen zentralen Bereich einer Hauptoberfläche des Hauptkörpers an und weist eine harte dielektrische Schicht auf, die aus einem ersten dielektrischen Material mit einem Young-Modul von mehr als 10 Gigapascal (GPa) erstellt wird. Eine dielektrische Entspannungsschicht grenzt gegenüber des Hauptkörpers direkt an die Schichtstruktur an und erstreckt sich bis über einen äußeren Rand der Schichtstruktur hinaus.
  • Gemäß einer ein Verfahrens zur Herstellung einer Halbleitervorrichtung bereitstellenden Ausführungsform, wird eine Schichtstruktur in einem zentralen Bereich einer Hauptoberfläche eines Hauptkörpers erstellt, der einen einkristallinen Halbleiterkörper aufweist. Die Schichtstruktur weist eine harte dielektrische Schicht auf, die ein erstes dielektrisches Material mit einem Young-Modul von mehr als 10 GPa aufweist. Eine dielektrische Entspannungsschicht wird erstellt, um die Schichtstruktur zu bedecken und sich bis über einen äußeren Rand der Schichtstruktur hinaus zu erstrecken.
  • Durch das Lesen der folgenden Detailbeschreibung und durch das Betrachten der Zeichnungen wird der Fachmann zusätzliche Merkmale und Vorteile erkennen können.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die Zeichnungen wurden aufgenommen, um ein besseres Verständnis der vorliegenden Erfindung zu ermöglichen. Die Zeichnungen stellen Ausführungsformen der vorliegenden Erfindung dar und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erläutern. Andere Ausführungsformen der vorliegenden Erfindung und viele beabsichtigte Vorteile der vorliegenden Erfindung werden dadurch leicht zu verstehen sein, insbesondere durch Rückgriff auf die folgende Detailbeschreibung.
  • 1 ist eine schematische Querschnittsansicht eines Randbereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die eine Entspannungsschicht mit einem Bereich in Kontakt zu einer einkristallinen Halbleiteroberfläche vorsieht.
  • 2A ist eine schematische Querschnittsansicht einer elektronischen Baugruppe gemäß eines Vergleichsbeispiels.
  • 2B ist ein schematisches Diagramm, das einen Verspannungsgradienten entlang eines Vorrichtungsrandes gemäß eines Vergleichsbeispiels darstellt.
  • 2C ist ein schematisches Diagramm, das einen Verspannungsverlauf entlang eines Vorrichtungsrandes gemäß einer Ausführungsform darstellt.
  • 2D ist ein schematisches Diagramm, das die durch die Ausführungsformen bewirkte Verspannungsreduktion visualisiert.
  • 3A ist eine schematische Querschnittsansicht eines Randbereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die eine Entspannungsschicht mit einem Bereich in Kontakt zu einer nicht einkristallinen Oberfläche vorsieht.
  • 3B ist eine schematische Querschnittsansicht eines Bereichs einer elektronischen Baugruppe gemäß einer weiteren Ausführungsform.
  • 4A ist eine schematische Querschnittsansicht eines Randbereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die eine Vereinzelung von Halbleitervorrichtungen durch Sägen aus einer Hauptoberfläche vorsieht.
  • 4B ist eine schematische Querschnittsansicht eines Randbereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die eine Vereinzelung von Halbleiterdies durch Ätzen aus einer Hauptoberfläche vorsieht.
  • 4C ist eine schematische Querschnittansicht eines Randbereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die eine Vereinzelung von Halbleiterdies durch ein Sägen außerhalb einer umlaufenden Grabenstruktur vorsieht.
  • 4D ist eine schematische Querschnittsansicht eines Randbereichs einer Halbleitervorrichtung gemäß einer Ausführungsform, die eine Vereinzelung von Halbleiterdies durch ein Sägen durch umlaufende Grabenstrukturen vorsieht.
  • 4E ist eine schematische Querschnittsansicht eines Kerbgebiets (kerf portion) eines Halbleitersubstrats gemäß einer Ausführungsform, die ein teilweises Füllen von umlaufenden Grabenstrukturen vorsieht.
  • 5 ist ein vereinfachtes Flussdiagramm, das ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer weiteren Ausführungsform darstellt.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird auf die Zeichnungen Bezug genommen, die einen Teil dieser Beschreibung bilden, und in denen durch Abbildungen bestimmte Ausführungsformen gezeigt werden, in denen die Erfindung betrieben werden kann. Es versteht sich, dass andere Ausführungsformen benutzt werden und strukturelle oder logische Änderungen vorgenommen werden können, ohne den Rahmen der vorliegenden Erfindung zu verlassen. Zum Beispiel können Eigenschaften, die als Teil einer Ausführungsform dargestellt oder beschrieben werden, in Verbindung mit anderen Ausführungsformen benutzt werden, um eine weitere Ausführungsform zu erhalten. Die vorliegende Erfindung soll solche Modifikationen und Variationen beinhalten. Die Beispiele werden mit einer spezifischen Sprache beschrieben, die den Geltungsrahmen der beigefügten Patentansprüche nicht beschränken soll. Die Zeichnungen sind nicht maßstabsgetreu und nur zur Erläuterung gedacht. Zur besseren Verständlichkeit wurden gleichen Elementen oder Herstellungsprozessen das gleiche Bezugszeichen in verschiedenen Zeichnungen zugewiesen, wenn es nicht anders vermerkt ist.
  • Begriffe wie "umfassen", "enthalten", "aufweisen" und ähnliche Begriffe sind offene Begriffe, d.h. neben den "umfassten" Elementen können weitere Elemente vorliegen. Mit bestimmten und unbestimmten Artikeln gekennzeichnete Elemente können sowohl im Singular als auch im Plural vorliegen, sofern nicht ausdrücklich anders gekennzeichnet.
  • 1 stellt einen Randbereich 690 eines Halbleiterdies 500a einer Halbleitervorrichtung 500 mit einem Hauptkörper 100 mit einer flachen Hauptoberfläche 101 dar. Der Hauptkörper 100 weist einen einkristallinen Halbleiterkörper 120 auf, der aus einem einkristallinen Halbleitermaterial ausgebildet ist, zum Beispiel aus Silizium Si, Siliziumcarbid SiC, Germanium Ge, Siliziumgermanium SiGe, Galliumnitrid GaN oder Galliumarsenid GaAs. Der Halbleiterkörper 120 kann sowohl dotierte Schichten und Gebiete beider Leitfähigkeitstypen als auch weitere leitfähige und isolierende Strukturen aufweisen.
  • In einem Zellenbereich des Hauptkörpers 100, der einem zentralen Bereich 610 der Hauptoberfläche 101 entspricht, können Elemente von einer oder mehreren Dioden- oder Feldeffekttransistor-(FET) Strukturen ausgebildet sein, die die Funktion der Halbleitervorrichtung 500 bestimmen. Die Halbleitervorrichtung 500 kann zum Beispiel eine Halbleiterdiode, ein IGFET (Feldeffekttransistor mit isoliertem Gate, insulated gate field effect transistor), zum Beispiel ein MOSFET (Metalloxidhalbleiterfeldeffekttransistor, metal oxide semiconductor field effect transistor) im gewöhnlichen Sinn, der FETs mit Gateelektroden aus Metall und Nichtmetall aufweist, oder ein IGBT (bipolarer Transistor mit isoliertem Gate, insulated gate bipolar transistor) sein. Jede Dioden- oder Feldeffekttransistorstruktur kann eine in einem oder mehreren Zellenfeldern angeordnete Mehrzahl von Zellen aufweisen. Die Halbleitervorrichtung 500 kann auch eine Superjunction-Vorrichtung sein.
  • Die dargestellte Ausführungsform sieht in einem Abstand zum Hauptkörper 100 Gateelektroden 215a vor. Gemäß weiterer Ausführungsformen kann der Halbleiterkörper 120 Gategrabenstrukturen aufweisen, die sich von der Hauptoberfläche 101 aus in den Halbleiterkörper 120 erstrecken, wobei die Gategrabenstrukturen Gateelektrodenstrukturen, Gatedielektrika, Feldelektroden und isolierende Strukturen aufweisen, die die Gateelektrodenstrukturen und die Feldelektroden voneinander und von dem Halbleitermaterial isolieren, in das die Gategrabenstrukturen eingebettet sind.
  • Eine Schichtstruktur 200 grenzt direkt an den zentralen Bereich 610 der Hauptoberfläche 101 an. Die Schichtstruktur 200 weist eine oder mehrere dielektrische Schichten auf und kann leitfähige Strukturen 215, zum Beispiel Gateelektroden 215a, aufweisen, die an der Hauptoberfläche 101 und/oder in einer oder mehreren von der Hauptoberfläche 101 entfernten Verdrahtungsebenen ausgebildet sind. Gemäß der dargestellten Ausführungsform kann die Schichtstruktur 200 zumindest in Abschnitten ein unterhalb der Gateelektroden 215a ausgebildetes Gatedielektrikum 210 aufweisen. Das Gatedielektrikum 210 kann ein thermisch gewachsenes Halbleiteroxid sein, wie ein Siliziumoxid im Fall eines einkristallinen Siliziumhalbleiterkörpers 120. Ein oder mehrere Zwischenschichtdielektrika 220 isolieren benachbarte leitfähige Strukturen 215, 215a innerhalb der gleichen Verdrahtungsebene und können benachbarte Verdrahtungsebenen separieren.
  • Die Schichtstruktur 200 kann eine dielektrische Hauptschicht aufweisen, die aus BSG (Borsilikatglas, boron silicate glass), PSG (Phosphorsilikatglass, phosphorous silicate glass) oder BPSG (Borphosphorsilikatglass, boron phosphorous silicate glass) erstellt ist. Eine dünne Siliziumoxidschicht, die zum Beispiel mittels TEOS (Tetraethylorthosilan) als Precursormaterial aufgebracht wird, kann zwischen der dielektrischen Hauptschicht und der Hauptoberfläche 101 angeordnet sein.
  • Die Schichtstruktur 200 weist mindestens eine harte dielektrische Schicht 290 auf, die aus einem ersten dielektrischen Material mit einem Young-Modul von mehr als 10 GPa erstellt wurde. Gemäß einer Ausführungsform ist das erste dielektrische Material ein anorganisches Dielektrikum. Zum Beispiel ist die harte dielektrische Schicht 290 eine Passivierungsschicht, wie eine Siliziumoxischicht, eine Siliziumnitridschicht, oder eine Siliziumoxinitridschicht, die durch Gasphasenabscheidung bereitgestellt wird und eine Dicke von mindestens 0,2 und maximal 2,0 Mikrometern aufweist.
  • Eine Entspannungsschicht 300 grenzt gegenüber des Hauptkörpers 100 direkt an eine Schichtoberfläche 201 der Schichtstruktur 200 an und erstreckt sich bis über den äußeren Rand der Schichtstruktur 200 hinaus. Die Entspannungsschicht 300 weist ein zweites dielektrisches Material mit einem Young-Modul auf, der maximal halb so groß wie der Young-Modul des die erste dielektrische Schicht 290 bildenden ersten dielektrischen Materials ist, oder besteht daraus. Ein erster Bereich der Entspannungsschicht 300, der an die Schichtoberfläche 201 angrenzt und ein zweiter Bereich, der an eine gegenüber der Schichtoberfläche 201 geneigte äußere Oberfläche 203 der Schichtstruktur 200 angrenzt, können aus dem gleichen zweiten dielektrischen Material oder aus unterschiedlichen zweiten dielektrischen Materialien bestehen.
  • Gemäß einer Ausführungsform beträgt der Young-Modul des oder der zweiten dielektrischen Materialien maximal ein Zehntel des Young-Moduls des ersten dielektrischen Materials. Jedes zweite dielektrische Material kann ein Polymer mit einem Young-Modul von weniger als 10 GPa sein. Beispielsweise weist jedes zweite dielektrische Material Polyimid, Benzocyclobuten, Polynorbornen, Polystyren, Polycarbonat, Parylen, Epoxidharz oder eine Mischung davon auf oder besteht daraus. In einer bestimmten Ausführungsform ist das erste dielektrische Material zum Beispiel ein Siliziumoxid mit einem Young-Modul von ungefähr 80 GPa und das zweite dielektrische Material ist Polyimid mit einem Young-Modul von ungefähr 3,2 GPa.
  • Die Entspannungsschicht 300 bedeckt die äußere Oberfläche 203 der Schichtstruktur 200, wobei die äußere Oberfläche 203 gegenüber der Schichtoberfläche 201 geneigt ist. Gemäß einer Ausführungsform ist die äußere Oberfläche 203 senkrecht zur Schichtoberfläche 201. Die Entspannungsschicht 300 bedeckt einen inneren Randbereich 691 der Hauptoberfläche 101, der den zentralen Bereich 610 umgibt, und einen Teil des Randbereichs 690 zwischen dem zentralen Bereich 610 und einem äußeren Rand 103 des Hauptkörpers 100 bildet. Der Abstand zwischen einem äußeren Rand 303 der Entspannungsschicht 300 und der äußeren Oberfläche 203 der Schichtstruktur 200 kann mindestens 3 Mikrometer betragen und kann in einer bestimmten Ausführungsform mindestens 5 Mikrometer betragen. Der Abstand zwischen dem äußeren Rand 303 der Entspannungsschicht 300 und dem äußeren Rand 103 des Hauptkörpers 100 kann mindestens 5 Mikrometer betragen. In einer bestimmten Ausführungsform kann er mindestens 10 Mikrometer betragen. Die Halbleitervorrichtung 500 kann des Weiteren eine Pressmasse 400 aufweisen, die den Halbleiterdie 500a verkapselt. Das Material der Pressmasse 400 kann ein keramisches Material oder ein Plastik sein.
  • Ein Zurückziehen der äußeren Oberfläche 203 der Schichtstruktur 200 von dem äußeren Rand 103 des Hauptkörpers 100, d.h. ein Ausbilden der Schichtstruktur 200 in einem Abstand zum äußeren Rand 103, ermöglicht es, die äußere Oberfläche 203 mittels eines Ätzprozesses auszubilden. Im Gegensatz zu einem Sägeprozess hinterlässt ein Ätzprozess keine Risse (cracks) in den geätzten Seitenwänden, so dass die äußere Oberfläche 203 typischerweise keine Risse aufweist. Die äußere Oberfläche 203 der Schichtstruktur 200 wird durch ein Sägen eines Halbleitersubstrats, um vereinzelte Halbleiterdies 500a zu erhalten, nicht nachteilig beeinflusst, wobei in dem Halbleitersubstrat eine Mehrzahl von gleichen Halbleiterdies 500a ausgebildet werden. Ein Verlängern der Entspannungsschicht 300 über den Rand der Schichtstruktur 200 hinaus schützt die äußere Oberfläche 203 gegen thermomechanische Verspannungen, die durch nachfolgende Prozessschritte mit kurzfristiger Hitzeentwicklung, wie Löten, verursacht werden.
  • 2A stellt einen durch anfangs nicht kritische Merkmale eine Sägens ausgelösten zerstörerischen Mechanismus dar. Eine Schichtstruktur 200 ist auf einer Hauptoberfläche 101 eines Hauptkörpers 100 vorgesehen, der einen Halbleiterkörper 120 aufweist. Die Schichtstruktur 200 weist leitfähige Strukturen 215 auf, die unter anderem mindestens eine Gateelektrode 215a und ein Gatedielektrikum 210 aufweisen, das die Gateelektrode 215a und den einkristallinen Halbleiterkörper 120 trennt. Die Schichtstruktur 200 bedeckt die Hauptoberfläche 101 vollständig, so dass eine äußere Oberfläche 203 der Schichtstruktur 200 mit einem äußeren Rand 103 des Hauptkörpers 100 bündig ist. Eine Entspannungsschicht 300 wird zumindest in einem Teil der Schichtstruktur 200 aufgebracht. Ein Halbleiterdie 500a, der den Hauptkörper 100, die Schichtstruktur 200 und die Entspannungsschicht 300 aufweist, kann durch ein Sägen eines Halbleitersubstrats erhalten werden, das eine Mehrzahl von identischen Halbleiterdies 500a bereitstellt.
  • Das Sägen kann kleine Risse 281 entlang der äußeren Oberfläche 203 der Schichtstruktur 200 hervorrufen. Die kleinen Risse 281 sind typischerweise nicht länger als 10 bis 15 Mikrometer und beeinflussen die Funktionalität des Halbleiterdies 500a nicht notwendigerweise nachteilhaft, so dass der vereinzelte Halbleiterdie 500a anfänglich alle Funktionalitätstests bestehen kann.
  • Der Halbleiterdie 500a kann an einer Hitzeableitplatte 510 befestigt sein, die eine gegenüber der Hauptoberfläche 101 liegende rückwärtige Oberfläche 102 des Hauptkörpers 100 direkt kontaktiert, wobei der Hauptkörper 100 eine Rückseitenmetallisierung 110 entlang der rückwärtigen Oberfläche 102 aufweisen kann oder nicht. Die Hitzeableitplatte 510 kann beispielsweise aus Kupfer Cu oder einer Kupfer aufweisenden Legierung ausgebildet sein. Eine Pressmasse 400 verkapselt den Halbleiterdie 500a und kann zumindest Teile der Hitzeableitplatte 510 unbedeckt lassen. Die Pressmasse 400 ist etwa ein Plastik oder ein keramisches Material.
  • Eine durch den verkapselten Halbleiterdie 500a bereitgestellte Halbleitervorrichtung 500 wird auf einer Leiterplatte (PCB, printed circuit board) 720 durch Löten befestigt, wodurch sich eine Lötschicht 715 zwischen der Hitzeableitplatte 510 und der PCB 720 ergibt. Währen des Lötens bei Temperaturen von zum Beispiel 260 Grad Celsius expandiert die Pressmasse 400, wodurch eine Zugspannung entlang der äußeren Oberfläche 203 der Schichtstruktur 200 hervorgerufen wird. Die hervorgerufene Zugspannung ist eine Funktion der Löttemperatur, insbesondere wenn die Löttemperatur hochgefahren wird.
  • 2B zeigt, dass für den Aufbau aus 2A die effektive Zugspannung bei einem schnellen Aufheizen von 200 Grad Celsius pro Sekunde ungefähr 100 Megapascal (MPa) betragen kann. Die Zugspannung kann Bereiche der Schichtstruktur 200 auf beiden Seiten eines Anfangs nicht kritischen Risses 281 derart auseinanderziehen, dass der Riss bis zu einigen einhundert Mikrometern weit in einer Richtung parallel zur Hauptoberfläche 101 in die Schichtstruktur 200 vordringt, wie durch die gepunktete Linie in 2A gekennzeichnet. Der vordringende Riss kann für einige Vielfache von 10 Mikrometern in den Halbleiterkörper 120 eindringen und den Halbleiterkörper 120 zum Beispiel unterhalb eines Gatedielektrikums 210 verlassen. Beim Vordringen in das Gatedielektrikum kann der Riss das Gatedielektrikum 210 beschädigen. Im Ergebnis wird die Halbleitervorrichtung 500 fehlerhaft.
  • Ein Zurückziehen der äußeren Oberfläche 203 der Schichtstruktur 200 von dem äußeren Rand 103 des Halbleiterdies 500a, entlang dem der Halbleiterdie 500a gesägt wird, verringert die anfänglichen Schäden der Schichtstruktur 200.
  • Ein Ausdehnen der Entspannungsschicht 300 bis über die äußere Oberfläche 203 der Schichtstruktur 200 hinaus verringert die auf die äußere Oberfläche 203 wirkende Spannung beträchtlich, wie in 2C dargestellt ist. Als Ergebnis beider Maßnahmen wird die Verlässlichkeit der Halbleitervorrichtung 500 beträchtlich verbessert.
  • 2D zeigt die Zugspannung Sy in MPa am Rand einer durch eine Siliziumoxidschicht mit einer Dicke von 2 Mikrometern verkörperten Schichtstruktur 200. In einer herkömmlichen Anordnung 802 ist die Zugspannung Sy größer als 60 MPa, wie in Spalte 812 dargestellt. Das Zurückziehen des äußeren Randes der Siliziumoxidschicht 200a um 20 Mikrometer wie in der Anordnung 804 verringert die maximale Zugspannung um ungefähr 10 GPa, wie in Spalte 814 dargestellt. Das Zurückziehen des äußeren Randes der Siliziumoxidschicht 200a um 30 Mikrometer und das Ausdehnen einer durch eine Polyimidschicht verkörperten Entspannungsschicht 300 um 10 Mikrometer über den Rand der Siliziumoxidschicht 200a hinaus wie in der Anordnung 806 verringert die maximale Verspannung ungefähr um einen Faktor 10, wie in Spalte 816 dargestellt.
  • 3A bezieht sich auf eine Ausführungsform, die sich von der Ausführungsform der 1 dadurch unterscheidet, dass der Hauptkörper 100 eine zusätzliche Schicht 190 zwischen der Hauptoberfläche 101 und dem Halbleiterkörper 120 aufweist. Die zusätzliche Schicht 190 kann ausschließlich im inneren Randbereich 691, ausschließlich im äußeren Randbereich 699 oder im kompletten Randbereich 690 ausgebildet sein. Die zusätzliche Schicht 190 kann eine Teilschicht der Schichtstruktur 200 sein. Gemäß einer Ausführungsform kann die zusätzliche Schicht 190 eine dünne dielektrische Schicht mit einer Dicke von weniger als 200 Nanometern sein. Zum Beispiel kann die zusätzliche Schicht 190 eine dünne Siliziumnitridschicht oder eine dünne Siliziumoxidschicht wie etwa ein natives Oxid oder ein Anschlussoxid (terminal oxide) sein.
  • Die elektronische Baugruppe 3B unterscheidet sich von der elektronischen Baugruppe aus 2A dadurch, dass die Schichtstruktur 200 in einem Randbereich 690 der Hauptoberfläche 101 fehlt, und dass die Entspannungsschicht 300 sich bis über den äußeren Rand 203 der Schichtstruktur 200 hinaus erstreckt. Da durch Sägen verursachte Schäden in der Schichtstruktur 200 vermieden werden und da die Entspannungsschicht 300 den äußeren Rand 203 wirksam vor Zugspannungen während des Lötens der Halbleitervorrichtung 500 auf die PCB 720 schützt, entstehen weniger Risse in der Schichtstruktur 200 und das Vordringen der Risse wird unterdrückt. Die elektronische Baugruppe 700 zeigt weniger Fehler während des Betriebs.
  • Die Halbleitervorrichtung 500 der 1, 3A und 3B können auf einem Halbleitersubstrat, wie etwa einem Siliziumwafer, mit einer Mehrzahl von Vorrichtungsbereichen hergestellt werden, die in einer Matrix angeordnet sind und durch Kerbgitter (Kerbrahmen, kerf grid, kerf frame) getrennt sind. Der Kerbrahmen kann Prozessüberwachungs-(PCM, process control monitoring)Merkmale, Testschaltkreise und/oder lithographische Markierungen aufweisen. In jedem Vorrichtungsbereich wird ein Halbleiterdie 500a durch Bereitstellen einer die harte dielektrische Schicht aufweisenden Schichtstruktur in einem zentralen Bereich jedes der Vorrichtungsbereiche und durch Erstellen einer Entspannungsschicht in einem Abstand von dem Kerbrahmen in jedem Vorrichtungsbereich ausgebildet. In jedem Vorrichtungsbereich bedeckt die Entspannungsschicht die Schichtstruktur und erstreckt sich bis über einen äußeren Rand der Schichtstruktur hinaus.
  • Gemäß einer Ausführungsform wird das Halbleitersubstrat entlang des Kerbrahmens gesägt um die Halbleiterdies zu vereinzeln. Wie in 4A dargestellt, hat die sich ergebende raue Randoberfläche 105 des Hauptkörpers 100, die den Halbleiterkörper 120 aufweist, eine Oberflächenrauhigkeit von mehr als 0,1 Mikrometer.
  • Gemäß einer weiteren Ausführungsform vereinzelt ein Ätz- oder Laserschneideprozess die Halbleiterdies 500a aus dem Halbleitersubstrat. Der Ätz- und Laserschneidprozess hinterlässt eine glatte Randoberfläche 106 mit einer beträchtlich niedrigeren Oberflächenrauhigkeit, von z.B. weniger als 0,1 Mikrometer, wie etwa in 4B dargestellt.
  • PCM-Merkmale, Testschaltkreise und lithographische Markierungen können zumindest teilweise mittels eines Lift-Off-Prozesses unter Verwendung von HF oder mittels eines plasmaunterstützen Ätzprozesses zum vollständigen Ätzen durch das Halbleitersubstrat, oder durch einen Sägeprozesse entfernt werden.
  • Gemäß einer weiteren Ausführungsform, die beispielhaft in 4B dargestellt ist, weist der Halbleiterdie 500a einen umlaufenden Graben 122 auf, der vollständig in dem äußeren Randbereich 699 oder zum Teil in dem äußeren Randbereich 699 und zum Teil in einem Kerbrahmen 820 ausgebildet ist. Der umlaufende Graben 122 kann sich von der Hauptoberfläche 101 aus in den Hauptkörper 100 erstrecken. Die Tiefe des umlaufenden Grabens 122 kann beispielsweise mindestens 0,1 und maximal 60 Mikrometer betragen. Die Tiefe und Breite der umlaufenden Gräben 122 können variieren. Gräben mit breiten Öffnungen können vollständig oder teilweise gefüllt sein, zum Beispiel mit konform aufgebrachten Schichten. Gemäß einer Ausführungsform ist das Zentrum der umlaufenden Gräben 122 eine Aussparung oder einen Hohlraum. Die umlaufenden Gräben 122 verhindern das Vordringen von Rissen aus Sägedefekten an der Randoberfläche 105, 106 in den Hauptkörper 100.
  • Wie in 4C dargestellt, kann das Halbleitersubstrat außerhalb der umlaufenden Gräben 122 gesägt werden, wobei eine raue Randoberfläche 105 zwischen der Hauptoberfläche 101 und der gegenüberliegenden rückwärtigen Oberfläche zurückbleibt.
  • Gemäß einer weiteren Ausführungsform wird ein Sägen über die gesamte Breite des Kerbrahmens ausgeführt und schneidet jeweils beide benachbarte Gräben. Die Gräben können in einem zentralen leeren Bereich derart geschnitten werden, dass die Seitenwände der Gräben fehlerfrei und unberührt zurückbleiben.
  • Wie in 4D dargestellt, ist ein von der Grabenstruktur 122 herrührender erster Bereich 106a der Randoberfläche glatt und ein vom Sägen herrührender zweiter Bereich 105b weist eine Oberflächenrauhigkeit von mehr als 0,1 Mikrometer auf. Eine Randoberfläche 105, 106 des Hauptkörpers 100, die senkrecht zu der Hauptoberfläche 101 steht, stellt sowohl einen ersten Bereich zwischen der Hauptoberfläche 101 und einem durch die Grabenunterseite vorgegebenen Absatz als auch einen zweiten Bereich zwischen dem Absatz und einer der Hauptoberfläche 101 gegenüberliegenden rückwärtigen Oberfläche bereit. Die Grabenstruktur 122 kann sich von der Hauptoberfläche 101 aus oder von der gegenüberliegenden rückwärtigen Oberfläche aus in den Halbleiterkörper 100 erstrecken. Jedenfalls ist in einem schmaleren der sich auf die Grabenstruktur 122 beziehenden ersten und zweiten Bereiche die Rauhigkeit maximal 0,1 Mikrometer und in einem breiteren der ersten und zweiten Bereiche außerhalb der Grabenstruktur 122 größer als 0,1 Mikrometer.
  • Eine äußere Oberfläche ohne anfängliche Schädigung verursacht keine Risse. Die Sägefläche kann beispielsweise eine Breite zwischen 40 und 100 Mikrometern aufweisen und die Breite der Gräben kann zwischen 5 und 20 Mikrometern liegen. Der Prozess kann mit IC-Technologien kombiniert werden, die Gräben aus anderen Gründen vorsehen, zum Beispiel mit Smart-Transistortechnologien, die Leistungstransistortechnologien mit logischen Schaltkreisen auf dem gleichen Halbleiterdie 500a kombinieren.
  • 4E stellt ein Halbleitersubstrat 500b mit einem Kerbrahmen 820a, 820b dar, der zwei Vorrichtungsbereiche 830 trennt. Jeder Vorrichtungsbereich 830 sieht einen Halbleiterdie 500a vor. Jeder Halbleiterdie 500a weist einen zentralen Bereich 610 mit einer auf einem Hauptkörper 100 ausgebildeten Schichtstruktur 200 auf. Eine Entspannungsschicht 300 erstreckt sich bis über Ränder der Schichtstruktur 200 hinaus in jeweilige den zentralen Bereich 610 umgebende Randbereiche 690 hinein. In den Randbereichen 690 erstrecken sich umlaufende Gräben 122 von einer Hauptoberfläche 101 in den entsprechenden Hauptkörper 100 und umgeben die zentralen Bereiche 610. Eine konforme Oxidschicht 124 und eine konforme Polysiliziumschicht 126 können die Seitenwände und Unterseiten der umlaufenden Gräben 122 auskleiden und einen Hohlraum 129 in den Zentren der umlaufenden Gräben 122 bestehen lassen. Gemäß einer Ausführungsform ist der Kerbrahmen 820a ein Teil oder der vollständige Bereich des Halbleitersubstrats 500b zwischen zwei benachbarten umlaufenden Gräben 122. Gemäß einer weiteren Ausführungsform weist der Kerbrahmen 820b die inneren zum benachbarten Halbleiterdie 500a orientierten Seitenwände der umlaufenden Gräben 122 auf. Der Kerbrahmen 820a, 820b kann eine Breite zwischen ungefähr 50 bis 60 Mikrometern aufweisen und die umlaufenden Gräben 122 können eine Breite zwischen ungefähr 5 bis 20 Mikrometern aufweisen.
  • Gemäß 5 weist ein Verfahren zur Herstellung einer Halbleitervorrichtung ein Erstellen einer Schichtstruktur in einem zentralen Bereich einer Hauptoberfläche eines Hauptkörpers auf, der einen einkristallinen Halbleiterkörper aufweist (502). Die Schichtstruktur weist eine harte dielektrische Schicht auf, die ein erstes dielektrisches Material mit einem Young-Modul von mehr als 10 GPa aufweist. Eine Entspannungsschicht mit einem niedrigeren Young-Modul wird bereitgestellt, um die Schichtstruktur zu bedecken und um sich bis über einen äußeren Rand der Schichtstruktur hinaus zu erstrecken (504). Die Entspannungsschicht kann ein zweites dielektrisches Material aufweisen, dessen Young-Modul maximal die Hälfte des Young-Moduls des ersten dielektrischen Materials beträgt.
  • Gemäß einer Ausführungsform kann die Entspannungsschicht bereitgestellt sein, um zumindest einen direkt an den zentralen Bereich der Hauptoberfläche angrenzenden inneren Randbereich zu bedecken. Das Bereitstellen der Schichtstruktur kann ein Aufbringen der das erste dielektrische Material aufweisenden harten dielektrischen Schicht und ein Entfernen der harten dielektrischen Schicht in Randbereichen aufweisen. Dies kann zum Beispiel durch einen maskierten Ätzprozess ausgeführt werden. Anders als ein Sägeprozess hinterlassen Plasmaätzprozesse keine Risse in den geätzten Seitenwänden. Das Bereitstellen der Entspannungsschicht kann ein Aufbringen einer unstrukturierten Entspannungsschicht und ein Entfernen eines Teils der unstrukturierten Entspannungsschicht von dem äußeren Randbereich aufweisen. Das erste dielektrische Material kann beispielsweise Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, undotiertes Silikatglas, Borsilikatglas, Phosphorsilikatglas oder Borphosphorsilikatglas sein. Beispiele für das zweite dielektrische Material sind Polyimid, Benzocyclobuten, Polynorbornen, Polystyren, Polycarbonat, Parylen und Epoxidharz.
  • Obwohl an dieser Stelle ausgewählte Ausführungsformen dargestellt und beschrieben wurden, wird der Fachmann erkennen, dass eine Vielzahl von alternativen und/oder äquivalenten Ausführungsformen an die Stelle der ausgewählten Ausführungsformen, die gezeigt und beschrieben wurden, gesetzt werden könnten, ohne den Rahmen der vorliegenden Erfindung zu verlassen. Diese Anmeldung soll jede Anpassung oder Variation der ausgewählten und hier diskutierten Ausführungsformen beinhalten.
  • Diese Erfindung soll deshalb nur durch die Ansprüche und deren Äquivalente beschränkt sein.

Claims (24)

  1. Eine Halbleitervorrichtung (500), umfassend: einen Hauptkörper (100), der einen einkristallinen Halbleiterkörper (120) aufweist; eine Schichtstruktur (200), die direkt an einen zentralen Bereich (610) einer Hauptoberfläche (101) des Hauptkörpers (100) angrenzt und eine harte dielektrische Schicht aufweist, die ein erstes dielektrisches Material mit einem Young-Modul von mehr als 10 GPa aufweist; und eine dielektrische Entspannungsschicht (300), die gegenüber des Hauptkörpers (100) direkt an die Schichtstruktur (200) angrenzt und sich bis über einen äußeren Rand (203) der Schichtstruktur (200) hinaus erstreckt.
  2. Die Halbleitervorrichtung (500) nach Anspruch 1, wobei die Entspannungsschicht (300) zumindest einen inneren Randbereich (691) bedeckt, der direkt an den zentralen Bereich (610) der Hauptoberfläche (101) angrenzt.
  3. Die Halbleitervorrichtung (500) nach einem der Ansprüche 1 bis 2, wobei die Entspannungsschicht (300) ein zweites dielektrisches Material aufweist, dessen Young-Modul maximal ein Zehntel des Young-Moduls des ersten dielektrischen Materials beträgt.
  4. Die Halbleitervorrichtung (500) nach einem der Ansprüche 1 bis 3, wobei das zweite dielektrische Material ein dielektrisches Polymer ist.
  5. Die Halbleitervorrichtung (500) nach einem der Ansprüche 1 bis 4, wobei das zweite dielektrische Material aus einer Gruppe ausgewählt ist, die Polyimid, Benzocyclobuten, Polynorbornen, Polystyren, Polycarbonat, Parylen und Epoxidharz aufweist.
  6. Die Halbleitervorrichtung (500) nach einem der Ansprüche 1 bis 5, wobei das erste dielektrische Material ein anorganisches dielektrisches Material ist.
  7. Die Halbleitervorrichtung (500) nach einem der Ansprüche 1 bis 6, wobei das erste dielektrische Material aus einer Gruppe ausgewählt ist, die Siliziumoxid, Siliziumnitrid und Siliziumoxinitrid aufweist.
  8. Die Halbleitervorrichtung (500) nach einem der Ansprüche 1 bis 7, wobei die Schichtstruktur (200) leitfähige Strukturen und eine Passivierungsschicht zwischen den leitfähigen Strukturen und der Entspannungsschicht (300) aufweist, wobei die Passivierungsschicht aus dem ersten dielektrischen Material erstellt ist.
  9. Die Halbleitervorrichtung (500) nach Anspruch 8, wobei die leitfähigen Strukturen eine Gateelektrode (215a) aufweisen.
  10. Die Halbleitervorrichtung (500) nach einem der Ansprüche 1 bis 9, wobei ein äußerer Rand (203) der Entspannungsschicht (200) sich fern von einem äußeren Rand (103) des Hauptkörpers (100) befindet.
  11. Die Halbleitervorrichtung (500) nach einem der Ansprüche 1 bis 10, wobei ein innerer Randbereich (691) der Hauptoberfläche (101) aus dem einkristallinen Halbleiterkörper ausgebildet ist.
  12. Die Halbleitervorrichtung (500) nach einem der Ansprüche 1 bis 11, wobei die dielektrische Entspannungsschicht (300) direkt an eine zur Hauptoberfläche (101) geneigte äußere Oberfläche (203) der Schichtstruktur angrenzt und diese bedeckt.
  13. Die Halbleitervorrichtung (500) nach einem der Ansprüche 1 bis 12, wobei eine zur Hauptoberfläche (101) senkrechte Randoberfläche (105) des Hauptkörpers (100) eine Oberflächenrauhigkeit von maximal 0,1 Mikrometer aufweist.
  14. Die Halbleitervorrichtung (500) nach einem der Ansprüche 1 bis 13, wobei sich in einem einen inneren Randbereich (691), der direkt an den zentralen Bereich (610) der Hauptoberfläche (101) angrenzt, umgebenden äußeren Randbereich (699) eine Grabenstruktur (122) von der Hauptoberfläche (101) aus in den Hauptkörper (100) erstreckt.
  15. Die Halbleitervorrichtung (500) nach einem der Ansprüche 1 bis 14, wobei eine zur Hauptoberfläche (101) senkrechte Randoberfläche (105) des Hauptkörpers (100) sowohl einen ersten Bereich (106a) zwischen der Hauptoberfläche (101) und einem Absatz als auch einen zweiten Bereich (105b) zwischen dem Absatz und einer der Hauptoberfläche (101) gegenüberliegenden rückwärtigen Oberfläche (102) aufweist, wobei in einem schmaleren der ersten und zweiten Bereiche (106a, 105b) eine Rauhigkeit maximal 0,1 Mikrometer beträgt und in einem breiteren der ersten und zweiten Bereiche (106a, 105b) eine Rauhigkeit mehr als 0,1 Mikrometer beträgt.
  16. Die Halbleitervorrichtung (500) nach einem der Ansprüche 1 bis 15, wobei die Entspannungsschicht (300) in einem einen inneren Randbereich (691), der direkt an den zentralen Bereich (610) der Hauptoberfläche (101) angrenzt, umgebenden äußeren Randbereich (699) fehlt.
  17. Eine elektronische Baugruppe, die eine Leiterplatte und eine auf die Leiterplatte gelötete Halbleitervorrichtung (500) umfasst, die Halbleitervorrichtung (500) umfassend: einen Hauptkörper (100), der einen einkristallinen Halbleiterkörper (120) aufweist; eine Schichtstruktur (200), die direkt an einen zentralen Bereich (610) einer Hauptoberfläche (101) des Hauptkörpers (100) angrenzt und eine harte dielektrische Schicht aufweist, die ein erstes dielektrisches Material mit einem Young-Modul von mehr als 10 GPa aufweist; und eine dielektrische Entspannungsschicht (300), die gegenüber des Hauptkörpers (100) direkt an die Schichtstruktur (200) angrenzt und sich bis über einen äußeren Rand (203) der Schichtstruktur (200) hinaus erstreckt.
  18. Ein Verfahren zur Herstellung einer Halbleitervorrichtung (500), das Verfahren aufweisend: Erstellen einer Schichtstruktur (200), die eine harte dielektrische Schicht aufweist, die ein erstes dielektrisches Material mit einem Young-Modul von mehr als 10 GPa in einem zentralen Bereich (610) einer Hauptoberfläche (101) eines Hauptkörpers (100) aufweist, der einen einkristallinen Halbleiterkörper (120) aufweist; und Erstellen einer dielektrischen Entspannungsschicht (300), die ein zweites dielektrisches Material mit einem niedrigeren Young-Modul als das erste dielektrische Material aufweist, wobei die Entspannungsschicht (300) die Schichtstruktur (200) bedeckt und sich bis über einen äußeren Rand (203) der Schichtstruktur (200) hinaus erstreckt.
  19. Das Verfahren nach Anspruch 18, wobei das zweite dielektrische Material einen Young-Modul, der maximal halb so groß wie der Young-Modul des ersten dielektrischen Materials ist, aufweist.
  20. Das Verfahren nach einem der Ansprüche 18 bis 19, wobei die Entspannungsschicht (300) bereitgestellt ist, um zumindest einen direkt an den zentralen Bereich (610) der Hauptoberfläche (101) angrenzenden inneren Randbereich (691) zu bedecken.
  21. Das Verfahren nach einem der Ansprüche 18 bis 20, wobei das Erstellen der Schichtstruktur (200) ein Aufbringen des ersten dielektrischen Materials und ein Entfernen des ersten dielektrischen Materials in den Randbereichen (690) durch einen Ätzprozess aufweist.
  22. Das Verfahren nach einem der Ansprüche 18 bis 21, wobei das Erstellen der Entspannungsschicht (300) ein Aufbringen einer unstrukturierten Entspannungsschicht und ein Entfernen eines Teils der unstrukturierten Entspannungsschicht von dem äußeren Randbereich (699) aufweist.
  23. Das Verfahren nach einem der Ansprüche 18 bis 22, wobei das erste dielektrische Material aus einer Gruppe ausgewählt ist, die Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid, undotiertes Silikatglas, Borsilikatglas, Phosphorsilikatglas und Borphosphorsilikatglas aufweist.
  24. Das Verfahren nach einem der Ansprüche 18 bis 23, wobei das zweite dielektrische Material aus einer Gruppe ausgewählt ist, die Polyimid, Benzocyclobuten, Polynorbornen, Polystyren, Polycarbonat, Parylen und Epoxidharz aufweist.
DE102013108585.7A 2012-08-10 2013-08-08 Halbleitervorrichtung mit einer entspannungsschicht und herstellungsverfahren Active DE102013108585B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/571,462 2012-08-10
US13/571,462 US8803297B2 (en) 2012-08-10 2012-08-10 Semiconductor device including a stress relief layer and method of manufacturing

Publications (2)

Publication Number Publication Date
DE102013108585A1 true DE102013108585A1 (de) 2014-03-13
DE102013108585B4 DE102013108585B4 (de) 2021-09-02

Family

ID=50050688

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013108585.7A Active DE102013108585B4 (de) 2012-08-10 2013-08-08 Halbleitervorrichtung mit einer entspannungsschicht und herstellungsverfahren

Country Status (3)

Country Link
US (2) US8803297B2 (de)
CN (1) CN103579304B (de)
DE (1) DE102013108585B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9553021B2 (en) * 2012-09-03 2017-01-24 Infineon Technologies Ag Method for processing a wafer and method for dicing a wafer
US9070741B2 (en) 2012-12-17 2015-06-30 Infineon Technologies Austria Ag Method of manufacturing a semiconductor device and a semiconductor workpiece
US9663354B2 (en) 2014-05-14 2017-05-30 Infineon Technologies Ag Mechanical stress-decoupling in semiconductor device
US9561953B1 (en) * 2015-08-24 2017-02-07 Infineon Technologies Ag Method of forming a protective coating for a packaged semiconductor device
US9472671B1 (en) 2015-10-31 2016-10-18 International Business Machines Corporation Method and structure for forming dually strained silicon
US9698339B1 (en) 2015-12-29 2017-07-04 International Business Machines Corporation Magnetic tunnel junction encapsulation using hydrogenated amorphous semiconductor material
WO2020142989A1 (en) * 2019-01-10 2020-07-16 Yangtze Memory Technologies Co., Ltd. Structures and methods for reducing stress in three-dimensional memory device
CN109979333B (zh) * 2019-05-17 2022-01-28 京东方科技集团股份有限公司 一种显示面板及其制作方法、显示装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275713A (ja) 1993-03-19 1994-09-30 Hitachi Ltd 半導体ウエハおよび半導体チップならびにダイシング方法
US6469384B2 (en) * 2001-02-01 2002-10-22 Fairchild Semiconductor Corporation Unmolded package for a semiconductor device
JP2003258092A (ja) * 2002-03-01 2003-09-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
KR100468785B1 (ko) * 2003-02-19 2005-01-29 삼성전자주식회사 포켓영역을 구비하는 모스 전계효과 트랜지스터의 제조방법
MY130647A (en) * 2003-04-07 2007-07-31 San Miguel Corp Thermal insulation liner
DE10343084B4 (de) 2003-09-17 2006-07-06 Infineon Technologies Ag Halbleiterwafer aus einer Vielzahl von durch Vereinzelungsrahmen voneinander zu trennenden Chips
US7321155B2 (en) * 2004-05-06 2008-01-22 Taiwan Semiconductor Manufacturing Co., Ltd. Offset spacer formation for strained channel CMOS transistor
US7714448B2 (en) 2004-11-16 2010-05-11 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US7488659B2 (en) * 2007-03-28 2009-02-10 International Business Machines Corporation Structure and methods for stress concentrating spacer
US8299611B2 (en) * 2009-04-08 2012-10-30 International Business Machines Corporation Ball-limiting-metallurgy layers in solder ball structures
US8278730B2 (en) * 2009-10-28 2012-10-02 Infineon Technologies Austria Ag High voltage resistance coupling structure

Also Published As

Publication number Publication date
US8803297B2 (en) 2014-08-12
CN103579304B (zh) 2016-08-10
US20140315391A1 (en) 2014-10-23
DE102013108585B4 (de) 2021-09-02
US20140042597A1 (en) 2014-02-13
CN103579304A (zh) 2014-02-12
US9218960B2 (en) 2015-12-22

Similar Documents

Publication Publication Date Title
DE102013108585B4 (de) Halbleitervorrichtung mit einer entspannungsschicht und herstellungsverfahren
DE102019115275B4 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102014114630B4 (de) Metall-Platte für Lasermarkierung
EP3345225B1 (de) Optoelektronisches halbleiterbauelement und verfahren zu dessen herstellung
DE102019129996B4 (de) Herstellungsverfahren eines halbleiterdies
DE60126960T2 (de) Verbesserter rissunterbrecher für halbleiterchips
DE102015113085A1 (de) Umverteilungsleitungen mit gestapelten Durchkontaktierungen
DE102015115999B4 (de) Elektronische Komponente
DE102014102087B4 (de) Kontaktflecke über prozesssteuerungs-/überwachungs-strukturen in einem halbleiterchip
DE102017122650B4 (de) Halbleiterchip einschliesslich einer selbstausgerichteten rückseitigen leitfähigen schicht und verfahren zum herstellen desselben
DE102011051823A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat
EP3424072B1 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
DE102015114304B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung, Halbleitervorrichtung und Halbleiterkomponente
DE112015002024B4 (de) Halbleitervorrichtung
DE102010017768A1 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102015105954A1 (de) Halbleitereinrichtung und Herstellungsverfahren dafür
DE102015106444A1 (de) Optoelektronische Bauelementanordnung und Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementanordnungen
DE102017129924B4 (de) Verkapseltes, anschlussleiterloses package mit zumindest teilweise freiliegender innenseitenwand eines chipträgers, elektronische vorrichtung, verfahren zum herstellen eines anschlussleiterlosen packages und verfahren zum herstellen einer elektronischen vorrichtung
DE102015100671B4 (de) Bauelement mit einem Halbleiterchip, der eine Dicing-Kante und eine Schutzstruktur umfasst
DE102014101283A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102021118992A1 (de) Bondingpad-metallschichtstruktur enthaltende halbleitervorrichtung
DE102019124181A1 (de) Vereinzelungsverfahren für gestapelte halbleiterbauelemente
DE102015122282A1 (de) Elektronisches Bauteil und Verfahren zu dessen Herstellung
DE102014103295B4 (de) Chipanordnungen und verfahren zur herstellung einer chipanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative