DE60126960T2 - Verbesserter rissunterbrecher für halbleiterchips - Google Patents

Verbesserter rissunterbrecher für halbleiterchips Download PDF

Info

Publication number
DE60126960T2
DE60126960T2 DE60126960T DE60126960T DE60126960T2 DE 60126960 T2 DE60126960 T2 DE 60126960T2 DE 60126960 T DE60126960 T DE 60126960T DE 60126960 T DE60126960 T DE 60126960T DE 60126960 T2 DE60126960 T2 DE 60126960T2
Authority
DE
Germany
Prior art keywords
line
contacts
dielectric layer
length
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE60126960T
Other languages
English (en)
Other versions
DE60126960D1 (de
Inventor
Axel Fishkill Brintzinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24628978&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE60126960(T2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Application granted granted Critical
Publication of DE60126960D1 publication Critical patent/DE60126960D1/de
Publication of DE60126960T2 publication Critical patent/DE60126960T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

  • ALLGEMEINER STAND DER TECHNIK
  • 1. Erfindungsgebiet
  • Die vorliegende Offenbarung betrifft die Halbleiterherstellung und insbesondere ein Verfahren zum Reduzieren des Risikos von Rissen in Halbleiterchips.
  • 2. Beschreibung des verwandten Stands der Technik
  • Halbleiterchips werden auf einem Siliciumwafer ausgebildet. Die Chips werden auf dem Wafer nebeneinander plaziert, und nachdem die Herstellungsprozesse abgeschlossen sind, wird der Wafer zertrennt, indem er entlang Kerben geschnitten wird. Dies trennt die Chips voneinander. Die Zerlegungsprozesse können in die Chips eine Beanspruchung einführen. Diese Beanspruchung kann verursachen, daß durch die Halbleiterchipstruktur hinweg durch die Beanspruchung Risse entstehen. Risse können auch aufgrund latenter Beanspruchungen in der Halbleiterchipstruktur entstehen. Risse bilden sich in der Regel entlang Grenzflächen, beispielsweise zwischen Metallstrukturen und dielektrischen Materialien. Einige Teile der Halbleiterstrukturen sind für eine Rißausbreitung besonders anfällig.
  • Unter Bezugnahme auf 1A wird eine Teilquerschnittsansicht einer Metallstruktur gemäß dem Stand der Technik gezeigt. Ein Substrat 10 enthält Diffusionsgebiete 12, die Teil von Bauelementen oder Komponenten wie etwa Transistoren, Kondensatoren, Widerständen usw. sind. Ein Erste-Ebene-Kontakt 14 verbindet das Diffusionsgebiet 12 mit einer ersten Metalleitung 16. Die erste Metalleitung 16 läuft in die Ebene der Seite hinein und aus dieser heraus und wird beispielsweise zum Herstellen von Verbindungen zwischen Bauelementen auf der Substratebene oder zu höheren Metallschichten eingesetzt. Ein weiterer Kontakt 18 verbindet die Metalleitung 16 mit einer Metalleitung 20, die ebenfalls in die Ebene der Seite hinein und aus ihr heraus läuft. Der Kontakt 22 wird zum Herstellen von Verbindungen zwischen der Metalleitung 20 und höheren Metallschichten verwendet. In diesem Fall enthalten höhere Metallschichten einen Anschlußdurchkontakt (TV-Terminal via) 24, der über einen Kontakt 22 mit der Metalleitung 20 verbunden ist. Der Anschlußdurchkontakt 24 wird in der Regel zum Bereitstellen eines Testsondenkontaktbereichs und eines Bereichs zum Verbinden von Zuleitungen zum elektrischen Verbinden des Chips mit einem Systemträger zum Kapseln des Chips verwendet.
  • Die in 1A gezeigte Struktur ist für eine Rißausbreitung anfällig. In dem Chip vorliegende oder durch Prozesse wie etwa Zerlegen induzierte Beanspruchungen bewirken, daß sich Risse entlang der Struktur in den Bereichen 26 ausbreiten. Risse entstehen an der Grenzfläche zwischen dem dielektrischen Material 28, beispielsweise Siliciumdioxid, und Metalleitungen/-kontakten. Risse, die sich entlang des Substrats 10 ausbreiten, haben das Potential, im Laufe der Zeit Chipausfälle zu verursachen. Risse legen außerdem Metalleitungen und -kontakte für die Umgebung frei, was Korrosion/Oxidation verursachen kann, die die Chipleistung herabsetzen.
  • Unter Bezugnahme auf 1B wird eine Draufsicht an einer Sektionslinie 1B-1B der Struktur nach dem Stand der Technik von 1A gezeigt. Die Kontakte 14 (18 und/oder 22) sind von kreisförmiger Gestalt und kontaktieren einen kleinen Bereich von Metalleitungen (z.B. 16 und 20) und/oder einen Anschlußdurchkontakt (24). Diese Bereichsfehlanpassung bietet sich für Beanspruchungskonzentrationen an, die über die Zeit hinweg für die Zuverlässigkeit des Chips abträglich sein können.
  • Aus US 6,424,051 B1 ist ein Halbleiterchip umfassend eine Rißstopstruktur bekannt mit einer ersten und einer zweiten Leitung, angeordnet über einem Substrat, und mit mehreren ersten und zweiten Kontakten, zwischen dem Substrat und der ersten und zweiten Leitung angeordnet. Die Oberseite der Rißstopstruktur ist mit dielektrischem Material bedeckt. Dementsprechend laufen an der Oberseite des Halbleiterchips entstehende Risse möglicherweise nicht entlang der Rißstopstruktur weiter.
  • Es besteht demnach ein Bedarf an einem verbesserten Rißstopdesign, das einen Riß dazu zwingt, sich entlang der Rißstopstruktur auszubreiten. Ein weiterer Bedarf besteht für ein Rißstopdesign, das einen Luftrißstop enthält.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Diese Aufgaben werden durch die Halbleiterchips gemäß den unabhängigen Ansprüchen 1, 2 und 3 gelöst. Beispielhafte bevorzugte Ausführungsformen sind in den abhängigen Ansprüchen 4 bis 8 beansprucht.
  • Ein Halbleiterchip gemäß der vorliegenden Erfindung enthält ein Substrat und eine Rißstopstruktur. Die Rißstopstruktur enthält eine über dem Substrat angeordnete erste Leitung und mindestens zwei mit dem Substrat und mit der ersten Leitung verbundene erste Kontakte. Die mindestens zwei ersten Kontakte sind voneinander beabstandet und verlaufen longitudinal entlang einer Länge der ersten Leitung. Eine zweite Leitung ist über einem Abschnitt der ersten Leitung angeordnet, und mindestens zwei zweite Kontakte sind mit der ersten Leitung und der zweiten Leitung verbunden. Die mindestens zwei zweiten Kontakte sind voneinander beabstandet und verlaufen longitudinal entlang einer Länge der zweiten Leitung. Die Rißstopstruktur liefert mehrere Kontakte auf jeder Ebene, um die Rißfestigkeit zu verbessern.
  • Ein weiterer Halbleiterchip der vorliegenden Erfindung enthält ein Substrat und eine Rißstopstruktur. Die Rißstopstruktur enthält eine über dem Substrat angeordnete erste Leitung, und mindestens zwei erste Kontakte sind mit dem Substrat und mit der ersten Leitung verbunden. Die mindestens zwei ersten Kontakte sind voneinander beabstandet und verlaufen longitudinal entlang einer Länge der ersten Leitung. Eine zweite Leitung ist über einem Abschnitt der ersten Leitung angeordnet, und mindestens zwei zweite Kontakte sind mit dem Substrat verbunden. Die mindestens zwei zweiten Kontakte sind voneinander beabstandet und verlaufen longitudinal entlang einer Länge der ersten Leitung. Ein dielektrisches Material umgibt die Rißstopstruktur, und das dielektrische Material enthält einen luftgefüllten Graben über der zweiten Leitung, um die Rißwachstumsfestigkeit zu verbessern.
  • Bei alternativen Ausführungsformen können die mindestens zwei ersten Kontakte drei Kontakte enthalten. Die mindestens zwei zweiten Kontakte können drei Kontakte enthalten. Der Chip kann ein die Rißstopstruktur umgebendes dielektrisches Material enthalten, und das dielektrische Material kann einen luftgefüllten Graben über der zweiten Leitung enthalten. Die zweite Leitung kann einen Anschlußdurchkontakt zum Testen des Chips enthalten.
  • Der Chip kann weiter eine über einem Abschnitt der zweiten Leitung angeordnete dritte Leitung und mindestens zwei mit der zweiten Leitung und der dritten Leitung verbundene dritte Kontakte enthalten, wobei die mindestens zwei dritten Kontakte voneinander beabstandet sind und longitudinal entlang einer Länge der dritten Leitung verlaufen. Die dritte Leitung kann einen Anschlußdurchkontakt enthalten. Die erste und zweite Metalleitung und die mindestens zwei ersten Kontakte und die mindestens zwei zweiten Kontakte können eine schlangenförmige Struktur bilden. Die schlangenförmige Struktur befindet sich bevorzugt neben einem Zerlegungskanal des Chips. Die mindestens zwei ersten Kontakte und die mindestens zwei zweiten Kontakte können über die ganze Länge der ersten Metalleitung verlaufen.
  • Diese und weitere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung ergeben sich aus der folgenden ausführlichen Beschreibung von veranschaulichenden Ausführungsformen davon, die in Verbindung mit den beiliegenden Zeichnungen zu lesen ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Offenbarung präsentiert im Detail die folgende Beschreibung bevorzugter Ausführungsformen unter Bezugnahme auf die folgenden Figuren. Es zeigen:
  • 1A eine Teilquerschnittsansicht eines Halbleiterchips gemäß dem Stand der Technik;
  • 1B eine Querschnittsdraufsicht an der Schnittlinie 1B-1B des Halbleiterchips von 1A gemäß dem Stand der Technik;
  • 2 eine Teilquerschnittsansicht eines Halbleiterchips mit einer verbesserten Rißstopstruktur gemäß der vorliegenden Erfindung;
  • 3A und 3B Querschnittdraufsichten des Halbleiterchips von 2 an der Schnittlinie 3-3 mit kontinuierlichen Kontakten (3A) und getrennten Kontaktabschnitten (3B) gemäß der vorliegenden Erfindung;
  • 4 eine Teilquerschnittsansicht eines Halbleiterchips mit Kombinationen unterschiedlicher Anzahlen von Kontaktleitungen auf verschiedenen Ebenen des Chips gemäß einer anderen Ausführungsform der vorliegenden Erfindung;
  • 5 eine Draufsicht auf eine Halbleiterchipstruktur mit einer schlangenförmigen Kontaktanordnung gemäß der vorliegenden Erfindung; und
  • 6 eine Teilquerschnittsansicht eines Halbleiterchips mit einer Rißstopstruktur halb aus Luft, halb aus Metall, gemäß der vorliegenden Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
  • Die vorliegende Erfindung enthält eine in Halbleiterbauelementen ausgebildete Struktur zum Reduzieren einer Rißausbreitung. Risse, die durch latenten Stress oder durch einen durch Zerlegen induzierten Stress verursacht werden, können zu Chipausfällen und reduzierter Chipausbeute führen. Die vorliegende Erfindung erhöht die Rißstopfestigkeit durch Verwendung zusätzlicher Linien von Kontakten anstelle herkömmlicher einzelner Kontakte. Zudem kann eine schlangenförmige oder versetzte Kontaktstruktur verwendet werden. Die vorliegende Erfindung verwendet auch eine Luftstopstruktur, die einen luftgefüllten Graben zum Reduzieren potentieller Rißprobleme bereitstellt.
  • Nunmehr in spezifischem Detail auf die Zeichnungen bezugnehmend, in denen gleiche Bezugszahlen in den mehreren Ansichten ähnliche oder identische Elemente identifizieren, und anfänglich auf 2 wird eine Teilquerschnittsansicht eines Halbleiterchips 100 gemäß einer Ausführungsform der vorliegenden Erfindung gezeigt. Der Halbleiterchip 100 kann einen Speicherchip enthalten, wie etwa beispielsweise ein DRAM-(Dynamic Random Access Memory)-Bauelement, einen SRAM (static RAM), einen SDRAM (synchronous SDRAM) usw. Der Halbleiterchip 100 kann auch eingebettete DRAM-Bauelemente, Prozessoren, anwendungsspezifische Chips oder ein beliebiges anderes Halbleiterbauelement enthalten.
  • Der Chip 100 enthält ein Substrat 102. Das Substrat 102 kann monokristallines Silicium, Gallium-Arsenid, Germanium, Silicium-auf-Isolator (SOI) oder ein beliebiges anderes Substratmaterial enthalten. Das Substrat 102 ist in der Regel auf einem aus Substratmaterial ausgebildeten Wafer enthalten. Der Wafer wird verarbeitet, um wie in der Technik bekannt gleichzeitig mehrere Chips 100 herzustellen. Das Substrat 102 wird dotiert und/oder geätzt und gefüllt, um darin mehrere verschiedene Bauelemente 103 auszubilden. Beispielsweise können die Bauelemente 103 Transistoren, Kondensatoren, Isolationsgräben, Widerstände, Induktoren, Dioden oder eine beliebige andere Komponente oder ein beliebiges anderes Bauelement enthalten, die oder das mit integrierten Schaltungen verwendet wird.
  • Eine dielektrische Schicht 106 wird durch bekannte Verfahren über dem Substrat 102 ausgebildet und gemäß der vorliegenden Erfindung strukturiert. Kontakte 104 werden ausgebildet, indem die dielektrische Schicht 106 so strukturiert wird, daß sie zwei oder mehr Kontakte zu einem gleichen Bauelement oder zu verschiedenen Bauelementen, die auf dem Substrat 102 ausgebildet sind, enthält. Bei einer Ausführungsform enthält die dielektrische Schicht 106 ein Oxid wie etwa Siliciumdioxid. Kontakte 104 werden bevorzugt durch Abscheiden eines Metalls, wie etwa Aluminium, Wolfram, Kupfer usw. ausgebildet. Kontakte und/oder Metalleitungen können Diffusionsbarriereschichten enthalten, wie sie in der Technik bekannt sind, beispielsweise kann eine dünne Schicht aus TaN auf Leitungskontaktlöchern oder Metalleitungsgräben vor dem Abscheiden von Metall abgeschieden werden.
  • Eine weitere dielektrische Schicht 114 wird abgeschieden und strukturiert, um einen Graben zum Abscheiden der Metalleitung 108 auszubilden. Die Metalleitung 108 erstreckt sich in die Ebene der Seite hinein und aus dieser heraus. Die Metalleitung 108 kann beispielsweise als eine Bitleitung in einem Speicherbauelement verwendet werden.
  • Eine weitere dielektrische Schicht 115 wird ausgebildet und strukturiert, um Kontaktlöcher oder Gräben zum Ausbilden von Kontakten 116 herzustellen. Die Kontakte 116 enthalten zwei oder mehr Kontakte, die mit der Metalleitung 108 verbunden sind. Noch eine weitere dielektrische Schicht 120 wird ausgebildet und strukturiert, um einen Graben zum Abscheiden einer Metalleitung 112 herzustellen. Die Metalleitung 112 verläuft in die Ebene der Seite hinein und aus dieser heraus und ist mit Kontakten 116 verbunden. Die dielektrischen Schichten 122 und 126 werden analog ausgebildet und strukturiert. Die Kontakte 124 und die Metalleitung 128 werden abgeschieden, um die Struktur zu beenden. Vorteilhafterweise werden mehrere Linien von Kontakten auf jeder Ebene der Struktur verwendet, damit sie als eine Rißstopstruktur fungieren. Wie oben beschrieben, sind Ränder von Metalleitungen und Kontakten bevorzugt versetzt, um den Flächeninhalt zu vergrößern und das Rißausbreitungsrisiko zu reduzieren. Die Metalleitungen 108, 112 und 128 und die Kontakte 104, 116 und 124 werden bevorzugt aus einem Metall, wie etwa beispielsweise Aluminium, Wolfram, Kupfer usw. ausgebildet. Alternativ können Kontakte und Metalleitungen aus einem leitenden Material wie etwa dotiertem Polysilicium ausgebildet werden. Die dielektrischen Schichten können ein Oxid wie etwa Silicumoxid enthalten.
  • Die Metalleitung 128 enthält bevorzugt einen Anschlußdurchkontakt (TV) 130, der verwendet wird, um den Chip 100 mit nicht gezeigter Chipkapselung zu verbinden und/oder um einen Sondenanschluß zum Testen des Chips 100 bereitzustellen. Ein Fenster 123 (TV-Fenster) wird geöffnet, um Zugang zum TV 130 zu gestatten, um für das Testen des Chips zu sorgen.
  • Unter Bezugnahme auf die 3A und 3B wird eine an der Schnittlinie 3-3 genommene Draufsicht des Chips 100 gezeigt. Wie veranschaulichend in 3A gezeigt, sind zwei Kontakte 116 nebeneinander ausgebildet und verlaufen longitudinal entlang Metalleitungen 108 und 112. Die vorliegende Erfindung zieht auch den Einsatz von mehr als zwei Linien von Kontakten in Betracht, wenn benachbarte Metalleitungen (z.B. zwischen Metalleitung 108 und 112) eine Breite (z.B. W1 oder W2) aufweisen, die ausreicht, um diese zusätzlichen Kontakte zu unterstützen, beispielsweise wie für die Kontakte 222 in 4 gezeigt. Die Metallschichten sind im Vergleich zu den dünnen Kontaktlinien zwischen jeder Metallschicht bevorzugt breiter. Ein Grund dafür ist, ein potentielles Unterfüllen der Kontakte während der Herstellung zu vermeiden. Zur weiteren Verbesserung der Rißstopfestigkeit wird eine zweite oder sogar dritte Linie von Kontakten verwendet (falls sie in die Breite (W1 und W2) der oberen (112) und unteren Metalleitungen (108) passen). Die Kontakte 116 und die Metalleitung 108 sind in Umrißlinien gezeigt, um anzuzeigen, daß sie sich unter der Metalleitung 112 befinden.
  • Die Kontakte 116 sind mit einer Entfernung d beabstandet. d kann eingestellt werden, um Metalleitungen (darüber oder darunter) oder Strukturen auf dem Substrat 102 zu berücksichtigen, die elektrisch durch Kontakte verbunden werden müssen. Es wird bevorzugt, daß die Entfernung d zwischen Kontakten 116 vorliegt, damit man einen vergrößerten Flächeninhalt zwischen den dielektrischen Schichten erhält (z.B. den dielektrischen Schichten 106, 115, 122 von 2 und den Kontakten 104, 116 und 124 von 2). Der vergrößerte Flächeninhalt hilft beim Reduzieren des Risikos der Rißausbreitung.
  • Die Metalleitung 108 ist mit Kontakten 116 verbunden. Bevorzugt fallen Stirnoberflächen 111 der Kontakte 116 mit Stirnoberflächen 113 von Metalleitung 108 (oder Stirnoberflächen 115 von Metalleitung 112) zusammen. Diese Fehlausrichtung gestattet einen zusätzlichen Flächeninhalt zwischen dem die Kontakte umgebenden dielektrischen Material und der oder den Metalleitung(en) und reduziert das Risiko der Rißausbreitung durch Schichten des Chips.
  • Es versteht sich, daß die Anzahl der Kontakte auf jeder Ebene variieren kann. Beispielsweise kann, wie in 4 gezeigt, eine erste Ebene zwei Linien von Kontakten 220 enthalten, eine nächste Ebene kann drei Linien von Kontakten 222 enthalten und eine dritte Ebene kann zwei Linien von Kontakten 224 enthalten. Ein dielektrisches Material 209 umgibt die Rißstoffstruktur. Andere Kombinationen von Anzahlen von Kontakten auf jeder Ebene oder auf verschiedenen Ebenen werden ebenfalls in Betracht gezogen. Es ist weiterhin zu verstehen, daß die Kontakte entlang der Längsrichtung der Metalleitung verlaufen, in der die Kontakte verbunden sind, wie in 3A und 3B gezeigt. Diese Kontakte können über die ganze Länge der Metalleitung (siehe z.B. 3A und 5) oder über einen kleinen Abschnitt oder über kleine Abschnitte (siehe 3B) verlaufen.
  • Unter Bezugnahme auf 5 ist eine Draufsicht auf eine Metalleitung 208 und Kontakte 202 und 204 gezeigt, wobei obere Schichten entfernt sind, um eine schlangenförmige Struktur zu enthüllen. Bei bevorzugten Ausführungsformen werden Kontakte versetzt oder in einer schlangenförmigen Struktur ausgebildet. Die Kontakte 202 und 204 sind auf der Metalleitung 208 für den Chip 100 gezeigt. In
  • 5 mäandrieren die Metalleitungen 208 entlang der Oberfläche des Chips 100, und Kontakt 202 ist um eine Entfernung d von Kontakt 204 versetzt. Ein dielektrisches Material 209 umgibt die Rißstopstruktur 210. In einer bevorzugten Ausführungsform halten die Kontakte 202 und 204 eine Entfernung d trotz Änderungen bei Abmessungen von Metalleitung 208 zwischeneinander aufrecht. Diese schlangenförmige Anordnung reduziert das Rißausbreitungsrisiko und kann in Verbindung mit einer beliebigen und allen der Ausführungsformen der vorliegenden Erfindung verwendet werden. Bei einer bevorzugten Ausführungsform kann die schlangenförmige Struktur bei oder in der Nähe eines Zerlegungskanals oder eines Schnitts 207 verwendet werden. Auf diese Weise wird die Rißstopstruktur an einem Ort mit dem höchsten Rißbildungsrisiko verwendet. Die schlangenförmige Struktur kann auch durch den Chip hindurch verwendet werden. Die schlangenförmige Struktur kann eine regelmäßige Periodizität oder eine unregelmäßige Periodizität enthalten und kann Strukturen oder Strukturmerkmale des nahebei gelegenen Chips 100 aufnehmen.
  • Unter Bezugnahme auf 6 wird ein halb mit Metall und halb mit Luft gefüllter Rißstop 300 gemäß einer weiteren bevorzugten Ausführungsform der vorliegenden Erfindung gezeigt. Eine Anschlußdurchkontaktätzung kann verwendet werden, damit ein Teil der Rißstopstruktur 300 mit Luft gefüllt wird (z.B. Rißstop halb aus Metall und halb aus Luft). Vorteilhafterweise sind eine Kontaktschicht und eine Metallschicht aus der Struktur eliminiert (siehe z.B. 2). Die Tiefe, die von den eliminierten Kontakten und der Metalleitungsstruktur ausgefüllt worden wäre, wird nun von Luft eingenommen, um den Luftrißstop 306 zu bilden. Ein Luftrißstop 306 verbessert die Rißfestigkeit signifikant. Im Vergleich zu 2 entfallen bei der Struktur von 6 Metalleitung 128 und Kontakte 124, um ein TV-Herunterätzen zur Metalleitung 112 zu gestatten. Die Metalleitung 112 fungiert nun als ein Anschlußdurchgangsloch. Die TV-Ätzung wird verwendet, um einen Abschnitt des Metalls der Metalleitung 112 wegzuätzen, so daß es keine Besorgnis hinsichtlich verbleibenden Oxids auf der Oberseite der Metalleitung 112 gibt. Dieser Ätzprozess kann eine TV-Ätzung beinhalten, die verwendet wird, um Passivierung von Lasersicherungen zu entfernen.

Claims (8)

  1. Halbleiterchip, umfassend: ein Substrat (103); und eine von einem dielektrischen Material (106, 114, 115, 120; 209) umgebene Rißstopstruktur, wobei die Rißstopstruktur folgendes umfaßt: eine über dem Substrat (103) angeordnete erste Leitung (108); mindestens zwei mit dem Substrat (103) und der ersten Leitung (108) verbundene erste Kontakte (104), wobei die mindestens zwei ersten Kontakte (104) longitudinal entlang einer Länge der ersten Leitung (108) verlaufen und in einer Richtung senkrecht zu der Länge der ersten Leitung (108) voneinander beabstandet sind, wobei die mindestens zwei ersten Kontakte (104) in eine erste dielektrische Schicht eingebettet sind und die erste Leitung (108) in eine zweite dielektrische Schicht eingebettet ist; eine über einem Abschnitt der ersten Leitung (108) angeordnete zweite Leitung (112); mindestens zwei mit der ersten Leitung (108) und der zweiten Leitung (112) verbundene zweite Kontakte (116), wobei die mindestens zwei zweiten Kontakte (116) longitudinal entlang einer Länge der zweiten Leitung (112) verlaufen und in einer Richtung senkrecht zu der Länge der zweiten Leitung (112) voneinander beabstandet sind, wobei die mindestens zwei zweiten Kontakte (116) in eine dritte dielektrische Schicht eingebettet sind und die zweite Leitung (112) in eine vierte dielektrische Schicht eingebettet ist, wobei das dielektrische Material eine weitere, über der vierten dielektrischen Schicht liegende dielektrische Schicht enthält und wobei ein luftgefüllter Graben (306) in der weiteren dielektrischen Schicht vorgesehen ist, wobei der luftgefüllte Graben (306) die zweite Leitung (112) freilegt.
  2. Halbleiterchip, umfassend: ein Substrat; und eine von einem dielektrischen Material umgebene Rißstopstruktur, wobei die Rißstopstruktur folgendes umfaßt: eine über dem Substrat angeordnete erste Leitung; mindestens zwei mit dem Substrat und der ersten Leitung verbundene erste Kontakte, wobei die mindestens zwei ersten Kontakte longitudinal entlang einer Länge der ersten Leitung verlaufen und in einer Richtung senkrecht zu der Länge der ersten Leitung voneinander beabstandet sind, wobei die mindestens zwei ersten Kontakte in eine erste dielektrische Schicht eingebettet sind und die erste Leitung in eine zweite dielektrische Schicht eingebettet ist; eine über einem Abschnitt der ersten Leitung angeordnete zweite Leitung; mindestens zwei mit der ersten Leitung und der zweiten Leitung verbundene zweite Kontakte, wobei die mindestens zwei zweiten Kontakte longitudinal entlang einer Länge der zweiten Leitung verlaufen und in einer Richtung senkrecht zu der Länge der zweiten Leitung voneinander beabstandet sind, wobei die mindestens zwei zweiten Kontakte in eine dritte dielektrische Schicht eingebettet sind und die zweite Leitung in eine vierte dielektrische Schicht eingebettet ist, wobei das dielektrische Material eine weitere, über der vierten dielektrischen Schicht liegende dielektrische Schicht enthält und wobei ein Anschlußdurchkontaktfenster (123) in der weiteren dielektrischen Schicht vorgesehen ist, wobei das Fenster Zugang zu der zweiten Leitung weiteren dielektrischen Schicht vorgesehen ist, wobei das Fenster Zugang zu der zweiten Leitung ermöglicht.
  3. Halbleiterchip, umfassend: ein Substrat (103); und eine von einem dielektrischen Material (106, 114, 115, 120; 209) umgebene Rißstopstruktur, wobei die Rißstopstruktur folgendes umfaßt: eine über dem Substrat (103) angeordnete erste Leitung (108); mindestens zwei mit dem Substrat (103) und der ersten Leitung (108) verbundene erste Kontakte (104; 220), wobei die mindestens zwei ersten Kontakte (104; 220) longitudinal entlang einer Länge der ersten Leitung (108) verlaufen und in einer Richtung senkrecht zu der Länge der ersten Leitung (108) voneinander beabstandet sind, wobei die mindestens zwei ersten Kontakte (104; 220) in eine erste dielektrische Schicht eingebettet sind und die erste Leitung (108) in eine zweite dielektrische Schicht (114) eingebettet ist; eine über einem Abschnitt der ersten Leitung (108) angeordnete zweite Leitung (112); mindestens zwei mit der ersten Leitung (108) und der zweiten Leitung (112) verbundene zweite Kontakte (116; 222), wobei die mindestens zwei zweiten Kontakte (116; 222) longitudinal entlang einer Länge der zweiten Leitung (112) verlaufen und in einer Richtung senkrecht zu der Länge der zweiten Leitung (112) voneinander beabstandet sind, wobei die mindestens zwei zweiten Kontakte (116; 222) in eine dritte dielektrische Schicht (115) eingebettet sind und die zweite Leitung (112) in eine vierte dielektrische Schicht (120) eingebettet ist, eine über einen Abschnitt der zweiten Leitung (112) angeordnete dritte Leitung (128); mindestens zwei mit der zweiten Leitung (112) und der dritten Leitung (128) verbundene dritte Kontakte (124; 224), wobei die mindestens zwei dritten Kontakte (124; 224) longitudinal entlang einer Länge der dritten Leitung (128) verlaufen und in einer Richtung senkrecht zu der Länge der dritten Leitung (128) voneinander beabstandet sind, wobei die mindestens zwei dritten Kontakte (124; 224) in eine fünfte dielektrische Schicht (122) eingebettet sind und die dritte Leitung (128) in eine sechste dielektrische Schicht (126) eingebettet ist, wobei ein Anschlußdurchkontaktfenster (123) in der sechsten dielektrischen Schicht (126) vorgesehen ist, wobei das Fenster (123) Zugang zu der dritten Leitung ermöglicht.
  4. Chip nach Anspruch 1 oder 2, wobei die mindestens zwei ersten Kontakte (104) drei Kontakte enthalten.
  5. Chip nach einem der Ansprüche 1 bis 4, wobei die mindestens zwei zweiten Kontakte drei Kontakte (222) enthalten.
  6. Chip nach einem der Ansprüche 1 bis 5, wobei die erste (108) und zweite Leitung (112) und die mindestens zwei ersten Kontakte (104) und die mindestens zwei zweiten Kontakte (116) eine schlangenförmige Struktur bilden.
  7. Chip nach Anspruch 6, wobei die schlangenförmige Struktur neben einem Zerlegungskanal des Chips liegt.
  8. Chip nach einem der Ansprüche 1 bis 7, wobei die mindestens zwei ersten Kontakte (104) und die mindestens zwei zweiten Kontakte (116) über die ganze Länge der ersten Leitung (108) verlaufen.
DE60126960T 2000-09-05 2001-08-30 Verbesserter rissunterbrecher für halbleiterchips Expired - Lifetime DE60126960T2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/655,461 US6495918B1 (en) 2000-09-05 2000-09-05 Chip crack stop design for semiconductor chips
US655461 2000-09-05
PCT/US2001/027135 WO2002021594A2 (en) 2000-09-05 2001-08-30 Improved chip crack stop design for semiconductor chips

Publications (2)

Publication Number Publication Date
DE60126960D1 DE60126960D1 (de) 2007-04-12
DE60126960T2 true DE60126960T2 (de) 2007-11-22

Family

ID=24628978

Family Applications (1)

Application Number Title Priority Date Filing Date
DE60126960T Expired - Lifetime DE60126960T2 (de) 2000-09-05 2001-08-30 Verbesserter rissunterbrecher für halbleiterchips

Country Status (5)

Country Link
US (1) US6495918B1 (de)
EP (1) EP1316112B1 (de)
KR (1) KR100479298B1 (de)
DE (1) DE60126960T2 (de)
WO (1) WO2002021594A2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076821B2 (en) 2007-04-30 2015-07-07 Infineon Technologies Ag Anchoring structure and intermeshing structure
DE102007063839B3 (de) * 2007-04-30 2015-10-22 Infineon Technologies Ag Verkrallungsstruktur

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6895133B1 (en) * 2001-06-20 2005-05-17 Lightwave Microsystems Corporation Crack propagation stops for dicing of planar lightwave circuit devices
KR100437460B1 (ko) * 2001-12-03 2004-06-23 삼성전자주식회사 본딩패드들을 갖는 반도체소자 및 그 제조방법
JP3813562B2 (ja) 2002-03-15 2006-08-23 富士通株式会社 半導体装置及びその製造方法
US6774039B1 (en) * 2002-08-08 2004-08-10 Novellus Systems, Inc. Process scheme for improving electroplating performance in integrated circuit manufacture
US6621167B1 (en) * 2002-09-23 2003-09-16 United Microelectronics Corp. Metal interconnect structure
US6919639B2 (en) * 2002-10-15 2005-07-19 The Board Of Regents, The University Of Texas System Multiple copper vias for integrated circuit metallization and methods of fabricating same
US7372153B2 (en) * 2003-10-07 2008-05-13 Taiwan Semiconductor Manufacturing Co., Ltd Integrated circuit package bond pad having plurality of conductive members
US7038280B2 (en) * 2003-10-28 2006-05-02 Analog Devices, Inc. Integrated circuit bond pad structures and methods of making
TWI227936B (en) * 2004-01-14 2005-02-11 Taiwan Semiconductor Mfg Sealed ring for IC protection
US7071575B2 (en) * 2004-11-10 2006-07-04 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
US20060103023A1 (en) * 2004-11-12 2006-05-18 International Business Machines Corporation Methods for incorporating high k dielectric materials for enhanced SRAM operation and structures produced thereby
US7274108B2 (en) * 2004-11-15 2007-09-25 United Microelectronics Corp. Semiconductor chip capable of implementing wire bonding over active circuits
US7741715B2 (en) * 2005-03-14 2010-06-22 Infineon Technologies Ag Crack stop and moisture barrier
US7479447B2 (en) * 2005-04-04 2009-01-20 International Business Machines Corporation Method of forming a crack stop void in a low-k dielectric layer between adjacent fuses
US7572738B2 (en) * 2005-05-23 2009-08-11 Sony Corporation Crack stop trenches in multi-layered low-k semiconductor devices
KR100781850B1 (ko) * 2005-07-20 2007-12-03 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US8624346B2 (en) 2005-10-11 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Exclusion zone for stress-sensitive circuit design
US20070102792A1 (en) * 2005-11-07 2007-05-10 Ping-Chang Wu Multi-layer crack stop structure
KR100771378B1 (ko) * 2006-12-22 2007-10-30 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
US7692274B2 (en) * 2007-01-04 2010-04-06 Taiwan Semiconductor Manufacturing Co., Ltd. Reinforced semiconductor structures
US7952167B2 (en) * 2007-04-27 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line layout design
US8125052B2 (en) * 2007-05-14 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure with improved cracking protection
US8643147B2 (en) * 2007-11-01 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure with improved cracking protection and reduced problems
US7704804B2 (en) 2007-12-10 2010-04-27 International Business Machines Corporation Method of forming a crack stop laser fuse with fixed passivation layer coverage
US8008750B2 (en) * 2008-02-01 2011-08-30 Infineon Technologies Ag Crack stops for semiconductor devices
US7871902B2 (en) * 2008-02-13 2011-01-18 Infineon Technologies Ag Crack stop trenches
US8334582B2 (en) * 2008-06-26 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protective seal ring for preventing die-saw induced stress
US8576537B2 (en) 2008-10-17 2013-11-05 Kemet Electronics Corporation Capacitor comprising flex crack mitigation voids
US7906836B2 (en) 2008-11-14 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines
US8581423B2 (en) 2008-11-17 2013-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Double solid metal pad with reduced area
US20100127937A1 (en) 2008-11-25 2010-05-27 Qualcomm Incorporated Antenna Integrated in a Semiconductor Chip
KR20100064602A (ko) * 2008-12-05 2010-06-15 삼성전자주식회사 미로 같은 크랙 스토퍼 구조물을 갖는 반도체 및 제조 방법
US8048761B2 (en) * 2009-02-17 2011-11-01 Globalfoundries Singapore Pte. Ltd. Fabricating method for crack stop structure enhancement of integrated circuit seal ring
US8368180B2 (en) * 2009-02-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line metal structure
US7892926B2 (en) 2009-07-24 2011-02-22 International Business Machines Corporation Fuse link structures using film stress for programming and methods of manufacture
US8592941B2 (en) 2010-07-19 2013-11-26 International Business Machines Corporation Fuse structure having crack stop void, method for forming and programming same, and design structure
US9093411B2 (en) * 2010-10-19 2015-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure having contact bars extending into substrate and wafer having the pad structure
US8604618B2 (en) 2011-09-22 2013-12-10 International Business Machines Corporation Structure and method for reducing vertical crack propagation
US8742594B2 (en) 2012-09-14 2014-06-03 International Business Machines Corporation Structure and method of making an offset-trench crackstop that forms an air gap adjacent to a passivated metal crackstop
US8970008B2 (en) 2013-03-14 2015-03-03 Infineon Technologies Ag Wafer and integrated circuit chip having a crack stop structure
KR102276546B1 (ko) * 2014-12-16 2021-07-13 삼성전자주식회사 수분 방지 구조물 및/또는 가드 링, 이를 포함하는 반도체 장치 및 그 제조 방법
US10153232B2 (en) 2017-04-26 2018-12-11 Globalfoundries Inc. Crack stop with overlapping vias
US10090258B1 (en) 2017-09-25 2018-10-02 Globalfoundries Inc. Crack-stop structure for an IC product and methods of making such a crack-stop structure
KR102546684B1 (ko) 2017-11-29 2023-06-23 삼성전자주식회사 반도체 소자 및 이를 포함하는 반도체 웨이퍼, 그리고 반도체 패키지
US11049820B2 (en) * 2018-07-30 2021-06-29 Texas Instruments Incorporated Crack suppression structure for HV isolation component
US10636750B1 (en) 2018-10-15 2020-04-28 International Business Machines Corporation Step pyramid shaped structure to reduce dicing defects
US11037873B2 (en) 2019-06-03 2021-06-15 Marvell Government Solutions, Llc. Hermetic barrier for semiconductor device
CN112530982B (zh) * 2019-09-19 2022-11-22 中芯国际集成电路制造(北京)有限公司 Cmos图像传感器、封边圈结构及其形成方法
JP7428051B2 (ja) * 2020-03-31 2024-02-06 住友大阪セメント株式会社 光導波路素子とそれを用いた光変調デバイス及び光送信装置
US11308257B1 (en) 2020-12-15 2022-04-19 International Business Machines Corporation Stacked via rivets in chip hotspots

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05175191A (ja) * 1991-10-22 1993-07-13 Mitsubishi Electric Corp 積層導電配線
JP2776457B2 (ja) * 1992-12-29 1998-07-16 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体デバイスのクラックストップ形成方法及び半導体デバイス
JPH08293523A (ja) * 1995-02-21 1996-11-05 Seiko Epson Corp 半導体装置およびその製造方法
US5776826A (en) * 1996-05-06 1998-07-07 International Business Machines Corporation Crack stop formation for high-productivity processes
US5851903A (en) * 1996-08-20 1998-12-22 International Business Machine Corporation Method of forming closely pitched polysilicon fuses
US5700735A (en) * 1996-08-22 1997-12-23 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bond pad structure for the via plug process
US5834829A (en) 1996-09-05 1998-11-10 International Business Machines Corporation Energy relieving crack stop
US5789302A (en) 1997-03-24 1998-08-04 Siemens Aktiengesellschaft Crack stops
US5917197A (en) * 1997-05-21 1999-06-29 Siemens Aktiengesellschaft Integrated multi-layer test pads
US6022791A (en) * 1997-10-15 2000-02-08 International Business Machines Corporation Chip crack stop
JP2000232104A (ja) * 1999-02-09 2000-08-22 Sanyo Electric Co Ltd チップサイズパッケージ
US6198170B1 (en) * 1999-12-16 2001-03-06 Conexant Systems, Inc. Bonding pad and support structure and method for their fabrication
DE19961790C1 (de) * 1999-12-21 2001-05-10 Infineon Technologies Ag Anordnung zur Abtrennung eines Halbleiterbausteines aus einem Halbleiterwafer
US6261945B1 (en) * 2000-02-10 2001-07-17 International Business Machines Corporation Crackstop and oxygen barrier for low-K dielectric integrated circuits

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9076821B2 (en) 2007-04-30 2015-07-07 Infineon Technologies Ag Anchoring structure and intermeshing structure
DE102007063839B3 (de) * 2007-04-30 2015-10-22 Infineon Technologies Ag Verkrallungsstruktur
DE102007063839B9 (de) * 2007-04-30 2016-06-30 Infineon Technologies Ag Verkrallungsstruktur

Also Published As

Publication number Publication date
WO2002021594A3 (en) 2002-05-16
WO2002021594A2 (en) 2002-03-14
EP1316112A2 (de) 2003-06-04
KR20030038728A (ko) 2003-05-16
US6495918B1 (en) 2002-12-17
DE60126960D1 (de) 2007-04-12
KR100479298B1 (ko) 2005-03-29
EP1316112B1 (de) 2007-02-28

Similar Documents

Publication Publication Date Title
DE60126960T2 (de) Verbesserter rissunterbrecher für halbleiterchips
DE102014111783B4 (de) Gestapelte integrierte Schaltungen mit Umverteilungsleitungen und Verfahren zu ihrer Herstellung
DE102007034306B3 (de) Halbleitersubstrat mit Durchkontaktierung und Verfahren zur Herstellung eines Halbleitersubstrates mit Durchkontaktierung
DE102004002659B4 (de) Halbleitervorrichtung mit einem Kontaktmuster und Herstellungsverfahren dafür
DE112012001220B4 (de) Halbleiterstruktur mit lokaler zu einer Gate-Struktur selbstjustierten Zwischenverbindungsstruktur und statische Speicherzelle diese beinhaltend und Verfahren diese zu bilden
DE102010017109B4 (de) Halbleiterchip und Verfahren zur Herstellung einer Halbleiterstruktur
DE102004003315B4 (de) Halbleitervorrichtung mit elektrischem Kontakt und Verfahren zur Herstellung derselben
DE102009006580B4 (de) Verfahren zur Herstellung integrierter Schaltungen und Verfahren zum Vereinzeln eines Halbleiterwafers
DE102012219376B4 (de) Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen
DE112012003959B4 (de) Struktur und Verfahren zum Verringern von vertikaler Rissausbreitung
DE102010037093B4 (de) Halbleitervorrichtung mit vergrabenen Wortleitungen
DE4310955C2 (de) Verfahren zum Bearbeiten eines Halbleiterwafers
DE4214391C2 (de) Integrierte Halbleiterschaltkreisstruktur und Verfahren zu ihrer Herstellung
DE112005001578T5 (de) Bond-Pad-Struktur zur Kupfer-Metallisierung mit verbesserter Zuverlässigkeit, und Verfahren zum Herstellen dieser Struktur
DE10236682A1 (de) Halbleitervorrichtung
DE102011054153A1 (de) Rissstoppbarriere und Verfahren zu deren Herstellung
DE102004025908A1 (de) Halbleitervorrichtung
DE4239457C2 (de) Halbleiterwaferstruktur und Herstellungsverfahren dafür
DE102017113930B4 (de) Verfahren zum Herstellen einer Substratdurchkontaktierung in einem Halbleitersubstrat
DE102020116563A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE102004033825A1 (de) Verfahren zur Herstellung einer Kondensatoranordnung sowie zugehörige Kondensatoranordnung
DE10223748B4 (de) Verfahren zum Ausbilden einer integrierten Speicherschaltungsanordnung
DE102021100457B4 (de) Rückseiten- oder vorderseiten-substratdurchkontaktierungslandung (tsv-landung) auf metall
DE102020118844A1 (de) Halbleitervorrichtungen
DE19716791B4 (de) Verfahren zum Herstellen von Kontaktöffnungen in einer mehrschichtigen Halbleiterstruktur

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE