DE102014111783B4 - Gestapelte integrierte Schaltungen mit Umverteilungsleitungen und Verfahren zu ihrer Herstellung - Google Patents

Gestapelte integrierte Schaltungen mit Umverteilungsleitungen und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102014111783B4
DE102014111783B4 DE102014111783.2A DE102014111783A DE102014111783B4 DE 102014111783 B4 DE102014111783 B4 DE 102014111783B4 DE 102014111783 A DE102014111783 A DE 102014111783A DE 102014111783 B4 DE102014111783 B4 DE 102014111783B4
Authority
DE
Germany
Prior art keywords
substrate
contact plug
metal pad
dielectric layers
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014111783.2A
Other languages
English (en)
Other versions
DE102014111783A1 (de
Inventor
Cheng-Ying Ho
Jeng-Shyan Lin
Ying-Ling Tsai
Feng-Chi Hung
Dun-Nian Yaung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102014111783A1 publication Critical patent/DE102014111783A1/de
Application granted granted Critical
Publication of DE102014111783B4 publication Critical patent/DE102014111783B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24146—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/24147—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the HDI interconnect not connecting to the same level of the lower semiconductor or solid-state body at which the upper semiconductor or solid-state body is mounted, e.g. the upper semiconductor or solid-state body being mounted in a cavity or on a protrusion of the lower semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/32146—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the layer connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73227—Wire and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82031—Reshaping, e.g. forming vias by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Integrierte Schaltungsstruktur, die Folgendes umfasst:einen ersten Halbleiterchip (110'), der Folgendes umfasst:ein erstes Substrat (102);mehrere erste dielektrische Schichten (104), die unter dem ersten Substrat liegen;eine erste Metall-Anschlussstelle (108) in den mehreren ersten dielektrischen Schichten, wobei die erste Metall-Anschlussstelle (108) einen Ring bildet undeine Öffnung in dem Ring vorgesehen ist; undeinen zweiten Halbleiterchip (210'), der Folgendes umfasst:ein zweites Substrat (202);mehrere zweite dielektrische Schichten (204) über dem zweiten Substrat,wobei eine untere Schicht der ersten dielektrischen Schichten (104) mit einer oberen Schicht der mehreren zweiten dielektrischen Schichten (204) gebondet ist; undeine zweite Metall-Anschlussstelle (206) in einer der mehreren zweiten dielektrischen Schichten (204);eine Umverteilungsleitung (134) über dem ersten Substrat (102);einen ersten Kontaktstöpsel (122C), der unter der Umverteilungsleitung liegt und mit ihr elektrisch verbunden ist, wobei der erste Kontaktstöpsel Folgendes umfasst:einen ersten Abschnitt (122A3), der sich von einer oberen Fläche des ersten Substrats (102) zu einer unteren Fläche des ersten Substrats (102) erstreckt; undeinen zweiten Abschnitt (122A2, 122A1), der sich von der unteren Fläche des ersten Substrats (102) zu der zweiten Metall-Anschlussstelle (206) des zweiten Halbleiterchips erstreckt, wobei eine untere Fläche des zweiten Abschnitts eine obere Fläche der zweiten Metall-Anschlussstelle (206) kontaktiert, undwobei der erste Abschnitt und der zweite Abschnitt einen durchgängigen Bereich bilden, und wobei der zweite Abschnitt (122A2, 122A1) des ersten Kontaktstöpsels (122C) weiter Folgendes umfasst:einen dritten Abschnitt (122A2) über der ersten Metall-Anschlussstelle (108); undeinen vierten Abschnitt (122A1), der die erste Metall-Anschlussstelle (108) durchstößt, um sich zu der zweiten Metall-Anschlussstelle (206) des zweiten Halbleiterchips (210') zu erstrecken; undeinen zweiten Kontaktstöpsel (124), der sich von der oberen Fläche des ersten Substrats (102) zu der ersten Metall-Anschlussstelle (108) erstreckt, wobei der zweite Kontaktstöpsel (124) auf einer oberen Fläche der ersten Metall-Anschlussstelle (108) endet und wobei die erste Metall-Anschlussstelle (108) den ersten Kontaktstöpsel (122C) mit dem zweiten Kontaktstöpsel (124) verbindet.

Description

  • HINTERGRUND
  • Die Halbleiterindustrie hat ein schnelles Wachstum erlebt aufgrund von fortlaufenden Verbesserungen in der Integrationsdichte einer Vielzahl von elektronischen Komponenten (z.B. Transistoren, Dioden, Widerständen, Kondensatoren etc.). Diese Verbesserung der Integrationsdichte kam hauptsächlich von wiederholten Verkleinerungen der minimalen Einrichtungsgröße (z.B. Verkleinern des Halbleiter-Verfahrensknotens auf den Unter-20nm-Knoten), was es erlaubt, dass mehr Komponenten in eine vorgegeben Fläche integriert werden. Da der Bedarf nach Miniaturisierung, höherer Geschwindigkeit und größerer Bandbreite sowie niedrigerem Stromverbrauch und niedrigerer Latenz in letzter Zeit gewachsen ist, ist der Bedarf nach kleineren und kreativeren Kapselungstechniken von Halbleiter-Dies gewachsen.
  • Während Halbleitertechnologien weiter fortschreiten, haben sich gestapelte Halbleitervorrichtungen als eine wirksame Alternative erwiesen, um die physische Größe einer Halbleitervorrichtung weiter zu verringern. Bei einer Halbleitervorrichtung werden aktive Schaltungen wie Logik-, Speicher-, Prozessorschaltungen und Ähnliches auf unterschiedlichen Halbleiterwafern ausgebildet. Zwei oder mehr Halbleiterwafer können auf einander befestigt werden, um den Formfaktor der Halbleitervorrichtung weiter zu verkleinern.
  • Zwei Halbleiterwafer können durch geeignete Bonding-Techniken mit einander gebondet werden. Die üblicherweise verwendeten Bonding-Techniken umfassen direktes Bonden, chemisch aktiviertes Bonden, plasma-aktiviertes Bonden, anodisches Bonden, eutektisches Bonden, Glasfritte-Bonden, Klebe-Bonden, Thermokompressions-Bonden, reaktives Bonden und/oder Ähnliches. Sobald zwei Halbleiterwafer gebondet wurden, kann die Grenzfläche zwischen zwei Halbleiterwafern einen elektrisch leitenden Weg zwischen den gestapelten Halbleiterwafern bereitstellen, wie beispielsweise aus US 2011/013339 A1 bekannt.
  • Eine vorteilhafte Eigenschaft der gestapelten Halbleitervorrichtungen liegt darin, dass ein viel höhere Dichte erreicht werden kann, indem gestapelte Halbleitervorrichtungen verwendet werden. Des Weiteren können gestapelte Halbleitervorrichtungen kleinere Formfaktoren, Kosteneffektivität, verbesserte Leistungsfähigkeit und niedrigeren Stromverbrauch erreichen.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Figuren gelesen wird. Man beachte, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Einrichtungen nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Einrichtungen zur Klarheit der Beschreibung beliebig vergrößert oder verkleinert sein.
    • 1 bis 7 zeigen die Schnittansichten von Zwischenstufen beim Ausbilden eines Gehäuses, das gestapelte Dies aufweist und eine Verbindungsstruktur umfasst, die zwei Chips verbindet, in Übereinstimmung mit einigen beispielhaften Ausführungsformen, wobei eine metallische harte Maske verwendet wird;
    • 8 und 9 zeigen die Schnittansichten von Zwischenstufen beim Ausbilden eines Gehäuses, das gestapelte Dies aufweist und eine Verbindungsstruktur umfasst, die zwei Chips verbindet, in Übereinstimmung mit einigen anderen Ausführungsformen, wobei eine metallische harte Maske verwendet wird;
    • 10 bis 17 zeigen die Schnittansichten von Zwischenstufen beim Ausbilden eines Gehäuses, das gestapelte Dies aufweist und eine Verbindungsstruktur umfasst, die zwei Chips verbindet, wobei keine metallische harte Maske verwendet wird;
    • 18 und 19 zeigen die Schnittansichten von Zwischenstufen beim Ausbilden eines Gehäuses, das gestapelte Dies aufweist und eine Verbindungsstruktur umfasst, die zwei Chips verbindet, wobei keine metallische harte Maske verwendet wird; und
    • 20A bis 20D zeigen Draufsichten von verschiedenen Metall-Anschlussstellen, in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung, wobei die Metall-Anschlussstellen verwendet werden, um Kontaktstöpsel auszubilden.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Einrichtungen der Erfindung zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und sollen nicht einschränkend wirken. Das Ausbilden einer ersten Einrichtung über oder auf einer zweiten Einrichtung in der folgenden Beschreibung kann beispielsweise Ausführungsformen umfassen, in denen die erste und die zweite Einrichtung in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Einrichtungen zwischen der ersten und der zweiten Einrichtung ausgebildet sein können, so dass die erste und die zweite Einrichtung nicht in direktem Kontakt sein müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient der Einfachheit und Klarheit und erzwingt als solche keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „unten“, „unter“, „unterer“, „über“, „oberer“ und ähnliche, hier zur Einfachheit der Beschreibung verwendet werden, um die Beziehung eines Elements oder einer Einrichtung mit einem oder mehreren anderen Elementen oder Einrichtungen zu beschreiben, wie sie in den Figuren gezeigt sind. Die räumlich relativen Begriffe sollen verschiedene Orientierungen der Vorrichtung, die verwendet oder betrieben wird, zusätzlich zu der in den Figuren gezeigten Orientierung umfassen. Die Vorrichtung kann anders orientiert sein (um 90 Grad gedreht oder in einer anderen Orientierung), und die räumlich relativen Begriffe, die hier verwendet werden, können ebenfalls demgemäß interpretiert werden.
  • Es sind ein Gehäuse, das gestapelte Dies/Chips und eine Verbindungsstruktur aufweist, die die gestapelten Chips unter einander verbindet, sowie das Verfahren zum Ausbilden dieser Struktur vorgesehen, in Übereinstimmung mit verschiedenen beispielhaften Ausführungsformen. Die Zwischenstufen zum Ausbilden der Verbindungsstrukturen werden beschrieben. Die Varianten der Ausführungsformen werden beschrieben. Überall in den verschiedenen Ansichten und beispielhaften Ausführungsformen werden gleiche Bezugszeichen verwendet, um gleiche Elementen zu bezeichnen.
  • 1 bis 7 zeigen die Schnittansichten von Zwischenstufen beim Bonden und Ausbilden von RDLs, in Übereinstimmung mit einigen Ausführungsformen. 1 zeigt eine Schnittansicht von Wafern 110 und 210, die mit einander gebondet sind, in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung. Sowohl der erste Halbleiterwafer 110 als auch der zweite Halbleiterwafer 210 umfassen ein Halbleitersubstrat (z.B. ein erstes Substrat 102 und ein zweites Substrat 202) und eine Mehrzahl von Verbindungsstrukturen (z.B. Metall-Anschlussstellen 106A, 106B, 108, 206A, 206B und 208), die über dem Halbleitersubstrat ausgebildet sind.
  • Wie in 1 gezeigt ist, kann der ersten Halbleiterwafer 110 ein erstes Substrat 102 und mehrere dielektrische Zwischen-Metall-Schichten 104 umfassen, die unter dem ersten Substrat 102 liegen. Zusätzlich sind mehrere Metallleitungen (schematisch gezeigt) in jeder der dielektrischen Schichten 104 ausgebildet, wobei Metall-Durchkontaktierungen und Kontaktstöpsel (nicht gezeigt) die mehreren Metallleitungen unter einander verbinden. In Übereinstimmung mit einigen Ausführungsformen sind Metall-Anschlussstellen 106 (einschließlich 106A und 106B) in den dielektrischen Zwischen-Metall-Schichten 104 ausgebildet. Obwohl 1 zeigt, dass die Metall-Anschlussstellen 106 in einer Zwischenschicht der dielektrischen Schichten 104 ausgebildet sind, können die Metall-Anschlussstellen 106 in jeder der dielektrischen Schichten 104 liegen. Eine Metall-Anschlussstelle 108 ist auch in den dielektrischen Schichten 104 ausgebildet. In Übereinstimmung mit einigen Ausführungsformen werden Metall-Anschlussstellen 106 (einschließlich 106A und 106B) und 108 in der gleichen Metallschicht ausgebildet.
  • Das erste Substrat 102 kann aus Silizium ausgebildet sein, obwohl es auch aus anderen Gruppe-III-, Gruppe-IV- und/oder Gruppe-V-Elementen ausgebildet sein kann, etwa Silizium, Germanium, Gallium, Arsen oder Kombinationen daraus. Zusätzlich können andere Substrate verwendet werden, die Mehrschicht-Substrate, Gradient-Substrate, Substrate mit hybrider Orientierung oder Kombinationen daraus umfassen.
  • Der erste Wafer 110 und der zweite Wafer 210 können weiter eine Vielzahl von elektrischen Schaltungen 103 und 203 umfassen (die beispielsweise in 7 gezeigt sind). Die elektrischen Schaltungen 103, die auf dem ersten Substrat 102 ausgebildet sind, können jede Art von Schaltung sein, die für eine bestimmte Anwendung geeignet ist. In Übereinstimmung mit einigen Ausführungsformen können die elektrischen Schaltungen 103 verschiedene n-Metalloxid-Halbleiter-(NMOS)- und/oder p-Metalloxid-Halbleiter-(PMOS)-Vorrichtungen, Kondensatoren, Widerstände, Dioden, Photodioden, Sicherungen und/oder Ähnliches umfassen.
  • Die elektrischen Schaltungen 103 können miteinander verbunden sein, um eine oder mehrere Funktionen auszuführen. Die elektrischen Schaltungen 103 können Speichervorrichtungen, Verarbeitungsstrukturen, Sensoren, Verstärker, Stromverteiler, Eingangs/Ausgangsschaltungen und/oder Ähnliches umfassen. Ein Fachmann wird anerkennen, dass die obigen Beispiele zum Zweck der Beschreibung angegeben sind und die verschiedenen Ausführungsformen nicht auf irgendwelche bestimmten Anwendungen einschränken sollen.
  • Die Metall-Anschlussstellen 106 können durch jedes geeignete Ausbildungsverfahren hergestellt werden (z.B. Lithographie und Ätzen, Single-Damascene-, Dual-Damascene-Verfahren oder Ähnliches) und können mittels geeigneter leitender Materialien wie Kupfer, Aluminium, Aluminiumlegierungen, Kupferlegierungen oder Ähnlichem ausgebildet werden. 20A bis 20D zeigen einige beispielhafte Draufsichten von Metall-Anschlussstellen 106, die die Metall-Anschlussstellen 106 so zeigen, dass sie Ringe mit Öffnungen bilden. Somit sind die beiden gezeigten Abschnitte (1) jeder der Metall-Anschlussstellen 106A und 106B Abschnitte einer integrierten Metall-Anschlussstelle.
  • Wie in 1 gezeigt ist, ist der erste Halbleiterwafer 110 auf dem zweiten Halbleiterwafer 210 gestapelt. Der Halbleiterwafer 210 kann auch Schaltungen 203 umfassen (beispielsweise in 7 gezeigt), die jede der Vorrichtungen aufweisen können, die für die Schaltungen 103 beschrieben sind. Der erste Halbleiterwafer 110 und der zweite Halbleiterwafer 203 sind zusammen durch eine geeignete Bonding-Technik gebondet, beispielsweise Oxid-Oxid-Bonden. In Übereinstimmung mit einigen Ausführungsformen sind bei einem Oxid-Oxid-Bonding-Verfahren die Schichten auf der Oberfläche der Halbleiterwafer 110 und 210 Oxidschichten (beispielsweise Siliziumoxid), die mit einander durch Aufschmelz-Bonden gebondet werden.
  • 2 zeigt eine Schnittansicht der Halbleitervorrichtung, die in 1 gezeigt ist, nach dem Verdünnen und Ätzen des ersten Substrats 102. In der Beschreibung wird die Seite des ersten Substrats 102, die von dem Wafer 210 abgewandt ist, als die Rückseite des ersten Substrats 102 bezeichnet. Die Rückseite des ersten Substrats 102 wird geschliffen, so dass der rückseitige Abschnitt des ersten Substrats 102 (in 1 mittels gestrichelter Linien gezeigt) entfernt wird. Das sich ergebende Substrat 102 kann eine Dicke haben, die kleiner als etwa 5µm ist.
  • Nach dem Verdünnen des Substrats 102 kann eine strukturierte Maske wie ein Photoresist (nicht gezeigt) über dem ersten Substrat 102 mittels geeigneten Abscheidungs- und Photolithographietechniken ausgebildet werden. Ein geeignetes Ätzverfahren, etwa ein reaktives Ionenätzen (RIE) oder jedes andere geeignete anisotrope Ätz- oder Strukturierverfahren, kann auf das Substrat 102 des ersten Halbleiterwafers 110 angewendet werden. Als Ergebnis werden mehrere Durchgangs-Öffnungen 114 (einschließlich 114A und 114B) und 116 in dem ersten Substrat 102 ausgebildet.
  • 3 zeigt eine Schnittansicht der Halbleitervorrichtung, die in 2 gezeigt ist, nachdem eine dielektrische Schicht 113 über der Halbleiterstruktur abgeschieden wurde, in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung. Wie in 3 gezeigt ist, wird eine dielektrische Schicht 113 auf den Böden und Seitenwänden der Öffnungen 114 und 116 ausgebildet. Die dielektrische Schicht 113 wird als gleichförmige Schicht ausgebildet, deren horizontale Abschnitte und vertikale Abschnitte Dicken haben, die nahe bei einander liegen.
  • Die dielektrische Schicht 113 kann aus verschiedenen Dielektrika ausgebildet sein, die bei der Herstellung von integrierten Schaltungen verwendet werden können. Die dielektrische Schicht 113 kann beispielsweise aus Siliziumdioxid, Siliziumnitrid, Siliziumoxinitrid, Siliziumkarbid oder Ähnlichem ausgebildet werden. Zusätzlich kann eine Kombination der vorgenannten Dielektrika auch verwendet werden, um die dielektrische Schicht 113 auszubilden. In Übereinstimmung mit einigen Ausführungsformen wird die dielektrische Schicht 113 mittels einer geeigneten Technik ausgebildet, etwa einem chemischen Gasphasenabscheidungs-(CVD)-Verfahren oder Atomlagenabscheidung (ALD). Die Dicke der dielektrischen Schicht 113 kann im Bereich von etwa 100 nm bis etwa 300 nm liegen.
  • 4 zeigt eine Schnittansicht der Halbleitervorrichtung, die in 3 gezeigt ist, nachdem eine Maskenschicht 117 über der Halbleitervorrichtung ausgebildet wurde, in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung. Eine strukturierte Maske 117 wird ausgebildet, die sich in die Öffnungen 114 und 116 (in 3 gezeigt) erstreckt. Wie in 4 gezeigt, werden Öffnungen 118 (einschließlich 118A und 118B) und 120 ausgebildet, nachdem die strukturierte Maske 117 entlang der Seitenwände der Öffnungen 114 und 116 ausgebildet wurde. Die strukturierte Maske 117 kann eine Photoresistschicht sein.
  • 4 zeigt auch eine Schnittansicht der Halbleitervorrichtung, nachdem ein Ätzverfahren auf die Halbleitervorrichtung angewendet wurde, in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung. Ein geeignetes Ätzverfahren wie eine Trockenätzung wird ausgeführt, um die Öffnungen 118 und 120 auszubilden. Die Öffnungen 118 und 120 sind Erweiterungen der entsprechenden darüber liegenden Öffnungen 114 und 116.
  • Die Öffnungen 118 können Größen in der Draufsicht haben, die etwas größer oder gleich groß wie die Größen in der Draufsicht der Öffnungen in den entsprechenden darunter liegenden Metall-Anschlussstellen 106 sind. Das Ausbilden der Öffnung weist zwei Ätzphasen auf. In der ersten Ätzphase werden die Abschnitte der dielektrischen Schichten 104 über den Metall-Anschlussstellen 106 geätzt, wobei Öffnungen 118A1 und 118B1 ausgebildet werden. Währenddessen wird die Öffnung 120 auch gleichzeitig ausgebildet. Die erste Ätzphase wird abgeschlossen, wenn die Metall-Anschlussstellen 106A, 106B und 108 freigelegt sind. Das Ätzgas wird so gewählt, dass es eine sehr niedrige Ätzrate für das Ätzen der Metall-Anschlussstellen 106A, 106B und 108 hat. Demnach dienen die Metall-Anschlussstellen 106A, 106B und 108 als metallische harte Masken, um das Ätzverfahren zu stoppen. Obwohl die Ätzrate niedrig ist, können die Metall-Anschlussstellen 106 und 108 immer noch teilweise weggeätzt werden, wodurch Vertiefungen in den freiliegenden Abschnitten der Metall-Anschlussstellen 106 und 108 ausgebildet werden. Beim Ätzen der Metall-Anschlussstellen 106 können die Metallatome in der Metall-Anschlussstelle 106 auf die Seitenwände der dielektrischen Schichten 104 zerstäubt werden. Daher wird die Tiefe der Vertiefung 502 so gesteuert, dass sie so klein wie möglich ist, um das unerwünschte Zerstäuben von Metallatomen auf die Seitenwände der dielektrischen Schichten 104 zu verringern.
  • In der zweiten Ätzphase dienen die freiliegenden Abschnitte der Metall-Anschlussstellen 106 und 108 als Ätzstoppschichten, um das Ätzen anzuhalten. Daher hält das Ätzen bei den Metall-Anschlussstellen 108 an. Andererseits fährt das Ätzen durch die Öffnungen in den Metall-Anschlussstellen 106A und 106B fort und die dielektrischen Schichten 104 und 204, die an den Öffnungen in den Metall-Anschlussstellen 106A und 106B ausgerichtet sind, werden geätzt. Öffnungen 118A2 und 118B2 werden somit so ausgebildet, dass sie sich von dem Wafer 110 in den Wafer 210 erstrecken. Das Ätzen ist abgeschlossen, wenn Metall-Anschlussstellen 206 (einschließlich 206A und 206B) freigelegt sind, die als Ätzstoppschichten der zweiten Ätzphase dienen. Nach dem Ätzen wird die strukturierte Maske 117 entfernt.
  • 5 zeigt eine Schnittansicht, nachdem leitende Materialien in die Öffnungen 114, 116, 118 und 120 gefüllt wurden, in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung. Als Ergebnis werden Kontaktstöpsel 122 und 124 ausgebildet. Die Kontaktstöpsel 122 werden alternativ nachfolgend als Durchkontaktierungen bezeichnet, da sie den Wafer 110 durchstoßen. In einigen Ausführungsformen umfasst das Ausbilden der Kontaktstöpsel 122 und 124 das Ausbilden einer gleichförmigen leitenden Sperrschicht 123. Die leitende Sperrschicht 123 und das darüber liegende metallische Füllmaterial 127 sind in dem Kontaktstöpsel 122A in 7 schematisch gezeigt, obwohl sie auch in allen anderen Kontaktstöpseln 122, 124 und 125 (beispielsweise in 6 und 7) in anderen Ausführungsformen vorgesehen sind. Die Sperrschicht 123 kann aus Titan, Titannitrid, Tantal, Tantalnitrid oder Kombinationen daraus ausgebildet werden. In einigen Ausführungsformen ist die leitende Sperrschicht 123 eine gleichförmige Schicht mit einer im Wesentlichen einheitlichen Dicke, die mittels geeigneter Herstellungstechniken ausgebildet werden kann, etwa ALD, chemischer Gasphasenabscheidung im Plasma (PECVD) oder Ähnlichem.
  • Zusätzlich kann eine Keimschicht (nicht gezeigt) über der leitenden Sperrschicht 123 abgeschieden werden. Die Keimschicht kann aus Kupfer, Nickel, Gold oder jeder Kombination daraus und/oder Ähnlichem ausgebildet werden. Die Keimschicht kann durch geeignete Abscheidungstechniken ausgebildet werden, etwa PVD, CVD und/oder Ähnliches.
  • Nachdem die Sperrschicht 123 und die Keimschicht in den Öffnungen abgeschieden wurden, wird ein metallisches Material 127 abgeschieden, um den Rest der Öffnungen 114, 116, 118 und 120 zu füllen. Das metallische Material kann Wolfram, Titan, Aluminium, Kupfer oder Legierungen daraus umfassen. In einigen Ausführungsformen können die Öffnungen des metallischen Materials durch ein Elektroplattierverfahren gefüllt werden. Nach dem Füllen mit dem metallischen Material wird eine Planarisierung wie ein chemisch-mechanisches Polieren (CMP) ausgeführt, um die überschüssigen Abschnitte des metallischen Materials zu entfernen. Das metallische Material 127 (und die leitende Sperrschicht 123) erstrecken sich durchgängig von der oberen Fläche des Substrats 102 in die dielektrischen Schichten 204, wobei keine Grenzfläche darin ausgebildet ist, da sowohl die leitende Sperrschicht 123 als auch das metallische Material 127, das aus einem homogenen Material ausgebildet ist, in einem einzigen Abscheidungsschritt ausgebildet werden.
  • Wie in 5 gezeigt ist, umfasst der Kontaktstöpsel 124 einen Abschnitt 124A in dem ersten Substrat 102 und einen Abschnitt 124B in den dielektrischen Schichten 104. Der Abschnitt 124A hat eine Breite W1, die größer als die Breite W2 des Abschnitts 124B ist. Der Kontaktstöpsel 124 endet auf der Metall-Anschlussstelle 108.
  • Wie auch in 5 gezeigt ist, umfassen sowohl der Kontaktstöpsel 112A als auch 122B drei Abschnitte. Der erste Abschnitt erstreckt sich von der Metall-Anschlussstelle 206 zu der Metall-Anschlussstelle 106. Der erste Abschnitt (122A1/122B1) hat eine Breite W3, die auch in 5 gezeigt ist. Der zweite Abschnitt reicht von der Metall-Anschlussstelle 106 zu der Vorderseite des ersten Substrats 102. Der zweite Abschnitt (122A2/122B2) hat eine Breite W4, wie in 5 gezeigt ist. Der dritte Abschnitt (122A3/122B3) erstreckt sich von der Vorderseite des ersten Substrats 102 zu der Rückseite des ersten Substrats 102. Der dritte Abschnitt hat eine Breite W5, wie in 5 gezeigt ist. Der erste Abschnitt und möglicherweise der zweite Abschnitt können die innere Seitenwand der zugehörigen Metall-Anschlussstelle 106 körperlich berühren. In einigen Ausführungsformen ist die Breite W4 größer oder gleich der Breite W3 und die Breite W5 ist größer als die Breite W4. Die drei Abschnitte jedes der Kontaktstöpsel 122A und 122B bilden eine durchgängige Durchkontaktierung, die den Wafer 110 durchstößt, wobei keine Grenzfläche zwischen den drei Abschnitten ausgebildet ist.
  • Nach der Planarisierung werden die Ätzstoppschicht 126 und die dielektrische Schicht 128 ausgebildet. Die Ätzstoppschicht 126 kann Siliziumnitrid, Siliziumoxinitrid, Siliziumoxikarbid, Siliziumkarbid oder Ähnliches umfassen. Die dielektrische Schicht 128 ist aus einem Material ausgebildet, das sich von dem Material der Ätzstoppschicht 126 unterscheidet, obwohl das Material für die dielektrische Schicht 128 auch von den gleichen Kandidatenmaterialien ausgewählt werden kann wie die Ätzstoppschicht 126. In einigen beispielhaften Ausführungsformen umfasst die Ätzstoppschicht 126 Siliziumnitrid und die dielektrische Schicht 128 umfasst Siliziumoxid. In Übereinstimmung mit einigen Ausführungsformen liegt die Dicke der dielektrischen Schicht 128 im Bereich von etwa 400 nm bis etwa 1200 nm.
  • Mit Bezug auf 6 werden die dielektrische Schicht 128 und die Ätzstoppschicht 126 strukturiert, wodurch Öffnungen 130 (einschließlich 130A und 130B) und 132 ausgebildet werden. Kontaktstöpsel 122 und 124 sind durch die Öffnungen 130 bzw. 132 freigelegt.
  • Als nächstes werden, wie in 7 gezeigt ist, RDLs 134 (einschließlich 134A, 134B und 134C) ausgebildet. Man beachte, dass 7, zusätzlich zu den Einrichtungen, die in 6 gezeigt sind, auch zusätzliche Einrichtungen zeigt, etwa Kontaktstöpsel 122C und 125, die ebenso gleichzeitig ausgebildet werden wie die Kontaktstöpsel 122A, 122B und 124. In Übereinstimmung mit einigen Ausführungsformen werden die RDLs 134 aus metallischen Materialien wie Aluminium-Kupfer, Aluminiumoxid, Kupfer, Nickel, Gold, Wolfram, Titan, Legierungen daraus oder Mehrschicht-Strukturen davon ausgebildet. Das Ausbildungsverfahren kann das Abscheiden einer Keimschicht wie einer Kupferschicht über der Struktur in 6, das Ausbilden einer strukturierten Maskenschicht (etwa eines Photoresist, nicht gezeigt) über der Keimschicht, das Plattieren der RDLs 134, das Entfernen der strukturierten Maskenschicht und das Entfernen der Abschnitte der Keimschicht, die nicht von dem RDLs 134 bedeckt sind, umfassen.
  • In einem nachfolgenden Schritt werden die gebondeten Wafer 110 und 210 in mehrere Gehäuse 310 gesägt, die jeweils die gleiche Struktur haben, wie sie in 7 gezeigt ist. Das Gehäuse 310 umfasst einen Chip 119' von dem Wafer 110 und einen Chip 210' von dem Wafer 210, wie gezeigt ist. Ein Drahtbonden kann auf die RDL-Anschlussstelle 134A2 angewendet werden. Das Drahtbonden umfasst Bondkugeln 136A und 136B und Metalldrähte 138A und 138B, die mit den entsprechenden Bondkugeln 136A und 136B verbunden sind.
  • In Übereinstimmung mit den Ausführungsformen der vorliegenden Offenbarung verbinden die Kontaktstöpsel 122A, 122B und 122C die Vorrichtungen und Metallleitungen in den Chips 110' und 210'. Die RDL 134A umfasst eine Durchkontaktierung 134A1 und erstreckt sich in die Öffnung 130A (6) und die RDL-Anschlussstelle 134A2. Zusätzlich kann der Leitungsabschnitt 134A3 die Durchkontaktierung 134A1 und die RDL 134A2 mit einander verbinden und den Drahtbond 136A mit den Chips 110' und 210' über den Kontaktstöpsel 122A elektrisch verbinden. Die RDL 134B wird als Routing-Leitung für das Routing der Signale in dem Chip 110' verwendet. Die RDL 134B kann beispielsweise verwendet werden, um Signale zwischen den Kontaktstöpseln 122B und 125 elektrisch zu routen. In einigen Ausführungsformen wird kein Drahtbonden oder Flip-Chip-Bonden auf die RDL 134B angewendet. Die RDL 134C ist mit einer Drahtbonding-Kugel 136B und einem Metalldraht 138B verbunden. Die RDL 134C ist mit dem Kontaktstöpsel 124 elektrisch verbunden, der an der Metall-Anschlussstelle 108 endet und den Chip 110' nicht durchstößt. Durch die Metall-Anschlussstelle 108 ist die RDL 134C weiter mit dem Kontaktstöpsel 122C verbunden, der weiter die Chips 110' und 210' verbindet. Daher verbessert das Ausbilden der RDLs 134A, 134B und 134C die Routing-Fähigkeit von elektrischen Signalen in dem Gehäuse 310.
  • Man beachte, dass obwohl 7 zwei Halbleiterchips zeigt, die auf einander gestapelt sind, ein Fachmann erkennen wird, dass die gestapelte Halbleitervorrichtung, die in 7 gezeigt ist, nur ein Beispiel ist. Es kann andere Alternativen, Varianten und Modifikationen geben. Die gestapelte Halbleitervorrichtung kann beispielsweise mehr als zwei Halbleiterchips aufweisen.
  • 8 und 9 zeigen Schnittansichten von Zwischenstufen beim Ausbilden von gestapelten Chips, in Übereinstimmung mit alternativen Ausführungsformen. Wenn nicht anderweitig angegeben, sind die Materialien und Ausbildungsverfahren der Komponenten dieser Ausführungsformen im Wesentlichen die gleichen wie die gleichen Komponenten, die durch gleiche Bezugszeichen in den in 1 bis 7 gezeigten Ausführungsformen bezeichnet sind. Die Details mit Bezug auf das Ausbildungsverfahren und die Materialien der Komponenten, die in 8 und 9 gezeigt sind (und in 10 bis 19) können somit in der Beschreibung der Ausführungsform gefunden werden, die in 1 bis 7 gezeigt sind.
  • Die anfänglichen Schritte dieser Ausführungsformen sind im Wesentlichen die gleichen wie die, die in 1 bis 5 gezeigt sind. Als nächstes werden, wie in 8 gezeigt ist, Metallleitungen 140 (die gemeinsam eine Metallschicht bilden) und Durchkontaktierungen 142 in der dielektrischen Schicht 128 ausgebildet. Die Metallleitungen 140 und Durchkontaktierungen 142 können mittels eines Dual-Damascene-Verfahrens ausgebildet werden, das das Ausbilden von Gräben und Durchkontaktierungs-Öffnungen in der dielektrischen Schicht 128 und der Ätzstoppschicht 126 und das Füllen der Gräben und Durchkontaktierungs-Öffnungen mit einem metallischen Material umfasst, um Metallleitungen 140 bzw. Durchkontaktierungen 142 auszubilden. In alternativen Ausführungsformen können Single-Damascene-Verfahren verwendet werden, um die Metallleitungen 140 und Durchkontaktierungen 142 auszubilden. Mehr als eine Ebene der Metallschicht kann ausgebildet werden. 8 zeigt beispielsweise, dass eine zusätzliche Metallschicht in einer dielektrischen Schicht 148 ausgebildet wird, die Metallleitungen 144 und die entsprechenden Durchkontaktierungen 146 umfasst. Über den Metallleitungen 144 wird eine Ätzstoppschicht 150 ausgebildet.
  • Mit Bezug auf 9 werden RDLs 134A, 134B und 134C und Drahtbonds 136A/138A und 136B/138B ausgebildet. Das Ausbildungsverfahren und die Materialien können die gleichen sein wie in den Ausführungsformen, die in 7 gezeigt sind, und werden daher hier nicht wiederholt. Ähnlich zu den Ausführungsformen, die in 7 gezeigt sind, werden die RDLs 134A, 134B und 134C mit den Kontaktstöpseln 122A, 122B, 122C, 124 und 125 kombiniert, um Signale zwischen den Chips 110' und 210' zu routen und Signale innerhalb des Chips 110' zu routen.
  • 10 bis 17 zeigen das Ausbilden von gestapelten Chips, in Übereinstimmung mit alternativen Ausführungsformen der vorliegenden Offenbarung. In diesen Ausführungsformen werden die Metall-Anschlussstellen 106, wie sie in 7 und 9 gezeigt sind, nicht ausgebildet. Das kurze Ausbildungsverfahren ist unten beschrieben.
  • Mit Bezug auf 10 werden die Wafer 110 und 210 mit einander gebondet, gefolgt von dem Verdünnen des ersten Substrats 102. Die gestrichelten Linien repräsentieren schematisch den Abschnitt des Substrats 102, der bei dem Verdünnen entfernt wird. Wie in 10 gezeigt ist, werden Metall-Anschlussstellen 206 (einschließlich 206A und 206B) in dem Wafer 210 ausgebildet. Abweichend von den Ausführungsformen in 1 wird keine Metall-Anschlussstelle in dem Wafer 110 ausgebildet, um die Metall-Anschlussstellen 206 zu überlappen. Andererseits wird eine Metall-Anschlussstelle 108 in den dielektrischen Schichten 104 in dem Wafer 110 an einem Ort ausgebildet, der von den Metall-Anschlussstellen 206 verschoben ist.
  • Mit Bezug auf 11 werden Öffnungen 114 (einschließlich 114A und 114B) und 116 ausgebildet, indem das verdünnte Substrat 102 geätzt wird, wodurch die darunter liegende dielektrische Schicht 104 freigelegt wird. Als nächstes wird, wie in 12 gezeigt ist, eine dielektrische Schicht 113 auf der Rückseite und den Seitenwänden des Substrats 102 ausgebildet. Daher sind die freiliegenden Oberflächen des Substrats 102 isoliert.
  • 13 zeigt das Ausbilden einer Maskenschicht 117, die die Öffnung 116 maskiert (12) und einige Abschnitte der Öffnungen 114A und 114B freiliegend lässt. Ein anisotroper Ätzschritt wird dann ausgeführt, um die dielektrischen Schichten 113, 104 und einige Abschnitte der dielektrischen Schicht 204 zu ätzen. Das Ätzen wird ausgeführt, bis die Metall-Anschlussstellen 206 freigelegt sind. Wie in 13 gezeigt ist, erstrecken sich, da keine metallischen harten Masken (etwa 106 in 7 und 9) ausgebildet werden, die sich ergebenden Öffnungen 118 (einschließlich 118A und 118B) vollständig durch die dielektrischen Schichten 104 und in den Wafer 210. Die Öffnungen 118A und 118B werden auf den Metall-Anschlussstellen 206 angehalten. Die Maskenschicht 117 wird dann entfernt.
  • Mit Bezug auf 14 wird eine Maskenschicht 152, die ein Photoresist sein kann, ausgebildet und strukturiert. Die Maskenschicht 152 bedeckt die Öffnungen 118A und 118B (13) und belässt einen mittleren Abschnitt der Öffnung 116 in dem Substrat 102 freiliegend. Ein anisotropes Ätzen wird dann ausgeführt, um die dielektrischen Schichten 104 zu ätzen, um eine Öffnung 120 auszubilden, die an der Metall-Anschlussstelle 108 anhält. Die Maskenschicht 152 wird nach dem Ausbilden der Öffnung 120 entfernt.
  • Wie in 13 und 14 gezeigt ist, werden in Übereinstimmung mit diesen Ausführungsformen Öffnungen 118A und 118B in einem Lithographieschritt ausgebildet, der sich von dem Schritt zum Ausbilden der Öffnung 120 unterscheidet. Dies liegt teilweise daran, dass die Metall-Anschlussstelle 108 viel höher als die Metall-Anschlussstellen 206 ist und daher die Metall-Anschlussstelle 108 nicht als eine wirksame Ätzstoppschicht verwendet werden kann, wenn die Öffnungen 118A, 118B und 120 gleichzeitig ausgebildet werden. Sonst können die Metall-Anschlussstellen 108 ungewollt durchgeätzt werden.
  • Die verbleibenden Verfahrensschritte, die in 15 bis 17 gezeigt sind, sind im Wesentlichen die gleichen wie die der 6 und 7. Wie in 17 gezeigt ist, werden Kontaktstöpsel 122 (einschließlich 122A, 122B und 122C), 124, 125, RDLs 134 (einschließlich 134A, 134B und 134C) und Drahtbonds 136/138 ausgebildet. 17 zeigt einige zusätzliche Kontaktstöpsel und Durchkontaktierungen, die sich von denen unterscheiden, die in den Schritten in 10 bis 16 gezeigt sind. Die Struktur und das Ausbilden von zusätzlichen Kontaktstöpseln und Durchkontaktierungen kann jedoch durch die Lehren der vorliegenden Offenbarung erreicht werden.
  • In 17 umfasst jeder der Kontaktstöpsel 122A, 122B und 122C zwei Abschnitte, wobei der erste Abschnitt das Substrat 102 durchstößt und der zweite Abschnitt die dielektrischen Schichten 104 durchstößt und in die dielektrische Schicht 204 bis hin zu den Metall-Anschlussstellen 206 eindringt. Ähnlich zu den Ausführungsformen in 7 bis 9 können RDLs 134 in Übereinstimmung mit diesen Ausführungsformen verwendet werden, um mit den Kontaktstöpseln 122 verbunden zu werden, die die Chips 110' und 210' unter einander verbinden. Zusätzlich können die RDLs 134 als Bond-Anschlussstellen verwendet werden.
  • 18 und 19 zeigen Schnittansichten von Zwischenstufen beim Ausbilden von gestapelten Chips, in Übereinstimmung mit alternativen Ausführungsformen. Diese Ausführungsformen ähneln den Ausführungsformen in den 10 bis 17, außer dass Dual-Damascene-Strukturen einschließlich Metallleitungen 140 und 144 und Durchkontaktierungen 142 und 146 in den dielektrischen Schichten 128 und 148 ausgebildet werden. Die Dual-Damascene-Strukturen verbinden die RDLs 134 und die darunter liegenden Kontaktstöpsel 122, 124 und 125 miteinander, um die Signal-Routing-Fähigkeit des Gehäuses 310 zu verbessern. Der Rest der Einrichtungen ist im Wesentlichen der gleiche wie in 17 und wird daher hier nicht beschrieben.
  • 20A bis 20D zeigen verschiedene Draufsichten einer metallischen harten Maske (Metall-Anschlussstelle) 106, in Übereinstimmung mit verschiedenen Ausführungsformen der vorliegenden Offenbarung. 20A zeigt, dass die Metall-Anschlussstelle 106 eine runde Form hat, wobei sowohl der innere Rand als auch der äußere Rand Kreise sind. 20B zeigt, dass der äußere Rand der Metall-Anschlussstelle 106 die Form eines Kreises hat, während der innere Rand der Metall-Anschlussstelle 106 die Form eines Rechtecks (etwa eines Quadrats) hat. 20C zeigt, dass die Metall-Anschlussstelle 106 eine Ringform hat, wobei der innere Rand und der äußere Rand beide Kreise sind. 20D zeigt, dass der äußere Rand der Metall-Anschlussstelle 106 die Form eines Kreises hat, während der innere Rand der Metall-Anschlussstelle 106 die Form eines Rechtecks (etwa eines Quadrats) hat.
  • Die Ausführungsformen der vorliegenden Offenbarung haben einige vorteilhafte Eigenschaften. Die aktiven Schaltungen beider Halbleiterchips in einem Gehäuse sind mit einander durch durchgängige Kontaktstöpsel (z.B. die Kontaktstöpsel 122 in den 7, 9, 17 und 19) verbunden. Solche durchgängige Kontaktstöpsel tragen dazu bei, die Grundfläche („Footprint“) des Gehäuses zu verkleinern. Des Weiteren tragen, im Vergleich zu den herkömmlichen gestapelten Halbleitervorrichtungen, die durch die Kontaktstöpsel verbunden sind, die mehrere Abschnitte aufweisen, die durchgängigen Kontaktstöpsel, die zwischen zwei Halbleiterwafern/-Dies verbunden sind, dazu bei, dass der Stromverbrauch verringert wird und parasitäre Interferenz verhindert wird. Das verdünnte Substrat führt auch zu einer Verringerung der Länge und des Mittenabstands („Pitch“) der Kontaktstöpsel.
  • In Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung umfasst eine integrierte Schaltungsstruktur einen ersten und einen zweiten Halbleiterchip. Der erste Halbleiterchip umfasst ein erstes Substrat und mehrere erste dielektrische Schichten, die unter dem ersten Substrat liegen. Der zweite Halbleiterchip umfasst ein zweites Substrat und mehrere zweite dielektrische Schichten über dem zweiten Substrat, wobei die mehreren ersten dielektrischen Schichten mit den mehreren zweiten dielektrischen Schichten gebondet sind. Eine Metall-Anschlussstelle liegt in den mehreren zweiten dielektrischen Schichten. Eine Umverteilungsleitung liegt über dem ersten Substrat. Ein Kontaktstöpsel liegt unter der Umverteilungsleitung und ist mit ihr elektrisch verbunden. Der Kontaktstöpsel umfasst einen ersten Abschnitt, der sich von einer oberen Fläche des ersten Substrats zu einer unteren Fläche des ersten Substrats erstreckt, und einen zweiten Abschnitt, der sich von der unteren Fläche des ersten Substrats zu der Metall-Anschlussstelle erstreckt. Eine untere Fläche des zweiten Abschnitts berührt eine obere Fläche der Metall-Anschlussstelle. Der erste Abschnitt und der zweite Abschnitt bilden einen durchgängigen Bereich.
  • In Übereinstimmung mit alternativen Ausführungsformen der vorliegenden Offenbarung umfasst eine integrierte Schaltungsstruktur einen ersten Halbleiterchip und einen zweiten Halbleiterchip. Der erste Halbleiterchip umfasst ein erstes Substrat, mehrere erste dielektrische Schichten und eine erste Metall-Anschlussstelle in einer der mehreren ersten dielektrischen Schichten. Der zweite Halbleiterchip umfasst ein zweites Substrat und mehrere zweite dielektrische Schichten über dem zweiten Substrat. Eine untere Schicht der ersten dielektrischen Schichten ist mit einer oberen Schicht der mehreren zweiten dielektrischen Schichten gebondet. Der zweite Halbleiterchip umfasst weiter eine zweite Metall-Anschlussstelle in einer der mehreren zweiten dielektrischen Schichten. Ein Kontaktstöpsel verbindet die erste Metall-Anschlussstelle mit der zweiten Metall-Anschlussstelle elektrisch. Der Kontaktstöpsel umfasst einen ersten Abschnitt, der sich von einer oberen Fläche des ersten Substrats zu einer oberen Fläche der ersten Metall-Anschlussstelle erstreckt, und einen zweiten Abschnitt, der sich von der oberen Fläche der ersten Metall-Anschlussstelle zu einer oberen Fläche der zweiten Metall-Anschlussstelle erstreckt. Ein Rand des zweiten Abschnitts ist in physischem Kontakt mit einer Seitenwand der ersten Metall-Anschlussstelle. Eine Umverteilungsleitung liegt über dem ersten Substrat, wobei die Umverteilungsleitung mit dem Kontaktstöpsel elektrisch verbunden ist.
  • In Übereinstimmung mit noch alternativen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren das Bonden eines ersten Chips mit einem zweiten Chip, wobei mehrere erste dielektrische Schichten in dem ersten Chip mit mehreren dielektrischen Schichten in dem zweiten Chip gebondet werden. Eine erste Durchgangs-Öffnung wird in einem ersten Substrat des ersten Chips ausgebildet. Die mehreren ersten dielektrischen Schichten und die mehreren zweiten dielektrischen Schichten werden durch die erste Öffnung geätzt, um eine zweite Öffnung auszubilden. Eine Metall-Anschlussstelle in den mehreren zweiten dielektrischen Schichten wird gegenüber der zweiten Öffnung freigelegt. Ein leitendes Material wird eingefüllt, um einen Kontaktstöpsel in der ersten Öffnung und der zweiten Öffnung auszubilden. Eine dielektrische Schicht wird über dem ersten Substrat ausgebildet. Eine Umverteilungsleitung wird ausgebildet. Die Umverteilungsleitung umfasst einen Abschnitt über der dielektrischen Schicht. Die Umverteilungsleitung ist mit dem Kontaktstöpsel durch eine Öffnung in der dielektrischen Schicht elektrisch verbunden.

Claims (14)

  1. Integrierte Schaltungsstruktur, die Folgendes umfasst: einen ersten Halbleiterchip (110'), der Folgendes umfasst: ein erstes Substrat (102); mehrere erste dielektrische Schichten (104), die unter dem ersten Substrat liegen; eine erste Metall-Anschlussstelle (108) in den mehreren ersten dielektrischen Schichten, wobei die erste Metall-Anschlussstelle (108) einen Ring bildet und eine Öffnung in dem Ring vorgesehen ist; und einen zweiten Halbleiterchip (210'), der Folgendes umfasst: ein zweites Substrat (202); mehrere zweite dielektrische Schichten (204) über dem zweiten Substrat, wobei eine untere Schicht der ersten dielektrischen Schichten (104) mit einer oberen Schicht der mehreren zweiten dielektrischen Schichten (204) gebondet ist; und eine zweite Metall-Anschlussstelle (206) in einer der mehreren zweiten dielektrischen Schichten (204); eine Umverteilungsleitung (134) über dem ersten Substrat (102); einen ersten Kontaktstöpsel (122C), der unter der Umverteilungsleitung liegt und mit ihr elektrisch verbunden ist, wobei der erste Kontaktstöpsel Folgendes umfasst: einen ersten Abschnitt (122A3), der sich von einer oberen Fläche des ersten Substrats (102) zu einer unteren Fläche des ersten Substrats (102) erstreckt; und einen zweiten Abschnitt (122A2, 122A1), der sich von der unteren Fläche des ersten Substrats (102) zu der zweiten Metall-Anschlussstelle (206) des zweiten Halbleiterchips erstreckt, wobei eine untere Fläche des zweiten Abschnitts eine obere Fläche der zweiten Metall-Anschlussstelle (206) kontaktiert, und wobei der erste Abschnitt und der zweite Abschnitt einen durchgängigen Bereich bilden, und wobei der zweite Abschnitt (122A2, 122A1) des ersten Kontaktstöpsels (122C) weiter Folgendes umfasst: einen dritten Abschnitt (122A2) über der ersten Metall-Anschlussstelle (108); und einen vierten Abschnitt (122A1), der die erste Metall-Anschlussstelle (108) durchstößt, um sich zu der zweiten Metall-Anschlussstelle (206) des zweiten Halbleiterchips (210') zu erstrecken; und einen zweiten Kontaktstöpsel (124), der sich von der oberen Fläche des ersten Substrats (102) zu der ersten Metall-Anschlussstelle (108) erstreckt, wobei der zweite Kontaktstöpsel (124) auf einer oberen Fläche der ersten Metall-Anschlussstelle (108) endet und wobei die erste Metall-Anschlussstelle (108) den ersten Kontaktstöpsel (122C) mit dem zweiten Kontaktstöpsel (124) verbindet.
  2. Integrierte Schaltungsstruktur nach Anspruch 1, wobei der erste Kontaktstöpsel (122C) ein homogenes Material umfasst, das sich von der oberen Fläche des ersten Substrats (122) in den zweiten Halbleiterchip (210') erstreckt, wobei keine Grenzfläche in dem homogenen Material ausgebildet ist.
  3. Integrierte Schaltungsstruktur nach Anspruch 1 oder 2, die weiter einen Drahtbond (136) über der Umverteilungsleitung (134) umfasst, der mit ihr gebondet ist.
  4. Integrierte Schaltungsstruktur nach einem der vorangegangenen Ansprüche, die weiter eine dielektrische Schicht (128) über dem ersten Substrat umfasst, wobei die Umverteilungsleitung (134) eine Durchkontaktierung (130) umfasst, die sich in die dielektrische Schicht erstreckt, um einen Kontakt mit dem ersten Kontaktstöpsel (122C) herzustellen.
  5. Integrierte Schaltungsstruktur nach einem der vorangegangenen Ansprüche, die weiter eine Dual-Damascene-Struktur umfasst, die eine Metallleitung (140) und eine Durchkontaktierung (142) umfasst, die unter der Metallleitung liegt, wobei die Dual-Damascene-Struktur die Umverteilungsleitung (134) und den ersten Kontaktstöpsel (122C) miteinander verbindet.
  6. Integrierte Schaltungsstruktur nach einem der vorangegangenen Ansprüche, wobei der zweite Abschnitt (122A2, 122A1) des ersten Kontaktstöpsels (122C) einen im Wesentlichen geraden Rand aufweist, der sich von der unteren Fläche des ersten Substrats (102) zu der zweiten Metall-Anschlussstelle (206) erstreckt.
  7. Integrierte Schaltungsstruktur, die Folgendes umfasst: einen ersten Halbleiterchip (110'), der Folgendes umfasst: ein erstes Substrat (102); mehrere erste dielektrische Schichten (104); und eine erste Metall-Anschlussstelle (106B) in einer der mehreren ersten dielektrischen Schichten (104), wobei die erste Metall-Anschlussstelle (106B) einen Ring bildet und eine Öffnung in dem Ring vorgesehen ist; einen zweiten Halbleiterchip (210'), der Folgendes umfasst: ein zweites Substrat (202); mehrere zweite dielektrische Schichten (204) über dem zweiten Substrat (202), wobei eine untere Schicht der ersten dielektrischen Schichten (104) mit einer oberen Schicht der mehreren zweiten dielektrischen Schichten (204) gebondet ist; und eine zweite Metall-Anschlussstelle (206B) in einer der mehreren zweiten dielektrischen Schichten (204); einen ersten Kontaktstöpsel (122B), der die erste Metall-Anschlussstelle (106B) mit der zweiten Metall-Anschlussstelle (206B) elektrisch verbindet, wobei der erste Kontaktstöpsel (122B) Folgendes umfasst: einen ersten Abschnitt, der sich von einer oberen Fläche des ersten Substrats (102) zu einer oberen Fläche der ersten Metall-Anschlussstelle (106B) erstreckt; und einen zweiten Abschnitt, der sich von der oberen Fläche der ersten Metall-Anschlussstelle (106B) zu einer oberen Fläche der zweiten Metall-Anschlussstelle (206B) erstreckt und die erste Metall-Anschlussstelle durchstößt, wobei ein Rand des zweiten Abschnitts in physischem Kontakt mit einer Seitenwand der ersten Metall-Anschlussstelle (106B) liegt; und eine Umverteilungsleitung (134B) über dem ersten Substrat (102), wobei die Umverteilungsleitung mit dem ersten Kontaktstöpsel (122B) elektrisch verbunden ist, wobei der erste Halbleiterchip (110') weiter Folgendes umfasst: eine dritte Metall-Anschlussstelle (108) in den mehreren ersten dielektrischen Schichten (104); und einen zweiten Kontaktstöpsel (125), der sich von der oberen Fläche des ersten Substrats (102) zu der dritten Metall-Anschlussstelle (108) erstreckt, wobei der zweite Kontaktstöpsel (125) auf einer oberen Fläche der dritten Metall-Anschlussstelle (108) endet und wobei die Umverteilungsleitung (134B) den ersten Kontaktstöpsel (122B) mit dem zweiten Kontaktstöpsel (125) elektrisch verbindet.
  8. Integrierte Schaltungsstruktur nach Anspruch 7, wobei der erste Abschnitt des ersten Kontaktstöpsels (122B) weiter Folgendes umfasst: einen ersten Unterabschnitt in dem ersten Substrat (102); und einen zweiten Unterabschnitt in den mehreren ersten dielektrischen Schichten (104), wobei der erste Unterabschnitt eine größere Breite als die Breite des zweiten Unterabschnitts hat.
  9. Integrierte Schaltungsstruktur nach Anspruch 7 oder 8, wobei der erste Kontaktstöpsel (122B) sich durchgängig von der oberen Fläche des ersten Substrats (102) zu der oberen Fläche der zweiten Metall-Anschlussstelle (206B) erstreckt.
  10. Integrierte Schaltungsstruktur nach einem der Ansprüche 7 bis 9, wobei der erste Kontaktstöpsel (122B) Folgendes umfasst: eine leitende Sperrschicht (123), die sich von der oberen Fläche des ersten Substrats zu der oberen Fläche der zweiten Metall-Anschlussstelle erstreckt; und ein Füllmetall (127), das von der leitenden Sperrschicht umgeben ist.
  11. Integrierte Schaltungsstruktur nach einem der Ansprüche 7 bis 10, die weiter einen Drahtbond (136) über der Umverteilungsleitung umfasst, der mit ihr gebondet ist.
  12. Verfahren, das Folgendes umfasst: Bonden eines ersten Chips (110') mit einem zweiten Chip (210'), wobei mehrere erste dielektrische Schichten (104) in dem ersten Chip mit mehreren zweiten dielektrischen Schichten (204) in dem zweiten Chip gebondet werden; Ausbilden einer ersten Durchgangs-Öffnung (114) in einem ersten Substrat (102) auf dem ersten Chip (110'); Ätzen der mehreren ersten dielektrischen Schichten (104) und der mehreren zweiten dielektrischen Schichten (204) durch die erste Öffnung (114), um eine zweite Öffnung (118) auszubilden, wobei eine erste Metall-Anschlussstelle (206) in den mehreren zweiten dielektrischen Schichten (204) gegenüber der zweiten Öffnung freigelegt wird; Füllen eines leitenden Materials (127), um einen ersten Kontaktstöpsel (122) in der ersten Öffnung und der zweiten Öffnung auszubilden; und Ausbilden einer dielektrischen Schicht (128) über dem ersten Substrat; und Ausbilden einer Umverteilungsleitung (134), die einen Abschnitt über der dielektrischen Schicht (128) aufweist, wobei die Umverteilungsleitung (134) mit dem ersten Kontaktstöpsel (122) durch eine Öffnung (130) in der dielektrischen Schicht elektrisch verbunden ist, wobei die zweite Öffnung (118) einen oberen Abschnitt (118A1) und einen unteren Abschnitt (118A2) umfasst, der unter dem oberen Abschnitt liegt und mit ihm verbunden ist, und wobei der obere Abschnitt (118A1) der zweiten Öffnung auf einer oberen Fläche einer zweiten Metall-Anschlussstelle (106) in den mehreren ersten dielektrischen Schichten (104) endet und wobei der untere Abschnitt (118A2) der zweiten Öffnung die zweite Metall-Anschlussstelle (106) durchstößt, wobei die zweite Metall-Anschlussstelle (106) einen Ring bildet, der den unteren Abschnitt der zweiten Öffnung umgibt.
  13. Verfahren nach Anspruch 12, das weiter das Ausbilden eines Drahtbonds (136) auf der Umverteilungsleitung (134) umfasst.
  14. Verfahren nach Anspruch 12 oder 13, das weiter Folgendes umfasst: wenn die erste Öffnung (114) ausgebildet wird, gleichzeitiges Ausbilden einer dritten Öffnung (116), die das erste Substrat (102) durchstößt; wenn die zweite Öffnung (118) ausgebildet wird, gleichzeitiges Ausbilden einer vierten Öffnung (120), die unter der dritten Öffnung (116) liegt und mit ihr verbunden ist, wobei eine obere Fläche einer dritten Metall-Anschlussstelle (108) in den mehreren ersten dielektrischen Schichten (104) durch die dritte Öffnung und die vierte Öffnung freigelegt wird; und wenn das Füllen des leitenden Materials (127), um den ersten Kontaktstöpsel (122B) auszubilden, ausgeführt wird, gleichzeitiges Füllen der dritten Öffnung und der vierten Öffnung, um einen zweiten Kontaktstöpsel (125) auszubilden, wobei die Umverteilungsleitung (134) den ersten Kontaktstöpsel (122B) mit dem zweiten Kontaktstöpsel (125) elektrisch verbindet.
DE102014111783.2A 2014-07-17 2014-08-19 Gestapelte integrierte Schaltungen mit Umverteilungsleitungen und Verfahren zu ihrer Herstellung Active DE102014111783B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/334,212 2014-07-17
US14/334,212 US9449914B2 (en) 2014-07-17 2014-07-17 Stacked integrated circuits with redistribution lines

Publications (2)

Publication Number Publication Date
DE102014111783A1 DE102014111783A1 (de) 2016-01-21
DE102014111783B4 true DE102014111783B4 (de) 2020-08-27

Family

ID=55021587

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014111783.2A Active DE102014111783B4 (de) 2014-07-17 2014-08-19 Gestapelte integrierte Schaltungen mit Umverteilungsleitungen und Verfahren zu ihrer Herstellung

Country Status (5)

Country Link
US (5) US9449914B2 (de)
KR (1) KR101690841B1 (de)
CN (1) CN105321903B (de)
DE (1) DE102014111783B4 (de)
TW (1) TWI553824B (de)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150187701A1 (en) 2013-03-12 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices and Methods of Manufacture Thereof
US9764153B2 (en) * 2013-03-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of forming same
US9412719B2 (en) 2013-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US10056353B2 (en) 2013-12-19 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US9455158B2 (en) 2014-05-30 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US9449914B2 (en) 2014-07-17 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuits with redistribution lines
JP6507975B2 (ja) * 2014-10-02 2019-05-08 日立金属株式会社 半導体パッケージ回路基板、およびそれを用いた半導体パッケージ
US10147682B2 (en) 2015-11-30 2018-12-04 Taiwan Semiconductor Manufacturing Co., Ltd. Structure for stacked logic performance improvement
CN107680958B (zh) * 2016-08-02 2020-01-24 上海珏芯光电科技有限公司 射频微系统封装模块及其制造方法
US9972581B1 (en) * 2017-02-07 2018-05-15 Taiwan Semiconductor Manufacturing Company, Ltd. Routing design of dummy metal cap and redistribution line
US10304889B2 (en) * 2017-02-17 2019-05-28 Taiwan Semiconductor Manufacturing Company Ltd. Image sensor device and manufacturing method thereof
CN108666274B (zh) * 2017-03-31 2020-10-27 联华电子股份有限公司 半导体存储装置的形成方法
DE102017124104A1 (de) 2017-04-07 2018-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Packages mit si-substrat-freiem interposer und verfahren zum bilden derselben
US10854568B2 (en) * 2017-04-07 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US10522449B2 (en) 2017-04-10 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
DE102017123449B4 (de) 2017-04-10 2023-12-28 Taiwan Semiconductor Manufacturing Co. Ltd. Gehäuse mit Si-substratfreiem Zwischenstück und Ausbildungsverfahren
CN109285825B (zh) * 2017-07-21 2021-02-05 联华电子股份有限公司 芯片堆叠结构及管芯堆叠结构的制造方法
US10515921B2 (en) 2017-07-27 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and method of fabricating semiconductor package
US10510631B2 (en) * 2017-09-18 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fan out package structure and method of manufacturing the same
US10290571B2 (en) 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same
CN109786362B (zh) * 2017-11-14 2021-01-05 旺宏电子股份有限公司 无焊垫外扇晶粒叠层结构及其制作方法
CN108010930A (zh) * 2017-12-08 2018-05-08 德淮半导体有限公司 图像传感器及形成图像传感器的方法
KR102538174B1 (ko) * 2017-12-26 2023-05-31 삼성전자주식회사 비아 플러그를 갖는 반도체 소자
CN108364948B (zh) * 2018-02-09 2020-09-25 上海珏芯光电科技有限公司 射频前端微系统模块及其制造方法
CN109148415B (zh) * 2018-08-28 2020-08-25 武汉新芯集成电路制造有限公司 多晶圆堆叠结构及其形成方法
CN109148362B (zh) 2018-08-28 2020-06-16 武汉新芯集成电路制造有限公司 半导体器件及其制作方法
TWI680557B (zh) * 2018-11-23 2019-12-21 南亞科技股份有限公司 半導體封裝結構及其製備方法
US11139262B2 (en) * 2019-02-07 2021-10-05 Micron Technology, Inc. Use of pre-channeled materials for anisotropic conductors
US11056426B2 (en) * 2019-05-29 2021-07-06 International Business Machines Corporation Metallization interconnect structure formation
US11024605B2 (en) 2019-05-31 2021-06-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
DE102019125790B4 (de) * 2019-05-31 2022-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Integriertes schaltkreis-package und verfahren
KR20210017524A (ko) 2019-08-08 2021-02-17 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
US11342307B2 (en) * 2019-10-14 2022-05-24 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
US10978555B1 (en) * 2019-11-12 2021-04-13 Nanya Technology Corporation Semiconductor structure and method of forming the same
DE102020124580A1 (de) * 2020-03-27 2021-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer bonding method
TWI778594B (zh) * 2020-05-26 2022-09-21 台灣積體電路製造股份有限公司 積體電路及其製造方法
KR20210152127A (ko) * 2020-06-08 2021-12-15 에스케이하이닉스 주식회사 메모리 장치, 이를 갖는 메모리 시스템 및 그것의 쓰기 방법
US11502038B2 (en) * 2020-08-03 2022-11-15 Nanya Technology Corporation Semiconductor structure having via through bonded wafers and manufacturing method thereof
US11610833B2 (en) 2020-10-22 2023-03-21 Nanya Technology Corporation Conductive feature with non-uniform critical dimension and method of manufacturing the same
US12033919B2 (en) * 2021-01-08 2024-07-09 Taiwan Semiconductor Manufacturing Company, Ltd. Backside or frontside through substrate via (TSV) landing on metal
CN117080216A (zh) * 2021-02-05 2023-11-17 长江存储科技有限责任公司 倒装芯片堆叠结构及其形成方法
US20220278161A1 (en) * 2021-02-26 2022-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Backside diode design
US11876077B2 (en) * 2021-03-12 2024-01-16 Nanya Technology Corporation Semiconductor device and method of manufacturing the same
EP4207262A4 (de) * 2021-07-09 2024-04-10 Changxin Memory Technologies, Inc. Halbleiterstruktur und herstellungsverfahren dafür
CN115602610A (zh) * 2021-07-09 2023-01-13 长鑫存储技术有限公司（Cn） 半导体结构及其制备方法
US11830767B2 (en) * 2021-08-16 2023-11-28 Micron Technology, Inc. Data lines in three-dimensional memory devices
US11830865B2 (en) * 2021-10-26 2023-11-28 Nanya Technology Corporation Semiconductor device with redistribution structure and method for fabricating the same
US11776921B2 (en) 2021-12-03 2023-10-03 Nanya Technology Corporation Method of manufacturing semiconductor structure having polygonal bonding pad
US11935851B2 (en) 2021-12-06 2024-03-19 Nanya Technology Corporation Semiconductor structure having polygonal bonding pad
TWI817340B (zh) * 2021-12-03 2023-10-01 南亞科技股份有限公司 具有多邊形接合墊的半導體結構
US20240038686A1 (en) * 2022-07-27 2024-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of manufacturing thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110133339A1 (en) * 2009-12-03 2011-06-09 Meng-Jen Wang Semiconductor Structure and Method for Making the Same
US20120193785A1 (en) * 2011-02-01 2012-08-02 Megica Corporation Multichip Packages

Family Cites Families (101)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2219434A (en) 1988-06-06 1989-12-06 Philips Nv A method of forming a contact in a semiconductor device
US6207494B1 (en) 1994-12-29 2001-03-27 Infineon Technologies Corporation Isolation collar nitride liner for DRAM process improvement
US6111319A (en) 1995-12-19 2000-08-29 Stmicroelectronics, Inc. Method of forming submicron contacts and vias in an integrated circuit
TW587306B (en) 2001-03-02 2004-05-11 Macronix Int Co Ltd Manufacturing method of low-resistance dual damascene via
US7535920B2 (en) 2002-07-08 2009-05-19 Brooktree Broadband Holding, Inc. Method and system for optimizing UTOPIA CLAV polling arbitration
US7453150B1 (en) 2004-04-01 2008-11-18 Rensselaer Polytechnic Institute Three-dimensional face-to-face integration assembly
US7560375B2 (en) 2004-09-30 2009-07-14 International Business Machines Corporation Gas dielectric structure forming methods
US7253083B2 (en) * 2005-06-17 2007-08-07 Northrop Grumman Corporation Method of thinning a semiconductor structure
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
EP1922756B1 (de) 2005-08-26 2013-05-22 Philips Intellectual Property & Standards GmbH Elektrisch abgeschirmte Durchkontaktierung
US7642195B2 (en) 2005-09-26 2010-01-05 Applied Materials, Inc. Hydrogen treatment to improve photoresist adhesion and rework consistency
US7410884B2 (en) 2005-11-21 2008-08-12 Intel Corporation 3D integrated circuits using thick metal for backside connections and offset bumps
KR100830581B1 (ko) 2006-11-06 2008-05-22 삼성전자주식회사 관통전극을 구비한 반도체 소자 및 그 형성방법
US8125052B2 (en) 2007-05-14 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure with improved cracking protection
US20080284041A1 (en) 2007-05-18 2008-11-20 Samsung Electronics Co., Ltd. Semiconductor package with through silicon via and related method of fabrication
JP4937842B2 (ja) 2007-06-06 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US7867895B2 (en) 2007-09-20 2011-01-11 International Business Machines Corporation Method of fabricating improved interconnect structure with a via gouging feature absent profile damage to the interconnect dielectric
JP5175526B2 (ja) 2007-11-22 2013-04-03 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
KR101465948B1 (ko) 2007-12-27 2014-12-10 삼성전자주식회사 웨이퍼 레벨 스택 패키지 및 웨이퍼 레벨 스택 패키지 제조방법
US7939449B2 (en) 2008-06-03 2011-05-10 Micron Technology, Inc. Methods of forming hybrid conductive vias including small dimension active surface ends and larger dimension back side ends
US7772123B2 (en) 2008-06-06 2010-08-10 Infineon Technologies Ag Through substrate via semiconductor components
US7928577B2 (en) 2008-07-16 2011-04-19 Micron Technology, Inc. Interconnect structures for integration of multi-layered integrated circuit devices and methods for forming the same
KR20100042021A (ko) * 2008-10-15 2010-04-23 삼성전자주식회사 반도체 칩, 스택 모듈, 메모리 카드 및 반도체 칩의 제조 방법
US8097955B2 (en) 2008-10-15 2012-01-17 Qimonda Ag Interconnect structures and methods
US7875948B2 (en) 2008-10-21 2011-01-25 Jaroslav Hynecek Backside illuminated image sensor
JP2010114165A (ja) 2008-11-04 2010-05-20 Nikon Corp 半導体装置、積層半導体装置および積層半導体装置の製造方法
US8158515B2 (en) 2009-02-03 2012-04-17 International Business Machines Corporation Method of making 3D integrated circuits
KR20100090449A (ko) 2009-02-06 2010-08-16 삼성전자주식회사 균일한 컨택 플러그들을 포함하는 반도체 소자 및 그 제조 방법
US8426938B2 (en) 2009-02-16 2013-04-23 Samsung Electronics Co., Ltd. Image sensor and method of fabricating the same
KR101022580B1 (ko) 2009-02-19 2011-03-16 이상윤 대용량 반도체 메모리 장치 및 그 제조 방법
US8299583B2 (en) 2009-03-05 2012-10-30 International Business Machines Corporation Two-sided semiconductor structure
US8487444B2 (en) * 2009-03-06 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional system-in-package architecture
JP5985136B2 (ja) * 2009-03-19 2016-09-06 ソニー株式会社 半導体装置とその製造方法、及び電子機器
US9406561B2 (en) 2009-04-20 2016-08-02 International Business Machines Corporation Three dimensional integrated circuit integration using dielectric bonding first and through via formation last
JP5395542B2 (ja) 2009-07-13 2014-01-22 株式会社東芝 半導体装置
US8048790B2 (en) 2009-09-17 2011-11-01 Globalfoundries Inc. Method for self-aligning a stop layer to a replacement gate for self-aligned contact integration
WO2011033601A1 (ja) 2009-09-21 2011-03-24 株式会社 東芝 ３次元集積回路製造方法、及び装置
US8399180B2 (en) 2010-01-14 2013-03-19 International Business Machines Corporation Three dimensional integration with through silicon vias having multiple diameters
US8415238B2 (en) 2010-01-14 2013-04-09 International Business Machines Corporation Three dimensional integration and methods of through silicon via creation
US8859390B2 (en) 2010-02-05 2014-10-14 International Business Machines Corporation Structure and method for making crack stop for 3D integrated circuits
JP5412316B2 (ja) 2010-02-23 2014-02-12 パナソニック株式会社 半導体装置、積層型半導体装置及び半導体装置の製造方法
US8692382B2 (en) 2010-03-11 2014-04-08 Yu-Lin Yen Chip package
TWI505428B (zh) 2010-03-11 2015-10-21 Xintec Inc 晶片封裝體及其形成方法
CN102299133B (zh) 2010-06-22 2014-02-19 中国科学院微电子研究所 半导体结构及其制造方法
CN102339813A (zh) 2010-07-14 2012-02-01 中国科学院微电子研究所 半导体结构及其制造方法
US8338917B2 (en) 2010-08-13 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple seal ring structure
US8283754B2 (en) 2010-08-13 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure with metal pad
KR101677507B1 (ko) 2010-09-07 2016-11-21 삼성전자주식회사 반도체 장치의 제조 방법
US8502338B2 (en) 2010-09-09 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via waveguides
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
KR20120031811A (ko) 2010-09-27 2012-04-04 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8525343B2 (en) 2010-09-28 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Device with through-silicon via (TSV) and method of forming the same
US8492241B2 (en) 2010-10-14 2013-07-23 International Business Machines Corporation Method for simultaneously forming a through silicon via and a deep trench structure
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US8421193B2 (en) 2010-11-18 2013-04-16 Nanya Technology Corporation Integrated circuit device having through via and method for preparing the same
WO2012066703A1 (ja) 2010-11-19 2012-05-24 パナソニック株式会社 半導体装置及びその製造方法
KR101697573B1 (ko) 2010-11-29 2017-01-19 삼성전자 주식회사 반도체 장치, 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지
TWI467746B (zh) * 2010-12-15 2015-01-01 Sony Corp 半導體元件及其製造方法與電子裝置
US8754507B2 (en) 2011-01-18 2014-06-17 Hong Kong Applied Science and Technology Research Institute Company Limited Forming through-silicon-vias for multi-wafer integrated circuits
US8487410B2 (en) 2011-04-13 2013-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Through-silicon vias for semicondcutor substrate and method of manufacture
JP2012227328A (ja) 2011-04-19 2012-11-15 Sony Corp 半導体装置、半導体装置の製造方法、固体撮像装置及び電子機器
US8664736B2 (en) 2011-05-20 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding pad structure for a backside illuminated image sensor device and method of manufacturing the same
US8765598B2 (en) 2011-06-02 2014-07-01 Micron Technology, Inc. Conductive structures, systems and devices including conductive structures and related methods
US8896125B2 (en) 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
US8872345B2 (en) 2011-07-07 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Forming grounded through-silicon vias in a semiconductor substrate
US9076664B2 (en) 2011-10-07 2015-07-07 Freescale Semiconductor, Inc. Stacked semiconductor die with continuous conductive vias
US8803322B2 (en) 2011-10-13 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Through substrate via structures and methods of forming the same
TWI529939B (zh) 2012-02-08 2016-04-11 Sony Corp High frequency semiconductor device and its manufacturing method
US9105628B1 (en) 2012-03-29 2015-08-11 Valery Dubin Through substrate via (TSuV) structures and method of making the same
US20130264688A1 (en) 2012-04-06 2013-10-10 Omnivision Technologies, Inc. Method and apparatus providing integrated circuit system with interconnected stacked device wafers
KR20130116607A (ko) 2012-04-16 2013-10-24 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
US8643074B2 (en) 2012-05-02 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device
US8603893B1 (en) 2012-05-17 2013-12-10 GlobalFoundries, Inc. Methods for fabricating FinFET integrated circuits on bulk semiconductor substrates
JP6175701B2 (ja) 2012-06-04 2017-08-09 マクロニックス インターナショナル カンパニー リミテッド ３ｄ積層マルチチップモジュールの製造方法
US8697515B2 (en) 2012-06-06 2014-04-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a FinFET device
US8933544B2 (en) 2012-07-12 2015-01-13 Omnivision Technologies, Inc. Integrated circuit stack with integrated electromagnetic interference shielding
KR101932660B1 (ko) 2012-09-12 2018-12-26 삼성전자 주식회사 Ｔｓｖ 구조를 구비한 집적회로 소자 및 그 제조 방법
KR102021884B1 (ko) 2012-09-25 2019-09-18 삼성전자주식회사 후면 본딩 구조체를 갖는 반도체 소자
US8803328B1 (en) 2013-01-22 2014-08-12 International Business Machines Corporation Random coded integrated circuit structures and methods of making random coded integrated circuit structures
US9159753B2 (en) 2013-03-01 2015-10-13 Semiconductor Components Industries, Llc Image sensor pixels with self-aligned lateral anti-blooming structures
CN104051414B (zh) 2013-03-12 2018-03-23 台湾积体电路制造股份有限公司 互连结构和方法
US20150187701A1 (en) 2013-03-12 2015-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Devices and Methods of Manufacture Thereof
US9076715B2 (en) 2013-03-12 2015-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for connecting dies and methods of forming the same
US9041206B2 (en) 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US9536777B2 (en) 2013-03-13 2017-01-03 Taiwan Semiconductor Manufacutring Company, Ltd. Interconnect apparatus and method
US9287197B2 (en) 2013-03-15 2016-03-15 Globalfoundries Singapore Pte. Ltd. Through silicon vias
US9006804B2 (en) 2013-06-06 2015-04-14 United Microelectronics Corp. Semiconductor device and fabrication method thereof
US8921901B1 (en) 2013-06-10 2014-12-30 United Microelectronics Corp. Stacked CMOS image sensor and signal processor wafer structure
US9059696B1 (en) 2013-08-01 2015-06-16 Altera Corporation Interposer with programmable power gating granularity
US9054106B2 (en) 2013-11-13 2015-06-09 United Microelectronics Corp. Semiconductor structure and method for manufacturing the same
US10056353B2 (en) 2013-12-19 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
US9412719B2 (en) 2013-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect apparatus and method
KR102177702B1 (ko) 2014-02-03 2020-11-11 삼성전자주식회사 비아 플러그를 갖는 비아 구조체 및 반도체 소자
US9425150B2 (en) 2014-02-13 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-via interconnect structure and method of manufacture
US9659840B2 (en) 2014-02-21 2017-05-23 Globalfoundries Inc. Process flow for a combined CA and TSV oxide deposition
US9192016B1 (en) 2014-05-22 2015-11-17 Cree, Inc. Lighting apparatus with inductor current limiting for noise reduction
US9543257B2 (en) 2014-05-29 2017-01-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
US20150348874A1 (en) 2014-05-29 2015-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC Interconnect Devices and Methods of Forming Same
US9455158B2 (en) 2014-05-30 2016-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC interconnect devices and methods of forming same
TWI615976B (zh) 2014-07-07 2018-02-21 聯華電子股份有限公司 鰭式場效電晶體及其製造方法
US9449914B2 (en) 2014-07-17 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuits with redistribution lines

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110133339A1 (en) * 2009-12-03 2011-06-09 Meng-Jen Wang Semiconductor Structure and Method for Making the Same
US20120193785A1 (en) * 2011-02-01 2012-08-02 Megica Corporation Multichip Packages

Also Published As

Publication number Publication date
US20170005076A1 (en) 2017-01-05
TW201605012A (zh) 2016-02-01
TWI553824B (zh) 2016-10-11
US20160020170A1 (en) 2016-01-21
US9449914B2 (en) 2016-09-20
DE102014111783A1 (de) 2016-01-21
US11923338B2 (en) 2024-03-05
US10629568B2 (en) 2020-04-21
US20240170457A1 (en) 2024-05-23
KR20160010274A (ko) 2016-01-27
US20190252354A1 (en) 2019-08-15
KR101690841B1 (ko) 2017-01-09
CN105321903B (zh) 2018-12-14
CN105321903A (zh) 2016-02-10
US10269768B2 (en) 2019-04-23
US20200258865A1 (en) 2020-08-13

Similar Documents

Publication Publication Date Title
DE102014111783B4 (de) Gestapelte integrierte Schaltungen mit Umverteilungsleitungen und Verfahren zu ihrer Herstellung
DE102018116729B3 (de) Halbleiter-Bauelement-Package und Verfahren
DE102015105950B4 (de) Pufferschicht(en) auf einer gestapelten Struktur mit einer Durchkontaktierung und Verfahren
DE102016100270B4 (de) Bondstrukturen und verfahren zu ihrer herstellung
DE102014118969B4 (de) Verfahren zum Herstellen einer 3DIC Dichtungsring-Struktur
DE102019118624B4 (de) Platzierung von dummy-dies ohne rückseitenaussplitterung
DE102017127227B4 (de) Verbindungsstruktur und Verfahren
DE102014112860B4 (de) Ringstrukturen in Vorrichtungs-Die und Verfahren
DE102009000625B4 (de) Verfahren zur Herstellung einer Halbleiterkomponente und eines Halbleiterbauelements sowie zugehöriger Zweifach-Damascene-Prozess
DE102014100564B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE102016115000B4 (de) Dreidimensionale integrierte Schaltungs-(3DIC)-Vorrichtung und Verfahren zu deren Herstellung und ein Verfahren zum Bonden von Wafern mittels Hybrid-Bonden
DE102019200054B4 (de) Verfahren zum Strukturieren von Metallisierungsleitungen mit variabler Breite
DE102010037339A1 (de) Durchsubstratmerkmale in Halbleitersubstraten
DE102012206461B4 (de) Herstellungsverfahren zum Bilden von Silizium-Durchkontaktierungen
DE102011087279A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102010037426A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102011053356A1 (de) Halbleiterstruktur und Verfahren zu deren Herstellung
DE102015107693A1 (de) Halbleiterbauelement und Verfahren
DE102016100258B4 (de) Verfahren zur Bildung einer Zwischenschicht für Kupferstrukturierung
DE102021100457B4 (de) Rückseiten- oder vorderseiten-substratdurchkontaktierungslandung (tsv-landung) auf metall
DE102016114814B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102018211683B4 (de) Verfahren zur herstellung von metallisierungsebenen
DE102014112407B4 (de) 3D-Gehäuse mit gestapelten Chips und Verfahren zu dessen Herstellung
DE102016117031B4 (de) Halbleiterstruktur und Herstellungsverfahren davon
DE102018124699B4 (de) Halbleiterstruktur und Herstellungsverfahren dafür

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102014020016

Country of ref document: DE

R020 Patent grant now final