DE102017124104A1 - Packages mit si-substrat-freiem interposer und verfahren zum bilden derselben - Google Patents

Packages mit si-substrat-freiem interposer und verfahren zum bilden derselben Download PDF

Info

Publication number
DE102017124104A1
DE102017124104A1 DE102017124104.3A DE102017124104A DE102017124104A1 DE 102017124104 A1 DE102017124104 A1 DE 102017124104A1 DE 102017124104 A DE102017124104 A DE 102017124104A DE 102017124104 A1 DE102017124104 A1 DE 102017124104A1
Authority
DE
Germany
Prior art keywords
dielectric
forming
dielectric layers
bonding
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102017124104.3A
Other languages
English (en)
Inventor
Ming-Fa Chen
Chen-Hua Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/647,704 external-priority patent/US10854568B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102017124104A1 publication Critical patent/DE102017124104A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0695—Polyamide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Ein Verfahren umfasst das Bilden mehrerer Dielektrikumschichten, das Bilden mehrerer Umverteilungsleitungen in den mehreren Dielektrikumschichten, das Ätzen der mehreren Dielektrikumschichten, um eine Öffnung zu bilden, das Füllen der Öffnung, um eine Dielektrikum-Durchkontaktierung zu bilden, die durch die mehreren Dielektrikumschichten dringt, das Bilden einer Isolationsschicht über der Dielektrikum-Durchkontaktierung und den mehreren Dielektrikumschichten, das Bilden mehrerer Bondinseln in der Dielektrikumschicht; und das Bonden einer Vorrichtung an die Isolationsschicht und einen Abschnitt der mehreren Bondinseln durch Hybrid-Bonden.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der folgenden vorläufig eingereichten US- Patentanmeldung: Anmeldungsseriennr. 62/483,256 , eingereicht am 7. April 2017 mit dem Titel „Packages with Si-substrate-free Interposer and Method forming Same“, die hiermit hierin durch Bezugnahme aufgenommen wird.
  • ALLGEMEINER STAND DER TECHNIK
  • Die Packages von integrierten Schaltungen werden zunehmend komplexer mit mehr im gleichen Package verpackten Vorrichtungs-Dies, um mehr Funktionen zu erreichen. Beispielsweise kann ein Package mehrere Vorrichtungs-Dies wie Prozessoren und Speicherwürfel, die an einen gleichen Interposer gebondet sind, umfassen. Der Interposer kann basierend auf einem Halbleitersubstrat, mit im Halbleitersubstrat gebildeten Silizium-Durchkontaktierungen gebildet sein, um die auf den gegenüberliegenden Seiten des Interposers gebildeten Merkmale miteinander zu verbinden. Ein Formstoff kapselt die Vorrichtungs-Dies darin. Das Package, das den Interposer und die Vorrichtungs-Dies umfasst, ist ferner an ein Packagesubstrat gebondet. Außerdem können die oberflächenmontierbaren Vorrichtungen auch an das Substrat gebondet sein. Es kann ein Wärmeverteiler an den oberen Flächen der Vorrichtungs-Dies befestigt sein, um die in den Vorrichtungs-Dies erzeugte Wärme abzuleiten. Der Wärmeverteiler kann einen auf dem Packagesubstrat fixierten Schürzenabschnitt aufweisen.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden aus der folgenden ausführlichen Beschreibung am besten verstanden, wenn sie mit den begleitenden Figuren gelesen werden. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstäblich gezeichnet sind. Tatsächlich können die Dimensionen der verschiedenen Merkmale zur Übersichtlichkeit der Erörterung willkürlich vergrößert oder verkleinert sein.
    • Die 1 bis 20 veranschaulichen die Querschnittansichten von Zwischenstadien bei der Bildung von siliziumsubstratfreien (Si-freien) Packages gemäß einigen Ausführungsformen.
    • Die 21 und 22 veranschaulichen die Querschnittansichten von Zwischenstadien bei der Bildung von Si-freien Packages gemäß einigen Ausführungsformen.
    • Die 23 und 24 veranschaulichen die Querschnittansichten von einigen Packages, welche die Si-freien Packages gemäß einigen Ausführungsformen umfassen.
    • 25 veranschaulicht einen Verfahrensablauf zum Bilden eines Packages gemäß einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele zum Implementieren unterschiedlicher Merkmale der Erfindung bereit. Es werden nachfolgend spezielle Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich lediglich Beispiele und sollen nicht begrenzen. Beispielsweise kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen die ersten und zweiten Merkmale in direktem Kontakt gebildet sind, und auch Ausführungsformen, bei denen zusätzliche Funktionen zwischen den ersten und zweiten Merkmalen gebildet sein können, sodass die ersten und zweiten Merkmale nicht in direktem Kontakt sein können. Außerdem kann die vorliegende Offenbarung Bezugsnummern und/oder -zeichen in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient zum Zweck der Einfachheit und Übersichtlichkeit und diktiert nicht an sich eine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Weiter können räumlich relative Begriffe, wie „darunterliegend“, „darunter“, „unter“, „untere“, „darüberliegend“, „über“, „obere“ und dergleichen zur Erleichterung der Erörterung hierin verwendet sein, um die Beziehung eines Elements oder Merkmals zu einem bzw. zu anderen Elementen oder Merkmalen wie veranschaulicht in den Figuren zu beschreiben. Die räumlich relativen Begriffe sollen zusätzlich zu der Ausrichtung, die in den Figuren gezeigt ist, verschiedene Ausrichtungen der Vorrichtung bei der Verwendung oder beim Betrieb der Vorrichtung umfassen. Die Vorrichtung kann anderweitig ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hier verwendeten räumlichen relativen Beschreiber können desgleichen dementsprechend interpretiert werden.
  • Es wird ein Package bereitgestellt, das basierend auf einem siliziumsubstratfreien (Si-freien) Interposer gebildet ist, und das Verfahren zum Bilden desselben gemäß verschiedener Ausführungsbeispiele. Die Zwischenstadien des Bildens des Packages sind gemäß einigen Ausführungsformen veranschaulicht. Es werden einige Variationen von einigen Ausführungsformen beschrieben. Überall in den verschiedenen Ansichten und veranschaulichenden Ausführungsformen werden gleiche Bezugsnummern verwendet, um gleiche Elemente zu bezeichnen.
  • Die 1 bis 20 veranschaulichen die Querschnittansichten von Zwischenstadien bei der Bildung eines Packages gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Die Schritte, die in den 1 bis 20 gezeigt sind, sind auch schematisch in dem in 25 gezeigten Verfahrensablauf 300 reflektiert.
  • 1 veranschaulicht den Träger 20 und die Trennschicht 22, die auf dem Träger 20 gebildet sind. Der Träger 20 kann ein Glasträger, ein Siliziumwafer, ein organischer Träger oder dergleichen sein. Der Träger 20 kann eine runde Draufsichtform und eine Größe eines gewöhnlichen Siliziumwafers aufweisen. Beispielsweise kann der Träger 20 einen 8-Zoll-Durchmesser, einen 12-Zoll-Durchmesser oder dergleichen aufweisen. Die Trennschicht 22 kann aus einem polymerbasierten Material (wie ein Licht-Wärme-Umwandlungs- (LTHC) -Material) gebildet sein, die zusammen mit dem Träger 20 von den darüber liegenden Strukturen entfernt werden kann, die in anschließenden Schritten gebildet werden. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist die Trennschicht 22 aus einem epoxidbasierten Wärmefreisetzungsmaterial gebildet. Die Trennschicht 22 kann auf den Träger 20 geschichtet sein. Die obere Fläche der Trennschicht 22 ist geebnet und weist einen hohen Grad an Koplanarität auf.
  • Die Dielektrikumschicht 24 ist auf der Trennschicht 22 gebildet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist die Dielektrikumschicht 24 aus einem Polymer gebildet, das auch ein lichtempfindliches Material wie Polybenzoxazol (PBO), Polyimid, Benzocyclobuten (BCB) oder dergleichen sein kann, das leicht unter Verwendung eines Fotolithographieprozesses strukturiert werden kann.
  • Die Umverteilungsleitungen (RDLs) 26 sind über der Dielektrikumschicht 24 gebildet. Die Bildung von RDLs 26 kann das Bilden einer Bekeimungsschicht (nicht gezeigt) über der Dielektrikumschicht 24, das Bilden einer strukturierten Maske (nicht gezeigt) wie ein Fotolack über der Bekeimungsschicht und dann das Ausführen einer Metallplattierung auf der freigelegten Bekeimungsschicht umfassen. Die strukturierte Maske und die Abschnitte der durch die strukturierte Maske abgedeckten Bekeimungsschicht werden dann entfernt, was die RDLs 26 wie in 1 hinterlässt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst die Bekeimungsschicht eine Titanschicht und eine Kupferschicht über der Titanschicht. Die Bekeimungsschicht kann beispielsweise unter Verwendung von physikalischer Gasphasenabscheidung (PVD) oder dergleichen gebildet sein). Die Plattierung kann beispielsweise unter Verwendung von stromlosem Abscheiden ausgeführt sein.
  • Weiter ist unter Bezugnahme auf 1 die Dielektrikumschicht 28 auf RDLs 26 gebildet. Die untere Fläche der Dielektrikumschicht 28 ist in Kontakt mit den oberen Flächen von RDLs 26 und der Dielektrikumschicht 24. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist die Dielektrikumschicht 28 aus einem Polymer gebildet, das ein lichtempfindliches Material wie PBO, Polyimid, BCB oder dergleichen sein kann. Die Dielektrikumschicht 28 wird dann strukturiert, um Öffnungen 30 darin zu bilden. Daher werden einige Abschnitte der RDLs 26 durch die Öffnungen 30 in der Dielektrikumschicht 28 freigelegt.
  • Dann werden unter Bezugnahme auf 2 die RDLs 32 gebildet, um mit den RDLs 26 zu verbinden. Die RDLs 32 umfassen Metallspuren (Metallleitungen) über der Dielektrikumschicht 28. Die RDLs 32 umfassen zudem Durchkontaktierungen, die sich in die Öffnungen in der Dielektrikumschicht 28 erstrecken. Die RDLs 32 werden auch in einem Beschichtungsprozess gebildet, wobei jede der RDLs 32 eine Bekeimungsschicht (nicht gezeigt) und ein plattiertes metallisches Material über der Bekeimungsschicht umfasst. Die Bekeimungsschicht und das plattierte Material können aus dem gleichen Material oder unterschiedlichen Materialien gebildet werden. Die RDLs 32 können ein Metall oder eine Metalllegierung umfassen, die Aluminium, Kupfer, Wolfram und Legierungen davon umfasst. Die Schritte zum Bilden der Dielektrikumschichten 28 und 34 und RDLs 32 und 36 sind als Schritt 302 im Verfahrensablauf 300 dargestellt, wie gezeigt in 25.
  • Unter Bezugnahme auf 3 ist die Dielektrikumschicht 34 über den RDLs 32 und der Dielektrikumschicht 28 gebildet. Die Dielektrikumschicht 34 kann unter Verwendung eines Polymers gebildet sein, das aus den gleichen Kandidatenmaterialien wie diejenigen der Dielektrikumschicht 28 ausgewählt sein kann. Die Dielektrikumschicht 34 kann beispielsweise aus PBO, Polyimid, BCB oder dergleichen gebildet sein. Alternativ kann die Dielektrikumschicht 34 ein anorganisches Dielektrikum wie Siliziumoxid, Siliziumnitrid, Siliziumcarbid, Siliziumoxinitrid oder dergleichen umfassen.
  • 3 veranschaulicht ferner die Bildung von RDLs 36, die mit den RDLs 32 elektrisch verbunden sind. Die Bildung von RDLs 36 kann die Verfahren und Materialien übernehmen, die denjenigen zum Bilden der RDLs 32 ähnlich sind. Es ist selbstverständlich, dass, obwohl in den veranschaulichenden Ausführungsbeispielen zwei Polymerschichten 28 und 34 und die entsprechenden darin gebildeten RDLs 32 und 36 beschrieben sind, abhängig von der Leitwegführungsanforderung und der Anforderung des Verwendens von Polymeren zum Puffern von Spannung weniger oder mehr Dielektrikumschichten übernommen werden können. Beispielsweise kann es eine einzelne Polymerschicht oder drei, vier oder mehr Polymerschichten geben.
  • 4 veranschaulicht die Bildung von Passivierungsschichten 38 und 42 und RDLs 40 und 44. Der entsprechende Prozessschritt ist als Schritt 304 in dem in 25 gezeigten Verfahrensablauf 300 veranschaulicht. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung sind die Passivierungsschichten 38 und 42 aus anorganischen Materialien wie Siliziumoxid, Siliziumnitrid, Siliziumcarbid, Siliziumoxinitrid, Siliziumoxycarbonitrid, undotiertem Silikatglas (USG) oder Mehrfachschichten davon gebildet. Jede der Passivierungsschichten 38 und 42 kann eine einzelne Schicht oder eine Verbundschicht sein und kann aus einem porenfreien Material gebildet sein. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung sind eine oder beide von den Passivierungsschichten 38 und 42 eine Verbundschicht, die eine Siliziumoxidschicht (nicht separat gezeigt) und eine Siliziumnitridschicht (nicht separat gezeigt) über der Siliziumoxidschicht umfasst. Die Passivierungsschichten 38 und 42 weisen die Funktion des Blockierens des Zugangs von Feuchtigkeit und nachteiligen Chemikalien zu den Leitfähigkeitsmerkmalen wie Fine-Pitch-RDLs im Package auf, wie es in anschließenden Absätzen beschrieben wird.
  • Die RDLs 40 und 44 können aus Aluminium, Kupfer, Aluminiumkupfer, Nickel oder Legierungen davon gebildet sein. Gemäß einigen Ausführungsformen sind einige Abschnitte der RDLs 44 als Metallkontaktstellen gebildet, die ausreichend groß sind, um die anschließend gebildeten Dielektrikum-Durchkontaktierungen (TDVs) wie in 11 gezeigt zu kontaktieren. Diese Metallkontaktstellen werden gemäß einigen Ausführungsformen dementsprechend als Metallkontaktstellen 44 oder Aluminiumkontaktstellen 44 bezeichnet. Außerdem kann die Anzahl an Passivierungsschichten irgendeine ganze Zahl wie Eins, Zwei (wie veranschaulicht), Drei oder mehr sein.
  • 5 veranschaulicht die Bildung von einer oder mehreren Dielektrikumschichten. Wie veranschaulicht, kann die Dielektrikumschicht 46 beispielsweise gebildet sein, sodass sie die oberen RDLs 44 darin einbettet. Die Dielektrikumschicht 48 ist über der Dielektrikumschicht 46 gebildet und kann als eine Ätzstoppschicht agieren. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung können die Dielektrikumschichten 46 und 48 auch mit einer einzelnen Dielektrikumschicht ersetzt werden. Die verfügbaren Materialien der Dielektrikumschichten 46 und 48 umfassen Siliziumoxid, Siliziumnitrid, Siliziumcarbid, Siliziumoxinitrid oder dergleichen.
  • Die 6, 7 und 8 veranschaulichen die Bildung von Dielektrikumschichten und Fine-Pitch-RDLs gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Der entsprechende Prozessschritt ist als Schritt 306 in dem in 25 gezeigten Verfahrensablauf 300 veranschaulicht. Die Bildungsverfahren können das Verfahren zum Bilden einer Kopplungsstruktur für Vorrichtungs-Dies basierend auf Siliziumsubstraten übernehmen. Beispielsweise können die Bildungsverfahren der Kopplungsstruktur Einzel-Damascene- und/oder Dual-Damascene-Prozesse umfassen. Dementsprechend werden die resultierenden RDLs auch alternativ als Metallleitungen und Durchkontaktierungen bezeichnet und die entsprechenden Dielektrikumschichten werden alternativ als „Zwischenmetalldielektrikum“- (IMD) -Schichten bezeichnet.
  • Unter Bezugnahme auf 6 werden die Dielektrikumschichten 50A und 54A und die Ätzstoppschicht 52A gebildet. Die Dielektrikumschichten 50A und 54A können aus Siliziumoxid, Siliziumoxinitrid, Siliziumnitrid oder dergleichen oder Low-k-Dielektrika mit k-Werten niedriger als ungefähr 3,0 gebildet werden. Die Low-k-Dielektrika können Black Diamond (ein eingetragenes Warenzeichen von Applied Materials), ein kohlenstoffhaltiges Low-k-Dielektrikum, Wasserstoffsilsesquioxan (HSQ), Methylsilsesquioxan (MSQ) oder dergleichen umfassen. Die Ätzstoppschicht 52A ist aus einem Material mit einer hohen Ätzselektivität relativ zu den Dielektrikumschichten 50A und 54A gebildet und kann aus Siliziumcarbid, Siliziumcarbonitrid usw. gebildet werden. Gemäß alternativen Ausführungsformen wird die Ätzstoppschicht 52A nicht gebildet.
  • Die Fine-Pitch-RDLs 56A sind in den Dielektrikumschichten 52A und 54A zur Leitwegführung gebildet. Es versteht sich, dass die einzelnen veranschaulichten Fine-Pitch-RDLs 56A mehrere Fine-Pitch-RDLs darstellen. Da die Fine-Pitch-RDLs gemäß einigen Ausführungsformen der vorliegenden Offenbarung unter Verwendung von Damascene-Prozessen gebildet werden, können sie sehr dünn mit Abständen (gesehen von der Oberseite der Struktur) von kleiner als beispielsweise 0,8 µm gebildet werden. Dies verbessert erheblich die Dichte der Fine-Pitch-RDLs und die Leitwegführungsfähigkeit. Gemäß einigen Ausführungsformen werden die Fine-Pitch-RDLs 56A unter Verwendung eines Einzel-Damascene-Prozesses gebildet, der das Ätzen der Dielektrikumschichten 50A und 52A, um Gräben zu bilden, das Füllen der Gräben mit einem leitenden bzw. leitenden Materialien und das Ausführen einer Planarisierung wie chemisch-mechanisches Polieren (CMP) oder mechanisches Schleifen, um die Abschnitte des leitenden Materials über der Dielektrikumschicht 54A zu entfernen, umfasst.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist das leitende Material zum Bilden der Fine-Pitch-RDLs 56A ein homogenes Material. Gemäß anderen Ausführungsformen der vorliegenden Offenbarung ist das leitende Material ein Verbundmaterial, das eine Sperrschicht umfasst, die aus Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen und einem kupferhaltigen Material (das Kupfer oder Kupferlegierung sein kann) über der Sperrschicht gebildet ist. Die Fine-Pitch-RDLs 56A können auch von einem Dual-Damascene-Prozess gebildet werden, sodass einige Durchkontaktierungen unter einigen Fine-Pitch-RDLs 56A liegend gebildet werden können und die Durchkontaktierungen verwendet werden können, um die Fine-Pitch-RDLs 56A mit den RDLs 44 zu verbinden.
  • 7 veranschaulicht die Bildung von Dielektrikumschichten 50B und 54B und der Ätzstoppschicht 52B. Die Materialien der Dielektrikumschichten 50B und 54B können aus den gleichen Kandidatenmaterialien zum Bilden der Dielektrikumschichten 50A und 54A ausgewählt werden und das Material der Ätzstoppschicht 52B kann aus den gleichen Kandidatenmaterialien zum Bilden der Ätzstoppschicht 52A ausgewählt werden.
  • Die Fine-Pitch-RDLs 56B werden auch in den Dielektrikumschichten 50B, 52B und 54B gebildet. Die Fine-Pitch-RDLs 56B umfassen Metallleitungen, die in der Dielektrikumschicht 54B gebildet sind, und Durchkontaktierungen in der Dielektrikumschicht 50B und 52B. Obwohl 7 zeigt, dass sich die Metallleitungen aufgrund von Überätzen in die Ätzstoppschicht 52B erstrecken, können die Metallleitungen in den RDLs 56B tatsächlich an der oberen Fläche von der Ätzstoppschicht 52B stoppen und diese nicht durchdringen. Die Bildung kann einen Dual-Damascene-Prozess umfassen, was das Bilden von Gräben in der Dielektrikumschicht 54B und Durchkontaktierungsöffnungen in den Dielektrikumschichten 50B und 52B, das Füllen eines bzw. von leitenden Materialen und dann das Ausführen einer Planarisierung wie mechanisches Schleifen oder chemisch-mechanisches Polieren (CMP) umfasst. Ähnlich können die Fine-Pitch-RDLs 56B aus einem homogenen Material gebildet werden oder sie können aus einem Verbundmaterial gebildet werden, das eine Sperrschicht und ein kupferhaltiges Material über der Sperrschicht umfasst.
  • 8 veranschaulicht die Bildung von Dielektrikumschichten 50C und 54C und der Ätzstoppschicht 52C und der Fine-Pitch-RDLs 56C. Das Bildungsverfahren und die Materialien können den entsprechenden darunterliegenden Schichten ähnlich sein und werden daher hier nicht wiederholt. Außerdem können die Ätzstoppschichten 52A, 52B und 52C gemäß einigen Ausführungsformen ausgelassen werden und das entsprechende Ätzen zum Bilden von Gräben kann unter Verwendung eines Zeitmodus ausgeführt werden, um die Tiefen der Gräben zu steuern. Es ist offensichtlich, dass mehr Dielektrikumschichten und Schichten von Fine-Pitch-RDLs gebildet sein können. Selbst wenn einige oder alle der Ätzstoppschichten 52A, 52B und 52C ausgelassen sein können, da die Dielektrikumschichten, in denen sich die Fine-Pitch-RDLs befinden, in unterschiedlichen Prozessen gebildet werden, kann es außerdem erkennbare Grenzflächen zwischen den Dielektrikumschichten zum Bilden der Fine-Pitch-RDLs 56A, 56B und 56C geben, unabhängig davon, ob diese Dielektrikumschichten aus dem gleichen Dielektrikum oder aus unterschiedlichen Dielektrika gebildet sind. In anschließenden Absätzen sind die Dielektrikumschichten 50A, 52A, 54A, 50B, 52B, 54B, 50C, 52C und 54C gemeinsam und individuell zur Einfachheit der Identifikation als die Dielektrikumschichten 58 bezeichnet. Die Fine-Pitch-RDLs 56A, 56B und 56C sind auch gemeinsam und individuell als Fine-Pitch-RDLs 56 bezeichnet. Obwohl 8 zeigt, dass sich die Metallleitungen in den RDLs 56C aufgrund von Überätzen in die Ätzstoppschicht 52C erstrecken, können die Metallleitungen in den RDLs 56C tatsächlich an der oberen Fläche von der Ätzstoppschicht 52C stoppen und diese nicht durchdringen.
  • Unter Bezugnahme auf 9 sind die Dielektrikumschichten 48 und 58 geätzt, um die Dielektrikum-Durchkontaktierungs- (TDV) -Öffnungen 60 zu bilden. Der entsprechende Prozessschritt ist als Schritt 308 in dem in 25 gezeigten Verfahrensablauf 300 veranschaulicht. Die Metallkontaktstellen 44 sind zu den TDV-Öffnungen 60 freigelegt. Von der Oberseite der Struktur gesehen, die in 9 gezeigt ist, können Durchkontaktierungsöffnungen 60 zu Ring ausgerichtet sein, sodass sie die Regionen umgeben, in denen die Fine-Pitch-RDLs 56 gebildet sind. Die Draufsichtformen der Durchkontaktierungsöffnungen 60 können Rechtecke, Kreise, Hexagone oder dergleichen sein.
  • Dann werden die TDV-Öffnungen 60 mit einem leitenden bzw. leitenden Materialien gefüllt, um die TDVs 62 zu bilden, und die resultierende Struktur ist in 10 gezeigt. Der entsprechende Prozessschritt ist als Schritt 310 in dem in 25 gezeigten Verfahrensablauf 300 veranschaulicht. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden TDVs 62 aus einem homogenen leitenden Material gebildet, das ein Metall oder eine Metalllegierung sein, das bzw. die Kupfer, Aluminium, Wolfram oder dergleichen umfasst. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung, weisen die TDVs 62 eine Verbundstruktur auf, die eine leitfähige Sperrschicht umfasst, die aus Titan, Titannitrid, Tantal, Tantalnitrid oder dergleichen und einem metallhaltigen Material über der Sperrschicht gebildet ist. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird eine dielektrische Isolierschicht gebildet, um jede der TDVs 62 zu umgeben. Gemäß alternativen Ausführungsformen werden keine dielektrischen Isolierschichten gebildet, um die TDVs 62 zu umgeben, und die TDVs 62 sind in physischem Kontakt mit den Dielektrikumschichten 58. Die Bildung der TDVs 62 umfasst auch das Abscheiden des leitenden Materials in die TDV-Öffnungen 60 ( 9) und das Ausführen einer Planarisierung, um überschüssige Abschnitte des abgeschiedenen Materials über den Dielektrikumschichten 58 zu entfernen.
  • 11 veranschaulicht die Bildung von Bondinseln 66 und die Dielektrikumschicht 64 und die Bondinseln 66 befinden sich in der Dielektrikumschicht 64. Während der Beschreibung wird die Dielektrikumschicht 64 alternativ als eine Isolationsschicht oder eine dielektrische Isolierungsregion bezeichnet. Der entsprechende Prozessschritt ist als Schritt 312 in dem in 25 gezeigten Verfahrensablauf 300 veranschaulicht. Die Bondinseln 66 können aus einem Metall gebildet werden, das zum Bilden von Hybrid-Bonden geeignet ist. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden die Bondinseln 66 aus Kupfer oder einer Kupferlegierung gebildet. Die Dielektrikumschicht 64 kann beispielsweise aus Siliziumoxid gebildet werden. Die oberen Flächen der Bondinseln 66 und der Dielektrikumschicht 64 sind koplanar. Die Planarität kann beispielsweise durch einen Planarisierungsschritt wie ein CMP oder einen mechanisches Schleifen-Schritt erreicht werden.
  • Während der Beschreibung werden die Komponenten über der Schicht 22 in Kombination als Interposer 100 bezeichnet. Der Interposer 100 wird im Unterschied zu konventionellen Interposern, die basierend auf Siliziumsubstraten gebildet wurden, basierend auf den Dielektrikumschichten 58 gebildet. Es befindet sich kein Siliziumsubstrat im Interposer 100 und daher wird der Interposer 100 als ein siliziumsubstratfreier Interposer oder Si-freier Interposer bezeichnet. Die TDVs 62 werden in den Dielektrikumschichten 58 gebildet, um konventionelle Silizium-Durchkontaktierungen zu ersetzen. Da Siliziumsubstrat halbleitend ist, kann es die Leistung der Schaltungen und der darin und darauf gebildeten Verbindungen nachteilig beeinflussen. Es gibt beispielsweise eine Verschlechterung des Signals, die durch das Siliziumsubstrat bewirkt wird, und solch eine Verschlechterung kann in den Ausführungsformen der vorliegenden Offenbarung vermieden werden, da die TDVs 62 in Dielektrikumschichten gebildet sind.
  • Dann werden die Vorrichtungen 68A und 68B an den Interposer 100 gebondet, wie gezeigt in 12. Der entsprechende Prozessschritt ist als Schritt 314 in dem in 25 gezeigten Verfahrensablauf 300 veranschaulicht. Die Vorrichtungen 68A und 68B können Vorrichtungs-Dies sein und werden daher als Vorrichtungs-Dies im Folgenden bezeichnet, während sie andere Arten von Vorrichtungen wie Packages sein können. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung können die Vorrichtungs-Dies 68A und 68B eine Logik-Die umfassen, die eine Zentraleinheit-(CPU) -Die, eine Mikrosteuereinheit- (MCU) -Die, eine Ein-Ausgabe- (I/O) -Die, eine Basisband- (BB) -Die oder eine Anwendungsprozessor- (AP) -Die sein. Die Vorrichtungs-Dies 68A und 68B können auch eine Speicher-Die umfassen. Die Vorrichtungs-Dies 68A und 68B umfassen entsprechend die Halbleitersubstrate 70A und 70B, die Siliziumsubstrate sein können. Außerdem umfassen die Vorrichtungs-Dies 68A und 68B entsprechend die Kopplungsstrukturen 72A und 72B, um mit den aktiven Vorrichtungen und den passiven Vorrichtungen in den Vorrichtungs-Dies 68A und 68B zu verbinden. Die Kopplungsstrukturen 72A und 72B umfassen Metallleitungen und Durchkontaktierungen (nicht gezeigt).
  • Die Vorrichtungs-Die 68A umfasst die Bondinseln 74A und die Dielektrikumschicht 76A an der veranschaulichten unteren Fläche der Vorrichtungs-Die 68A. Die veranschaulichten unteren Flächen der Bondinseln 74A sind mit der veranschaulichten unteren Fläche der Dielektrikumschicht 76A koplanar. Die Vorrichtungs-Die 68B umfasst die Bondinseln 74B und die Dielektrikumschicht 76B an der veranschaulichten unteren Fläche. Die veranschaulichten unteren Flächen der Bondinseln 74B sind mit der veranschaulichten unteren Fläche der Dielektrikumschicht 76B koplanar.
  • Das Bonden kann durch Hybrid-Bonden erreicht werden. Die Bondinseln 74A und 74B werden beispielsweise durch Metall-zu-Metall-Direktbonden an die Bondinseln 66 gebondet. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist das Metall-zu-Metall-Direktbonden Kupfer-zu-Kupfer-Direktbonden. Des Weiteren werden die Dielektrikumschichten 76A und 76B beispielsweise mit erzeugten Si-O-Si-Bindungen an die Dielektrikumschicht 64 gebondet. Das Hybrid-Bonden kann ein Vorbonden und ein Glühen umfassen, sodass die Metalle in den Kontaktstellen 74A (und 74B) mit den Metallen in den entsprechenden darunterliegenden Bondinseln 66 zwischendiffundieren.
  • Die Fine-Pitch-RDLs 56 verbinden die Bondinseln 74A und Bondinseln 74B elektrisch und werden für die Signalkommunikation zwischen den Vorrichtungs-Dies 68A und 68B verwendet. Die Fine-Pitch-RDLs 56 weisen kleine Abstände und kleine Breiten auf. Dementsprechend ist die Dichte von Fine-Pitch-RDLs 56 hoch und daher können genug Kommunikationskanäle für die direkte Kommunikation zwischen Vorrichtungs-Dies 68A und 68B gebildet werden. Andererseits stellen die TDVs 62 eine direkte Verbindung von den Vorrichtungs-Dies 68A und 68B zu der Komponente (die ein Packagesubstrat, eine Leiterplatte (PCB) oder dergleichen sein kann), die an den Interposer 100 gebondet wird, bereit. Des Weiteren erfolgt das Bonden zwischen den Bondinseln 74A/74B und 66 durch Bondinseln anstatt durch Lötverbindungen, die typischerweise viel größer sind als Bondinseln. Dementsprechend sind die horizontalen Größen der Bindungen klein und es können mehr Bindungen implementiert werden, um genug Kommunikationskanäle bereitzustellen.
  • Unter Bezugnahme auf 13 erfolgt ein Rückseitenschleifen an den dünnen Vorrichtungs-Dies 68A und 68B auf beispielsweise eine Dicke zwischen ungefähr 15 µm und ungefähr 30 µm. Der entsprechende Prozessschritt ist als Schritt 316 in dem in 25 gezeigten Verfahrensablauf 300 veranschaulicht. Durch Ausdünnen wird das Seitenverhältnis der Spalten 78 zwischen den angrenzenden Vorrichtungs-Dies 68A und 68B reduziert, um Spaltenfüllen auszuführen. Anderweitig ist das Spaltenfüllen aufgrund eines anderweitig hohen Seitenverhältnisses schwierig.
  • Dann werden die Spalten 78 mittels Füllmasse 80 wie gezeigt in 14 geschlossen. Der entsprechende Prozessschritt ist als Schritt 318 in dem in 25 gezeigten Verfahrensablauf 300 veranschaulicht. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst die Füllmasse 80 ein Oxid wie Siliziumoxid, das aus Tetraethylorthosilicat (TEOS) gebildet werden kann. Das Bildungsverfahren kann chemische Gasphasenabscheidung (CVD), hochdichte chemische Plasmagasphasenabscheidung (HDPCVD) oder dergleichen umfassen. Gemäß alternativen Ausführungsformen ist die Füllmasse 80 aus einem Polymer wie PBO, Polyimid oder dergleichen gebildet. Eine Planarisierung wird dann ausgeführt, um überschüssige Abschnitte der Füllmasse 80 zu entfernen, sodass die Substrate 70A und 70B der Vorrichtungs-Dies 68A und 68B aufgedeckt werden. Die resultierende Struktur ist in 15A gezeigt. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung, bei denen Füllmasse 80 aus einem Oxid (wie Siliziumoxid) gebildet wird, kann eine dünne Schicht aus Füllmasse 80 über den Substraten 70A und 70B hinterlassen werden und die resultierende Struktur ist in 15B gezeigt. Der verbleibende Abschnitt der Füllmasse 80 über den Vorrichtungs-Dies 68A und 68B wird im Folgenden alternativ als Dielektrikumschicht 82 oder Isolationsschicht 82 bezeichnet.
  • Gemäß den Ausführungsformen, die in 15A gezeigt sind, bei denen die Substrate 70A und 70B freigelegt sind, wird die Dielektrikumschicht 82 (wie gezeigt in 16) als eine Deckschicht beispielsweise unter Verwendung von CVD, plasmaunterstützter CVD (PECVD), Atomlagenabscheidung (ALD) oder dergleichen abgeschieden. Der entsprechende Prozessschritt ist als Schritt 320 in dem in 25 gezeigten Verfahrensablauf 300 veranschaulicht. Gemäß alternativen Ausführungsformen (wie gezeigt in 15B), bei denen eine dünne Schicht aus Füllmasse 80 (die auch als 82 bezeichnet wird) über den Substraten 70A und 70B hinterlassen wird, kann die Abscheidung der Dielektrikumschicht ausgelassen werden. Dann werden die Gräben 84 durch Ätzen der Dielektrikumschicht 82 und der Substrate 70A und 70B gebildet, sodass sich die Gräben 84 auch in die Dielektrikumschicht 82 und die Substrate 70A und 70B erstrecken. Die resultierende Struktur ist in 16 gezeigt. Die Tiefe D1 der Abschnitte der Gräben 84 innerhalb der Substrate 70A und 70B kann abhängig von der Dicke T1 der Substrate 70A und 70B größer als ungefähr 1 µm sein und kann zwischen ungefähr 2 µm und ungefähr 5 µm betragen. Die Tiefe D1 kann beispielsweise zwischen ungefähr 20 Prozent und ungefähr 60 Prozent der Dicke T1 betragen. Es ist offensichtlich, dass die in der Beschreibung aufgeführten Werte Beispiele sind und in unterschiedliche Werte geändert werden können.
  • Die Gräben 84 können in verschiedenen Strukturen verteilt sein. Beispielsweise können die Gräben 84 als diskrete Öffnungen gebildet sein, die als ein Array, eine Bienenwabenstruktur oder andere Wiederholungsstrukturen zugeordnet sein können. Die Draufsichtformen der Gräben 84 können Rechtecke, Quadrate, Kreise, Hexagone oder dergleichen sein. Gemäß alternativen Ausführungsformen können die Gräben 84 in der Draufsicht der in 16 gezeigten Struktur gesehen parallele Gräben sein, die sich in einer einzelnen Richtung erstrecken. Die Gräben 84 können auch miteinander verbunden werden, um ein Gitter zu bilden. Das Gitter kann die ersten mehreren Gräben parallel zueinander und gleichmäßig oder ungleichmäßig beabstandet und zweite mehrere Gräben parallel zueinander und gleichmäßig oder ungleichmäßig beabstandet umfassen. Die ersten mehreren Gräben und die zweiten mehreren Gräben greifen ineinander ein, um das Gitter zu bilden, und die ersten mehreren Gräben und die zweiten mehreren Gräben können oder können nicht zueinander in der Draufsicht senkrecht sein.
  • Die Gräben 84 werden dann gefüllt, um wie gezeigt in 17 die Bondinseln 86 zu bilden. Der entsprechende Schritt ist auch als Schritt 320 im Verfahrensablauf 300 wie gezeigt in 25 veranschaulicht. Es ist selbstverständlich, dass die Merkmale 86 diskrete Kontaktstellen oder miteinander verbundene Metallleitungen sein können, obwohl die Merkmale 86 als Bondinseln bezeichnet werden. Gemäß einigen Ausführungsformen sind die Bondinseln 86 aus Kupfer oder anderen Metallen gebildet, die für Hybrid-Bonden (aufgrund verhältnismäßiger Leichtigkeit im Diffundieren) geeignet sind. Nach dem Füllen wird eine Planarisierung ausgeführt, um die oberen Flächen der Bondinseln 86 mit der oberen Fläche der Dielektrikumschicht 82 zu planarisieren. Die Planarisierung kann ein CMP oder ein mechanisches Schleifverfahren umfassen.
  • Dann wird wie gezeigt in 18A der Wafer 88 an die Vorrichtungs-Dies 68A und 68B gebondet. Der entsprechende Prozessschritt ist als Schritt 322 in dem in 25 gezeigten Verfahrensablauf 300 veranschaulicht. Der Wafer 88 umfasst das Bulksubstrat 94, das ein Siliziumsubstrat oder ein Metallsubstrat sein kann. Das Bulksubstrat 94 ist auch ein Wafer, der sich auf mehreren Vorrichtungs-Dies 68A und mehreren Vorrichtungs-Dies 68B, die über dem gleichen Träger 20 angeordnet sind, erstreckt. Wenn es aus Metall gebildet ist, kann das Substrat 94 aus Kupfer, Aluminium, Edelstahl oder dergleichen gebildet sein. Wenn das Substrat 94 aus Silizium gebildet ist, gibt es keine aktive Vorrichtung und keine passive Vorrichtung, die im Wafer 88 gebildet ist. Der Wafer 88 weist zwei Funktionen auf. Erstens stellt der Wafer 88 eine mechanische Auflage an die darunterliegende Struktur bereit, da die Vorrichtungs-Dies 68A und 68B ausgedünnt wurden, um ein besseres Spaltenfüllen zu ermöglichen. Außerdem weist Silizium oder Metall (von Substrat 94) eine hohe Wärmeleitfähigkeit auf und daher kann der Wafer 88 als ein Wärmeverteiler agieren.
  • Die Dielektrikumschicht 90 ist an der Fläche des Substrats 94 gebildet. Die Dielektrikumschicht 90 kann beispielsweise aus Siliziumoxid gebildet werden. Außerdem sind Bondinseln 92 in der Dielektrikumschicht 90 gebildet und die veranschaulichten unteren Flächen der Bondinseln 92 sind mit der veranschaulichten unteren Fläche der Dielektrikumschicht 90 koplanar. Die Struktur und die horizontalen Größen der Bondinseln 92 können gleich oder ähnlich denen der entsprechenden Bondinseln 86 sein.
  • Das Bonden des Wafers 88 auf die Vorrichtungs-Dies 68A und 68B erfolgt durch Hybrid-Bonden. Beispielsweise sind die Dielektrikumschichten 82 und 90 aneinander gebondet und können Si-O-Si-Bindungen bilden. Die Bondinseln 92 sind an die entsprechenden Bondinseln 86 durch Metall-zu-Metall-Direktbonden gebondet.
  • Vorteilhafterweise stellen die Bondinseln 86 durch Kontaktieren der (und gar eingesetzt in die) Substrate 70A und 70B einen guten thermischen Ableitweg bereit, sodass die Wärme, die in den Vorrichtungs-Dies 68A und 68B erzeugt wird, leicht in das Bulksubstrat 94 abgeleitet werden kann.
  • 18B veranschaulicht das Package, das gemäß einigen Ausführungsformen der vorliegenden Offenbarung gebildet ist. Diese Ausführungsformen sind den in 18A gezeigten Ausführungsformen ähnlich, außer dass die Bondinseln 86 durch die Dielektrikumschicht 82 dringen und sich nicht in die Substrate 70A und 70B erstrecken. Die Bondinseln 86 sind gemäß einigen Ausführungsformen in Kontakt mit den Substraten 70A und 70B. Gemäß alternativen Ausführungsformen erstrecken sich eine oder beide von den Bondinseln 86 und 92 teilweise in die entsprechenden Dielektrikumschichten 82 und 90 von der Grenzfläche, an der das Bonden erfolgt, anstatt durch die entsprechenden Dielektrikumschichten 82 und 90 zu dringen. Die Bondinseln 86 und 92 und das Bulksubstrat 94 können gemäß einigen Ausführungsformen der vorliegenden Offenbarung elektrisch mit Masse verbunden sein, um eine elektrische Masseverbindung für die Substrate 70A und 70B bereitzustellen.
  • 18C veranschaulicht das Package, das gemäß einigen Ausführungsformen der vorliegenden Offenbarung gebildet ist. Diese Ausführungsformen sind den in den 18A und 18B gezeigten Ausführungsformen ähnlich, außer dass die Bondinseln 86 und 92 und die Dielektrikumschicht 90 (wie in den 18A und 18B) nicht gebildet sind. Das Bulksubstrat 94, der auch der Wafer 88 ist und ein Siliziumwafer ist, ist durch Fusionsbonding an die Dielektrikumschicht 82 gebondet.
  • Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung ist der Wafer 88 ein Metallwafer. Dementsprechend kann die Schicht 82 in 18C ein Wärmeleitmaterial (TIM) sein, das eine Haftschicht mit einer hohen Wärmeleitfähigkeit ist.
  • Dann wird die Struktur, die auf dem Träger 20 gebildet ist, vom Träger 20 beispielsweise durch Projizieren von Licht wie UV-Licht oder Laser auf die Trennschicht 22 gedebondet, um die Trennschicht 22 zu zersetzen, und der Träger 20 und die Trennschicht 22 werden von der darüber liegenden Struktur entfernt, die als Verbundwafer 102 bezeichnet wird (19).
  • 20 veranschaulicht die Bildung von elektrischen Anschlüssen 110, die durch die Dielektrikumschicht 24 dringen können und mit den RDLs 26 verbinden. Die elektrischen Anschlüsse 110 können Metallkontakthügel, Lötkontakthügel, Metallsäulen, Drahtbonds oder andere anwendbare Anschlüsse sein. Es wird ein Die-Sägen-Schritt an dem Verbundwafer 102 ausgeführt, um den Verbundwafer 102 in mehrere Packages 104 zu trennen. Der entsprechende Prozessschritt ist als Schritt 324 in dem in 25 gezeigten Verfahrensablauf 300 veranschaulicht. Die Packages 104 sind zueinander identisch und jedes der Packages 104 umfasst beide Vorrichtungs-Dies 68A und 68B.
  • Die 21 und 22 veranschaulichen die Querschnittansichten von Zwischenstadien bei der Bildung eines Packages gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Sofern nicht anders angegeben, sind die Materialien und die Bildungsverfahren der Komponenten bei diesen Ausführungsformen im Wesentlichen die Gleichen wie die ähnlichen Komponenten, die durch ähnliche Bezugsnummern in den Ausführungsformen, die in den 1 bis 20 gezeigt sind, bezeichnet sind. Die Details bezüglich des Bildungsprozesses und der Materialien der in den 21 und 22 gezeigten Komponenten, sind daher in der Erörterung der Ausführungsform, die in den 1 bis 20 gezeigt ist, zu finden. 21 veranschaulicht eine Querschnittansicht des Verbundwafers 102, die im Wesentlichen die Gleiche ist, wie das was in 20 gezeigt ist, außer dass Metallkontaktstellen 45 auf der Dielektrikumschicht 24 gebildet sind, während die Merkmale, welche die Dielektrikumschichten 28, 34, 38 und 42 und die RDLs 32, 36, 40 und 44 wie gezeigt in 20 umfassen, auf dem Träger 20 nicht gebildet sind. Wie gezeigt in 22, die eine Struktur nach dem in 21 gezeigten Schritt veranschaulicht, sind die Dielektrikumschichten 28, 34, 38 und 42 und die RDLs 32, 36, 40 und 44 gebildet, nachdem der Träger 20 (21) abgelöst wurde. Die Abfolge zum Bilden der Dielektrikumschichten 28, 34, 38 und 42 gemäß dieser Ausführungsformen ist relativ zur Abfolge, die in den 1 bis 11 gezeigt ist, umgekehrt. Es ist anzumerken. dass aufgrund unterschiedlicher Bildungsabfolgen, die Ausrichtungen der RDLs 32, 36, 40 und 44 (in der vertikalen Richtung) verglichen mit dem, was in 20 gezeigt ist, umgekehrt sind. Die Packages 104 werden dann durch Die-Sägen des Verbundwafers 102 gebildet.
  • 23 veranschaulicht ein Package 112, in das das Package 104 (20 und 22) eingebettet ist. Das Package umfasst die Speicherwürfel 114, was mehrere Stapelspeicher-Dies (nicht separat gezeigt) umfasst. Das Package 104 und die Speicherwürfel 114 sind in dem Einkapselungsmaterial 118 gekapselt, das ein Formstoff sein kann. Die Dielektrikumschichten und die RDLs (gemeinsam veranschaulicht als 116) liegen unter dem Package 104 und den Speicherwürfeln 114 und sind damit verbunden. Gemäß einigen Ausführungsformen sind die Dielektrikumschichten und RDLs 116 unter Verwendung ähnlicher Materialien gebildet und weisen ähnliche Strukturen auf wie die in den 1 bis 11 gezeigten.
  • 24 veranschaulicht eine Package-On-Package- (PoP) -Struktur 132, bei der das integrierte Fan-Out- (InFO) -Package 138 an das obere Package 140 gebondet ist. Das InFO-Package 138 umfasst auch das Package 104, das darin eingebettet ist. Das Package 104 und die Durchkontaktierungen 134 sind in das Einkapselungsmaterial 130 gekapselt, das ein Formstoff sein kann. Das Package 104 ist an die Dielektrikumschichten und RDLs gebondet, die gemeinsam als 146 bezeichnet werden. Die Dielektrikumschichten und RDLs 146 können auch unter Verwendung ähnlicher Materialien gebildet werden und können ähnliche Strukturen wie das, was in den 1 bis 11 gezeigt ist, aufweisen.
  • Die Ausführungsformen der vorliegenden Offenbarung weisen einige vorteilhafte Merkmale auf. Indem die Fine-Pitch-RDLs für Interposer unter Verwendung der Prozesse gebildet werden, die typischerweise an Siliziumwafern verwendet werden (wie Damascene-Prozesse), können die Fine-Pitch-RDLs gebildet werden, sodass sie dünn genug sind, um das Vermögen zur Kommunikation von zwei oder mehr Vorrichtungs-Dies durch die Fine-Pitch-RDLs bereitzustellen. Es wird kein Siliziumsubstrat im dem Interposer verwendet und daher wird die Verschlechterung in elektrischer Leistung, die aus dem Siliziumsubstrat resultierte, vermieden. Es gibt auch einige wärmeableitende Mechanismen, die in das Package zur besseren Wärmeableitung integriert sind.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren das Bilden mehrerer Dielektrikumschichten, das Bilden mehrerer Umverteilungsleitungen in den mehreren Dielektrikumschichten, das Ätzen der mehreren Dielektrikumschichten, um eine Öffnung zu bilden, das Füllen der Öffnung, um eine Dielektrikum-Durchkontaktierung zu bilden, die durch die mehreren Dielektrikumschichten dringt, das Bilden einer Isolationsschicht über der Dielektrikum-Durchkontaktierung und den mehreren Dielektrikumschichten, das Bilden mehrerer Bondinseln in der Isolationsschicht und das Bonden einer Vorrichtung an die Isolationsschicht und einen Abschnitt der mehreren Bondinseln durch Hybrid-Bonden.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren das Bilden mehrerer Dielektrikumschichten, das Bilden mehrerer Umverteilungsleitungen in den mehreren Dielektrikumschichten, das Bilden einer ersten Dielektrikum-Durchkontaktierung und einer zweiten Dielektrikum-Durchkontaktierung, die durch die mehreren Dielektrikumschichten dringen, das Bilden einer Isolationsschicht über den mehreren Dielektrikumschichten, das Bilden mehrerer Bondinseln in der Isolationsschicht und das elektrische Koppeln mit den ersten und zweiten Dielektrikum-Durchkontaktierungen und den mehreren Umverteilungsleitungen und das Bonden einer ersten Vorrichtung und einer zweiten Vorrichtung an die Dielektrikumschicht und die mehreren Bondinseln durch Hybrid-Bonden. Die erste Vorrichtung und die zweite Vorrichtung werden durch die mehreren Umverteilungsleitungen elektrisch miteinander verbunden.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Package mehrere Dielektrikumschichten, mehrere Umverteilungsleitungen in jeder von den mehreren Dielektrikumschichten, eine Dielektrikum-Durchkontaktierung, die durch die mehreren Dielektrikumschichten dringt, mehrere Bondinseln über und verbunden mit der Dielektrikum-Durchkontaktierung und den mehreren Umverteilungsleitungen und eine Isolationsschicht, wobei sich die mehreren Bondinseln in der Isolationsschicht befinden. Eine Vorrichtung ist an die Isolationsschicht und einen Abschnitt der mehreren Bondinseln durch Hybrid-Bonden gebondet.
  • Das vorhergehende beschreibt Merkmale von mehreren Ausführungsformen, sodass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Dem Fachmann sollte offensichtlich sein, dass er ohne Weiteres die vorliegende Offenbarung als eine Basis verwenden kann, um andere Prozesse und Strukturen zu konzipieren oder zu modifizieren, um die gleichen Zwecke auszuführen und/oder die gleichen Vorteile der hier eingeführten Ausführungsformen zu erreichen. Der Fachmann sollte auch realisieren, dass solche äquivalenten Aufbauten nicht vom Sinn und Umfang der vorliegenden Offenbarung abweichen, und dass er verschiedene Änderungen, Ersetzungen und Modifikationen hierin vornehmen kann, ohne vom Sinn und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/483256 [0001]

Claims (20)

  1. Verfahren, umfassend: Bilden mehrerer Dielektrikumschichten; Bilden mehrerer Umverteilungsleitungen in den mehreren Dielektrikumschichten; Ätzen der mehreren Dielektrikumschichten, um eine Öffnung zu bilden; Füllen der Öffnung, um eine Dielektrikum-Durchkontaktierung zu bilden, die durch einen Abschnitt der mehreren Dielektrikumschichten dringt; Bilden einer Isolationsschicht über der Dielektrikum-Durchkontaktierung und den mehreren Dielektrikumschichten; Bilden mehrerer Bondinseln in der Isolationsschicht; und Bonden einer ersten Vorrichtung an die Isolationsschicht und einen ersten Abschnitt der mehreren Bondinseln durch Hybrid-Bonden.
  2. Verfahren nach Anspruch 1, ferner umfassend Bonden einer zweiten Vorrichtung an die Isolationsschicht und einen zweiten Abschnitt der mehreren Bondinseln durch Hybrid-Bonden, wobei die mehreren Umverteilungsleitungen die erste Vorrichtung mit der zweiten Vorrichtung verbinden.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Bilden der mehreren Umverteilungsleitungen Damascene-Prozesse umfasst.
  4. Verfahren nach einem der vorstehenden Ansprüche, wobei sich die Dielektrikum-Durchkontaktierung nicht in jedes Halbleitersubstrat erstreckt.
  5. Verfahren nach einem der vorstehenden Ansprüche, ferner umfassend: Bilden einer Oxidschicht, die über einem Halbleitersubstrat von der ersten Vorrichtung liegt und dieses kontaktiert; Bilden einer Bondinsel, die sich in die Oxidschicht erstreckt; und Bonden eines Bulkwafers an die Oxidschicht und die Bondinsel durch Hybrid-Bonden.
  6. Verfahren nach Anspruch 5, wobei sich die Bondinsel in das Halbleitersubstrat der ersten Vorrichtung erstreckt.
  7. Verfahren nach Anspruch 5 oder 6, wobei die Bondinsel das Halbleitersubstrat der ersten Vorrichtung kontaktiert, ohne sich in dieses zu erstrecken.
  8. Verfahren, umfassend: Bilden mehrerer Dielektrikumschichten; Bilden mehrerer Umverteilungsleitungen in den mehreren Dielektrikumschichten; Bilden einer ersten Dielektrikum-Durchkontaktierung und einer zweiten Dielektrikum-Durchkontaktierung, die durch einen Abschnitt der mehreren Dielektrikumschichten dringen; Bilden einer Isolationsschicht über den mehreren Dielektrikumschichten; Bilden mehrerer Bondinseln in der Isolationsschicht und elektrisches Koppeln mit den ersten und zweiten Dielektrikum-Durchkontaktierungen und den mehreren Umverteilungsleitungen; und Bonden einer ersten Vorrichtung und einer zweiten Vorrichtung an die Dielektrikumschicht und Abschnitte der mehreren Bondinseln durch Hybrid-Bonden, wobei die erste Vorrichtung und die zweite Vorrichtung durch mindestens eine von den mehreren Umverteilungsleitungen miteinander elektrisch verbunden werden.
  9. Verfahren nach Anspruch 8, wobei die mehreren Umverteilungsleitungen unter Verwendung von Damascene-Prozessen gebildet werden.
  10. Verfahren nach Anspruch 8 oder 9, ferner umfassend: Bilden einer Polymerschicht über einem Träger; Bilden einer Passivierungsschicht über der Polymerschicht, wobei die mehreren Dielektrikumschichten über der Passivierungsschicht gebildet werden; Bilden zusätzlicher Umverteilungsleitungen in der Polymerschicht und der Passivierungsschicht; und Ablösen des Trägers von der Polymerschicht.
  11. Verfahren nach einem der vorstehenden Ansprüche 8 bis 10, wobei die mehreren Dielektrikumschichten über einem Träger gebildet werden und das Verfahren ferner umfasst: Debonden der mehreren Dielektrikumschichten vom Träger; nach dem Debonden, Bilden einer Passivierungsschicht auf den mehreren Dielektrikumschichten; und Bilden einer Polymerschicht über der Passivierungsschicht.
  12. Verfahren nach einem der vorstehenden Ansprüche 8 bis 11, wobei das Bilden der ersten Dielektrikum-Durchkontaktierung und der zweiten Dielektrikum-Durchkontaktierung umfasst: Ätzen der mehreren Dielektrikumschichten, um eine erste Öffnung und eine zweite Öffnung zu bilden; und Füllen der ersten Öffnung und der zweiten Öffnung mit einem leitenden Material.
  13. Verfahren nach einem der vorstehenden Ansprüche 8 bis 12, ferner umfassend: Ausdünnen der ersten Vorrichtung und der zweiten Vorrichtung; und Füllen einer Füllmasse in eine Spalte zwischen der ersten Vorrichtung und der zweiten Vorrichtung.
  14. Verfahren nach Anspruch 13, ferner umfassend: Bilden einer Dielektrikumschicht über der ersten Vorrichtung und der zweiten Vorrichtung, die ausgedünnt wurden; und Bonden eines Bulkwafers an die Isolationsschicht.
  15. Package, umfassend: mehrere Dielektrikumschichten; mehrere Umverteilungsleitungen in den mehreren Dielektrikumschichten; eine Dielektrikum-Durchkontaktierung, die durch einen Abschnitt der mehreren Dielektrikumschichten dringt; mehrere Bondinseln über und verbunden mit der Dielektrikum-Durchkontaktierung und den mehreren Umverteilungsleitungen; eine erste Isolationsschicht, wobei sich die mehreren Bondinseln in der ersten Isolationsschicht befinden; und eine erste Vorrichtung, die an die erste Isolationsschicht und einen ersten Abschnitt der mehreren Bondinseln gebondet ist, wobei die erste Vorrichtung umfasst: Flächenmetallmerkmale, die an die mehreren Bondinseln gebondet sind; und eine Flächendielektrikumschicht, die an die erste Isolationsschicht gebondet ist.
  16. Package nach Anspruch 15, ferner umfassend eine zweite Vorrichtung, die an die erste Isolationsschicht und einen zweiten Abschnitt der mehreren Bondinseln durch Hybrid-Bonden gebondet ist, wobei die erste Vorrichtung und die zweite Vorrichtung miteinander durch die mehreren Umverteilungsleitungen elektrisch gekoppelt sind.
  17. Package nach Anspruch 15 oder 16, ferner umfassend: eine Bondinsel, die physikalisch ein Halbleitersubstrat von der ersten Vorrichtung kontaktiert; eine zweite Isolationsschicht, wobei die Bondinsel mindestens einen Abschnitt in der zweiten Isolationsschicht aufweist; und ein Bulksubstrat, das an die zweite Isolationsschicht und die Bondinsel gebondet ist.
  18. Package nach Anspruch 17, wobei das Bulksubstrat aus Silizium gebildet ist und keine aktive Vorrichtung und keine passive Vorrichtung auf dem Bulksubstrat gebildet ist.
  19. Package nach Anspruch 17 oder 18, wobei sich die Bondinsel von der ersten Vorrichtung ferner in das Halbleitersubstrat erstreckt.
  20. Package nach einem der vorstehenden Ansprüche 17 bis 19, wobei die Bondinsel ein Gitter bildet.
DE102017124104.3A 2017-04-07 2017-10-17 Packages mit si-substrat-freiem interposer und verfahren zum bilden derselben Pending DE102017124104A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762483256P 2017-04-07 2017-04-07
US62/483,256 2017-04-07
US15/647,704 US10854568B2 (en) 2017-04-07 2017-07-12 Packages with Si-substrate-free interposer and method forming same
US15/647,704 2017-07-12

Publications (1)

Publication Number Publication Date
DE102017124104A1 true DE102017124104A1 (de) 2018-10-11

Family

ID=63588181

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017124104.3A Pending DE102017124104A1 (de) 2017-04-07 2017-10-17 Packages mit si-substrat-freiem interposer und verfahren zum bilden derselben

Country Status (2)

Country Link
US (2) US12113005B2 (de)
DE (1) DE102017124104A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021108156A1 (de) 2021-01-22 2022-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-package und verfahren zur bildung derselben

Family Cites Families (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3973340B2 (ja) 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP2003298232A (ja) 2002-04-02 2003-10-17 Sony Corp 多層配線基板の製造方法および多層配線基板
JP2006253631A (ja) 2005-02-14 2006-09-21 Fujitsu Ltd 半導体装置及びその製造方法、キャパシタ構造体及びその製造方法
US7621041B2 (en) 2005-07-11 2009-11-24 E. I. Du Pont De Nemours And Company Methods for forming multilayer structures
US7514797B2 (en) 2007-05-31 2009-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-die wafer level packaging
US8759964B2 (en) 2007-07-17 2014-06-24 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level package structure and fabrication methods
US8227902B2 (en) 2007-11-26 2012-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Structures for preventing cross-talk between through-silicon vias and integrated circuits
US8674482B2 (en) 2008-11-18 2014-03-18 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Semiconductor chip with through-silicon-via and sidewall pad
US7825024B2 (en) 2008-11-25 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming through-silicon vias
US7858441B2 (en) 2008-12-08 2010-12-28 Stats Chippac, Ltd. Semiconductor package with semiconductor core structure and method of forming same
US8513119B2 (en) 2008-12-10 2013-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming bump structure having tapered sidewalls for stacked dies
US8749027B2 (en) 2009-01-07 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Robust TSV structure
US8168529B2 (en) 2009-01-26 2012-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Forming seal ring in an integrated circuit die
US8552563B2 (en) 2009-04-07 2013-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional semiconductor architecture
TWI515869B (zh) 2009-07-30 2016-01-01 高通公司 系統級封裝
US20110186960A1 (en) 2010-02-03 2011-08-04 Albert Wu Techniques and configurations for recessed semiconductor substrates
US9985150B2 (en) 2010-04-07 2018-05-29 Shimadzu Corporation Radiation detector and method of manufacturing the same
US8546188B2 (en) 2010-04-09 2013-10-01 International Business Machines Corporation Bow-balanced 3D chip stacking
US9048233B2 (en) 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8361842B2 (en) 2010-07-30 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded wafer-level bonding approaches
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US8884431B2 (en) 2011-09-09 2014-11-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures for semiconductor devices
US20120190152A1 (en) 2011-01-25 2012-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for Fabricating Integrated Passive Devices on Glass Substrates
US8836137B2 (en) 2012-04-19 2014-09-16 Macronix International Co., Ltd. Method for creating a 3D stacked multichip module
JP5704230B2 (ja) 2011-03-31 2015-04-22 トヨタ自動車株式会社 ベルト式無段変速機
US8829676B2 (en) 2011-06-28 2014-09-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for wafer level package
US8642385B2 (en) 2011-08-09 2014-02-04 Alpha & Omega Semiconductor, Inc. Wafer level package structure and the fabrication method thereof
US9000584B2 (en) 2011-12-28 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor device with a molding compound and a method of forming the same
US8680647B2 (en) 2011-12-29 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with passive devices and methods of forming the same
US9991190B2 (en) 2012-05-18 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging with interposer frame
US8703542B2 (en) 2012-05-18 2014-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer-level packaging mechanisms
US9443783B2 (en) 2012-06-27 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC stacking device and method of manufacture
US8809996B2 (en) 2012-06-29 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Package with passive devices and method of forming the same
US8653626B2 (en) 2012-07-18 2014-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures including a capacitor and methods of forming the same
US8785299B2 (en) 2012-11-30 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Package with a fan-out structure and method of forming the same
US8803306B1 (en) 2013-01-18 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out package structure and methods for forming the same
US8778738B1 (en) 2013-02-19 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices and packaging devices and methods
US9263511B2 (en) 2013-02-11 2016-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Package with metal-insulator-metal capacitor and method of manufacturing the same
US9048222B2 (en) 2013-03-06 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating interconnect structure for package-on-package devices
US8946884B2 (en) 2013-03-08 2015-02-03 Xilinx, Inc. Substrate-less interposer technology for a stacked silicon interconnect technology (SSIT) product
US9337073B2 (en) 2013-03-12 2016-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3D shielding case and methods for forming the same
US9446467B2 (en) 2013-03-14 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Integrate rinse module in hybrid bonding platform
US9728453B2 (en) 2013-03-15 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for hybrid wafer bonding integrated with CMOS processing
US9443796B2 (en) 2013-03-15 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Air trench in packages incorporating hybrid bonding
US8877554B2 (en) 2013-03-15 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Packaged semiconductor devices, methods of packaging semiconductor devices, and PoP devices
US9368460B2 (en) 2013-03-15 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Fan-out interconnect structure and method for forming same
US9373434B2 (en) 2013-06-20 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Inductor assembly and method of using same
US9324698B2 (en) 2013-08-13 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip structure and method of forming same
US9633869B2 (en) 2013-08-16 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with interposers and methods for forming the same
US9257399B2 (en) 2013-10-17 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3D integrated circuit and methods of forming the same
US9184128B2 (en) 2013-12-13 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC package and methods of forming the same
US9425150B2 (en) 2014-02-13 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-via interconnect structure and method of manufacture
US9583460B2 (en) 2014-02-14 2017-02-28 Qualcomm Incorporated Integrated device comprising stacked dies on redistribution layers
US9735129B2 (en) 2014-03-21 2017-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor packages and methods of forming the same
US9666520B2 (en) 2014-04-30 2017-05-30 Taiwan Semiconductor Manufactuing Company, Ltd. 3D stacked-chip package
US9711379B2 (en) 2014-04-30 2017-07-18 Taiwan Semiconductor Manufacturing Company, Ltd. 3D stacked-chip package
US9331021B2 (en) 2014-04-30 2016-05-03 Taiwan Semiconductor Manufacturing Company, Ltd. Chip-on-wafer package and method of forming same
US9418877B2 (en) 2014-05-05 2016-08-16 Qualcomm Incorporated Integrated device comprising high density interconnects in inorganic layers and redistribution layers in organic layers
US20150340305A1 (en) 2014-05-20 2015-11-26 Freescale Semiconductor, Inc. Stacked die package with redistribution layer
US9385110B2 (en) 2014-06-18 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9384316B2 (en) 2014-07-09 2016-07-05 International Business Machines Corporation Path-based congestion reduction in integrated circuit routing
US9425096B2 (en) 2014-07-14 2016-08-23 Qualcomm Incorporated Air gap between tungsten metal lines for interconnects with reduced RC delay
US9449914B2 (en) 2014-07-17 2016-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated circuits with redistribution lines
US9515035B2 (en) 2014-12-19 2016-12-06 International Business Machines Corporation Three-dimensional integrated circuit integration
US10032704B2 (en) 2015-02-13 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking by adjusting opening size in pop packages
US9520333B1 (en) 2015-06-22 2016-12-13 Inotera Memories, Inc. Wafer level package and fabrication method thereof
US9806058B2 (en) 2015-07-02 2017-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Chip package having die structures of different heights and method of forming same
US9666523B2 (en) 2015-07-24 2017-05-30 Nxp Usa, Inc. Semiconductor wafers with through substrate vias and back metal, and methods of fabrication thereof
US11018025B2 (en) 2015-07-31 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Redistribution lines having stacking vias
US9691743B2 (en) 2015-09-21 2017-06-27 Nxp Usa, Inc. Localized redistribution layer structure for embedded component package and method
KR101787832B1 (ko) 2015-10-22 2017-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
US9524959B1 (en) 2015-11-04 2016-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. System on integrated chips and methods of forming same
DE102016100523B4 (de) 2015-11-10 2018-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-Stack-Package-on-Package-Strukturen
US10009992B2 (en) 2015-12-02 2018-06-26 Multek Technologies Limited PCB hybrid redistribution layer
US9893042B2 (en) 2015-12-14 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US9818726B2 (en) 2015-12-28 2017-11-14 International Business Machines Corporation Chip stack cooling structure
US9773757B2 (en) 2016-01-19 2017-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Devices, packaged semiconductor devices, and semiconductor device packaging methods
KR102579880B1 (ko) 2016-05-12 2023-09-18 삼성전자주식회사 인터포저, 반도체 패키지, 및 인터포저의 제조 방법
TWM531651U (zh) 2016-05-17 2016-11-01 zhi-xiong Li 無基板中介層及應用彼之半導體裝置
KR102570582B1 (ko) 2016-06-30 2023-08-24 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
KR102596788B1 (ko) * 2016-12-30 2023-10-31 인텔 코포레이션 팬 아웃 스케일링을 위한 필러 및 비아 접속부를 구비한 고밀도 상호접속 층을 가진 패키지 기판
US10854568B2 (en) * 2017-04-07 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021108156A1 (de) 2021-01-22 2022-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-package und verfahren zur bildung derselben
US11728312B2 (en) 2021-01-22 2023-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor packaging and methods of forming same

Also Published As

Publication number Publication date
US20230230909A1 (en) 2023-07-20
US20240363512A1 (en) 2024-10-31
US12113005B2 (en) 2024-10-08

Similar Documents

Publication Publication Date Title
DE102021111153B4 (de) Gehäustes halbleiterbauelement und verfahren zum bilden dieses bauelements
DE102018116729B3 (de) Halbleiter-Bauelement-Package und Verfahren
DE102017117815B4 (de) Struktur eines Halbleitergehäuses und Herstellungsverfahren
DE102020101431B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102016100270B4 (de) Bondstrukturen und verfahren zu ihrer herstellung
DE102015105950B4 (de) Pufferschicht(en) auf einer gestapelten Struktur mit einer Durchkontaktierung und Verfahren
DE102020104147B4 (de) Halbleiter-bauelemente und verfahren zu deren herstellung
DE102019116993A1 (de) Opufferspeicherdesign für package-integration
DE102017124071A1 (de) Packages mit si-substrat-freiem interposer und verfahren zum ausbilden derselben
DE102019123272B4 (de) Verbindungsstruktur und Verfahren zum Bilden derselben
DE102018124695A1 (de) Integrieren von Passivvorrichtungen in Package-Strukturen
DE102018102719A1 (de) Ausbilden von Metallbonds mit Aussparungen
DE102018117689A1 (de) Unterstützen von Info-Packages zum Reduzieren von Durchbiegung
DE102021102836A1 (de) Integriertes schaltungspackage und verfahren
DE102021110267A1 (de) Deep-Partition-Leistungsabgabe mit Tiefgrabenkondensator
DE102019114984B4 (de) Package für integrierte schaltungen und verfahren
DE102021112653A1 (de) Halbleiter-Package und Verfahren zur Herstellung eines Halbleiter-Packages
DE102020119181A1 (de) Halbleiterpackages und verfahren zu deren herstellung
DE102020119947B4 (de) Struktur und verfahren zum bilden eines integrierten mim-kondensators mit hoher dichte
DE102021119243A1 (de) Geformte dies in halbleiterpackages und deren herstellungsverfahren
DE102021109273A1 (de) Halbleiter die-package und verfahren zu dessen herstellung
DE102021107792A1 (de) Halbleiter-packages und verfahren
DE102019125790A1 (de) Integriertes schaltkreis-package und verfahren
DE102021120389A1 (de) Halbleiterpackage und verfahren, um dieses herzustellen
DE102017127920A1 (de) Erhöhte Durchkontaktierung für Anschlüsse auf unterschiedlichen Ebenen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication