JP2003298232A - 多層配線基板の製造方法および多層配線基板 - Google Patents

多層配線基板の製造方法および多層配線基板

Info

Publication number
JP2003298232A
JP2003298232A JP2002099883A JP2002099883A JP2003298232A JP 2003298232 A JP2003298232 A JP 2003298232A JP 2002099883 A JP2002099883 A JP 2002099883A JP 2002099883 A JP2002099883 A JP 2002099883A JP 2003298232 A JP2003298232 A JP 2003298232A
Authority
JP
Japan
Prior art keywords
wiring board
layer
adhesive material
manufacturing
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002099883A
Other languages
English (en)
Inventor
Hiroshi Asami
浅見　　博
Hidetoshi Kusano
英俊 草野
Yuji Nishitani
祐司 西谷
Ken Orui
研 大類
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002099883A priority Critical patent/JP2003298232A/ja
Priority to US10/403,550 priority patent/US7288724B2/en
Publication of JP2003298232A publication Critical patent/JP2003298232A/ja
Priority to US11/063,131 priority patent/US7421777B2/en
Priority to US11/644,143 priority patent/US7420127B2/en
Priority to US11/890,892 priority patent/US20070293038A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Abstract

(57)【要約】 【課題】 ファインピッチな導体パターンの寸法安定性
を確保できるとともに、材料選定面からのプロセス上の
制約を解消し、更に、生産コストを低減できる多層配線
基板の製造方法および多層配線基板を提供する。 【解決手段】 金属製の支持シート４０上に形成した第
２配線基板２２および接着材料層２３を、支持シート４
０を用いて第１配線基板２１の所定領域上に部分的に積
層する。第２配線基板２２を積層後、支持シート４０は
最終的にエッチング除去する。第２配線基板２２は、第
１配線基板２１上の多層化が必要な部位にのみ積層し、
第２配線基板２２の構成材料の使用量を低減する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、２以上の配線基板
を互いに積層してなる多層配線基板の製造方法および多
層配線基板に関する。
【０００２】
【従来の技術】電子機器の小型化・多機能化に伴い、配
線基板（プリント配線板）の高密度化および実装部品の
小型化に対する要求が厳しくなっている。配線基板にお
いては、従来、配線ルールの縮小により基板表面と平行
な方向についての高密度化が図られていたが、近年で
は、ビルドアップ工法を採用して配線基板を積層し、任
意の層間を電気的に接続するためのビアホール（層間接
続部）を形成することにより、配線基板の表面に垂直な
方向での高密度化も進められている。
【０００３】この種の従来技術として、例えば特開平１
０−１０７４４５号公報には、配線基板上の導体パター
ン（配線パターン）を転写法によって形成する多層配線
基板の製造方法が開示されている。以下、図１５を参照
して、従来の多層配線基板の製造方法について説明す
る。
【０００４】まず、図１５（ａ）に示すように、絶縁基
材１の表面に第１の導体パターン２が形成された配線基
板を作製または準備する。そして、図１５（ｂ）に示す
ように、絶縁基材１の表面に絶縁性スラリーを塗布して
絶縁層３を形成する。次に、図１５（ｃ）に示すよう
に、絶縁層３に第１の導体パターン２と連絡するビアホ
ール４をレーザ加工等によって形成し、形成したビアホ
ール４の内部に導電ペースト５を充填する。続いて、図
１５（ｄ）に示すように、絶縁層３に対し、あらかじめ
転写シート７の上に形成しておいた第２の導体パターン
６を転写し、導電ペースト５を介して第１，第２の導体
パターン２，６を接続する。
【０００５】転写シート７は、ポリエチレンテレフタレ
ート（ＰＥＴ）等の合成樹脂材料を主体として構成され
ている。導体パターン６は、この転写シート７の上に貼
着または蒸着された導体層をウェットエッチング法によ
って所定形状にパターニング形成して作製される。転写
シート７から絶縁層３への導体パターン６の転写は、導
体パターン６と絶縁層３および転写シート７との間の密
着力の差を利用して行われる。
【０００６】導体層を３層以上形成する場合には、上述
と同様な工程を繰り返す。つまり、図１５（ｅ）に示す
ように、絶縁層３の上に更に絶縁層８を形成し、この絶
縁層８にビアホールを形成するとともに形成したビアホ
ールに導電ペースト１０を充填した後、第３の導体パタ
ーン１１を転写法により形成する。
【０００７】上述のように、転写法によって製造される
多層配線基板は、絶縁層の任意の場所に層間接続用のビ
アを形成することによって、容易に多層化を図ることが
できる。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
た従来の多層配線基板の製造方法においては、転写シー
ト７が樹脂フィルムを主体として構成されているので、
ハンドリング時において生じる転写シート７の伸縮や反
りによって、転写される導体パターン６，１１のパター
ン形状（寸法）に誤差が生じ易いという問題がある。し
たがって、この従来の多層配線基板の製造方法では、今
後益々進展することが予想される導体パターンの微細化
（ファインピッチ化）に対応していくことが非常に困難
となり、ファインピッチ化に対応した高品位の多層配線
基板が得られなくなる。
【０００９】なお、転写シートをステンレス等の金属材
料で構成することも考えられる。この場合、樹脂フィル
ムで転写シートを構成する場合に比べて剛性が高くなる
ので、導体パターンの寸法安定性が向上する。しかしな
がら、この場合、転写先のリジッド性が強いと、転写シ
ートの除去が困難となり、導体パターンの転写作用が適
正に行えなくなるという問題がある。
【００１０】また、従来の多層配線基板の製造方法にお
いては、多層化プロセスが絶縁層および導体層を交互に
一層ずつ積み上げていく工程であるので、例えば上層部
において工程不良が生じると、それまでの工程が全て無
駄となり、配線基板全体が不良扱いされることになる。
したがって、従来の多層配線基板の製造方法では、生産
性が悪く、歩留まりが低いという問題がある。
【００１１】さらに、従来の多層配線基板の製造方法に
おいては、多層化に際し、絶縁層３，８を下地層の全面
に形成するようにしている。形成した絶縁層３，８はベ
ーキングして硬化させる必要がある。したがって、従来
法では、ベーキング温度のミスマッチを防ぐために、絶
縁層３，８の構成材料の選定に一定の制限を加えなけれ
ばばらず、これにより基板設計自由度が低くなるという
問題がある。
【００１２】一方、下地基板上の一部の領域のみ多層化
して配線密度を向上させるといった基板設計が行われる
場合、従来の製造プロセスでは、下地基板上の他の領域
に対しても均等に絶縁層を形成する必要があるために、
絶縁層として高価な材料を用いる場合には、従来法では
材料コストの負担が増大するという問題もある。
【００１３】以上のように、従来の多層配線基板の製造
方法においては、導体パターンのファインピッチ化に対
応することが困難で、材料選定上の制約を常に伴い、更
には生産コストあるいは材料コストが高いという問題が
ある。
【００１４】本発明は上述の問題に鑑みてなされ、ファ
インピッチな導体パターンの寸法安定性を確保できると
ともに、材料選定面からのプロセス上の制約を解消し、
更に生産コストを低減できる多層配線基板の製造方法お
よび多層配線基板を提供することを課題とする。
【００１５】
【課題を解決するための手段】以上の課題を解決するに
当たり、本発明の多層配線基板の製造方法は、第１導体
パターンを有する第１配線基板と、第２導体パターンを
有する第２配線基板とが互いに積層されてなる多層配線
基板の製造方法であって、金属製の支持シート上で第２
配線基板を形成する工程と、形成した第２配線基板上に
接着材料層を形成する工程と、接着材料層に対し、第２
導体パターンと連絡する層間接続部を形成する工程と、
第２配線基板を接着材料層を介して第１配線基板の所定
領域上に積層し、層間接続部と第１導体パターンとを電
気的に接続する工程と、第２配線基板から支持シートを
除去する工程とを有する。
【００１６】本発明では、第１配線基板と第２配線基板
は互いに独立して形成される。第２配線基板は、金属製
の支持シート上で形成される。第２配線基板の上には接
着材料層が形成され、その層間接続部と第２導体パター
ンとが電気的に接続される。その後、第２配線基板は、
接着材料層を介して第１配線基板の所定領域上に積層さ
れる。このとき、支持シートは第２配線基板の平面度を
維持するためのサポートとして機能し、両基板の積層
後、除去される。これにより、第１，第２配線基板が異
種の材料で構成されている場合にも互いに積層すること
が可能となり、材料選定面からのプロセス上の制約が解
消される。
【００１７】本発明の多層配線基板の製造方法は、第２
配線基板が、比較的リジッド性あるいは自己支持性の弱
い材料で構成されている場合に好適である。金属製の支
持シートが第２配線基板および接着材料層の平面度を維
持し、第２導体パターンおよび層間接続部の寸法安定性
を確保して、第１配線基板上へ適正に積層することがで
きる。
【００１８】また、本発明では、第２配線基板を第１配
線基板の所定領域上に積層するようにしている。このた
め、第２配線基板を第１配線基板よりも面積的に小さく
形成でき、材料コストの低減が図られる。
【００１９】一方、本発明の他の多層配線基板の製造方
法は、金属製の支持シート上に接着材料層を形成する工
程と、接着材料層に対し層間を連絡する導電性の層間接
続部を形成する工程と、接着材料層の上に第２配線基板
を積層し、層間接続部と前記第２導体パターンとを電気
的に接続する工程と、接着材料層から前記支持シートを
除去する工程と、第２配線基板を、接着材料層を介して
第１配線基板の所定領域上に積層し、層間接続部と第１
導体パターンとを電気的に接続する工程とを有する。
【００２０】本発明においても、第１配線基板と第２配
線基板とは互いに独立して形成される。第２配線基板
は、接着材料層を介して支持シート上に積層された後、
支持シートを除去して第１配線基板上の所定領域上に積
層される。
【００２１】本発明では、第２配線基板が、比較的リジ
ッド性あるいは自己支持性の強い材料で構成されている
場合に好適である。
【００２２】一方、本発明の多層配線基板は、第１配線
基板と、前記第１配線基板に対して電気的に接続される
第２配線基板とが互いに積層されてなる多層配線基板で
あって、第２配線基板が、第１配線基板の所定領域上に
部分的に積層されてなることを特徴とする。
【００２３】本発明によれば、第２配線基板を第１配線
基板よりも面積的に小さく形成することができるので、
第２配線基板を第１配線基板の全面に形成する場合に比
べて第２配線基板の構成材料の使用量を低減し、材料コ
ストの低減を図ることができる。また、多層配線基板全
体の軽量化も図れる。
【００２４】
【発明の実施の形態】以下、本発明の各実施の形態につ
いて図面を参照して説明する。
【００２５】（第１の実施の形態）図１は、本発明の第
１の実施の形態による多層配線基板の構成を示してい
る。本実施の形態の多層配線基板２０は、第１配線基板
２１と、第２配線基板２２と、これら第１，第２配線基
板２１，２２の間に介装される接着材料層２３とから構
成されている。
【００２６】本実施の形態の第１配線基板２１は、例え
ば両面銅張積層板からなり、絶縁層としての絶縁基材２
４と、その両面の銅箔を所定形状にパターニング形成し
てなる導体パターン（本発明の「第１導体パターン」に
対応。）２５Ａ，２５Ｂとを備えている。なお、導体パ
ターン２５Ａ，２５Ｂの表層に、Ｎｉ／Ａｕ（ニッケル
／金）めっき層が形成されていてもよい。
【００２７】絶縁基材２４は、適用対象や用途等に応じ
てその構成材料が適宜選定され、例えば、ガラスエポキ
シ樹脂（ガラス繊維にエポキシ樹脂を含浸させたも
の）、ガラス繊維にポリイミド樹脂を含浸させたもの、
ガラス繊維にビスマレイミドトリアジン樹脂とエポキシ
樹脂との混合物を含浸させたＢＴレジン（商品名）、紙
にフェノール樹脂を含浸させたもの等の有機系材料で構
成されているが、これ以外にも、アルミナやガラス含有
セラミックス、窒化アルミニウム等のセラミック系材料
等で構成することも可能である。
【００２８】導体パターン２５Ａ，２５Ｂは、部分的
に、スルーホール２６を介して互いに電気的に接続され
ている。スルーホール２６は、絶縁基材２４に形成した
貫通孔２７とその内壁面に形成した銅めっき２８とから
構成されている。なお、スルーホール２６の内部には、
導電材料あるいは非導電材料からなる充填体２９が充填
されている。
【００２９】絶縁基材２４の表裏面における導体パター
ン２５Ａ，２５Ｂが形成されない領域は、絶縁性材料３
７Ａ，３７Ｂの層で被覆され、導体パターン２５Ａ，２
５Ｂの形成によって生じる絶縁基材２４上の段差が消失
されている。これにより、第１配線基板２１の積層面が
平坦化され、第２配線基板２２との適正な積層状態が確
保される。
【００３０】更に、導体パターン２５Ａ，２５Ｂおよび
絶縁性材料３７Ａ，３７Ｂによって形成される第１配線
基板２１の外面は、ソルダレジスト３８Ａ，３８Ｂによ
って被覆されるが、第２配線基板２２が積層される領域
は、開口３９を介して外部へ露出されている。
【００３１】図２は、第１配線基板２１の製造プロセス
の一例を示している。まず、あらかじめ準備した両面銅
張積層板の所定部位にマイクロドリル等を用いて貫通孔
２７，２７を形成し、さらに、貫通孔２７の内壁面に銅
めっき２８を形成する（図２Ａ，Ｂ）。次いで、貫通孔
２７の内部に充填体２９を充填し、銅箔２５，２５を所
定形状にパターニングして導体パターン２５Ａ，２５Ｂ
を形成する（図２Ｃ，Ｄ）。そして、導体パターン２５
Ａ，２５Ｂが形成されていない絶縁基材２４上を絶縁性
材料３７Ａ，３７Ｂで被覆した後、ソルダレジスト３８
Ａ，３８Ｂを両面に形成する（図２Ｅ）。以上のように
して、本実施の形態の第１配線基板２１が作製される。
【００３２】図１を参照して、第２配線基板２２はそれ
自体、多層基板として構成され、導体パターン（本発明
の「第２導体パターン」に対応。）３５を有している。
図示するように、第２配線基板２２は第１配線基板２１
よりも面積的に小さく形成されており、接着材料層２３
を介して第１配線基板２１上の所定部位に部分的に積層
されている。本実施の形態では、上記「所定部位」は、
第１配線基板２１上において多層化（配線高密度化）を
必要とする領域を意味するものとする。
【００３３】絶縁層としての絶縁基材３４は、高解像度
の感光性樹脂材料、例えばポリベンズオキサドール（Ｐ
ＢＯ）、ベンゾシクロブテン、感光性ポリイミド等で構
成される。
【００３４】導体パターン３５は、半導体装置用微細配
線形成プロセスで広く用いられるダマシン法によって形
成され、絶縁基材３４の表裏面に露出される導体ランド
部３５Ａ，３５Ｂとこれらを接続する内部配線層３５Ｃ
とで構成される。なお、ダマシン法以外に、例えばセミ
アディティブ法によって導体パターン３５を形成するよ
うにしてもよい。
【００３５】絶縁基材３４表面側の導体ランド部３５Ａ
は、裏面側（第１配線基板２１側）の導体ランド部３５
Ｂよりも狭ピッチに形成されている。第２配線基板２２
上には図示せずとも、半導体チップがフリップチップ実
装あるいはワイヤボンド接続等の公知の形態で搭載可能
とされ、この場合、導体ランド部３５Ａの配列ピッチ
は、当該半導体チップのバンプピッチに対応して形成さ
れる。つまり、第２配線基板２２は、半導体チップを第
１配線基板２１上へ実装する際のインターポーザ基板と
しての機能を行い得るようになっている。
【００３６】さて、第２配線基板２２は第１配線基板２
１に対して、接着材料層２３を介して積層されている。
接着材料層２３は、層間絶縁層３１と、導電性の複数の
層間接続部３２とから構成される。層間接続部３２は、
層間絶縁層３１の所定部位を貫通し、第１配線基板２１
の導体パターン２５Ａと第２配線基板２２の導体パター
ン３５との間を電気的に接続している。
【００３７】ここで、接着材料層２３を構成する層間絶
縁層３１は、例えば感光性接着剤からなり、その所定部
位にフォトリソグラフィ技術を用いて穿孔した孔に導電
材料を充填して層間接続部３２を形成している。本実施
の形態では、層間接続部３２は銅（Ｃｕ）の電気めっき
層で形成されるが、これ以外に、ニッケル（Ｎｉ）やす
ず（Ｓｎ）等の他の金属で構成することも可能である。
【００３８】本実施の形態の多層配線基板２０は、以上
のように構成される。本実施の形態の多層配線基板２０
によれば、第１配線基板２１および第２配線基板２２が
接着材料層２３を介して互いに積層されて構成されてい
るので、各々の絶縁基材２４，３４が互いに異種の材料
で構成されているにも拘わらず、容易に積層して多層化
を図ることができる。
【００３９】例えば、第１配線基板の絶縁基材をガラス
エポキシ樹脂で構成し、第２配線基板の絶縁基材をベン
ゾシクロブテンで構成する。ベンゾシクロブテンは低誘
電性の材料であり、高周波回路用基材として適してい
る。このようにして構成された第１，第２の配線基板を
積層することにより、第１配線基板上の必要な領域に第
２配線基板の性能を付与することができ、システム的な
機能を実現できる多層配線基板を得ることができる。
【００４０】また、本実施の形態の多層配線基板２０
は、図１に示したように、第２配線基板２２が第１配線
基板２１の所定領域上に部分的に積層されて構成されて
いるので、本来必要とされる領域に対してのみ多層化を
図ることができる。これにより、第２配線基板２２の小
面積化を図って材料コストの低減を図ることができる。
また、多層配線基板としての全体の軽量化も図れる。
【００４１】次に、図３〜図７を参照して、本実施の形
態の多層配線基板２０の製造方法について説明する。こ
こで、図３は第２配線基板２２の製造方法を説明する工
程断面図、図４〜図６は多層配線基板２０の製造方法を
説明する工程断面図、図７は多層配線基板２０の製造方
法を説明するプロセスフロー図である。
【００４２】まず、図４Ａに模式的に示す構成の支持シ
ート４０を用意する。支持シート４０は、厚さが例えば
１００μｍ程度の銅からなる金属ベース材４１と、導電
性接着樹脂層４２と、厚さが例えば５μｍ以下のクロム
（Ｃｒ）からなる被溶解金属層４３との３層構造を呈し
ており、金属ベース材４１と被溶解金属層４３とは、導
電性接着樹脂層４２を介して互いに分離（剥離）可能と
なっている。
【００４３】金属ベース材４１は、支持シート４０の全
厚の主要部分を占め、主に、ハンドリング時に必要とさ
れる強度等の機械的性質および耐熱温度等の材料学的性
質を具備するように構成される。導電性接着樹脂層４２
としては、金属ベース材４１と被溶解金属層４３との間
の導通を確保でき、かつ、両者の分離除去が可能な材料
によって構成され、例えば層状に形成したベンゾトリア
ゾール樹脂が適用される。被溶解金属層４３は金属箔や
金属めっき層で構成されるとともに、接着材料層２３の
層間接続部３２に対して選択的にエッチングされ得るよ
うに、層間接続部３２とは異種の金属材料で構成され
る。
【００４４】なお、金属ベース材４１と被溶解金属層４
３とを互いに分離除去するための構成例は上記に限ら
ず、他の構成例を採用することも可能であるが、その詳
細については、後述する。
【００４５】次に、支持シート４０の被溶解金属層４３
側表面に、第２配線基板２２を形成する（図４Ｂ、ステ
ップＳ１１）。ここで図３は、第２配線基板２２の製造
プロセスを示している。第２配線基板２２は、例えば、
ポジ型感光剤のポリベンズオキサドール（ＰＢＯ）等を
絶縁層として用いたデュアル・ダマシン法によって形成
される。
【００４６】図３Ａに示すように、支持シート４０の被
溶解金属層４３側表面に、ポリベンズオキサドール製の
感光剤をスピンコート法等により塗布し、所定のベーキ
ング処理を行って絶縁層３４Ａを形成する。次に、形成
した絶縁層３４Ａに対し、図示しないマスクを介して所
定域に露光光を照射し、現像処理を施して、図３Ｂに示
すような開口部３６Ａを形成する。開口部３６Ａは、層
間接続用のビアおよび配線層の一部を構成するもので、
二段露光によって露光深さが異なっている。
【００４７】続いて、図３Ｃに示すように、開口部３６
Ａ内部を含む絶縁層３４Ａ上に、例えば銅からなる電気
めっき層３３Ａを形成する。この際、開口部３６Ａの内
壁面と電気めっき層３３Ａとの間に、Ｔｉ／Ｃｕ等のス
パッタバリア層を形成しておいてもよい。電気めっき層
３３Ａは、例えばＣＭＰ（Chemical Mechanical Polish
ing）法等によって絶縁層３４Ａの表面から除去される
（図３Ｄ）。
【００４８】次に、絶縁層３４Ａの上に再度同種の感光
剤（ポリベンズオキサドール）をスピンコート法により
塗布し、所定のベーキング処理を行って絶縁層３４Ｂを
形成する（図３Ｅ）。そして、形成した絶縁層３４Ｂの
所定領域に露光光を照射し、内部配線層３５Ｃと連絡す
る開口部３６Ｂを形成する（図３Ｆ）。そして、開口部
３６Ｂの内部を含む絶縁層３４Ｂ上に同じく銅からなる
電気めっき層３３Ｂを形成し（図３Ｇ）、ＣＭＰ法等に
よって当該電気めっき層３３Ｂを絶縁層３４Ｂの表面か
ら除去して導体ランド部３５Ａ，３５Ｂを含む内部配線
層３５Ｃを形成する（図３Ｈ）。
【００４９】以上のようにして、支持シート４０の上に
第２配線基板２２が形成される。本実施の形態の第２配
線基板２２は、高光解像度の感光性樹脂材料を絶縁層と
し、これに半導体装置の配線形成プロセスに用いられる
デュアル・ダマシン法を用いて導体パターンを形成して
いるので、超微細で高精度な配線パターンを有してい
る。
【００５０】また、絶縁基材３４は厚さが数十μｍ程度
であり、それ単独では所定の平面度を維持することが困
難なほどリジッド性あるいは自己支持性が弱い。そのた
め、プロセス中は支持シート４０によって支持され、か
つ支持シート４０を介してハンドリングされる必要があ
るが、支持シート４０が金属製であるので、絶縁層３４
Ａ，３４Ｂの平面度を適正に維持することができる。し
かも、絶縁層３４Ａ，３４Ｂのベーキング温度（例えば
３００℃）にも寸法変化を生じない耐熱性を具備してお
り、電気めっき法による導体パターン３５の形成も可能
であるので、極めて高精度に超微細な導体パターンを形
成することができる。
【００５１】さて、図４に戻り、支持シート４０上に形
成された第２配線基板２２の上には、接着材料層２３の
層間絶縁層３１を構成する感光性接着剤が塗布され（ス
テップＳ１２）、これに露光および現像処理を施して第
２配線基板２２の導体ランド部３５Ｂと連絡する貫通孔
３１Ａが形成される（図４Ｃ、ステップＳ１３）。そし
て、図５Ｄに示すように、支持シート４０をシード層
（給電層）にして電気めっき処理を行い、例えば銅から
なる電気めっき層によって貫通孔３１Ａを充填して、層
間接続部３２を形成する（ステップＳ１４）。なお、感
光性接着剤は液状のものに限らず、シート状のものを用
いてもよい。
【００５２】以上のようにして、第２配線基板２２上
に、層間絶縁層３１と層間接続部３２とからなる接着材
料層２３が作製される。
【００５３】本実施の形態では、上述のように、層間接
続部３２を電気めっき法によって形成しているが、この
工程では、第２配線基板２２の導通検査を同時に行うこ
とができる。つまり、層間接続部３２は第２配線基板２
２を介して支持シート４０に電気的に接続されているの
で、電気めっき層が析出しない貫通孔３１Ａ（図４Ｃ）
は、その部位の第２配線基板２２の導体パターン３５が
断線していると判断できる。これにより、高価な検査装
置等を用いることなく、導体パターン３５の配線検査を
行うことができる。
【００５４】また、本実施の形態では、層間接続部３２
を電気めっき法によって形成するようにしているが、こ
のとき、先に形成した層間絶縁層３１をめっきレジスト
として用いることができる。これにより、微小な孔径で
形成された各貫通孔３１Ａの内部に対し、導体層を均質
に形成することができる。また、層間接続部３２をファ
インピッチに形成することができる。
【００５５】また一般に、電解めっき浴は酸性であるた
めに、樹脂からなる層間絶縁層３１はめっき浴中で変質
することがない。したがって、後述するように、層間接
続部３２の形成後は、当該層間絶縁層３１を第１，第２
配線基板２１，２２間の接着層として用いることが可能
となる。
【００５６】なお、層間接続部３２を全体的に銅で形成
するだけに限らず、例えば表層のみをすず（Ｓｎ）の電
気めっき層で形成してもよい。この場合、第１配線基板
２１の導体パターン２５Ａの表層が金めっき層であれ
ば、積層界面の接続をＳｎ−Ａｕ接合で担うことが可能
となり、積層工程の低温・低荷重化を実現することがで
きる。
【００５７】次に、第２配線基板２２を接着材料層２３
および支持シート４０とともに、第１配線基板２１に積
層するサイズの個片に切り出すためのダイシング工程が
行われる（図５Ｅ、ステップＳ１５）。
【００５８】その後、図５Ｆに示すように支持シート４
０を反転させ、接着材料層２３の各層間接続部３２を第
１配線基板２１上の導体パターン２５Ａに対向させる。
そして、第２配線基板２２を接着材料層２３を介して第
１配線基板２１の所定領域上（ソルダレジスト３８Ａの
開口部３９）へ積層し、層間接続部３２と導体パターン
２５Ａとを電気的に接続する（図６Ｇ、ステップＳ１
６）。これにより、第１，第２配線基板２１，２２の導
体パターン２５Ａ，３５の間が導通される。
【００５９】ここで、本実施の形態では、第２配線基板
２２を支持する支持シート４０が金属製であるので、第
２配線基板２２の所定の平面度を維持した状態で第１配
線基板２１に対する積層工程を行うことができ、これに
より、第２配線基板２２の導体パターン３５および接着
材料層２３の層間接続部３２の寸法安定性を確保して、
適正に、第１配線基板２１上の導体パターン２５Ａへ接
続することができる。
【００６０】なお、接着層２３の熱硬化条件は、第１配
線基板２１の絶縁基材２４の構成材料に応じて決定さ
れ、したがって、絶縁基材２４の構成材料に応じて接着
材料層２３の構成材料が選定される。例えば、第１配線
基板２１がＦＲ−４（商品名）基材からなる場合、例え
ば１６０℃×１０ｓの加熱加圧条件で上記積層工程が行
われる。
【００６１】次に、図６Ｈ，Ｉに示すように、支持シー
ト４０を第２配線基板２２から除去する工程が行われる
（ステップＳ１７，Ｓ１８）。支持シート４０の除去
は、金属ベース材４１を被溶解金属層４３から分離除去
する工程（図６Ｈ、ステップＳ１７）と、被溶解金属層
４３を溶解除去する工程（図６Ｉ、ステップＳ１８）と
で構成される。
【００６２】図６Ｇ，Ｈを参照して、金属ベース材４１
を被溶解金属層４３から分離除去する工程は、導電性接
着樹脂層４２を介して金属ベース材４１を被溶解金属層
４３から剥がすことにより行われる（ステップＳ１
７）。なお、導電性接着樹脂層４２は、金属ベース材４
１とともに被溶解金属層４３から分離されるようにする
べく、その被溶解金属層４３側の表面所定部位に離型剤
を塗布してもよい。
【００６３】金属ベース材４１の除去は、例えば、支持
シート４０のエッジ部分における金属ベース材４１と被
溶解金属層４３との間の境界部に、剥離開始の切れ込み
を入れることによって容易に行うことができる。また、
金属ベース材４１の剥離処理中、被溶解金属層４３は第
２配線基板２２によって支持されているので、金属ベー
ス材４１と被溶解金属層４３との分離除去を適正に行う
ことができる。
【００６４】一方、被溶解金属層４３を溶解除去する工
程は、被溶解金属層４３は溶解させるが導体パターン３
５（導体ランド部３５Ａ）は溶解させないエッチング液
を用いて、被溶解金属層４３のみを選択的に除去する
（ステップＳ１８）。
【００６５】本実施の形態では、導体パターン３５を
銅、被溶解金属層４３をクロムで形成しているので、例
えば、塩酸系のエッチング液を用いることによって、導
体パターン３５を残して被溶解金属層４３のみを溶解除
去することができる。
【００６６】以上のようにして、本実施の形態の多層配
線基板２０が製造される。本実施の形態によれば、第１
配線基板２１と第２配線基板２２とを各々独立に作製し
ておき、最終的には、接着材料層２３によって両者を一
体化するようにしているので、ひとつの工程不良によっ
て多層配線基板全体が不良化するということをなくし、
良品だけの利用によるコスト削減と、並列プロセス化に
よるタクトタイムの短縮が図られる。
【００６７】加えて、第１配線基板２１と第２配線基板
２２との間の材料選定上からの制約を解消することがで
きる。例えば従来のビルドアップ工法を用いて、本実施
の形態のように第１配線基板をガラスエポキシ樹脂、第
２配線基板をＰＢＯで構成しようとした場合、ＰＢＯの
ベーキング温度が約３００℃と高温であるので、下地の
第１配線基板が当該温度に耐えられないという不都合が
あり、結果として全ての絶縁層をＰＢＯで構成せざるを
得なかった。本実施の形態では、必要な層にのみＰＢＯ
を使用することができるので、生産コストの更なる削減
を図ることができると同時に、回路特性にマッチした基
板材料を選定してセットの高機能化に貢献することがで
きる。
【００６８】特に、本実施の形態では、第２配線基板２
２を所定サイズの個片に切り出して第１配線基板２１上
の必要とされる領域にのみ部分的に積層するようにして
いるので、基板材料コストを更に一層低減し、また、第
２配線基板２２の取数増によって基板製造コストの大幅
な低減を図ることができる。
【００６９】また、本実施の形態では、第２配線基板２
２および接着材料層２３が金属製の支持シート４０によ
り支持され、当該支持シート４０を転写シート材として
これら第２配線基板２２および接着材料層２３を第１配
線基板２１上へ転写するようにしているので、比較的リ
ジッド性あるいは自己支持性の弱い第２配線基板２２お
よび接着材料層２３の寸法安定性を確保して、適正に、
これらを第１配線基板２１上へ積層することができる。
【００７０】さらに、支持シート４０を、金属ベース材
４１と、この金属ベース材４１に対して分離可能に積層
される被溶解金属層４３とを含む構成とし、支持シート
４０の除去を、金属ベース材４１を被溶解金属層４３か
ら分離除去する工程と、被溶解金属層４３を溶解除去す
る工程とで構成したので、支持シート４０の除去が適正
かつ容易となり、これにより、生産性の向上が図られ
る。
【００７１】（第２の実施の形態）図８は、本発明の第
２の実施の形態による多層配線基板の構成を示してい
る。本実施の形態の多層配線基板５０は、第１配線基板
５１と、第２配線基板５２と、これら第１，第２配線基
板５１，５２の間に介装される接着材料層５３とから構
成されている。
【００７２】本実施の形態の第１配線基板５１は、上述
の第１の実施の形態で説明した第１配線基板２１と同様
な構成を有しており、両面銅張積層板からなり、絶縁層
としての絶縁基材５４と、その両面の銅箔を所定形状に
パターニング形成してなる導体パターン（本発明の「第
１導体パターン」に対応。）５５Ａ，５５Ｂとを備えて
いる。なお、導体パターン５５Ａ，５５Ｂの表層に、Ｎ
ｉ／Ａｕめっき層が形成されていてもよい。
【００７３】絶縁基材５４は、適用対象や用途等に応じ
てその構成材料が適宜選定され、例えば、ガラスエポキ
シ樹脂（ガラス繊維にエポキシ樹脂を含浸させたも
の）、ガラス繊維にポリイミド樹脂を含浸させたもの、
ガラス繊維にビスマレイミドトリアジン樹脂とエポキシ
樹脂との混合物を含浸させたＢＴレジン（商品名）、紙
にフェノール樹脂を含浸させたもの等の有機系材料で構
成されているが、これ以外にも、アルミナやガラス含有
セラミックス、窒化アルミニウム等のセラミック系材料
等で構成することも可能である。
【００７４】導体パターン５５Ａ，５５Ｂは、部分的
に、スルーホール５６を介して互いに電気的に接続され
ている。スルーホール５６は、絶縁基材５４に形成した
貫通孔５７とその内壁面に形成した銅めっき５８とから
構成されている。なお、スルーホール５６の内部には、
導電材料あるいは非導電材料からなる充填帯５９が充填
されている。
【００７５】絶縁基材５４の表裏面における導体パター
ン５５Ａ，５５Ｂが形成されない領域は、絶縁性材料６
７Ａ，６７Ｂの層で被覆され、導体パターン５５Ａ，５
５Ｂの形成によって生じる絶縁基材５４上の段差が消失
されている。これにより、第１配線基板５１の積層面が
平坦化され、第２配線基板５２との適正な積層状態が確
保される。
【００７６】他方、第２配線基板５２はそれ自体、多層
基板として構成され、導体パターン（本発明の「第２導
体パターン」に対応。）６５を有している。導体パター
ン６５は、絶縁基材６４の表裏面に露出される導体ラン
ド部６５Ａ，６５Ｂとこれらを接続する内部配線層６５
Ｃとで構成される。なお、導体ランド部６５Ａ，６５Ｂ
の表層に、Ｎｉ／Ａｕめっき層が形成されていてもよ
い。
【００７７】図示するように、第２配線基板５２は第１
配線基板５１よりも面積的に小さく形成されており、接
着材料層５３を介して第１配線基板５１上の所定部位に
部分的に積層されている。本実施の形態においても、上
記「所定部位」は、第１配線基板５１上において多層化
（配線高密度化）を必要とする領域を意味するものとす
る。
【００７８】絶縁層としての絶縁基材６４は、比較的リ
ジッド性あるいは自己支持性の強い材料、例えば、ガラ
スエポキシ樹脂（ガラス繊維にエポキシ樹脂を含浸させ
たもの）、ガラス繊維にポリイミド樹脂を含浸させたも
の、ガラス繊維にビスマレイミドトリアジン樹脂とエポ
キシ樹脂との混合物を含浸させたＢＴレジン（商品
名）、紙にフェノール樹脂を含浸させたもの等の有機系
材料で構成される。
【００７９】図９は、第２配線基板５２の製造プロセス
の一例を示している。第２配線基板５２は、例えば従来
公知のビルドアップ工法等によって作製される。
【００８０】まず、絶縁層６４Ｂの所定部位に貫通孔６
６Ｂを形成し、内部に導電材料を充填してビア貫通体６
９Ｂを形成する（図９Ａ，Ｂ）。絶縁層６４Ｂにはさら
に、上面に銅箔等の導体層６６を形成してこれをパター
ニングする（図９Ｃ，Ｄ）。次に、絶縁層６４Ｂの上に
絶縁層６４Ａを形成し、導体層６６に連絡する貫通孔６
６Ａを形成して、その内部に導電材料を充填してビア貫
通体６９Ａを形成する（図９Ｅ，Ｆ，Ｇ）。これらビア
貫通体６９Ａ，６９Ｂおよび導体層６６により内部配線
層６５Ｃが構成される。以上のようにして、第２配線基
板５２が作製される。
【００８１】次に、接着材料層５３は、上述の第１の実
施の形態において説明した接着材料層２３と同様に構成
され、感光性接着剤でなる層間絶縁層６１と、この層間
絶縁層を貫通するように所定部位に形成される複数の層
間接続部６２とから構成される。
【００８２】層間接続部６２は、第１配線基板５１の導
体パターン５５Ａと第２配線基板５２の導体パターン６
５とを各々対応して連絡している。本実施の形態では、
層間接続部６２は銅（Ｃｕ）の電気めっき層でなるが、
これ以外に、ニッケル（Ｎｉ）やすず（Ｓｎ）等の他の
金属材料でも構成可能である。
【００８３】本実施の形態の多層配線基板５０は、以上
のように構成される。本実施の形態の多層配線基板５０
によれば、第１配線基板５１および第２配線基板５２を
接着材料層５３を介して互いに積層しているので、各々
の絶縁基材５４，６４の構成材料を互いに異ならせたと
しても、適正かつ容易に積層して多層化を図ることがで
きる。
【００８４】また、本実施の形態の多層配線基板５０
は、図８に示したように、第２配線基板５２を第１配線
基板５１の所定領域上に部分的に積層させているので、
第１配線基板５１の本来必要とされる領域に対してのみ
多層化を図ることができる。これにより、第２配線基板
５２の低面積化を図って材料コストを低減でき、また、
多層配線基板として全体的な軽量化を図ることができ
る。
【００８５】次に、本実施の形態の多層配線基板５０の
製造方法について、図１０〜図１３を参照して説明す
る。ここで、図１０〜図１２は多層配線基板５０の製造
方法を説明する工程断面図、図１３は多層配線基板５０
の製造方法を説明するプロセスフロー図である。
【００８６】まず、図１０Ａに模式的に示す支持シート
８０を用意する。支持シート８０は、第１の実施の形態
において説明した支持シート４０と同様な構成を有して
おり、厚さが例えば１００μｍ程度の銅からなる金属ベ
ース材８１と、導電性接着樹脂層８２と、厚さが例えば
５μｍ以下のクロム（Ｃｒ）からなる被溶解金属層８３
との３層構造を呈している。金属ベース材８１と被溶解
金属層８３とは、導電性接着樹脂層８２を介して互いに
分離（剥離）可能に積層されている。
【００８７】なお、金属ベース材８１と被溶解金属層８
３とを互いに分離除去するための構成例は上記に限ら
ず、他の構成例を採用することも可能であるが、その詳
細については、後述する。
【００８８】次に、支持シート８０の被溶解金属層８３
側表面に、感光性接着剤８５を塗布する（図１０Ｂ、ス
テップＳ２１）。感光性接着剤８５は、第１配線基板５
１と第２配線基板５２とを接着させる接着材料層５３の
層間絶縁層６１を構成する。なお、感光性接着剤８５は
液状のものに限らず、シート状のものを用いてもよい。
【００８９】感光性接着剤８５を硬化させた後、露光お
よび現像の各処理を行って、図１０Ｃに示すように貫通
孔８６を形成する（ステップＳ２２）。そして、形成し
た貫通孔８６の内部に導電材料を充填することにより、
層間接続部６２を形成する（図１０Ｄ、ステップＳ２
３）。以上により、接着材料層５３が形成される。
【００９０】本実施の形態の層間接続部６２は、支持シ
ート８０をシード層（給電層）に用いた電気めっき法に
よって形成される銅めっき層で構成される。この場合、
感光性接着剤８５は、めっきレジストとしての機能を果
たし、めっき浴中に浸漬された支持シート８０の感光性
接着剤８５が塗布されていない領域に対してのみ銅めっ
きを析出させる。これにより、微小な孔径で形成された
各貫通孔４６の内部に対し、導電層を均質に形成するこ
とができる。また、層間接続部６２をファインピッチに
形成することができる。
【００９１】なお、本実施の形態においても、層間接続
部６２は全体的に銅で形成するだけに限らず、例えば、
表層部位のみすず（Ｓｎ）の電気めっき層で形成するよ
うにしてもよい。これにより、第１（第２）配線基板５
１（５２）の導体パターン５５Ａ（６５）の表層が金め
っき層であれば、積層界面の接続をＳｎ−Ａｕ接合で担
うことが可能となり、積層工程の低温・低荷重化を実現
することができる。
【００９２】続いて、図１１Ｅに示すように、層間接続
部６２を形成した接着材料層５３の上に、あらかじめ作
製しておいた第２配線基板５２を積層し、層間接続部６
２と導体パターン６５とを電気的に接続する（ステップ
Ｓ２４）。
【００９３】次のダイシング工程では、第２配線基板５
２は、接着材料層５３および支持シート８０とともに、
第１配線基板５１に積層されるサイズの個片に切り出さ
れる（切断される）（図１１Ｆ、ステップＳ２５）。
【００９４】その後、図１１Ｇおよび図１２Ｈに示すよ
うに、支持シート８０を接着材料層５３から除去する工
程が行われる（ステップＳ２６，２７）。支持シート８
０の除去は、金属ベース材８１を被溶解金属層８３から
分離除去する工程（図１１Ｇ、ステップＳ２６）と、被
溶解金属層８３を溶解除去する工程（図１２Ｈ、ステッ
プＳ２７）とで構成される。
【００９５】図１１Ｆ，Ｇを参照して、金属ベース材８
１を被溶解金属層８３から分離除去する工程は、導電性
接着樹脂層８２を介して金属ベース材８１を被溶解金属
層８３から剥がすことにより行われる（ステップＳ２
６）。なお、導電性接着樹脂層８２は、金属ベース材８
１とともに被溶解金属層８３から分離されるようにする
べく、その被溶解金属層８３側の表面所定部位に離型剤
を塗布してもよい。
【００９６】金属ベース材８１の剥離除去は、支持シー
ト８０のエッジ部分における金属ベース材８１と被溶解
金属層８３との間の境界部に、剥離開始の切れ込みを入
れることによって容易に行うことができる。また、金属
ベース材８１の剥離処理中、被溶解金属層８３は接着材
料層５３によって支持されているので、金属ベース材８
１と被溶解金属層８３との分離除去を適正に行うことが
できる。
【００９７】一方、被溶解金属層８３を溶解除去する工
程では、被溶解金属層８３は溶解させるが層間接続部６
２は溶解させないエッチング液を用いて、被溶解金属層
８３のみを選択的に除去する（図１２Ｈ、ステップＳ２
７）。これにより、接着材料層５３に対して支持シート
８０が適正に除去される。
【００９８】本実施の形態では、層間接続部６２を銅、
被溶解金属層８３をクロムで形成しているので、例え
ば、塩酸系のエッチング液を用いることによって、層間
接続部６２を残して被溶解金属層８３のみを溶解除去す
ることができる。
【００９９】第２配線基板５２は、支持シート８０が除
去された接着材料層５３を介して第１配線基板５１の所
定領域上へ積層される（図１２Ｉ，Ｊ、ステップＳ２
８）。第１配線基板５１と第２配線基板５２との間の接
着作用は、所定の加熱、加圧操作で接着材料層５３を熱
硬化させることによって得られる。
【０１００】ここで、第２配線基板５２を構成する絶縁
基材６４は、比較的リジッド性あるいは自己支持性の強
い材料で構成されているので、第１配線基板５１に対す
る積層時、導体ランド部６５Ｂおよび接着材料層５３の
層間接続部６２の寸法のバラツキを抑制できる。
【０１０１】以上のようにして、本実施の形態の多層配
線基板５０が製造される。本実施の形態によれば、第１
配線基板５１と第２配線基板５２とを各々独立に作製し
ておき、最終的には、接着材料層５３によって両者を一
体化するようにしているので、ひとつの工程不良によっ
て多層配線基板全体が不良化するということをなくし、
良品だけの利用によるコスト削減と、並列プロセス化に
よるタクトタイムの短縮が図られる。
【０１０２】加えて、第１配線基板５１と第２配線基板
５２との間の材料選定上からの制約を解消することがで
き、これにより生産コストの更なる削減を図ることがで
きると同時に、回路特性にマッチした基板材料を選定し
てセットの高機能化に貢献することができる。
【０１０３】特に、本実施の形態では、第２配線基板５
２を所定サイズの個片に切り出して第１配線基板５１上
の必要とされる領域にのみ部分的に積層するようにして
いるので、基板材料コストを更に一層低減し、また、第
２配線基板５２の取数増によって基板製造コストの大幅
な低減を図ることができる。
【０１０４】一方、本実施の形態では、第２配線基板５
２および接着材料層５３が、第１配線基板５１への積層
の直前まで金属製の支持シート８０によって支持される
ようにしている。支持シート８０は、従来の樹脂フィル
ムで構成される転写シート７（図１５参照）に比べて強
度が高いので、接着材料層５３の形成および第２配線基
板５２の仮付けに際して要求される支持シート８０のハ
ンドリング時において、形成した接着材料層５３の高い
寸法安定性を確保し、第２配線基板５２との間の高精度
な位置合わせを実現することができる。
【０１０５】さらに、支持シート８０を、金属ベース材
８１と、この金属ベース材８１に対して分離可能に積層
される被溶解金属層８３とを含む構成とし、支持シート
８０の除去を、金属ベース材８１を被溶解金属層８３か
ら分離除去する工程と、被溶解金属層８３を溶解除去す
る工程とで構成したので、支持シート８０の除去が適正
かつ容易となり、これにより、導体パターンの形成を高
精度に行うことができるとともに、生産性の向上が図ら
れる。
【０１０６】以上、本発明の各実施の形態について説明
したが、勿論、本発明はこれらに限定されることなく、
本発明の技術的思想に基づいて種々の変形が可能であ
る。
【０１０７】例えば以上の各実施の形態では、支持シー
ト４０，８０として、図４Ａおよび図１０Ａに示したよ
うに、金属ベース材４１，８１と被溶解金属層４３，８
３との間に導電性接着樹脂層４２，８２を介在させて、
金属ベース材４１，８１と被溶解金属層４３，８３とを
互いに分離可能に構成したが、支持シート４０，８０の
構成はこれに限らず、金属ベース材と被溶解金属層とを
互いに分離できる構成であれば、何れの構成であっても
よい。
【０１０８】例えば、図１４Ａにその断面構造を示す支
持シート１０１は、銅でなる金属ベース材１０２と、ニ
ッケルめっきでなる被溶解金属層１０４との間に、クロ
ムめっきでなる中間層１０３を介在させ、被溶解金属層
(Ni)１０４と中間層(Cr)１０３とをめっき応力差を利用
して界面で剥離するように構成されている。金属ベース
材１０２および中間層１０３の除去後における被溶解金
属層(Ni)１０４の溶解除去工程では、これと一体化され
ている導体部（層間接続部３２、導体ランド部６５Ａ）
が銅である場合、例えば硫酸化過酸化水素水系エッチン
グ液を用いればよい。
【０１０９】また、図１４Ａにおいて、中間層１０３を
クロムめっきで、被溶解金属層１０４をニッケル−コバ
ルト合金めっきでそれぞれ形成すれば、各層１０３，１
０４をその界面において容易に分離させることができ
る。この場合、被溶解金属層(Ni/Co)１０４の溶解除去
工程では、これと一体化されている導体部（層間接続部
３２、導体ランド部６５Ａ）が銅である場合、例えば硫
酸化過酸化水素水をベースにしたソフトエッチング剤が
適用可能である。
【０１１０】また、以上の各実施の形態では、支持シー
ト４０，８０の除去を、金属ベース材４１，８１の分離
除去工程と、被溶解金属層４３，８３の溶解除去工程と
で構成した例について説明したが、これに代えて、支持
シート全体を溶解除去するようにしてもよい。この場
合、支持シートを同種金属で構成する場合はもちろん、
異種金属の積層体で構成してもよい。特に、後者の場合
は、異なるエッチング液を用いて各金属層を選択エッチ
ングすればよい。
【０１１１】例えば図１４Ｂは、互いに異なる第１，第
２の金属層１１２，１１４からなる支持シート１１１の
構成を示している。ここで、第１の金属層１１２を銅、
第２の金属層１１４をニッケルとした場合、アルカリエ
ッチャントを用いれば第１の金属層(Cu)１１２のみをエ
ッチングすることができる。同様に、第１の金属層１１
１２を銅、第２の金属層１１４をアルミニウムとした場
合、エッチング液として硫酸温水を用いれば第１の金属
層(Cu)１１２のみをエッチングすることができる。その
他、第１，第２の金属層１１２，１１４の組み合わせ例
としては、ニッケルと金、銅とクロムなどがある。
【０１１２】また、これら異種金属の組み合わせ例は、
被溶解金属層４３，８３の構成金属と、導体パターン
（層間接続部３２、導体ランド部６５Ａ）の構成金属と
の間の組み合わせ例としても、適用することができる。
【０１１３】さらに、支持シートを金属ベース材と被溶
解金属層の２層で構成し、これら各層を各層の熱膨張率
の差によって分離するようにしてもよい。または、図１
４Ｃに示す支持シート１２１のように、金属ベース材１
２２と被溶解金属層１２４との間に熱発泡層１２３を介
在させ、所定温度への加熱処理により熱発泡層１２３を
発泡させて、金属ベース材１２２と被溶解金属層１２４
とを分離させるようにしてもよい。
【０１１４】一方、以上の各実施の形態では、支持シー
ト４０，８０の金属ベース材４１，８１を銅で構成した
が、これに限らない。すなわち、支持する配線基板の形
成プロセス条件や積層条件等に応じて要求される機械的
強度や熱膨張係数等を満足させる材料であれば、いかな
るものでも適用可能である。
【０１１５】また、接着材料層２３，５３の層間接続部
３２，６２を電気めっき層で構成したが、これに代え
て、例えばはんだ等の導電性微粒子を貫通孔３１Ａ，８
６内に充填することによって層間接続部を形成するよう
にしてもよい。
【０１１６】さらに、以上の各実施の形態では第１，第
２の２枚の配線基板を積層する例について説明したが、
勿論、これに限らず、第１〜第ｎのｎ枚の配線基板を積
層して多層化する場合についても、本発明は適用可能で
ある。
【０１１７】
【発明の効果】以上述べたように、本発明の多層配線基
板の製造方法によれば、第１，第２の配線基板が異種の
材料で構成されている場合にも接着材料層を介して互い
に積層することができるので、材料選定面からのプロセ
ス上の制約を解消することができる。
【０１１８】また、第２配線基板を第１配線基板の所定
領域上に積層するようにしているので、第２配線基板を
第１配線基板よりも面積的に小さく形成でき、これによ
り材料コストの低減を図ることができる。
【０１１９】さらに、第２配線基板を支持する支持シー
トが金属製であるので、ファインピッチに形成された第
２導体パターンおよび層間接続部の寸法安定性を確保し
て、第１配線基板上へ適正に積層することができる。
【０１２０】一方、本発明の多層配線基板によれば、第
２配線基板を第１配線基板よりも面積的に小さく形成す
ることができるので、第２配線基板を第１配線基板の全
面に形成する場合に比べて第２配線基板の構成材料の使
用量を低減し、材料コストの低減を図ることができる。
また、多層配線基板全体の軽量化も図れる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による多層配線基板
の要部の構成を模式的に示す断面図である。
【図２】本発明の第１の実施の形態の多層配線基板にお
ける第１配線基板の製造方法の一例を説明する工程断面
図である。
【図３】本発明の第１の実施の形態の多層配線基板にお
ける第２配線基板の製造方法の一例を説明する工程断面
図である。
【図４】本発明の第１の実施の形態の多層配線基板の製
造方法を説明する工程断面図であり、Ａは支持シートの
準備工程、Ｂは第２配線基板の形成工程、Ｃは接着材料
層の形成工程をそれぞれ示す。
【図５】本発明の第１の実施の形態の多層配線基板の製
造方法を説明する工程断面図であり、Ｄは層間接続部の
形成工程、Ｅはダイシング工程、Ｆは積層工程をそれぞ
れ示す。
【図６】本発明の第１の実施の形態の多層配線基板の製
造方法を説明する工程断面図であり、Ｇは積層工程、Ｈ
およびＩは支持シートの除去工程を示している。
【図７】本発明の第１の実施の形態の多層配線基板の製
造方法を説明する工程フロー図である。
【図８】本発明の第２の実施の形態による多層配線基板
の要部の構成を模式的に示す断面図である。
【図９】本発明の第２の実施の形態の多層配線基板の第
２配線基板の製造方法の一例を示す工程断面図である。
【図１０】本発明の第２の実施の形態の多層配線基板の
製造方法を説明する工程断面図であり、Ａは支持シート
の準備工程、Ｂは接着材料層の形成工程、ＣおよびＤは
層間接続部の形成工程をそれぞれ示す。
【図１１】本発明の第２の実施の形態の多層配線基板の
製造方法を説明する工程断面図であり、Ｅは第２配線基
板の形成工程、Ｆはダイシング工程、Ｇは支持シートの
除去工程の一部をそれぞれ示す。
【図１２】本発明の第２の実施の形態の多層配線基板の
製造方法を説明する工程断面図であり、Ｈは支持シート
の除去工程、ＩおよびＪは積層工程をそれぞれ示す。
【図１３】本発明の第２の実施の形態の多層配線基板の
製造方法を説明する工程フロー図である。
【図１４】本発明に係る支持シートの構成の変形例を説
明するための支持シートの断面模式図である。
【図１５】従来の多層配線基板の製造方法を説明する工
程断面図である。
【符号の説明】
２０，５０…多層配線基板、２１，５１…第１配線基
板、２２，５２…第２配線基板、２３，５３…接着材料
層、２４，３４，５４，６４…絶縁基材、２５Ａ，２５
Ｂ，５５Ａ，５５Ｂ…導体パターン（第１導体パター
ン）、３１，６１…層間絶縁層、３２，６２…層間接続
部、３５Ａ，３５Ｂ，６５Ａ，６５Ｂ…導体ランド部
（第２導体パターン）、３７Ａ，３７Ｂ，６７Ａ，６７
Ｂ…絶縁性材料、４０，８０…支持シート、４１，８１
…金属ベース材、４２，８２…導電性接着樹脂層、４
３，８３…被溶解金属層。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１５年６月１１日（２００３．６．１
１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正内容】
【００２７】絶縁基材２４は、適用対象や用途等に応じ
てその構成材料が適宜選定され、例えば、ガラスエポキ
シ樹脂（ガラス繊維にエポキシ樹脂を含浸させたも
の）、ガラス繊維にポリイミド樹脂を含浸させたもの、
ガラス繊維にビスマレイミドトリアジン樹脂とエポキシ
樹脂との混合物（ＢＴレジン（商品名））を含浸させた
もの、紙にフェノール樹脂を含浸させたもの等の有機系
材料で構成されているが、これ以外にも、アルミナやガ
ラス含有セラミックス、窒化アルミニウム等のセラミッ
ク系材料等で構成することも可能である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正内容】
【００７３】絶縁基材５４は、適用対象や用途等に応じ
てその構成材料が適宜選定され、例えば、ガラスエポキ
シ樹脂（ガラス繊維にエポキシ樹脂を含浸させたも
の）、ガラス繊維にポリイミド樹脂を含浸させたもの、
ガラス繊維にビスマレイミドトリアジン樹脂とエポキシ
樹脂との混合物（ＢＴレジン（商品名））を含浸させた
もの、紙にフェノール樹脂を含浸させたもの等の有機系
材料で構成されているが、これ以外にも、アルミナやガ
ラス含有セラミックス、窒化アルミニウム等のセラミッ
ク系材料等で構成することも可能である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００７８
【補正方法】変更
【補正内容】
【００７８】絶縁層としての絶縁基材６４は、比較的リ
ジッド性あるいは自己支持性の強い材料、例えば、ガラ
スエポキシ樹脂（ガラス繊維にエポキシ樹脂を含浸させ
たもの）、ガラス繊維にポリイミド樹脂を含浸させたも
の、ガラス繊維にビスマレイミドトリアジン樹脂とエポ
キシ樹脂との混合物（ＢＴレジン（商品名））を含浸さ
せたもの、紙にフェノール樹脂を含浸させたもの等の有
機系材料で構成される。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/46 Ｈ０５Ｋ 3/46 Ｘ Ｈ０１Ｌ 23/12 3/22 Ｂ Ｈ０５Ｋ 3/22 Ｈ０１Ｌ 23/12 Ｎ (72)発明者 西谷 祐司 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 大類 研 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 Ｆターム(参考） 5E343 AA02 AA07 AA12 BB02 BB17 BB23 BB24 BB44 BB67 BB71 DD43 DD75 DD80 ER49 GG08 5E346 AA06 AA12 AA15 AA16 AA22 AA35 AA43 BB01 BB16 CC08 CC32 CC33 CC38 CC41 CC54 CC60 DD02 DD03 DD22 DD33 EE02 EE06 EE07 EE12 EE33 EE41 FF07 FF08 FF35 FF36 FF45 GG15 GG17 GG19 GG28 GG32 HH11 HH32 HH33

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】 第１導体パターンを有する第１配線基板
    と、第２導体パターンを有する第２配線基板とが互いに
    積層されてなる多層配線基板の製造方法であって、 金属製の支持シート上で前記第２配線基板を形成する工
    程と、 前記形成した第２配線基板上に接着材料層を形成する工
    程と、 前記接着材料層に対し、前記第２導体パターンと連絡す
    る層間接続部を形成する工程と、 前記第２配線基板を前記接着材料層を介して前記第１配
    線基板の所定領域上に積層し、前記層間接続部と前記第
    １導体パターンとを電気的に接続する工程と、 前記第２配線基板から前記支持シートを除去する工程と
    を有することを特徴とする多層配線基板の製造方法。
  2. 【請求項２】 前記支持シートの除去が、前記支持シー
    トの少なくとも一部を溶解除去する工程を含むことを特
    徴とする請求項１に記載の多層配線基板の製造方法。
  3. 【請求項３】 前記支持シートが、金属ベース材と、前
    記第２配線基板が形成されるとともに前記金属ベース材
    に対して分離可能に積層される被溶解金属層とを含んで
    なり、 前記支持シートを除去する工程が、前記金属ベース材を
    前記被溶解金属層から分離除去する工程と、前記第２導
    体パターンを含む前記第２配線基板に対して前記被溶解
    金属層のみを選択的に溶解除去する工程とでなることを
    特徴とする請求項１に記載の多層配線基板の製造方法。
  4. 【請求項４】 前記被溶解金属層と前記第２導体パター
    ンとが互いに異種の金属材料でなり、前記被溶解金属層
    を溶解除去する工程が、前記被溶解金属層は溶解させる
    が前記第２導体パターンは溶解させないエッチング液を
    用いて行われることを特徴とする請求項３に記載の多層
    配線基板の製造方法。
  5. 【請求項５】 前記接着材料層として感光性接着材料が
    用いられ、前記層間接続部が、前記感光性接着材料をめ
    っきレジストとして用いた電気めっき法によって形成さ
    れることを特徴とする請求項１に記載の多層配線基板の
    製造方法。
  6. 【請求項６】 前記第２配線基板と前記第１配線基板と
    を積層する工程の前に、前記第２配線基板を前記支持シ
    ートとともに所定形状の個片に切り出す工程を有するこ
    とを特徴とする請求項１に記載の多層配線基板の製造方
    法。
  7. 【請求項７】 前記第１配線基板の絶縁層と、前記第２
    配線基板の絶縁層とを互いに異種の材料で形成すること
    を特徴とする請求項１に記載の多層配線基板の製造方
    法。
  8. 【請求項８】 前記第１配線基板上に前記第２配線基板
    を積層する工程の前に、前記第１配線基板上の前記第１
    導体パターンが形成されない領域を絶縁性材料で被覆し
    て、前記第１配線基板上を平坦化する工程を有すること
    を特徴とする請求項１に記載の多層配線基板の製造方
    法。
  9. 【請求項９】 第１導体パターンを有する第１配線基板
    と、第２導体パターンを有する第２配線基板とが互いに
    積層されてなる多層配線基板の製造方法であって、 金属製の支持シート上に接着材料層を形成する工程と、 前記接着材料層に対し層間を連絡する導電性の層間接続
    部を形成する工程と、前記接着材料層の上に前記第２配
    線基板を積層し、前記層間接続部と前記第２導体パター
    ンとを電気的に接続する工程と、 前記接着材料層から前記支持シートを除去する工程と、 前記第２配線基板を、前記接着材料層を介して前記第１
    配線基板の所定領域上に積層し、前記層間接続部と前記
    第１導体パターンとを電気的に接続する工程とを有する
    ことを特徴とする多層配線基板の製造方法。
  10. 【請求項１０】 前記支持シートの除去が、前記支持シ
    ートの少なくとも一部を溶解除去する工程を含むことを
    特徴とする請求項９に記載の多層配線基板の製造方法。
  11. 【請求項１１】 前記支持シートが、金属ベース材と、
    前記接着材料層が形成されるとともに前記金属ベース材
    に対して分離可能に積層される被溶解金属層とを含んで
    なり、 前記支持シートを除去する工程が、前記金属ベース材を
    前記被溶解金属層から分離除去する工程と、前記層間接
    続部を含む前記接着材料層に対して前記被溶解金属層の
    みを選択的に溶解除去する工程とでなることを特徴とす
    る請求項９に記載の多層配線基板の製造方法。
  12. 【請求項１２】 前記被溶解金属層と前記層間接続部と
    が互いに異種の金属材料でなり、前記被溶解金属層を溶
    解除去する工程が、前記被溶解金属層は溶解させるが前
    記層間接続部は溶解させないエッチング液を用いて行わ
    れることを特徴とする請求項１１に記載の多層配線基板
    の製造方法。
  13. 【請求項１３】 前記接着材料層として感光性接着材料
    が用いられ、前記層間接続部が、前記感光性接着材料を
    めっきレジストとして用いた電気めっき法によって形成
    されることを特徴とする請求項９に記載の多層配線基板
    の製造方法。
  14. 【請求項１４】 前記第２配線基板と前記第１配線基板
    とを積層する工程の前に、前記第２配線基板を前記支持
    シートとともに所定形状の個片に切り出す工程を有する
    ことを特徴とする請求項９に記載の多層配線基板の製造
    方法。
  15. 【請求項１５】 前記第１配線基板上に前記第２配線基
    板を積層する工程の前に、前記第１配線基板上の前記第
    １導体パターンが形成されない領域を絶縁性材料で被覆
    して、前記第１配線基板上を平坦化する工程を有するこ
    とを特徴とする請求項９に記載の多層配線基板の製造方
    法。
  16. 【請求項１６】 第１配線基板と、前記第１配線基板に
    対して電気的に接続される第２配線基板とが互いに積層
    されてなる多層配線基板であって、 前記第２配線基板が、前記第１配線基板の所定領域上に
    部分的に積層されてなることを特徴とする多層配線基
    板。
  17. 【請求項１７】 前記第１配線基板の絶縁層と前記第２
    配線基板の絶縁層とが、互いに異種の材料で形成されて
    いることを特徴とする請求項１６に記載の多層配線基
    板。
  18. 【請求項１８】 前記第１配線基板と前記第２配線基板
    との間に、前記第１配線基板と前記第２配線基板とを接
    着させる接着材料層を有することを特徴とする請求項１
    ６に記載の多層配線基板。
  19. 【請求項１９】 前記接着材料層が、 感光性接着剤からなる層間絶縁層と、 前記層間絶縁層に形成され、前記第１，第２配線基板の
    間を電気的に接続する層間接続部とからなることを特徴
    とする請求項１８に記載の多層配線基板。
  20. 【請求項２０】 前記層間接続部が、電気めっき層から
    なることを特徴とする請求項１９に記載の多層配線基
    板。
  21. 【請求項２１】 前記第２配線基板が、多層基板である
    ことを特徴とする請求項１６に記載の多層配線基板。
  22. 【請求項２２】 前記第２配線基板上に、半導体チップ
    が搭載されることを特徴とする請求項２１に記載の多層
    配線基板。
  23. 【請求項２３】 前記第２配線基板が積層される前記第
    １配線基板上が、導体パターンが形成されない領域に絶
    縁性材料の層が形成されて平坦化されていることを特徴
    とする請求項１６に記載の多層配線基板。
JP2002099883A 2002-04-02 2002-04-02 多層配線基板の製造方法および多層配線基板 Pending JP2003298232A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002099883A JP2003298232A (ja) 2002-04-02 2002-04-02 多層配線基板の製造方法および多層配線基板
US10/403,550 US7288724B2 (en) 2002-04-02 2003-03-31 Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
US11/063,131 US7421777B2 (en) 2002-04-02 2005-02-22 Method of manufacturing multilayer wiring substrate using temporary metal support layer
US11/644,143 US7420127B2 (en) 2002-04-02 2006-12-22 Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate
US11/890,892 US20070293038A1 (en) 2002-04-02 2007-08-08 Method of manufacturing multilayer wiring substrate, and multilayer wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002099883A JP2003298232A (ja) 2002-04-02 2002-04-02 多層配線基板の製造方法および多層配線基板

Publications (1)

Publication Number Publication Date
JP2003298232A true JP2003298232A (ja) 2003-10-17

Family

ID=29388262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002099883A Pending JP2003298232A (ja) 2002-04-02 2002-04-02 多層配線基板の製造方法および多層配線基板

Country Status (2)

Country Link
US (4) US7288724B2 (ja)
JP (1) JP2003298232A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010357A (ja) * 2007-05-29 2009-01-15 Panasonic Corp 立体プリント配線板とその製造方法
JP2010010181A (ja) * 2008-06-24 2010-01-14 Dainippon Screen Mfg Co Ltd 薄膜形成方法
JP2011142162A (ja) * 2010-01-06 2011-07-21 Daikin Industries Ltd パワーモジュール、電力変換装置、及び冷凍装置
JP2013508970A (ja) * 2009-11-03 2013-03-07 インテル コーポレイション マイクロエレクトロニクス・パッケージ及びその製造方法
JP2013214578A (ja) * 2012-03-30 2013-10-17 Ibiden Co Ltd 配線板及びその製造方法
JP2014082334A (ja) * 2012-10-16 2014-05-08 Ibiden Co Ltd 配線板及びその製造方法
JP2016004994A (ja) * 2014-06-16 2016-01-12 恆勁科技股▲ふん▼有限公司 パッケージ装置及びその製造方法
JP2016201529A (ja) * 2015-04-07 2016-12-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板、その製造方法、及び電子部品モジュール
KR20180113897A (ko) * 2017-04-07 2018-10-17 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 실리콘 기판이 없는 인터포저를 구비한 패키지와 그 형성 방법
KR20190032147A (ko) * 2017-09-18 2019-03-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 무 Si 기판 인터포저를 갖는 패키지 및 그 형성 방법
WO2020017881A1 (ko) * 2018-07-19 2020-01-23 스템코 주식회사 다층 회로 기판 및 그 제조 방법
US10748841B2 (en) 2017-04-10 2020-08-18 Taiwan Semiconductor Manufacturing Company, Co., Ltd. Packages with Si-substrate-free interposer and method forming same
US11769718B2 (en) 2017-04-10 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4596846B2 (ja) * 2004-07-29 2010-12-15 三洋電機株式会社 回路装置の製造方法
KR100632554B1 (ko) * 2004-12-30 2006-10-11 삼성전기주식회사 커패시터 내장형 인쇄회로기판 및 그 제조방법
US7345370B2 (en) * 2005-01-12 2008-03-18 International Business Machines Corporation Wiring patterns formed by selective metal plating
US20070113950A1 (en) * 2005-11-22 2007-05-24 International Business Machines Corporation Method and apparatus for providing uniaxial load distribution for laminate layers of multilayer ceramic chip carriers
JP4621595B2 (ja) * 2006-01-11 2011-01-26 株式会社東芝 半導体装置の製造方法
TWI393511B (zh) * 2007-05-29 2013-04-11 Panasonic Corp Dimensional printed wiring board and manufacturing method thereof
US8040685B2 (en) * 2007-07-17 2011-10-18 Ibiden Co., Ltd. Stacked wiring board and method of manufacturing stacked wiring board
WO2009050829A1 (ja) * 2007-10-18 2009-04-23 Ibiden Co., Ltd. 配線基板及びその製造方法
KR101055473B1 (ko) * 2009-12-15 2011-08-08 삼성전기주식회사 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
US20130044448A1 (en) * 2011-08-18 2013-02-21 Biotronik Se & Co. Kg Method for Mounting a Component to an Electric Circuit Board, Electric Circuit Board and Electric Circuit Board Arrangement
CN103298247A (zh) * 2012-02-24 2013-09-11 宏恒胜电子科技（淮安）有限公司 电路板及其制作方法
TWI451826B (zh) * 2012-05-28 2014-09-01 Zhen Ding Technology Co Ltd 多層電路板及其製作方法
US9915869B1 (en) * 2014-07-01 2018-03-13 Xilinx, Inc. Single mask set used for interposer fabrication of multiple products
US11088310B2 (en) 2019-04-29 2021-08-10 International Business Machines Corporation Through-silicon-via fabrication in planar quantum devices
TWI808716B (zh) * 2022-04-08 2023-07-11 欣興電子股份有限公司 具有對接結構的電路板、電路板模組及電路板製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0268992A (ja) * 1988-09-02 1990-03-08 Nec Corp 多層配線基板
US5298685A (en) * 1990-10-30 1994-03-29 International Business Machines Corporation Interconnection method and structure for organic circuit boards
JP2966972B2 (ja) * 1991-07-05 1999-10-25 株式会社日立製作所 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器
US5165984A (en) * 1991-07-30 1992-11-24 At&T Bell Laboratories Stepped multilayer interconnection apparatus and method of making the same
US5231751A (en) 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
EP0604893B1 (en) * 1992-12-26 2002-05-02 Canon Kabushiki Kaisha Liquid crystal apparatus
US5428190A (en) * 1993-07-02 1995-06-27 Sheldahl, Inc. Rigid-flex board with anisotropic interconnect and method of manufacture
JP2581431B2 (ja) 1993-12-28 1997-02-12 日本電気株式会社 多層配線基板の製造方法
JPH0977937A (ja) * 1995-09-12 1997-03-25 Idemitsu Petrochem Co Ltd プリント配線板用プリプレグ及びプリント配線用基板
JP3003922B2 (ja) 1995-11-09 2000-01-31 住友ベークライト株式会社 ４層プリント配線板
JP2770820B2 (ja) * 1996-07-01 1998-07-02 日本電気株式会社 半導体装置の実装構造
JPH10107445A (ja) 1996-09-26 1998-04-24 Kyocera Corp 多層配線基板およびその製造方法
US6525414B2 (en) * 1997-09-16 2003-02-25 Matsushita Electric Industrial Co., Ltd. Semiconductor device including a wiring board and semiconductor elements mounted thereon
US6140707A (en) * 1998-05-07 2000-10-31 3M Innovative Properties Co. Laminated integrated circuit package
US6239485B1 (en) * 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
JP3860380B2 (ja) 1999-04-06 2006-12-20 富士通株式会社 配線基板及びこれを使用したチップモジュール
JP2000331538A (ja) * 1999-05-17 2000-11-30 Nitto Denko Corp 異方導電性フィルムおよびその製造方法
JP2001077501A (ja) * 1999-09-03 2001-03-23 Seiko Epson Corp フレキシブル配線基板、電気光学装置および電子機器
JP2001237512A (ja) * 1999-12-14 2001-08-31 Nitto Denko Corp 両面回路基板およびこれを用いた多層配線基板ならびに両面回路基板の製造方法
JP2001237549A (ja) 2000-02-25 2001-08-31 Matsushita Electric Ind Co Ltd 多層配線基板およびその製造方法
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
DE10295940B4 (de) * 2001-01-31 2013-04-04 Sony Corp. Verfahren zur Herstellung einer Halbleitereinrichtung mit einem plattenförmigen Schaltungsblock

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009010357A (ja) * 2007-05-29 2009-01-15 Panasonic Corp 立体プリント配線板とその製造方法
JP2010010181A (ja) * 2008-06-24 2010-01-14 Dainippon Screen Mfg Co Ltd 薄膜形成方法
JP2013508970A (ja) * 2009-11-03 2013-03-07 インテル コーポレイション マイクロエレクトロニクス・パッケージ及びその製造方法
JP2011142162A (ja) * 2010-01-06 2011-07-21 Daikin Industries Ltd パワーモジュール、電力変換装置、及び冷凍装置
JP2013214578A (ja) * 2012-03-30 2013-10-17 Ibiden Co Ltd 配線板及びその製造方法
JP2014082334A (ja) * 2012-10-16 2014-05-08 Ibiden Co Ltd 配線板及びその製造方法
JP2016004994A (ja) * 2014-06-16 2016-01-12 恆勁科技股▲ふん▼有限公司 パッケージ装置及びその製造方法
JP2016201529A (ja) * 2015-04-07 2016-12-01 サムソン エレクトロ−メカニックス カンパニーリミテッド． 印刷回路基板、その製造方法、及び電子部品モジュール
KR102026537B1 (ko) * 2017-04-07 2019-09-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 실리콘 기판이 없는 인터포저를 구비한 패키지와 그 형성 방법
KR20180113897A (ko) * 2017-04-07 2018-10-17 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 실리콘 기판이 없는 인터포저를 구비한 패키지와 그 형성 방법
US11610858B2 (en) 2017-04-07 2023-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US10854568B2 (en) 2017-04-07 2020-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US11469166B2 (en) 2017-04-10 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US10748841B2 (en) 2017-04-10 2020-08-18 Taiwan Semiconductor Manufacturing Company, Co., Ltd. Packages with Si-substrate-free interposer and method forming same
US11769718B2 (en) 2017-04-10 2023-09-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US10381298B2 (en) 2017-09-18 2019-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
US10685910B2 (en) 2017-09-18 2020-06-16 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
KR102112640B1 (ko) * 2017-09-18 2020-05-19 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 무 Si 기판 인터포저를 갖는 패키지 및 그 형성 방법
US10971443B2 (en) 2017-09-18 2021-04-06 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with Si-substrate-free interposer and method forming same
KR20190032147A (ko) * 2017-09-18 2019-03-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 무 Si 기판 인터포저를 갖는 패키지 및 그 형성 방법
US11527465B2 (en) 2017-09-18 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Packages with Si-substrate-free interposer and method forming same
US10290571B2 (en) 2017-09-18 2019-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Packages with si-substrate-free interposer and method forming same
KR102173615B1 (ko) * 2018-07-19 2020-11-03 스템코 주식회사 다층 회로 기판 및 그 제조 방법
WO2020017881A1 (ko) * 2018-07-19 2020-01-23 스템코 주식회사 다층 회로 기판 및 그 제조 방법
KR20200009473A (ko) * 2018-07-19 2020-01-30 스템코 주식회사 다층 회로 기판 및 그 제조 방법
US11956904B2 (en) 2018-07-19 2024-04-09 Stemco Co., Ltd. Multilayer circuit board and manufacturing method therefor

Also Published As

Publication number Publication date
US7421777B2 (en) 2008-09-09
US7420127B2 (en) 2008-09-02
US20070102191A1 (en) 2007-05-10
US20050142852A1 (en) 2005-06-30
US20040003494A1 (en) 2004-01-08
US20070293038A1 (en) 2007-12-20
US7288724B2 (en) 2007-10-30

Similar Documents

Publication Publication Date Title
JP2003298232A (ja) 多層配線基板の製造方法および多層配線基板
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
US6192581B1 (en) Method of making printed circuit board
KR101329896B1 (ko) 다층 배선기판 및 그 제조방법
KR101281410B1 (ko) 다층 배선기판
JP4538486B2 (ja) 多層基板およびその製造方法
JPH0716094B2 (ja) 配線板の製造法
US20120210576A1 (en) Printed circuit board and method of manufacturing the same
US8677618B2 (en) Method of manufacturing substrate using a carrier
JP2007081157A (ja) 多層配線基板及びその製造方法
JPH07283538A (ja) 多層プリント配線板の製造方法
US20120011716A1 (en) Method of manufacturing printed circuit board including outmost fine circuit pattern
JP2005236067A (ja) 配線基板と配線基板の製造方法、および半導パッケージ
KR101044787B1 (ko) 인쇄회로기판 제조방법
JP2006245213A (ja) 配線基板の製造方法
JP3608559B2 (ja) 素子内蔵基板の製造方法
JP3874669B2 (ja) 配線基板の製造方法
JP3948105B2 (ja) 多層配線回路基板の製造方法
JP2004193295A (ja) 多層配線基板およびその製造方法
EP1631134B1 (en) Multilayer circuit board and method of producing the same
JP2005244140A (ja) 配線基板の製造方法
JP2004153123A (ja) 配線基板及びその製造方法
US20230135774A1 (en) Interconnect substrate, method of manufacturing the same, and semiconductor apparatus
JP3913632B2 (ja) ビルドアップ多層プリント配線板の製造方法
JP2004214273A (ja) 片面積層配線基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070326