KR101044787B1 - 인쇄회로기판 제조방법 - Google Patents
인쇄회로기판 제조방법 Download PDFInfo
- Publication number
- KR101044787B1 KR101044787B1 KR20080062637A KR20080062637A KR101044787B1 KR 101044787 B1 KR101044787 B1 KR 101044787B1 KR 20080062637 A KR20080062637 A KR 20080062637A KR 20080062637 A KR20080062637 A KR 20080062637A KR 101044787 B1 KR101044787 B1 KR 101044787B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal
- metal film
- via hole
- barrier layer
- insulator
- Prior art date
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/14—Layered products comprising a layer of metal next to a fibrous or filamentary layer
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/10—Electroplating with more than one layer of the same or of different metals
- C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/48—After-treatment of electroplated surfaces
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B38/00—Ancillary operations in connection with laminating processes
- B32B2038/0052—Other operations not otherwise provided for
- B32B2038/0076—Curing, vulcanising, cross-linking
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2250/00—Layers arrangement
- B32B2250/40—Symmetrical or sandwich layers, e.g. ABA, ABCBA, ABCCBA
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2255/00—Coating on the layer surface
- B32B2255/06—Coating on the layer surface on metal layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2255/00—Coating on the layer surface
- B32B2255/20—Inorganic coating
- B32B2255/205—Metallic coating
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2260/00—Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
- B32B2260/02—Composition of the impregnated, bonded or embedded layer
- B32B2260/021—Fibrous or filamentary layer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2260/00—Layered product comprising an impregnated, embedded, or bonded layer wherein the layer comprises an impregnation, embedding, or binder material
- B32B2260/04—Impregnation, embedding, or binder material
- B32B2260/046—Synthetic resin
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2262/00—Composition or structural features of fibres which form a fibrous or filamentary layer or are present as additives
- B32B2262/10—Inorganic fibres
- B32B2262/101—Glass fibres
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2305/00—Condition, form or state of the layers or laminate
- B32B2305/07—Parts immersed or impregnated in a matrix
- B32B2305/076—Prepregs
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2311/00—Metals, their alloys or their compounds
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2535/00—Medical equipment, e.g. bandage, prostheses, catheter
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
- H05K2203/1377—Protective layers
- H05K2203/1388—Temporary protective conductive layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
- H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12736—Al-base component
- Y10T428/1275—Next to Group VIII or IB metal-base component
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/12—All metal or with adjacent metals
- Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
- Y10T428/12771—Transition metal-base component
- Y10T428/12778—Alternative base metals from diverse categories
Abstract
인쇄회로기판 제조방법이 개시된다. 상기 제조방법은, 비아-온-패드(VOP) 구조를 갖는 인쇄회로기판을 제조하는 방법으로서, 절연체의 하면에 금속막과, 상기 금속막에 도금되어 형성된 장벽층이 순차로 형성된 금속적층판을 준비하는 단계; 레이저를 이용하여 상기 절연체의 상면으로부터 상기 절연체에 비아홀을 가공하는 단계 - 이 때, 상기 비아홀의 하측은 상기 금속막에 의해 차폐됨 - ; 상기 장벽층을 제거하는 단계 - 이로써, 상기 금속막의 표면은 노출됨 - ; 상기 금속막의 표면 및 상기 비아홀의 내벽에 시드층을 형성하는 단계; 상기 금속적층판의 상하면에 패터닝 된 도금레지스트를 형성하는 단계 - 이 때, 상기 비아홀의 하측을 차폐하는 상기 금속막의 일부 및 상기 비아홀의 상측은 개방됨 - ; 전해도금을 통해, 상기 비아홀 내부에 도금물질을 충전하여 비아를 형성하고, 상기 비아의 하측에 패드를 형성하는 단계를 포함한다.
금속적층판, 구리, 니켈, 도금
Description
본 발명은 인쇄회로기판 제조방법에 관한 것이다.
현재 경성(rigid) 기판을 제작함에 있어서, 코어재료로 동박적층판(CCL, Copper Clad Laminate)이 일반적으로 사용되고 있으며, 이러한 동박적층판 위에 층을 쌓아 나가는 방법으로 다층기판이 제작되고 있다. 여기서, 동박적층판이란, 도 1에 도시된 바와 같이, 유리섬유 등이 보강된 절연체(1)의 양면에 동박(2, 3)이 형성된 형태의 자재를 의미한다.
최근 들어, 가볍고, 얇고, 많은 기능을 구현하는 휴대용 전자제품에 대한 수요가 증가하면서, 얇으면서 고밀도를 구현하는 인쇄회로기판에 대한 요구 역시 증가하고 있는 실정이다.
이러한 기판의 고밀도/고집적화 경향에 따라, 도 2에 도시된 바와 같이, 회로패턴(4)이 형성된 절연체(1)를 관통하는 비아(6)와 패드(5)가 직접 연결되고, 그 패드(5)에 솔더볼(미도시)이 결합되는 구조가 제시되었다. 이러한 구조를 VOP(via on pad)구조라 한다.
이와 같은 VOP구조를 구현함에 있어, 비아홀(6a)을 형성하는 공정은, 도 3에 도시된 바와 같이, 주로 CO2 레이저 드릴을 통해 수행되는데, 동박적층판과 같이 얇은 동박(2, 3)이 형성되어 있는 기판에 대해 비아홀(6a)을 형성하는 경우에는, CO2 레이저 드릴에 의해 하부 동박(3)이 관통되는 문제가 발생할 수 있다. 도 3의 참조번호 3a는 CO2 레이저에 의해 하부 동박(3)이 관통된 모습을 나타낸다.
본 발명은 레이저를 이용한 비아홀 가공 시 금속막이 관통되는 것을 방지할 수 있는 금속적층판을 이용한 인쇄회로기판 제조방법을 제공한다.
본 발명의 일 측면에 따르면, 비아-온-패드(VOP) 구조를 갖는 인쇄회로기판을 제조하는 방법으로서, 절연체의 하면에 금속막과, 상기 금속막에 도금되어 형성된 장벽층이 순차로 형성된 금속적층판을 준비하는 단계; 레이저를 이용하여 상기 절연체의 상면으로부터 상기 절연체에 비아홀을 가공하는 단계; - 이 때, 상기 비아홀의 하측은 상기 금속막에 의해 차폐됨 상기 장벽층을 제거하는 단계; - 이로써, 상기 금속막의 표면은 노출됨 - 상기 금속막의 표면 및 상기 비아홀의 내벽에 시드층을 형성하는 단계; 상기 금속적층판의 상하면에 패터닝 된 도금레지스트를 형성하는 단계; - 이 때, 상기 비아홀의 하측을 차폐하는 상기 금속막의 일부 및 상기 비아홀의 상측은 개방됨 - 전해도금을 통해, 상기 비아홀 내부에 도금물질을 충전하여 비아를 형성하고, 상기 비아의 하측에 패드를 형성하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.
본 발명의 다른 측면에 따르면, 비아-온-패드(VOP) 구조를 갖는 인쇄회로기판을 제조하는 방법으로서, 절연체의 하면에 금속막과, 상기 금속막에 도금되어 형성된 장벽층이 순차로 형성된 금속적층판을 준비하는 단계; 레이저를 이용하여 상기 절연체의 상면으로부터 상기 절연체에 비아홀을 가공하는 단계; - 이 때, 상기 비아홀의 하측은 상기 금속막에 의해 차폐됨 - 상기 장벽층의 표면 및 상기 비아홀의 내벽에 시드층을 형성하는 단계; 상기 금속적층판의 상하면에 패터닝 된 도금레지스트를 형성하는 단계; - 이 때, 상기 비아홀의 하측을 차폐하는 상기 장벽층의 일부 및 상기 비아홀의 상측은 개방됨 - 전해도금을 통해, 상기 비아홀 내부에 도금물질을 충전하여 비아를 형성하고, 상기 비아의 하측에 패드를 형성하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.
본 발명의 다른 측면에 따르면, 비아-온-패드(VOP) 구조를 갖는 인쇄회로기판을 제조하는 방법으로서, 절연체의 하면에 금속막과, 상기 금속막에 도금되어 형성된 장벽층이 순차로 형성된 금속적층판을 준비하는 단계; 레이저를 이용하여 상기 절연체의 상면으로부터 상기 절연체에 비아홀을 가공하는 단계; - 이 때, 상기 비아홀의 하측은 상기 금속막에 의해 차폐됨 - 상기 장벽층의 표면 및 상기 비아홀의 내벽에 시드층을 형성하는 단계; 상기 금속적층판의 상하면에 패터닝 된 도금레지스트를 형성하는 단계; - 이 때, 상기 비아홀의 하측을 차폐하는 상기 장벽층의 일부 및 상기 비아홀의 상측은 개방됨 - 전해도금을 통해, 상기 비아홀 내부에 도금물질을 충전하여 비아를 형성하고, 상기 비아의 하측에 패드를 형성하는 단계를 포함하는 인쇄회로기판 제조방법이 제공된다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
본 발명의 바람직한 실시예에 따르면, 레이저를 이용한 비아홀 가공 시 금속막이 관통되는 것을 방지할 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 본 발명에 따른 금속적층판 및 그 제조방법의 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 4는 본 발명의 일 측면에 따른 금속적층판의 제1 실시예를 나타내는 단면도이다. 도 4를 참조하면, 금속적층판(10), 절연체(11), 금속막(12), 장벽층(13), 금속층(14)이 도시되어 있다.
본 실시예에 따른 금속적층판(10)은 절연체(11)를 기준으로 양면에 각각 금속막(12)과 장벽층(13) 및 금속층(14)이 순차적으로 형성되어 있는 구조를 가진다.
절연체(11)는 패터닝을 통해 양면에 각각 형성될 회로패턴을 서로 전기적으로 분리시키는 기능을 수행하는 것으로서, 에폭시 수지에 유리섬유가 함침된 형태일 수 있다. 이 밖의 기타 절연성 재료들을 절연체(11)로 이용할 수도 있다.
절연체(11)와 맞닿는 금속막(12)은 최대 2um 정도의 두께를 갖도록 얇게 형성될 수 있으며, 구리를 주된 재질로 하여 이루어질 수 있다.
금속막(12) 위에 형성되는 장벽층(13)은 약 4um 정도의 두께를 갖도록 형성될 수 있으며, 금속막(12)과 다른 재질로 이루어진다. 상술한 바와 같이, 금속막(12)이 구리 재질로 이루어지는 경우, 장벽층(13)은 니켈(Ni), 알루미늄(Al), 크롬(Cr) 중 적어도 어느 하나를 포함하는 재질로 이루어질 수 있다. 예를 들면, 장벽층(13)은 술폰산 니켈 재질로 이루어질 수 있다.
이러한 장벽층(13) 위에 다시 금속층(14)이 형성된다. 금속층(14)은 약 12um 이상의 두께를 갖도록 형성될 수 있으며, 장벽층(13)과는 다른 재질로 이루어진다. 예를 들면, 상술한 바와 같이 장벽층(13)이 술폰산 니켈 재질로 이루어지는 경우, 금속층(14)은 구리를 주된 재질로 하여 이루어질 수 있다.
한편, 상술한 금속막(12), 장벽층(13) 및 금속층(14)은 서로 도금을 통해 결합되는 구조를 갖는다. 예를 들면, 장벽층(13)은 금속층(14) 상에 전해도금을 수행함으로써 형성되고, 금속막(12)은 장벽층(13) 상에 전해도금을 수행하여 형성되는 것이다.
즉, 도금을 수행하여 금속층(14)의 일면에 장벽층(13)을 형성한 후(도 6의 S110), 다시 도금을 수행하여 장벽층(13)의 일면에 금속막(12)을 형성한 다음(도 6의 S120), 금속막(12)의 일면에 절연체(11)를 접합함으로써(도 6의 S130), 본 실시예가 제시하는 구조와 같은 금속적층판(10)을 제작할 수 있다.
물론, 그 역의 경우도 가능하다. 즉, 금속막(12)에 장벽층(13)을 도금한 후, 그 위에 다시 금속층(14)을 도금할 수도 있는 것이다.
금속막(12)과 절연체(11)를 접합함에 있어서, 반경화(B??stage) 상태의 절연체(11)를 금속막(12)에 고온/고압의 환경 하에서 압착하는 방법을 이용할 수 있다.
한편, 상술한 실시예가 제시하는 구조의 금속적층판(10)으로부터 응용된 구조로서, 도 5에 도시된 바와 같은 구조의 금속적층판(10')을 제시할 수도 있다.
도 5는 본 발명의 일 측면에 따른 금속적층판의 제2 실시예를 나타내는 단면도이며, 도 5를 참조하면, 금속적층판(10'), 절연체(11), 금속막(12), 장벽층(13) 이 도시되어 있다.
도 5에 도시된 바와 같이, 본 실시예에 따른 금속적층판(10')은 앞서 설명한 제1 실시예의 구조에서 최외곽에 위치한 금속층(14)이 제거된 형상을 갖는다.
이러한 구조를 갖는 금속적층판(10')을 제조하기 위하여, 절연체(11)의 일면 또는 양면에 금속막(12)을 접합한 다음(도 7의 S210), 전해도금을 통하여 금속막(12) 상에 장벽층(13)을 형성하는 방법을 이용할 수도 있다(도 7의 S220).
절연체(11)에 금속막(12)을 접합하는 방법으로, 금속막(12)이 부착된 캐리어(미도시)를 절연체(11)에 압착한 다음, 캐리어(미도시)를 제거하는 방법을 이용할 수 있다. 이 밖에도, 절연체(11) 상에 무전해 도금과 같은 방법을 이용하여 금속막(12)을 직접 형성할 수도 있음은 물론이다.
이하에서는 상술한 구조를 갖는 금속적층판을 이용하여 인쇄회로기판, 보다 구체적으로는 VOP 구조를 제조하는 방법에 대해 설명하도록 한다.
도 8 내지 도 16, 및 도 17 내지 도 24는 본 발명의 일 측면에 따른 금속적층판을 이용하여 VOP 구조를 형성하는 방법을 나타내는 흐름도이다. 도 8 내지 도 24를 참조하면, 금속적층판(10), 절연체(11), 금속막(12), 장벽층(13), 금속층(14), 비아(15), 비아홀(15a), 시드층(16), 도금레지스트(17), 회로패턴(18), 패드(19)가 도시되어 있다.
우선, 도 8에 도시된 바와 같이, 전술한 제1 실시예에 따른 구조를 갖는 금속적층판(10)을 준비한 다음, 도 9에 도시된 바와 같이, 최외곽에 형성된 금속 층(14)을 제거한다. 최외곽에 형성된 금속층(14)을 제거하는 방법으로는 화학적 에칭을 이용할 수 있다.
상술한 바와 같이 금속층(14)과 장벽층(13)은 서로 상이한 재질로 이루어지므로, 금속층(14)을 제거하기 위한 에칭액을 이용하여 금속층(14)을 제거하는 과정에서 장벽층(13)은 손상을 입지 않을 수 있게 된다.
한편, 전술한 바와 같이, 제2 실시예에 따른 구조를 갖는 금속적층판(10')은 제1 실시예에 따른 금속적층판(10)에서 금속층(14)을 제거한 구조를 가지므로, 상술한 바와 같이 제1 실시예에 따른 금속적층판(10)을 준비한 다음 금속층(14)을 제거하는 방법 이외에, 애초에 제2 실시예에 따른 금속적층판(10')을 이용하는 방법을 이용할 수도 있다.
그리고 나서, 도 10에 도시된 바와 같이, CO2 레이저를 이용하여 비아홀(15a)을 가공한다. 본 실시예에 따른 금속적층판(10)은 하부의 금속막(12) 아래에 장벽층(13)이 형성됨으로써, 금속막(12)을 보강하는 구조를 가지므로, CO2 레이저를 이용하여 비아홀(15a)을 가공하는 과정에서, 하부의 금속막(12)이 손상되는 현상을 최소화할 수 있게 된다.
이 후, 도 11에 도시된 바와 같이, 장벽층(13)을 제거한다. 장벽층(13)을 제거하는 방법으로는 화학적인 에칭을 이용할 수 있다. 상술한 바와 같이 장벽층(13)과 금속막(12)은 서로 상이한 재질로 이루어지므로, 장벽층(13)을 제거하기 위한 에칭액을 이용하여 금속층(14)을 제거하는 과정에서 장벽층(13)은 손상을 입지 않 을 수 있게 된다.
그리고 나서, 도 12에 도시된 바와 같이 금속막(12)의 표면 및 비아홀(15a)의 내벽에 시드층(16)을 형성하고, 도 13에 도시된 바와 같이 도금레지스트(17)를 형성한 다음, 도 14에 도시된 바와 같이 전해도금을 수행하여 비아랜드와 같은 회로패턴(18) 및 패드(19)를 형성한다.
이 후, 도 15에 도시된 바와 같이 도금레지스트(17)를 제거하고, 도 16에 도시된 바와 같이 플래시에칭을 통하여 시드층(16) 및 금속막(12)의 일부를 제거하게 되면, VOP 구조를 완성할 수 있게 된다.
이상에서는 CO2 레이저를 이용한 비아홀(15a) 가공 후, 장벽층(13)을 제거한 다음 시드층(16)을 형성하는 방법을 제시하였으나, 장벽층(13)을 제거하지 않고 시드층(16)을 형성하는 방법을 이용할 수도 있다.
즉, 도 17에 도시된 바와 같이 비아홀(15a)을 가공한 다음, 도 18에 도시된 바와 같이 장벽층(13)의 표면 및 비아홀(15a)의 내벽에 시드층(16)을 형성할 수 있는 것이다.
그리고 나서, 도 19에 도시된 바와 같이 시드층(16) 위에 도금레지스트(17)를 형성하고, 도 20에 도시된 바와 같이 전해도금을 수행한 다음, 도 21에 도시된 바와 같이 에칭레지스트(17)를 제거한다.
다만, 이 경우, 장벽층(13)이 잔존하므로, 도 22에 도시된 바와 같이 플래시 에칭을 통해 시드층(16)을 제거한 후, 도 23에 도시된 바와 같이 장벽층(13)의 일부를 제거한 다음, 도 24에 도시된 바와 같이 금속층(14)의 일부를 마저 제거하는 방법을 통해 VOP 구조를 제조할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
도 1은 종래기술에 따른 금속적층판을 나타내는 단면도.
도 2는 VOP(via on pad) 구조를 나타내는 단면도.
도 3은 종래기술에 따른 금속적층판에 비아홀을 가공하는 모습을 나타내는 단면도.
도 4는 본 발명의 일 측면에 따른 금속적층판의 제1 실시예를 나타내는 단면도.
도 5는 본 발명의 일 측면에 따른 금속적층판의 제2 실시예를 나타내는 단면도.
도 6은 본 발명의 다른 측면에 따른 금속적층판 제조방법의 제1 실시예를 나타내는 순서도.
도 7은 본 발명의 다른 측면에 따른 금속적층판 제조방법의 제2 실시예를 나타내는 순서도.
도 8 내지 도 16, 및 도 17 내지 도 24는 본 발명의 일 측면에 따른 금속적층판을 이용하여 VOP 구조를 형성하는 방법을 나타내는 흐름도.
<도면의 주요부분에 대한 부호의 설명>
10, 10': 금속적층판 11: 절연체
12: 금속막 13: 장벽층
14: 금속층 15: 비아
15a: 비아홀 16: 시드층
17: 도금레지스트 18: 회로패턴
19: 패드
Claims (9)
- 비아-온-패드(VOP) 구조를 갖는 인쇄회로기판을 제조하는 방법으로서,절연체의 하면에 금속막과, 상기 금속막에 도금되어 형성된 장벽층이 순차로 형성된 금속적층판을 준비하는 단계;레이저를 이용하여 상기 절연체의 상면으로부터 상기 절연체에 비아홀을 가공하는 단계; - 이 때, 상기 비아홀의 하측은 상기 금속막에 의해 차폐됨 -상기 장벽층을 제거하는 단계; - 이로써, 상기 금속막의 표면은 노출됨 -상기 금속막의 표면 및 상기 비아홀의 내벽에 시드층을 형성하는 단계;상기 금속적층판의 상하면에 패터닝 된 도금레지스트를 형성하는 단계; - 이 때, 상기 비아홀의 하측을 차폐하는 상기 금속막의 일부 및 상기 비아홀의 상측은 개방됨 -전해도금을 통해, 상기 비아홀 내부에 도금물질을 충전하여 비아를 형성하고, 상기 비아의 하측에 패드를 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
- 비아-온-패드(VOP) 구조를 갖는 인쇄회로기판을 제조하는 방법으로서,절연체의 하면에 금속막과, 상기 금속막에 도금되어 형성된 장벽층이 순차로 형성된 금속적층판을 준비하는 단계;레이저를 이용하여 상기 절연체의 상면으로부터 상기 절연체에 비아홀을 가공하는 단계; - 이 때, 상기 비아홀의 하측은 상기 금속막에 의해 차폐됨 -상기 장벽층의 표면 및 상기 비아홀의 내벽에 시드층을 형성하는 단계;상기 금속적층판의 상하면에 패터닝 된 도금레지스트를 형성하는 단계; - 이 때, 상기 비아홀의 하측을 차폐하는 상기 장벽층의 일부 및 상기 비아홀의 상측은 개방됨 -전해도금을 통해, 상기 비아홀 내부에 도금물질을 충전하여 비아를 형성하고, 상기 비아의 하측에 패드를 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
- 제1항 또는 제2항에 있어서,상기 장벽층은 니켈(Ni), 알루미늄(Al), 크롬(Cr) 중 적어도 어느 하나를 포함하는 재질로 이루어지며,상기 금속막은 구리(Cu)을 포함하는 재질로 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법.
- 삭제
- 제1항 또는 제2항에 있어서,상기 금속적층판은,도금을 수행하여 금속층의 일면에 상기 장벽층을 형성하는 단계;도금을 수행하여 상기 장벽층의 일면에 상기 금속막을 형성하는 단계; 및상기 금속막의 일면에 상기 절연체를 접합하는 단계를 통하여 제조되는 것을 특징으로 하는 인쇄회로기판 제조방법.
- 삭제
- 제5항에 있어서,상기 절연체는 반경화(B-stage) 상태이며,상기 접합하는 단계는 열압착을 통하여 수행되는 것을 특징으로 하는 인쇄회로기판 제조방법.
- 제1항 또는 제2항에 있어서,상기 금속적층판은,절연체의 일면 또는 양면에 금속막을 접합하는 단계;전해도금을 통하여 상기 금속막 상에 장벽층을 형성하는 단계를 통하여 제조되는 것을 특징으로 하는 인쇄회로기판 제조방법.
- 제8항에 있어서,상기 금속막은 구리(Cu)를 포함하는 재질로 이루어지며,상기 장벽층은 니켈(Ni), 알루미늄(Al), 크롬(Cr) 중 적어도 어느 하나를 포함하는 재질로 이루어지는 것을 특징으로 하는 인쇄회로기판 제조방법.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20080062637A KR101044787B1 (ko) | 2008-06-30 | 2008-06-30 | 인쇄회로기판 제조방법 |
JP2008308808A JP4857433B2 (ja) | 2008-06-30 | 2008-12-03 | 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法 |
US12/320,011 US20090324992A1 (en) | 2008-06-30 | 2009-01-14 | Metal clad laminate and manufacturing method thereof |
US12/926,011 US20110036486A1 (en) | 2008-06-30 | 2010-10-20 | Method of manufacturing a metal clad laminate |
US13/424,676 US20120192417A1 (en) | 2008-06-30 | 2012-03-20 | Method of manufacturing a metal clad laminate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20080062637A KR101044787B1 (ko) | 2008-06-30 | 2008-06-30 | 인쇄회로기판 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20100002664A KR20100002664A (ko) | 2010-01-07 |
KR101044787B1 true KR101044787B1 (ko) | 2011-06-29 |
Family
ID=41447833
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR20080062637A KR101044787B1 (ko) | 2008-06-30 | 2008-06-30 | 인쇄회로기판 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (3) | US20090324992A1 (ko) |
JP (1) | JP4857433B2 (ko) |
KR (1) | KR101044787B1 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5451425B2 (ja) | 2010-01-28 | 2014-03-26 | 矢崎総業株式会社 | 車両室内意匠の発光構造 |
KR101886297B1 (ko) * | 2011-11-09 | 2018-08-09 | 엘지이노텍 주식회사 | 폴리이미드 코어를 이용한 박형 다층 인쇄회로기판 및 그 제조방법 |
CN102602111B (zh) * | 2012-02-21 | 2016-01-20 | 甄凯军 | 一种铝基覆铜板的生产方法及其产品 |
JP2014053342A (ja) * | 2012-09-05 | 2014-03-20 | Mitsui Mining & Smelting Co Ltd | プリント配線板の製造方法及びプリント配線板 |
CN103101253B (zh) * | 2013-01-23 | 2016-02-03 | 陕西生益科技有限公司 | 一种用于制作覆厚铜层压板的铜表面处理工艺 |
CN103101280B (zh) * | 2013-01-31 | 2015-04-08 | 苏州生益科技有限公司 | 一种覆铜板的制备方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0468599A (ja) * | 1990-07-09 | 1992-03-04 | Fujitsu Ltd | プラスチック製ハウジング部材への電磁波シールド用膜の形成方法 |
JPH07307550A (ja) * | 1994-05-11 | 1995-11-21 | Toshiba Corp | 電子部品の製造方法 |
KR20030005751A (ko) * | 2001-07-10 | 2003-01-23 | 페어차일드코리아반도체 주식회사 | 파워 모듈용 기판 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003008203A (ja) * | 2001-06-27 | 2003-01-10 | Mitsubishi Gas Chem Co Inc | 炭酸ガスレーザーによる両面板へのブラインドビア孔の形成方法 |
JP4283497B2 (ja) * | 2002-06-21 | 2009-06-24 | 日本電解株式会社 | プリント配線板の製造方法 |
JP4923903B2 (ja) * | 2006-09-20 | 2012-04-25 | 住友金属鉱山株式会社 | 高耐熱密着力を有する銅被覆ポリイミド基板 |
JP4958045B2 (ja) * | 2006-10-27 | 2012-06-20 | 三井金属鉱業株式会社 | フレキシブル銅張積層板製造用の表面処理銅箔及びその表面処理銅箔を用いて得られるフレキシブル銅張積層板 |
-
2008
- 2008-06-30 KR KR20080062637A patent/KR101044787B1/ko not_active IP Right Cessation
- 2008-12-03 JP JP2008308808A patent/JP4857433B2/ja not_active Expired - Fee Related
-
2009
- 2009-01-14 US US12/320,011 patent/US20090324992A1/en not_active Abandoned
-
2010
- 2010-10-20 US US12/926,011 patent/US20110036486A1/en not_active Abandoned
-
2012
- 2012-03-20 US US13/424,676 patent/US20120192417A1/en not_active Abandoned
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0468599A (ja) * | 1990-07-09 | 1992-03-04 | Fujitsu Ltd | プラスチック製ハウジング部材への電磁波シールド用膜の形成方法 |
JPH07307550A (ja) * | 1994-05-11 | 1995-11-21 | Toshiba Corp | 電子部品の製造方法 |
KR20030005751A (ko) * | 2001-07-10 | 2003-01-23 | 페어차일드코리아반도체 주식회사 | 파워 모듈용 기판 |
Also Published As
Publication number | Publication date |
---|---|
US20090324992A1 (en) | 2009-12-31 |
KR20100002664A (ko) | 2010-01-07 |
JP4857433B2 (ja) | 2012-01-18 |
US20120192417A1 (en) | 2012-08-02 |
US20110036486A1 (en) | 2011-02-17 |
JP2010016335A (ja) | 2010-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4767269B2 (ja) | 印刷回路基板の製造方法 | |
KR101215246B1 (ko) | 다층 배선기판의 제조방법 및 다층 배선기판 | |
KR101281410B1 (ko) | 다층 배선기판 | |
JP2003209366A (ja) | フレキシブル多層配線基板およびその製造方法 | |
KR101044787B1 (ko) | 인쇄회로기판 제조방법 | |
JP2008235801A (ja) | 多層プリント配線板およびその製造方法 | |
KR100857165B1 (ko) | 회로기판 제조방법 | |
JPH1013028A (ja) | 多層プリント配線板用片面回路基板、および多層プリント配線板とその製造方法 | |
JP2010016336A (ja) | 印刷回路基板の製造方法 | |
KR100704920B1 (ko) | 범프기판을 이용한 인쇄회로기판 및 제조방법 | |
KR100920824B1 (ko) | 인쇄회로기판 및 전자기 밴드갭 구조물의 제조방법 | |
KR100772432B1 (ko) | 인쇄 회로 기판 제조 방법 | |
KR101304359B1 (ko) | 캐비티 인쇄회로기판 제조방법 | |
KR20120040892A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2018157089A (ja) | プリント配線板およびその製造方法 | |
US20090090548A1 (en) | Circuit board and fabrication method thereof | |
KR100674320B1 (ko) | 노즐 분사에 의해 회로패턴이 구현된 인쇄회로기판 및 그제조 방법 | |
JP4282161B2 (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
KR20100109699A (ko) | 인쇄회로기판의 제조방법 | |
KR101109277B1 (ko) | 인쇄회로기판의 제조방법 | |
KR20100095742A (ko) | 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조 | |
KR100754071B1 (ko) | 전층 ivh 공법의 인쇄회로기판의 제조방법 | |
JP3253886B2 (ja) | 多層プリント配線板用片面回路基板とその製造方法、および多層プリント配線板 | |
KR101171100B1 (ko) | 회로기판 제조방법 | |
KR100658437B1 (ko) | 범프기판를 이용한 인쇄회로기판 및 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |