JPH07307550A - 電子部品の製造方法 - Google Patents
電子部品の製造方法Info
- Publication number
- JPH07307550A JPH07307550A JP9745594A JP9745594A JPH07307550A JP H07307550 A JPH07307550 A JP H07307550A JP 9745594 A JP9745594 A JP 9745594A JP 9745594 A JP9745594 A JP 9745594A JP H07307550 A JPH07307550 A JP H07307550A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- electronic component
- thin film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 Cu層のサイドエッチングを防止し、高精度
で、信頼性の高い薄膜配線などとして機能する導体層を
備えた電子部品を歩留まりよく得ることが可能な製造方
法の提供を目的とする。 【構成】 基材７の主面にCu層９，Ni層10およびAu層11
を順次積層して被着，形成する工程と、前記基材７面に
積層・形成した金属膜面に所定パターンのレジストパタ
ーン12を形成する工程と、前記レジストパター12の被覆
部以外の露出した領域を、ヨウ素−ヨウ化カリウム水溶
液、硝酸−メチルアルコール系混合液で連続的にウェッ
トエッチング処理し、Cu層９面に生成した黒化層13をエ
ッチングバリヤとしてAu層10およびNi層11を順次選択的
にエッチング除去する工程と、前記Cu層９面に生成させ
たエッチングバリヤ層13を除去し、露出したCu層９を選
択的にエッチング除去する工程と、前記レジストパター
ン12を除去する工程とを具備して成ることを特徴とす
る。
で、信頼性の高い薄膜配線などとして機能する導体層を
備えた電子部品を歩留まりよく得ることが可能な製造方
法の提供を目的とする。 【構成】 基材７の主面にCu層９，Ni層10およびAu層11
を順次積層して被着，形成する工程と、前記基材７面に
積層・形成した金属膜面に所定パターンのレジストパタ
ーン12を形成する工程と、前記レジストパター12の被覆
部以外の露出した領域を、ヨウ素−ヨウ化カリウム水溶
液、硝酸−メチルアルコール系混合液で連続的にウェッ
トエッチング処理し、Cu層９面に生成した黒化層13をエ
ッチングバリヤとしてAu層10およびNi層11を順次選択的
にエッチング除去する工程と、前記Cu層９面に生成させ
たエッチングバリヤ層13を除去し、露出したCu層９を選
択的にエッチング除去する工程と、前記レジストパター
ン12を除去する工程とを具備して成ることを特徴とす
る。
Description
【０００１】
【産業上の利用分野】本発明は、電子部品の製造方法に
係り、特にCu／Ni／Auの薄膜を積層して成る導体層を備
えた電子部品の製造方法に関する。
係り、特にCu／Ni／Auの薄膜を積層して成る導体層を備
えた電子部品の製造方法に関する。
【０００２】
【従来の技術】電子機器類の小形化に伴い、配線基板に
所要のデバイスを搭載・実装して成る実装回路装置が実
用化されている。そして、この種の実装回路装置におい
ては、さらなる高密度実装化が進められている一方、配
線基板のフレキシブル化などが図られている。この配線
基板のフレキシブル化では、たとえばポリイミド系樹脂
フィルムを基材とし、この基材種面に薄膜配線パターン
を形成することが知られている。
所要のデバイスを搭載・実装して成る実装回路装置が実
用化されている。そして、この種の実装回路装置におい
ては、さらなる高密度実装化が進められている一方、配
線基板のフレキシブル化などが図られている。この配線
基板のフレキシブル化では、たとえばポリイミド系樹脂
フィルムを基材とし、この基材種面に薄膜配線パターン
を形成することが知られている。
【０００３】また、この種のフレキシブルな配線基板で
は、半導体素子などのデバイスをペレット状のまま実装
し、ワイヤボンディングなどによって電気的に接続する
場合、耐ボンディング性を考慮して、導体層（被ボンデ
ィング部などを含む配線部）にNi薄膜層を積層・配設
し、硬度を上げることも試みられている。たとえば、絶
縁性基材の主面に、蒸着法もしくはスパッター法などに
より、導電を主機能とするCu層，硬度アップを主機能と
するNi層，耐腐食性を主機能とするAu層を順次積層して
成る金属膜を導電体たとした配線構造が知られている。
そして、このような構成を採る電子部品は、次のような
工程を経て製造されている。図２ (a)， (b)は、製造の
実施態様を模式的に示したもので、絶縁性基材１の主面
に、接着層（たとえばTi層）２を介して、Cu層３，Ni層
４およびAu層５を順次積層して形成した素材を用意す
る。次いで、前記素材のAu層５面上に、たとえばフォト
リソグラフィ法によって、レジストパターン６を形成
し、非シアン系のヨウ素−ヨウ化カリウム系水溶液など
をエッチング液として、露出しているAu層５を選択的に
エッチング除去する（図２ (a)）。その後、エッチング
液を塩素系の第２塩化鉄水溶液に換えて、露出したNi層
４およびこのNi層４エッチング除去で露出するCu層３を
連続的にエッチング除去し、所要のパターニングを行っ
ている（図２ (b)）。
は、半導体素子などのデバイスをペレット状のまま実装
し、ワイヤボンディングなどによって電気的に接続する
場合、耐ボンディング性を考慮して、導体層（被ボンデ
ィング部などを含む配線部）にNi薄膜層を積層・配設
し、硬度を上げることも試みられている。たとえば、絶
縁性基材の主面に、蒸着法もしくはスパッター法などに
より、導電を主機能とするCu層，硬度アップを主機能と
するNi層，耐腐食性を主機能とするAu層を順次積層して
成る金属膜を導電体たとした配線構造が知られている。
そして、このような構成を採る電子部品は、次のような
工程を経て製造されている。図２ (a)， (b)は、製造の
実施態様を模式的に示したもので、絶縁性基材１の主面
に、接着層（たとえばTi層）２を介して、Cu層３，Ni層
４およびAu層５を順次積層して形成した素材を用意す
る。次いで、前記素材のAu層５面上に、たとえばフォト
リソグラフィ法によって、レジストパターン６を形成
し、非シアン系のヨウ素−ヨウ化カリウム系水溶液など
をエッチング液として、露出しているAu層５を選択的に
エッチング除去する（図２ (a)）。その後、エッチング
液を塩素系の第２塩化鉄水溶液に換えて、露出したNi層
４およびこのNi層４エッチング除去で露出するCu層３を
連続的にエッチング除去し、所要のパターニングを行っ
ている（図２ (b)）。
【０００４】
【発明が解決しようとする課題】しかし、上記従来の電
子部品の製造方法の場合は、次のような不都合な問題が
ある。すなわち、Ni層４およびCu層３のエッチングに、
塩素系の第２塩化鉄水溶液を用いて、連続的に所要の選
択的にエッチングが進められる。ところで、塩素系の第
２塩化鉄水溶液に対するNi：Cuのエッチングレート比を
みると、 1： 2〜2.5なので、 (a)均一なエッチングが
進行すること， (b)Ni層４やCu層３の均一な厚さである
こと， (c)エッチング液の浸透が起こらない程度にNi層
４やCu層３が緻密であることなどが十分に確保されない
限り、前記図２ (b)に例示するごとく、Cu層３について
大きなサイドエッチングが起こる。そして、このCu層３
についてのサイドエッチング現象は、たとえば実装用配
線板の場合、信頼性などの点で問題を提起する。すなわ
ち、実装用配線板では、一般的に周辺部に接続用端子を
配設した構成が採られており、面方向からの被エッチン
グ領域が小さい周辺部ほど、前記Cu層３のサイドエッチ
ング現象の影響を受けるので、Cu層３の断面が低減され
た導電体を構成していることになって、電気的接続の信
頼性など損なわれる。このような問題は、実装するディ
バイスの端子数が指数的に増加している現状、さらには
配線パターンや端子部の微細化において由々しい問題で
ある。
子部品の製造方法の場合は、次のような不都合な問題が
ある。すなわち、Ni層４およびCu層３のエッチングに、
塩素系の第２塩化鉄水溶液を用いて、連続的に所要の選
択的にエッチングが進められる。ところで、塩素系の第
２塩化鉄水溶液に対するNi：Cuのエッチングレート比を
みると、 1： 2〜2.5なので、 (a)均一なエッチングが
進行すること， (b)Ni層４やCu層３の均一な厚さである
こと， (c)エッチング液の浸透が起こらない程度にNi層
４やCu層３が緻密であることなどが十分に確保されない
限り、前記図２ (b)に例示するごとく、Cu層３について
大きなサイドエッチングが起こる。そして、このCu層３
についてのサイドエッチング現象は、たとえば実装用配
線板の場合、信頼性などの点で問題を提起する。すなわ
ち、実装用配線板では、一般的に周辺部に接続用端子を
配設した構成が採られており、面方向からの被エッチン
グ領域が小さい周辺部ほど、前記Cu層３のサイドエッチ
ング現象の影響を受けるので、Cu層３の断面が低減され
た導電体を構成していることになって、電気的接続の信
頼性など損なわれる。このような問題は、実装するディ
バイスの端子数が指数的に増加している現状、さらには
配線パターンや端子部の微細化において由々しい問題で
ある。
【０００５】本発明は、上記事情に対処してなされたも
ので、Cu層のサイドエッチングを防止し、高精度で、信
頼性の高い薄膜配線などとして機能する導体層を備えた
電子部品を歩留まりよく得ることが可能な製造方法の提
供を目的とする。
ので、Cu層のサイドエッチングを防止し、高精度で、信
頼性の高い薄膜配線などとして機能する導体層を備えた
電子部品を歩留まりよく得ることが可能な製造方法の提
供を目的とする。
【０００６】
【課題を解決するための手段】本発明に係る電子部品の
製造方法は、基材の主面にCu層，Ni層およびAu層を順次
積層して被着，形成する工程と、前記基材面に積層・形
成した金属膜面に所定パターンのレジストマスクを形成
する工程と、前記レジストパターンの被覆部以外の露出
した領域を、ヨウ素−ヨウ化カリウム水溶液、硝酸−メ
チルアルコール系混合液で連続的にウェットエッチング
処理し、Cu層面に生成した黒化層をエッチングバリヤと
してAu層およびNi層を順次選択的にエッチング除去する
工程と、前記Cu層面に生成させたエッチングバリヤ層を
除去し、露出したCu層を選択的にエッチング除去する工
程と、前記レジストパターンを除去する工程とを具備し
て成ることを特徴とする。
製造方法は、基材の主面にCu層，Ni層およびAu層を順次
積層して被着，形成する工程と、前記基材面に積層・形
成した金属膜面に所定パターンのレジストマスクを形成
する工程と、前記レジストパターンの被覆部以外の露出
した領域を、ヨウ素−ヨウ化カリウム水溶液、硝酸−メ
チルアルコール系混合液で連続的にウェットエッチング
処理し、Cu層面に生成した黒化層をエッチングバリヤと
してAu層およびNi層を順次選択的にエッチング除去する
工程と、前記Cu層面に生成させたエッチングバリヤ層を
除去し、露出したCu層を選択的にエッチング除去する工
程と、前記レジストパターンを除去する工程とを具備し
て成ることを特徴とする。
【０００７】本発明において、薄膜配線パターンを形成
する基材は、たとえばセラミックス系基板，表面に絶縁
体層を形成・具備した金属板、あるいは少なくとも一層
の薄膜配線層を内蔵しているものであってもよい。
する基材は、たとえばセラミックス系基板，表面に絶縁
体層を形成・具備した金属板、あるいは少なくとも一層
の薄膜配線層を内蔵しているものであってもよい。
【０００８】なお、上記本発明は、次のような知見に基
づいて成されたものである。すなわち、Au層のエッチン
グ液として、ヨウ素−ヨウ化カリウム水溶液を用いてAu
層のウェットエッチングを進めた後、引き続いてNi層の
エッチング液として、硝酸−メチルアルコール系混合液
でウェットエッチング処理した場合、前記両エッチング
液の相互的な作用に基づくと考えられる黒化層がCu層の
表面に形成（生成）される。そして、この黒化層がCu層
に対するエッチングバリヤ層として働き、Ni層のエッチ
ング時におけるCu層のエッチングを容易に防止し、前記
のようなサイドエッチング現象などが解消されるという
実験的な結果に基づくものである。
づいて成されたものである。すなわち、Au層のエッチン
グ液として、ヨウ素−ヨウ化カリウム水溶液を用いてAu
層のウェットエッチングを進めた後、引き続いてNi層の
エッチング液として、硝酸−メチルアルコール系混合液
でウェットエッチング処理した場合、前記両エッチング
液の相互的な作用に基づくと考えられる黒化層がCu層の
表面に形成（生成）される。そして、この黒化層がCu層
に対するエッチングバリヤ層として働き、Ni層のエッチ
ング時におけるCu層のエッチングを容易に防止し、前記
のようなサイドエッチング現象などが解消されるという
実験的な結果に基づくものである。
【０００９】
【作用】本発明に係る電子部品の製造方法では、積層さ
れたAu層の選択的なエッチングに引き続く、Ni層，Cu層
の選択的なエッチングによるパターニングにおいて、Cu
層面に生成される黒化層がCu層に対するエッチングバリ
ヤ層として作用し、Ni層のみをエッチングする。つま
り、Ni層のエッチング過程では、Cu層のエッチングが全
面的に回避されるので、導電を主機能とする所定の断面
形状のCu層を有する導体層を具備した電子部品を容易に
得ることができる。
れたAu層の選択的なエッチングに引き続く、Ni層，Cu層
の選択的なエッチングによるパターニングにおいて、Cu
層面に生成される黒化層がCu層に対するエッチングバリ
ヤ層として作用し、Ni層のみをエッチングする。つま
り、Ni層のエッチング過程では、Cu層のエッチングが全
面的に回避されるので、導電を主機能とする所定の断面
形状のCu層を有する導体層を具備した電子部品を容易に
得ることができる。
【００１０】
【実施例】以下、図１ (a)， (b)， (c)および (d)を参
照して、本発明の実施例を説明する。
照して、本発明の実施例を説明する。
【００１１】図１ (a)， (b)， (c)および (d)は、本発
明の実施態様例を模式的に示す断面図である。先ず、図
１ (a)に示すごとく、たとえばセラミックス板などの絶
縁性基板７主面に、たとえばTiから成る厚さ 0.1μm 程
度の接着層８を設け、この接着層８面上に、蒸着もしく
はスパッターによって厚さ 1〜 3μm 程度のCu層９，厚
さ 1〜 2μm のNi層10，および厚さ 0.5〜 3μm 程度の
Au層11を順次着膜（成膜）した。次いで、前記Au層11面
上に、たとえば粘度30〜150 CPのフォトレジストを、た
とえば1500〜2500 rpmでスピンコートし、ホットプレー
トにて90〜 120℃でベークして厚さ 1〜10μm のフォト
レジスト層を設けた。その後、露光装置によって所定の
マスクを介し、たとえば波長 365nmの光線を 500〜1000
mJ／cm2のエネルギーで露光してから、たとえばパドル
現像を30〜60 sec× 2回行って、図１ (b)に示すごと
く、所定のエッチングレジストパターン12を設けた。
明の実施態様例を模式的に示す断面図である。先ず、図
１ (a)に示すごとく、たとえばセラミックス板などの絶
縁性基板７主面に、たとえばTiから成る厚さ 0.1μm 程
度の接着層８を設け、この接着層８面上に、蒸着もしく
はスパッターによって厚さ 1〜 3μm 程度のCu層９，厚
さ 1〜 2μm のNi層10，および厚さ 0.5〜 3μm 程度の
Au層11を順次着膜（成膜）した。次いで、前記Au層11面
上に、たとえば粘度30〜150 CPのフォトレジストを、た
とえば1500〜2500 rpmでスピンコートし、ホットプレー
トにて90〜 120℃でベークして厚さ 1〜10μm のフォト
レジスト層を設けた。その後、露光装置によって所定の
マスクを介し、たとえば波長 365nmの光線を 500〜1000
mJ／cm2のエネルギーで露光してから、たとえばパドル
現像を30〜60 sec× 2回行って、図１ (b)に示すごと
く、所定のエッチングレジストパターン12を設けた。
【００１２】次いで、前記レジストパターニングした最
上層のAu層11について、ヨウ素−ヨウ化カリウム水溶液
をエッチング液として、30〜 180 secエッチング処理を
施した。引き続いて、硝酸−メチルアルコール混合液を
エッチング液として、前記Au層11の選択的なエッチング
で露出したNi層10について、60〜 180 secエッチング処
理を施した。このNi層10についてのエッチング処理過程
で、図１ (c)に示すごとく、露出するCu層９面に、前記
両エッチング液の相互作用に起因すると考えられる薄い
黒化層13が生成しており、この黒化層13によってCu層９
のエッチングが全面的に回避・防止されていた。
上層のAu層11について、ヨウ素−ヨウ化カリウム水溶液
をエッチング液として、30〜 180 secエッチング処理を
施した。引き続いて、硝酸−メチルアルコール混合液を
エッチング液として、前記Au層11の選択的なエッチング
で露出したNi層10について、60〜 180 secエッチング処
理を施した。このNi層10についてのエッチング処理過程
で、図１ (c)に示すごとく、露出するCu層９面に、前記
両エッチング液の相互作用に起因すると考えられる薄い
黒化層13が生成しており、この黒化層13によってCu層９
のエッチングが全面的に回避・防止されていた。
【００１３】その後、第２塩化鉄水溶液で処理して、前
記Cu層９面の黒化層13をエッチング除去してから、過硫
酸アンモニウム水溶液をエッチング液として、前記Ni層
10の選択的なエッチングで露出したCu層９について、 1
20〜 360 secエッチング処理を施した。なお、前記黒化
層13は非常に薄いので、この黒化層13のエッチング除去
の影響は非常に小さく、Cu層９の膜厚さの不均一性や、
後続のCu層９のエッチング量のバラツキなどにほとんど
影響しないことも確認された。
記Cu層９面の黒化層13をエッチング除去してから、過硫
酸アンモニウム水溶液をエッチング液として、前記Ni層
10の選択的なエッチングで露出したCu層９について、 1
20〜 360 secエッチング処理を施した。なお、前記黒化
層13は非常に薄いので、この黒化層13のエッチング除去
の影響は非常に小さく、Cu層９の膜厚さの不均一性や、
後続のCu層９のエッチング量のバラツキなどにほとんど
影響しないことも確認された。
【００１４】前記Cu層９の選択的なエッチング除去によ
り、所要のパターニングを行った後、たとえばエチレン
ジアミン四酢酸，過酸化水素系の混合液をエッチング液
として、さらに 120〜 240 secエッチング処理を行って
露出している接着層８をエッチング除去してから、たと
えばアセトン中に15〜60 sec程度浸漬して、前記レジス
トパターン13を溶解，剥離により除去する。この一連の
工程によって、図１ (d)に断面的に示すごとく、Cu層９
のサイドエッチングが抑制され、積層されている各金属
層９，10，11がほぼ同一幅の導電体パターンを備えた電
子部品が得られた。 さらに、前記導電体パターンの形
成手段を応用することにより、多層型の薄膜配線基板を
製造することも可能である。すなわち、上記のごとくし
て、所定の導電体パターン（薄膜配線パターン）を形成
した後、その薄膜配線パターン形成面に、たとえばポリ
イミド樹脂などをスピンコート法などで塗布し、乾燥・
硬化させて層間絶縁体層を形成する。そして、この層間
絶縁体層面上に、前記薄膜配線パターンの形成手段に準
じて、図１ (a)〜 (d)に示したような工程を適宜繰り返
すことにより、所要の多層薄膜配線基板を形成し得る。
なお、この多層薄膜配線基板の製造工程においては、層
間絶縁体層を貫通する接続部によって所要の薄膜配線
５′パターン層間の電気的な接続を行う。
り、所要のパターニングを行った後、たとえばエチレン
ジアミン四酢酸，過酸化水素系の混合液をエッチング液
として、さらに 120〜 240 secエッチング処理を行って
露出している接着層８をエッチング除去してから、たと
えばアセトン中に15〜60 sec程度浸漬して、前記レジス
トパターン13を溶解，剥離により除去する。この一連の
工程によって、図１ (d)に断面的に示すごとく、Cu層９
のサイドエッチングが抑制され、積層されている各金属
層９，10，11がほぼ同一幅の導電体パターンを備えた電
子部品が得られた。 さらに、前記導電体パターンの形
成手段を応用することにより、多層型の薄膜配線基板を
製造することも可能である。すなわち、上記のごとくし
て、所定の導電体パターン（薄膜配線パターン）を形成
した後、その薄膜配線パターン形成面に、たとえばポリ
イミド樹脂などをスピンコート法などで塗布し、乾燥・
硬化させて層間絶縁体層を形成する。そして、この層間
絶縁体層面上に、前記薄膜配線パターンの形成手段に準
じて、図１ (a)〜 (d)に示したような工程を適宜繰り返
すことにより、所要の多層薄膜配線基板を形成し得る。
なお、この多層薄膜配線基板の製造工程においては、層
間絶縁体層を貫通する接続部によって所要の薄膜配線
５′パターン層間の電気的な接続を行う。
【００１５】上記では、絶縁性基板がセラミックス板の
場合を例示したが、これらに限定されないことは勿論で
ある。すなわち、絶縁性基板としては、たとえばアルミ
ナなどのセラミックス系に限らず、ガラス系，窒化アル
ミ系，窒化ケイ素系、あるいはポリイミド樹脂フイル
ム，ポリイミド−ガラスクロス系などの耐熱樹脂系でも
よい。また、エッチングマスクは、フォトレジストドラ
イフイルムや紫外線照射硬化型の樹脂を素材としてもよ
く、さらに、レジストパターンの溶解，剥離液も、アセ
トンの他たとえばジエチレングリコール−モノブチルエ
ーテルを主成分とする剥離液なども使用し得る。
場合を例示したが、これらに限定されないことは勿論で
ある。すなわち、絶縁性基板としては、たとえばアルミ
ナなどのセラミックス系に限らず、ガラス系，窒化アル
ミ系，窒化ケイ素系、あるいはポリイミド樹脂フイル
ム，ポリイミド−ガラスクロス系などの耐熱樹脂系でも
よい。また、エッチングマスクは、フォトレジストドラ
イフイルムや紫外線照射硬化型の樹脂を素材としてもよ
く、さらに、レジストパターンの溶解，剥離液も、アセ
トンの他たとえばジエチレングリコール−モノブチルエ
ーテルを主成分とする剥離液なども使用し得る。
【００１６】
【発明の効果】上記説明から分かるように、本発明に係
るCu−Ni−Au積層型の導電体パターンを具備して成る電
子部品の製造方法によれば、狭ピッチもしくは配線幅の
狭い場合でも、高精度にパターニングされた導電体パタ
ーンを有する電子部品を歩留まりよく製造することが可
能となる。つまり、Cu−Ni−Au積層型の導電体パターン
を形成するとき、特に顕著なCu層におけるサイドエッチ
ングが抑制ないし防止されるので、所定の狭ピッチで
も、また導電体パターン幅が狭くても、常に断面がほぼ
方形や長方形の形態を採ることになる。したがって、所
要の薄膜パターンを容易に、かつ高精度に形成し得るこ
とになり、たとえば絶縁樹脂をスピンコート法などによ
り塗布・焼き付けて層間絶縁層など形成する場合、ボイ
ドなど残らない緻密な絶縁層の形成が可能となり、特性
的に信頼性の高い電子部品を歩留まりよく得られること
になる。
るCu−Ni−Au積層型の導電体パターンを具備して成る電
子部品の製造方法によれば、狭ピッチもしくは配線幅の
狭い場合でも、高精度にパターニングされた導電体パタ
ーンを有する電子部品を歩留まりよく製造することが可
能となる。つまり、Cu−Ni−Au積層型の導電体パターン
を形成するとき、特に顕著なCu層におけるサイドエッチ
ングが抑制ないし防止されるので、所定の狭ピッチで
も、また導電体パターン幅が狭くても、常に断面がほぼ
方形や長方形の形態を採ることになる。したがって、所
要の薄膜パターンを容易に、かつ高精度に形成し得るこ
とになり、たとえば絶縁樹脂をスピンコート法などによ
り塗布・焼き付けて層間絶縁層など形成する場合、ボイ
ドなど残らない緻密な絶縁層の形成が可能となり、特性
的に信頼性の高い電子部品を歩留まりよく得られること
になる。
【図１】本発明に係る薄膜配線パターンの形成方法の実
施態様例を模式的に示すもので、 (a)は素材の構成例を
示す断面図、 (b)はCu−Ni−Au積層面にレジストパター
ンを設けた状態を示す断面図、 (c)はCu−Ni−Au積層膜
中Ni層，Au層を選択エッチング処理したときの状態を示
す断面図、 (d)はCu層，接着層の選択エッチング後、レ
ジストパターンを除去した状態を示す断面図。
施態様例を模式的に示すもので、 (a)は素材の構成例を
示す断面図、 (b)はCu−Ni−Au積層面にレジストパター
ンを設けた状態を示す断面図、 (c)はCu−Ni−Au積層膜
中Ni層，Au層を選択エッチング処理したときの状態を示
す断面図、 (d)はCu層，接着層の選択エッチング後、レ
ジストパターンを除去した状態を示す断面図。
【図２】従来の薄膜配線パターンの形成方法の実施態様
を模式的に示すもので、 (a)はCu−Ni−Au積層膜中Au層
を選択エッチング処理したときの状態を示す断面図、
(b)はAu層の選択エッチングで露出した領域のCu層，Ni
層を選択エッチング処理したときの状態を示す断面図。
を模式的に示すもので、 (a)はCu−Ni−Au積層膜中Au層
を選択エッチング処理したときの状態を示す断面図、
(b)はAu層の選択エッチングで露出した領域のCu層，Ni
層を選択エッチング処理したときの状態を示す断面図。
１，７…絶縁性基板 ２，８…接着層 ３，９…Cu
層 ４，10…Ni層 ５，11…Au層 ６，12…レジストパターン 13…黒
化層
層 ４，10…Ni層 ５，11…Au層 ６，12…レジストパターン 13…黒
化層
Claims (1)
- 【請求項１】 基材の主面にCu層，Ni層およびAu層を順
次積層して被着，形成する工程と、 前記基材面に積層・形成した金属膜面に所定パターンの
レジストパターンを形成する工程と、 前記レジストマスクの被覆部以外の露出した領域を、ヨ
ウ素−ヨウ化カリウム水溶液、硝酸−メチルアルコール
系混合液で連続的にウェットエッチング処理し、Cu層面
に生成する黒化層をエッチングバリヤとしてAu層および
Ni層を順次選択的にエッチング除去する工程と、 前記Cu層面に生成させたエッチングバリヤ層を除去し、
露出したCu層を選択的にエッチング除去する工程と、 前記レジストパターンを除去する工程とを具備して成る
ことを特徴とする電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9745594A JPH07307550A (ja) | 1994-05-11 | 1994-05-11 | 電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9745594A JPH07307550A (ja) | 1994-05-11 | 1994-05-11 | 電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07307550A true JPH07307550A (ja) | 1995-11-21 |
Family
ID=14192789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9745594A Withdrawn JPH07307550A (ja) | 1994-05-11 | 1994-05-11 | 電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07307550A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7473380B2 (en) | 2001-11-28 | 2009-01-06 | Sharp Kabushiki Kaisha | Etching liquid |
| KR101044787B1 (ko) * | 2008-06-30 | 2011-06-29 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
| CN103311223A (zh) * | 2013-06-14 | 2013-09-18 | 深圳市创智成功科技有限公司 | 晶圆电镀镍金产品及其制备方法 |
| JPWO2018221183A1 (ja) * | 2017-05-29 | 2020-03-26 | 住友金属鉱山株式会社 | 透明導電性基板の製造方法、透明導電性基板 |
| CN112928020A (zh) * | 2021-02-08 | 2021-06-08 | 江苏艾森半导体材料股份有限公司 | 一种金镍膜层的蚀刻方法及其应用 |
-
1994
- 1994-05-11 JP JP9745594A patent/JPH07307550A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7473380B2 (en) | 2001-11-28 | 2009-01-06 | Sharp Kabushiki Kaisha | Etching liquid |
| KR101044787B1 (ko) * | 2008-06-30 | 2011-06-29 | 삼성전기주식회사 | 인쇄회로기판 제조방법 |
| CN103311223A (zh) * | 2013-06-14 | 2013-09-18 | 深圳市创智成功科技有限公司 | 晶圆电镀镍金产品及其制备方法 |
| JPWO2018221183A1 (ja) * | 2017-05-29 | 2020-03-26 | 住友金属鉱山株式会社 | 透明導電性基板の製造方法、透明導電性基板 |
| CN112928020A (zh) * | 2021-02-08 | 2021-06-08 | 江苏艾森半导体材料股份有限公司 | 一种金镍膜层的蚀刻方法及其应用 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3846166A (en) | Method of producing multilayer wiring structure of integrated circuit | |
| JP3630777B2 (ja) | マルチチップ・モジュールの製造方法 | |
| JP2920854B2 (ja) | ビィアホール構造及びその形成方法 | |
| JPH0837376A (ja) | 多層回路基板の製造方法 | |
| JPS6350860B2 (ja) | ||
| JPH053159B2 (ja) | ||
| US6020261A (en) | Process for forming high aspect ratio circuit features | |
| JP4282777B2 (ja) | 半導体装置用基板及び半導体装置の製造方法 | |
| JP2688446B2 (ja) | 多層配線基板およびその製造方法 | |
| JPH07307550A (ja) | 電子部品の製造方法 | |
| JPH07307549A (ja) | 薄膜配線パターンの形成方法および薄膜配線基板の製造方法 | |
| JP2004103911A (ja) | 配線形成方法 | |
| JP2001345205A (ja) | プリント基板における薄膜抵抗体素子の形成方法、薄膜抵抗体素子及び薄膜コンデンサ素子 | |
| US3811973A (en) | Technique for the fabrication of a bilevel thin film integrated circuit | |
| JP2011258871A (ja) | 回路基板及びその製造方法 | |
| JPH07131155A (ja) | 多層配線基板の製造方法及び多層配線基板 | |
| JP2530008B2 (ja) | 配線基板の製造方法 | |
| JP2003069230A (ja) | 薄膜多層配線基板 | |
| JP2825050B2 (ja) | 多層配線基板 | |
| KR100907721B1 (ko) | 회로 기판 및 이의 제조 방법 | |
| JP2005129665A (ja) | 半導体装置およびその製造方法 | |
| KR0173178B1 (ko) | 반도체 금속막 식각공정 | |
| JPH0330295B2 (ja) | ||
| JP3036086B2 (ja) | 半導体装置の製造方法 | |
| JPH0240232B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010731 |