JPH0240232B2 - - Google Patents
Info
- Publication number
- JPH0240232B2 JPH0240232B2 JP61137318A JP13731886A JPH0240232B2 JP H0240232 B2 JPH0240232 B2 JP H0240232B2 JP 61137318 A JP61137318 A JP 61137318A JP 13731886 A JP13731886 A JP 13731886A JP H0240232 B2 JPH0240232 B2 JP H0240232B2
- Authority
- JP
- Japan
- Prior art keywords
- polyimide film
- film
- polyimide
- metal
- metal mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229920001721 polyimide Polymers 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 239000010410 layer Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 16
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 239000004642 Polyimide Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000004381 surface treatment Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、Ga，As，ICのような高速動作の集
積回路素子を実装するための回路基板に係り、特
にポリイミド膜を層間絶縁層に用いた多層構造の
高速素子実装用回路基板の製造方法に関する。
積回路素子を実装するための回路基板に係り、特
にポリイミド膜を層間絶縁層に用いた多層構造の
高速素子実装用回路基板の製造方法に関する。
集積回路の実装用回路基板には従来よりプリン
ト配線基板やセラミツク多層配線基板が多く使用
されてきたが、近年特にGa，As，ICのような高
速で論理動作する集積回路素子を実装するのに適
した回路基板として、ポリイミド多層基板が注目
されている。このポリイミド多層基板は、ポリイ
ミド膜を多層の配線層間の絶縁のための層間絶縁
層に使用した多層基板であり、プリント基板の優
れた電気的特性と、セラミツク多層基板の高い配
線収容能力を併せ持つている。ポリイミド膜が選
ばれる理由は、低誘電率であること、400℃以上
の耐熱温度を持ち配線層等の形成時の高温プロセ
スに耐えられること、段差被覆性（下地の段差に
よらず表面を平坦にできること）、およびスピン
コート等の方法により容易に厚く着膜できること
等である。
ト配線基板やセラミツク多層配線基板が多く使用
されてきたが、近年特にGa，As，ICのような高
速で論理動作する集積回路素子を実装するのに適
した回路基板として、ポリイミド多層基板が注目
されている。このポリイミド多層基板は、ポリイ
ミド膜を多層の配線層間の絶縁のための層間絶縁
層に使用した多層基板であり、プリント基板の優
れた電気的特性と、セラミツク多層基板の高い配
線収容能力を併せ持つている。ポリイミド膜が選
ばれる理由は、低誘電率であること、400℃以上
の耐熱温度を持ち配線層等の形成時の高温プロセ
スに耐えられること、段差被覆性（下地の段差に
よらず表面を平坦にできること）、およびスピン
コート等の方法により容易に厚く着膜できること
等である。
ところで、Ga，As，ICのような高速素子を実
装する場合には、実装用回路基板の配線上での信
号反射という問題が新たに発生する。このため配
線の特性インピーダンスを揃えて整合をとる必要
がある。配線の特性インピーダンスとしては、
50Ω程度が一般に選ばれる。特性インピーダンス
は主として、配線層に接している誘電体としての
層間絶縁層の誘電率，膜厚等により決定される。
ポリイミド膜（比誘電率εr＝3.5）の場合、50Ωの
特性インピーダンスを得るには、配線幅が50μm
として、25μmもの極めて大きい膜厚が要求され
る。
装する場合には、実装用回路基板の配線上での信
号反射という問題が新たに発生する。このため配
線の特性インピーダンスを揃えて整合をとる必要
がある。配線の特性インピーダンスとしては、
50Ω程度が一般に選ばれる。特性インピーダンス
は主として、配線層に接している誘電体としての
層間絶縁層の誘電率，膜厚等により決定される。
ポリイミド膜（比誘電率εr＝3.5）の場合、50Ωの
特性インピーダンスを得るには、配線幅が50μm
として、25μmもの極めて大きい膜厚が要求され
る。
一方、層間絶縁層には当然のことながら両側の
配線層間を電気的に接続するためのスルーホール
や、所要の回路パターンに対応したパターンが必
要である。しかしながら、一般に5μm以上の膜厚
のポリイミド膜に微細なスルーホールやパターン
を形成することは非常に困難である。すなわち、
スルーホールおよびパターン形成工程をウエツト
エツチングで行なう場合、通常のIC製造プロセ
スにおけるような1μm以下の膜厚のポリイミド膜
にスルーホールやパターンを形成することは、従
来のフオトレジスト法により容易であるが、5μm
以上というような厚いポリイミド膜にフオトレジ
スト法によりスルーホールやパターンを形成しよ
うとすると、ポリイミド膜がエツチングされ終わ
るより先に、レジストがエツチングされてしまう
という問題が発生する。
配線層間を電気的に接続するためのスルーホール
や、所要の回路パターンに対応したパターンが必
要である。しかしながら、一般に5μm以上の膜厚
のポリイミド膜に微細なスルーホールやパターン
を形成することは非常に困難である。すなわち、
スルーホールおよびパターン形成工程をウエツト
エツチングで行なう場合、通常のIC製造プロセ
スにおけるような1μm以下の膜厚のポリイミド膜
にスルーホールやパターンを形成することは、従
来のフオトレジスト法により容易であるが、5μm
以上というような厚いポリイミド膜にフオトレジ
スト法によりスルーホールやパターンを形成しよ
うとすると、ポリイミド膜がエツチングされ終わ
るより先に、レジストがエツチングされてしまう
という問題が発生する。
第２図はこの様子を示すもので、ガラス、アル
ミナ等の基板１１上に第１の配線層１２が形成さ
れ、この上に層間絶縁層としてのポリイミド膜１
３が着膜されている。ポリイミド膜１３にスルー
ホール等を形成するために、フオトレジスト１４
（例えば東京応化社製OMR―85）を形成し、露
光の後ヒドラジン系のエツチヤントを用いてポリ
イミド膜１３をエツチングすると、図のようにポ
リイミド膜１３が底部までエツチングされより以
前にレジスト１４がエツチングされる結果、必要
以上の大きさのスルーホール１５が形成されてし
まう。すなわち、微細なスルーホールやパターン
の形成ができないという問題があつた。
ミナ等の基板１１上に第１の配線層１２が形成さ
れ、この上に層間絶縁層としてのポリイミド膜１
３が着膜されている。ポリイミド膜１３にスルー
ホール等を形成するために、フオトレジスト１４
（例えば東京応化社製OMR―85）を形成し、露
光の後ヒドラジン系のエツチヤントを用いてポリ
イミド膜１３をエツチングすると、図のようにポ
リイミド膜１３が底部までエツチングされより以
前にレジスト１４がエツチングされる結果、必要
以上の大きさのスルーホール１５が形成されてし
まう。すなわち、微細なスルーホールやパターン
の形成ができないという問題があつた。
本発明はこのような従来の問題点に鑑みてなさ
れたもので、層間絶縁層となる膜厚の厚いポリイ
ミド膜に微細なスルーホールやパターンを容易に
形成できる高速素子実装用回路基板の製造方法を
提供することを目的とする。
れたもので、層間絶縁層となる膜厚の厚いポリイ
ミド膜に微細なスルーホールやパターンを容易に
形成できる高速素子実装用回路基板の製造方法を
提供することを目的とする。
本発明はこの目的を達成するため、層間絶縁層
となるポリイミド膜をプラズマにより表面処理し
た後、その上にチタン材料からなる金属膜を一様
に形成し、次いでこの金属膜をフオトエツチング
等によりパターンニングして金属マスクを形成
し、この金属マスクを用いてヒドラジン系のエツ
チヤントによりポリイミド膜にスルーホールやパ
ターンを形成することを特徴とする。
となるポリイミド膜をプラズマにより表面処理し
た後、その上にチタン材料からなる金属膜を一様
に形成し、次いでこの金属膜をフオトエツチング
等によりパターンニングして金属マスクを形成
し、この金属マスクを用いてヒドラジン系のエツ
チヤントによりポリイミド膜にスルーホールやパ
ターンを形成することを特徴とする。
すなわち、本発明では通常のレジストに代えて
チタン材料からなる金属マスクを使用し、かつこ
の金属マスクとなる金属膜を形成するに当り、ポ
リイミド膜に予めプラズマ表面処理を施すことを
骨子としている。金属マスクは従来ドライエツチ
ングの場合に使用されていたが、本発明では特に
ポリイミド膜のヒドラジン系エツチヤントに対す
るチタン材料の不溶性に着目して、膜厚の極めて
厚いポリイミド膜のウエツトエツチング用マスク
としてチタン材料からなる金属マスクを使用した
点が、従来の金属マスクの使用法とは異なる。
チタン材料からなる金属マスクを使用し、かつこ
の金属マスクとなる金属膜を形成するに当り、ポ
リイミド膜に予めプラズマ表面処理を施すことを
骨子としている。金属マスクは従来ドライエツチ
ングの場合に使用されていたが、本発明では特に
ポリイミド膜のヒドラジン系エツチヤントに対す
るチタン材料の不溶性に着目して、膜厚の極めて
厚いポリイミド膜のウエツトエツチング用マスク
としてチタン材料からなる金属マスクを使用した
点が、従来の金属マスクの使用法とは異なる。
本発明によれば、チタン材料からなる金属マス
クを使用し、かつヒドラジン系のエツチヤントを
使用したウエツトエツチングによりポリイミド膜
のスルーホールやパターンを形成するため、通常
のレジストを用いてのウエツトエツチングの場合
と異なり、配線層の特性インピーダンスの関係か
ら膜厚が例えば5μm以上というような厚いポリイ
ミド膜に対しても、マスク（レジスト）のエツチ
ングを伴わずにポリイミド膜のみを正しくエツチ
ングすることができる。従つて、微細なスルーホ
ールおよびパターンの形成ができ、高密度実装が
可能となる。
クを使用し、かつヒドラジン系のエツチヤントを
使用したウエツトエツチングによりポリイミド膜
のスルーホールやパターンを形成するため、通常
のレジストを用いてのウエツトエツチングの場合
と異なり、配線層の特性インピーダンスの関係か
ら膜厚が例えば5μm以上というような厚いポリイ
ミド膜に対しても、マスク（レジスト）のエツチ
ングを伴わずにポリイミド膜のみを正しくエツチ
ングすることができる。従つて、微細なスルーホ
ールおよびパターンの形成ができ、高密度実装が
可能となる。
更に、本発明においてはチタン材料からなる金
属膜の形成に際し、ポリイミド膜表面を予めプラ
ズマ処理することにより、ポリイミド膜とチタン
材料との接着性を改善することができる。これに
より、金属マスクとポリイミド膜との間〓へのエ
ツチヤントの侵入といつた問題がなくなり、所望
の形状のスルーホールおよびパターンを再現性良
く形成することがで可能となるため、ウエツトエ
ツチングの良好な再現性という特長と生かすこと
ができる。
属膜の形成に際し、ポリイミド膜表面を予めプラ
ズマ処理することにより、ポリイミド膜とチタン
材料との接着性を改善することができる。これに
より、金属マスクとポリイミド膜との間〓へのエ
ツチヤントの侵入といつた問題がなくなり、所望
の形状のスルーホールおよびパターンを再現性良
く形成することがで可能となるため、ウエツトエ
ツチングの良好な再現性という特長と生かすこと
ができる。
第１図を参照して、本発明の一実施例に係る高
速素子実装用回路基板の製造方法を説明する。
速素子実装用回路基板の製造方法を説明する。
まず、第１図ａに示すようにセラミツク基板や
ガラス基板のような絶縁性基板１上に第１の配線
層２を形成し、その上に層間絶縁層となるポリイ
ミド膜３および金属マスクとなる金属膜４を順次
形成する。
ガラス基板のような絶縁性基板１上に第１の配線
層２を形成し、その上に層間絶縁層となるポリイ
ミド膜３および金属マスクとなる金属膜４を順次
形成する。
ポリイミド膜３は例えば東レ社製SP―710、デ
ユポン社製2555、日立化成社製RIQ等が使用さ
れ、スピンコートにより5μm以上、例えば25μm
程度の膜厚に形成される。金属膜４は基本的には
なんでもよいが、Ti，Mo，Cr等、なかでも特に
Tiが好適であり、真空蒸着法、スパツタ法等に
より形成される。
ユポン社製2555、日立化成社製RIQ等が使用さ
れ、スピンコートにより5μm以上、例えば25μm
程度の膜厚に形成される。金属膜４は基本的には
なんでもよいが、Ti，Mo，Cr等、なかでも特に
Tiが好適であり、真空蒸着法、スパツタ法等に
より形成される。
金属膜４はウエツトエツチング用の金属マスク
として使用される関係上、ピンホールがあつては
まずいため、5000Å以上の厚さに形成されること
が望ましい。Ti膜は他の材料と比較して、それ
自身および下地層（ポリイミド膜３）にクラツク
を生じる等の問題を伴うことなく5000Å以上の膜
厚に形成できるとう利点があり、また下地層との
接着性が良く、さらに安価でもある。
として使用される関係上、ピンホールがあつては
まずいため、5000Å以上の厚さに形成されること
が望ましい。Ti膜は他の材料と比較して、それ
自身および下地層（ポリイミド膜３）にクラツク
を生じる等の問題を伴うことなく5000Å以上の膜
厚に形成できるとう利点があり、また下地層との
接着性が良く、さらに安価でもある。
ところで、金属膜４に上記のようなポリイミド
膜３との接着性の比較的優れたものを選んでも、
着膜したままの状態のポリイミド膜に対する接着
強度は２Kg／mm2以下と実用上十分ではない。そこ
で、本発明ではポリイミド膜３を形成した後、金
属膜４を形成する前に、プラズマにより表面処理
を施す。プラズマによる表面処理を行なうと、ポ
リイミド膜３の表面は物理的、化学的に活性化さ
れ、処理時間にもよるがポリイミド膜３に対する
金属膜４の接着強度は３Kg／mm2以上という実用上
十分な値が容易に得られるようになる。
膜３との接着性の比較的優れたものを選んでも、
着膜したままの状態のポリイミド膜に対する接着
強度は２Kg／mm2以下と実用上十分ではない。そこ
で、本発明ではポリイミド膜３を形成した後、金
属膜４を形成する前に、プラズマにより表面処理
を施す。プラズマによる表面処理を行なうと、ポ
リイミド膜３の表面は物理的、化学的に活性化さ
れ、処理時間にもよるがポリイミド膜３に対する
金属膜４の接着強度は３Kg／mm2以上という実用上
十分な値が容易に得られるようになる。
次に、第１図ｂに示すように金属膜４を通常の
レジストを使用してのフオトエツチングによりパ
ターニングして、金属マスク５を形成する。この
金属マスク５を用いて、ポリイミド膜３をヒドラ
ジン系のエツチヤント（例えば和光純薬社製HE
―１）によりエツチングし、第１図ｃに示すよう
にスルーホール６およびパターンを形成する。こ
の場合、前述したTi等の材料からなる金属マス
ク５は、ポリイミド用のヒドラジン系エツチヤン
トに対して不溶である。すなわち、通常のレジス
トのようにポリイミド膜３のウエツトエツチング
に際して金属マスク５自身がエツチングされるこ
とはない。従つて、この金属マスク５を用いての
ウエツトエツチングにより、ポリイミド膜３に所
望の微細なスルーホール６や、所望の回路パター
ンに対応した微細なパターンを問題なく形成する
ことが可能である。
レジストを使用してのフオトエツチングによりパ
ターニングして、金属マスク５を形成する。この
金属マスク５を用いて、ポリイミド膜３をヒドラ
ジン系のエツチヤント（例えば和光純薬社製HE
―１）によりエツチングし、第１図ｃに示すよう
にスルーホール６およびパターンを形成する。こ
の場合、前述したTi等の材料からなる金属マス
ク５は、ポリイミド用のヒドラジン系エツチヤン
トに対して不溶である。すなわち、通常のレジス
トのようにポリイミド膜３のウエツトエツチング
に際して金属マスク５自身がエツチングされるこ
とはない。従つて、この金属マスク５を用いての
ウエツトエツチングにより、ポリイミド膜３に所
望の微細なスルーホール６や、所望の回路パター
ンに対応した微細なパターンを問題なく形成する
ことが可能である。
最後に、金属マスク５を剥離・除去した後、第
１図ｄに示すようにポリイミド膜３上に第２の配
線層７を形成する。第２の配線層７はスルーホー
ル６を通して所要個所において第１の配線層２と
コンタクトする。こうして本実施例によれば、ポ
リイミド膜を層間絶縁層に用いた２層構造の高速
素子実装用回路基板が実現される。
１図ｄに示すようにポリイミド膜３上に第２の配
線層７を形成する。第２の配線層７はスルーホー
ル６を通して所要個所において第１の配線層２と
コンタクトする。こうして本実施例によれば、ポ
リイミド膜を層間絶縁層に用いた２層構造の高速
素子実装用回路基板が実現される。
このようにして本発明によつて得られる高速素
子実装用回路基板は、膜厚の十分に厚い（例えば
5μm以上）ポリイミド膜を層間絶縁層として形成
できるため、配線層の特性インピーダンスの所望
の値にすることが容易となり、高速パルス信号を
不要な反射を伴わずに伝送することができる。
子実装用回路基板は、膜厚の十分に厚い（例えば
5μm以上）ポリイミド膜を層間絶縁層として形成
できるため、配線層の特性インピーダンスの所望
の値にすることが容易となり、高速パルス信号を
不要な反射を伴わずに伝送することができる。
なお、本発明はその要旨を逸脱しない範囲で
種々変形して実施することが可能であり、例えば
実施例では２層の回路基板について説明したが、
層間絶縁用のポリイミド膜の形成と、配線層の形
成とを交互に繰返すことにより、さらに多層の回
路基板を実現する場合にも本発明を適用すること
ができる。
種々変形して実施することが可能であり、例えば
実施例では２層の回路基板について説明したが、
層間絶縁用のポリイミド膜の形成と、配線層の形
成とを交互に繰返すことにより、さらに多層の回
路基板を実現する場合にも本発明を適用すること
ができる。
第１図ａ〜ｄは本発明の一実施例に係る高速素
子実装用回路基板の製造方法を説明するための工
程断面図、第２図は高速素子実装用回路基板にお
ける層間絶縁層にポリイミド膜を使用した場合の
従来の問題点を説明するための断面図である。 １…基板、２…第１の配線層、３…層間絶縁用
のポリイミド膜、４…金属膜、５…金属マスク、
６…スルーホール、７…第２の配線層。
子実装用回路基板の製造方法を説明するための工
程断面図、第２図は高速素子実装用回路基板にお
ける層間絶縁層にポリイミド膜を使用した場合の
従来の問題点を説明するための断面図である。 １…基板、２…第１の配線層、３…層間絶縁用
のポリイミド膜、４…金属膜、５…金属マスク、
６…スルーホール、７…第２の配線層。
Claims (1)
- １ 多層の配線層間を絶縁するための層間絶縁層
ポリイミド膜を使用した高速素子実装用回路基板
の製造方法において、前記ポリイミド膜をプラズ
マにより表面処理する工程と、この表面処理され
たポリイミド膜上にチタン材料からなる金属膜を
一様に形成する工程と、この金属膜をパターンニ
ングして金属マスクを形成する工程と、この金属
マスクを用いてヒドラジン系のエツチヤントによ
りウエツトエツチングを行い、前記ポリイミド膜
にスルーホール及びパターンを形成する工程を含
むことを特徴とする高速素子実装用回路基板の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13731886A JPS62295494A (ja) | 1986-06-14 | 1986-06-14 | 高速素子実装用回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13731886A JPS62295494A (ja) | 1986-06-14 | 1986-06-14 | 高速素子実装用回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62295494A JPS62295494A (ja) | 1987-12-22 |
| JPH0240232B2 true JPH0240232B2 (ja) | 1990-09-10 |
Family
ID=15195878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13731886A Granted JPS62295494A (ja) | 1986-06-14 | 1986-06-14 | 高速素子実装用回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62295494A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0368193A (ja) * | 1989-08-05 | 1991-03-25 | Nippon Mektron Ltd | 可撓性回路基板の両面導通部及びその形成法 |
| JPH0368194A (ja) * | 1989-08-05 | 1991-03-25 | Nippon Mektron Ltd | 可撓性回路基板に於ける両面導通部の形成法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51111089A (en) * | 1975-03-26 | 1976-10-01 | Hitachi Ltd | Semiconductor device manufucturing process |
| JPS5313199A (en) * | 1976-07-20 | 1978-02-06 | Philips Nv | Method of manufacturing magnetic device |
| JPS5824039A (ja) * | 1981-08-05 | 1983-02-12 | Fujita Corp | 重機の車体角度検知装置 |
-
1986
- 1986-06-14 JP JP13731886A patent/JPS62295494A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51111089A (en) * | 1975-03-26 | 1976-10-01 | Hitachi Ltd | Semiconductor device manufucturing process |
| JPS5313199A (en) * | 1976-07-20 | 1978-02-06 | Philips Nv | Method of manufacturing magnetic device |
| JPS5824039A (ja) * | 1981-08-05 | 1983-02-12 | Fujita Corp | 重機の車体角度検知装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62295494A (ja) | 1987-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6020261A (en) | Process for forming high aspect ratio circuit features | |
| JP2006100631A (ja) | 配線基板及びその製造方法 | |
| JP2688446B2 (ja) | 多層配線基板およびその製造方法 | |
| US6150074A (en) | Method of forming electrically conductive wiring pattern | |
| JPH0240232B2 (ja) | ||
| JPH07307549A (ja) | 薄膜配線パターンの形成方法および薄膜配線基板の製造方法 | |
| JP3172711B2 (ja) | 転写媒体とその製造方法及びその転写媒体を使った配線パターンの製造方法 | |
| JP2530008B2 (ja) | 配線基板の製造方法 | |
| JP3941463B2 (ja) | 多層プリント配線板の製造方法 | |
| JPH07131155A (ja) | 多層配線基板の製造方法及び多層配線基板 | |
| JPS62295493A (ja) | 高速素子実装用回路基板の製造方法 | |
| JPH07307550A (ja) | 電子部品の製造方法 | |
| JP2825050B2 (ja) | 多層配線基板 | |
| JP4252227B2 (ja) | 両面可撓性回路基板の製造法 | |
| JP2804208B2 (ja) | 配線基板の製造方法 | |
| JPS6378552A (ja) | スル−ホ−ルの形成方法 | |
| JP2875029B2 (ja) | 多層薄膜基板の製造方法 | |
| JPS62245650A (ja) | 多層配線構造体の製造法 | |
| JPS6163087A (ja) | 多層配線板の製造方法 | |
| JP2536604B2 (ja) | 銅・有機絶縁膜配線板の製造方法 | |
| JPH0744336B2 (ja) | 回路基板の製造方法 | |
| JPH07307566A (ja) | 多層配線基板の製造方法 | |
| JPH05308182A (ja) | 膜回路基板の製造方法 | |
| JPH06177278A (ja) | 半導体装置の製造方法 | |
| JPS6057997A (ja) | 多層配線基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |