JPH06177278A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 多層化配線パターンのＶＩＡホールがめっき
金属で完全に埋め込まれ、動作不良等の不具合の生じな
い、信頼性の高い半導体装置の製造方法を提供する。 【構成】 リードフレームのアイランド上に、絶縁層と
導体パターンが順次積層された半導体装置の製造方法に
おいて、めっき用基板１に予め形成した後で除去可能な
導電層２上に、第１層の導体パターン５と絶縁層６を順
次設けるとともに、絶縁層６を貫通するホール８を設
け、前記基板１側から導通をとり電解めっきによって前
記ホール８に金属を埋め込むことによりＶＩＡホール９
を形成し、その上に導電層１０を形成した後、第２層の
導体パターン１１を形成し、さらにその上に絶縁層を設
けるとともにＶＩＡホールを形成し、こうして作製した
多層配線パターンの前記基板１及び導電層２を最後に剥
離除去してリードフレームのアイランド上に貼り合せ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にリードフレームのアイランド上、又は当該ア
イランドとその周囲のインナーリード上に絶縁層と導体
パターンが順次積層された半導体装置の製造方法に関す
るものである。

【０００２】

【従来の技術】従来、多層配線回路基板上に半導体素子
を搭載してなる混成集積回路が例えば特開平1-209735号
に開示されている。

【０００３】かかる混成集積回路は、セラミックス基板
上に、ポリイミド等からなる絶縁層と金又はアルミニウ
ム等の金属からなる配線層とを順次パターン化し積層し
ていくことにより多層配線回路基板を形成し、所定の場
所に設けたコンタクトホールを介して半導体素子を接続
してなるものである。

【０００４】

【発明が解決しようとする課題】一般に上記の如く、絶
縁層と配線層とを順次パターン化し積層して多層化する
場合、各層間の導通をとるためのＶＩＡホールを形成す
る必要がある。

【０００５】従来の技術では、フォトエッチング等の手
段で形成した絶縁層を貫通するホールにめっきを施して
ＶＩＡホールを形成していたが、ホールにめっきを施す
場合、まず無電解めっきでホールの表面全体に薄く銅め
っきを付け、このまま無電解めっきでめっき膜を厚くし
ていくか、あるいは電解めっきでめっき膜を厚くしてい
く必要があり、しかも無電解めっきの前に必らず表面に
パラジウム等の触媒を付与する必要があった。また、こ
の方法では、貫通ホールをめっきで完全に埋め込むこと
は困難であり、多層化したときにホール内に空気が入っ
ていると、これが加熱時に膨張してパターンが劣化し、
断線等により電子部品としての信頼性を損なう不具合を
生じる。したがって、多層化をする場合、絶縁層となる
樹脂でめっきを施したＶＩＡホールを埋め込む必要があ
るが、ＶＩＡホールの直径が 100μｍ程度以下のものに
なると、樹脂による埋め込みが困難となり、埋め込めな
い部分が相当数発生し、多層化したときにそこに空気が
入り、上記不具合を生じる。

【０００６】本発明は上記従来の課題に鑑みなされたも
ので、ＶＩＡホールをその径の大小にかかわらずめっき
で完全に埋め込むことが出来、多層化しても何ら不具合
の生じない、信頼性の向上を可能とする半導体装置の製
造方法を提供することを目的とする。

【０００７】

【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置の製造方法は、リードフレ
ームの中心部に形成されたアイランド上、または、該ア
イランドとその周囲に形成されたインナーリード上に、
絶縁層と導体パターンが順次積層された半導体装置の製
造方法において、基板上に後で除去可能な導電層を設
け、該導電層の上に絶縁層と導体パターンを順次設ける
とともに、前記絶縁層を貫通するホールを設け、前記基
板側から導通をとり電解めっきによって前記ホールに金
属を埋め込むことにより、各層間の導通をとるためのＶ
ＩＡホールを形成し、最後に前記基板及び導電層を剥離
除去することを特徴としている。

【０００８】

【作用】本発明においては、基板上に後で除去可能な導
電層を設け、この導電層の上に設けた絶縁層を貫通する
ホールを形成し、前記基板側から導通をとり電解めっき
によって前記ホールに金属を埋め込むことによりＶＩＡ
ホールを形成するので、ＶＩＡホールをその径の大小に
かかわらずめっきで完全に埋め込むことが出来る。した
がって、多層化してもＶＩＡホール内に空気が入った状
態で多層化されることはなくなり、動作不良等、従来の
空気による不具合も生じないため、信頼性の向上が図れ
る。

【０００９】

【実施例】以下、添付図面を参照して本発明の実施例を
詳述する。

【００１０】図１は本発明の一実施例を工程順に示す断
面図である。

【００１１】まず、めっき用基板１に後で除去可能な導
電層２を形成する（同図（ａ）参照）。めっき用基板１
としてはステンレス板（例えばＳＵＳ 304など）等を用
いることが出来る。後で除去可能な導電層２は例えば無
電解銅めっきにより形成することが出来、厚さは 0.5〜
1.0μｍ程度の範囲が望ましい。

【００１２】次に、上記基板１の導電層２上にスピンナ
ー等でめっき用レジストを一様に塗布し、これに所望の
パターンを焼付け、現像して不要なレジストを除去する
ことにより、レジストパターン３を形成する（同図
（ｂ）参照）。めっき用レジストには、市販品のたとえ
ば、東京応化工業（株）製ＰＭＥＲ（商品名）等を使用
することが出来る。次いで、電解銅めっき等による厚さ
５〜15μｍ程度のパターンめっき４を行い（同図（ｃ）
参照）、レジストパターン３を剥離除去することによ
り、第１層の導体パターン５を形成する（同図（ｄ）参
照）。

【００１３】次に、ポリイミド等の樹脂を上記導体パタ
ーン５の上に塗設して絶縁層６を設ける（同図（ｅ）参
照）。

【００１４】次いで、各層間の導通を取るためのＶＩＡ
ホールを形成するが、具体的には、同図（ｆ）に示す如
く、ＶＩＡホールのパターンを形成したマスク７を用い
てエキシマレーザ等で焼付けることにより、絶縁層６に
ホール８を形成し、前記基板１側から導通をとり、電解
めっきによって上記ホール８に金属（例えば電解銅めっ
きを行った場合には当然のことながら銅である）を堆積
させることによりＶＩＡホール９を形成する（同図
（ｇ）参照）。この方法によれば、ＶＩＡホール９をそ
の径の大小にかかわらずめっきで完全に埋め込むことが
出来る。

【００１５】次に、再度、基板全体に後で除去可能な第
２の導電層１０を無電解銅めっき等により形成し（同図
（ｈ）参照）、この上に前述と同様にめっきレジストの
パターニング、パターンめっき及びレジストパターンの
剥離除去を行ない、第２層の導体パターン１１を形成
し、該パターンの形成されていない部分に露出した上記
導電層１０をエッチングによって除去する（同図
（ｉ），（ｊ）参照）。無電解銅めっき層の場合は例え
ば塩化第２鉄溶液等で簡単にエッチング除去することが
出来る。こうして形成した第２層の導体パターン１１の
上に前記絶縁層６と同様の第２の絶縁層を設け、さらに
前述と同様な方法にてＶＩＡホールを形成する（同図
（ｋ）参照）。

【００１６】なお、本発明方法において、ＶＩＡホール
を形成する際に、貫通ホールがめっき金属で完全に埋め
込まれた状態に達したかどうかを検知する、すなわち、
めっきの終点を検知することが必要になるが、この方法
としては、例えば、ＶＩＡホールを形成する絶縁層の上
に導電層及びめっきレジスト層を先に形成しておいてか
ら、めっきを行ない、上記導電層と前記基板１との抵抗
値の変化をモニターすることにより、めっきの終点を自
動的に検知することが可能である。

【００１７】以上のようにして、導体パターン及び絶縁
層をそれぞれ２層とする構造が出来上がるが、さらに多
層構造とする場合には、例えば図２に示すように、第３
層の導体パターン１２の形成、第３の絶縁層の塗設及び
ＶＩＡホールの形成、第４層の導体パターン１３の形
成、第４の絶縁層の塗設及びＶＩＡホールの形成（同図
（ａ）〜（ｃ）参照）というように、導体パターンの形
成工程と絶縁層の塗設及びＶＩＡホールの形成工程とを
順次繰り返して行なう。形成したＶＩＡホールはめっき
金属で完全に埋め込まれているので、こうして多層化し
ても、ＶＩＡホール内に空気が入った状態で多層化され
ることはない。第３層の導体パターン１２及び第４層の
導体パターン１３等は、前述した如く、導電層の形成、
めっきレジストのパターニング、パターンめっき、レジ
ストパターンの剥離除去、及び表面に露出した導電層の
除去を行なうことによって形成することが出来る。

【００１８】このようにして、第１層〜第４層の各導体
パターン及び絶縁層を順次積層し、必要なＶＩＡホール
を形成して作製した多層パターン（図２（ｃ）参照）
を、反転した上で、導電性の接着剤シート１４を介して
リードフレームのアイランド１５上に貼り合わせ、表面
に位置する第１層導体パターンの基板１を剥離し、さら
に露出する導電層２を前述の方法と同様にしてエッチン
グによって除去する（同図（ｄ）参照）ことにより、図
示したような多層配線パターンを形成したマルチチップ
モジュール用の半導体装置が出来上がる。なお、本実施
例では、上記の如く、作製した多層パターンを最後に反
転してリードフレームに貼り合わせているが、これは形
成する導体パターンによって異なり、必ずしも反転を必
須とするものではない。

【００１９】また、本実施例では、導体パターン及び絶
縁層が各４層からなる多層構造を示したが、本発明方法
がこれに限定されるものではないことは言うまでもな
い。

【００２０】

【発明の効果】以上詳細に説明したように、本発明によ
れば、基板上に後で除去可能な導電層を設け、この導電
層の上に絶縁層と導体パターンを順次設けるとともに、
前記絶縁層を貫通するホールを設け、前記基板側から導
通をとり電解めっきによって前記ホールに金属を埋め込
むことにより各層間の導通をとるためのＶＩＡホールを
形成するため、ＶＩＡホールをその径の大小にかかわら
ずめっきの金属で完全に埋め込むことが出来るので、Ｖ
ＩＡホール内に空気が入った状態で多層化されることは
なくなり、動作不良等、従来の空気による不具合も全く
生じないため、電子部品としての信頼性が著しく向上す
るという優れた効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施例を工程順に示す断面図であ
る。

【図２】本発明の一実施例を工程順に示す断面図であ
る。

【符号の説明】

１ めっき用基板 ２，１０ 導電層 ３ レジストパターン ４ パターンめっき ５ 第１層の導体パターン ６ 絶縁層 ７ マスク ８ ホール ９ ＶＩＡホール １１ 第２層の導体パターン １２ 第３層の導体パターン １３ 第４層の導体パターン １４ 接着剤シート １５ リードフレームのアイランド

Claims (1)

【特許請求の範囲】
1. 【請求項１】 リードフレームの中心部に形成されたア
   イランド上、または、該アイランドとその周囲に形成さ
   れたインナーリード上に、絶縁層と導体パターンが順次
   積層された半導体装置の製造方法において、基板上に後
   で除去可能な導電層を設け、該導電層の上に絶縁層と導
   体パターンを順次設けるとともに、前記絶縁層を貫通す
   るホールを設け、前記基板側から導通をとり電解めっき
   によって前記ホールに金属を埋め込むことにより、各層
   間の導通をとるためのＶＩＡホールを形成し、最後に前
   記基板及び導電層を剥離除去することを特徴とする半導
   体装置の製造方法。