JPH06177277A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06177277A JPH06177277A JP35167392A JP35167392A JPH06177277A JP H06177277 A JPH06177277 A JP H06177277A JP 35167392 A JP35167392 A JP 35167392A JP 35167392 A JP35167392 A JP 35167392A JP H06177277 A JPH06177277 A JP H06177277A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor pattern
- plating
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 製造が簡易に行なえ、導体パターンの微細
化、生産性の向上並びに低価格化を可能とする半導体装
置の製造方法を提供する。 【構成】 リードフレームのアイランド上に、絶縁層と
２層の導体パターンを順次積層する半導体装置の製造方
法において、めっき用基板１に予め形成した後で除去可
能な導電層２上にパターンめっきにより形成した第１層
の導体パターン５及び別のめっき用基板に同様にして形
成した第２層の導体パターン６を絶縁層７に貼り合せて
転写した後、一方の側のめっき用基板１及び導電層２を
剥離除去し、さらに第１層の導体パターン５と第２層の
導体パターン６間の導通を取るためのＶＩＡホール１０
を形成する。
化、生産性の向上並びに低価格化を可能とする半導体装
置の製造方法を提供する。 【構成】 リードフレームのアイランド上に、絶縁層と
２層の導体パターンを順次積層する半導体装置の製造方
法において、めっき用基板１に予め形成した後で除去可
能な導電層２上にパターンめっきにより形成した第１層
の導体パターン５及び別のめっき用基板に同様にして形
成した第２層の導体パターン６を絶縁層７に貼り合せて
転写した後、一方の側のめっき用基板１及び導電層２を
剥離除去し、さらに第１層の導体パターン５と第２層の
導体パターン６間の導通を取るためのＶＩＡホール１０
を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にリードフレームのアイランド上、又は当該ア
イランドとその周囲のインナーリード上に絶縁層と導体
パターンが順次積層された半導体装置の製造方法に関す
るものである。
関し、特にリードフレームのアイランド上、又は当該ア
イランドとその周囲のインナーリード上に絶縁層と導体
パターンが順次積層された半導体装置の製造方法に関す
るものである。
【０００２】
【従来の技術】従来、多層配線回路基板上に半導体素子
を搭載してなる混成集積回路が例えば特開平1-209735号
に開示されている。
を搭載してなる混成集積回路が例えば特開平1-209735号
に開示されている。
【０００３】かかる混成集積回路は、セラミックス基板
上に、ポリイミド等からなる絶縁層と金又はアルミニウ
ム等の金属からなる配線層とを順次パターン化し積層し
ていくことにより多層配線回路基板を形成し、所定の場
所に設けたコンタクトホールを介して半導体素子を接続
してなるものである。
上に、ポリイミド等からなる絶縁層と金又はアルミニウ
ム等の金属からなる配線層とを順次パターン化し積層し
ていくことにより多層配線回路基板を形成し、所定の場
所に設けたコンタクトホールを介して半導体素子を接続
してなるものである。
【０００４】
【発明が解決しようとする課題】しかしながら、一般に
上記の如く、絶縁層と配線層とを順次パターン化し積層
して多層配線回路基板を形成することは、製造工程が複
雑で作業が煩雑なため、従来から生産性の向上が図れる
より簡易な製造方法の出現が望まれていた。
上記の如く、絶縁層と配線層とを順次パターン化し積層
して多層配線回路基板を形成することは、製造工程が複
雑で作業が煩雑なため、従来から生産性の向上が図れる
より簡易な製造方法の出現が望まれていた。
【０００５】本発明は上記従来の課題に鑑みなされたも
ので、導体パターンの微細化、生産性の向上並びに低価
格化を可能とする半導体装置の製造方法を提供すること
を目的とする。
ので、導体パターンの微細化、生産性の向上並びに低価
格化を可能とする半導体装置の製造方法を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係る半導体装置の製造方法は、リードフレ
ームの中心部に形成されたアイランド上、または、該ア
イランドとその周囲に形成されたインナーリード上に、
絶縁層と導体パターンとを順次積層する半導体装置の製
造方法において、前記導体パターンは、めっきにより形
成したパターンを絶縁層に転写することにより形成する
ようにしたことを特徴としている。
め、本発明に係る半導体装置の製造方法は、リードフレ
ームの中心部に形成されたアイランド上、または、該ア
イランドとその周囲に形成されたインナーリード上に、
絶縁層と導体パターンとを順次積層する半導体装置の製
造方法において、前記導体パターンは、めっきにより形
成したパターンを絶縁層に転写することにより形成する
ようにしたことを特徴としている。
【０００７】上記導体パターンの形成は、例えば、後で
除去可能な導電層をめっき用基板に予め形成し、前記導
電層上にめっきにより所望の導体パターンを形成し、こ
れを絶縁層に転写した後、前記導電層を除去することに
よってなし得る。
除去可能な導電層をめっき用基板に予め形成し、前記導
電層上にめっきにより所望の導体パターンを形成し、こ
れを絶縁層に転写した後、前記導電層を除去することに
よってなし得る。
【０００８】
【作用】本発明においては、めっきにより形成した各層
の導体パターンを絶縁層を介して順次転写していくこと
により多層構造を形成するもので、各層の導体パターン
はあらかじめ別体の基板上にそれぞれ形成しておくこと
が出来る。これによって、製造を簡易に行なえるととも
に、導体パターンの微細化、生産性の向上並びに低価格
化が同時に可能となる。
の導体パターンを絶縁層を介して順次転写していくこと
により多層構造を形成するもので、各層の導体パターン
はあらかじめ別体の基板上にそれぞれ形成しておくこと
が出来る。これによって、製造を簡易に行なえるととも
に、導体パターンの微細化、生産性の向上並びに低価格
化が同時に可能となる。
【０００９】
【実施例】以下、添付図面を参照して本発明の実施例を
詳述する。
詳述する。
【００１０】図１は本発明の一実施例を工程順に示す断
面図である。
面図である。
【００１１】まず、めっき用基板１に後で除去可能な導
電層２を形成する（同図（ａ）参照）。めっき用基板１
としてはステンレス板（例えばＳＵＳ 304など）等を用
いることが出来る。後で除去可能な導電層２は例えば無
電解銅めっきにより形成することが出来、厚さは 0.5〜
1.0μｍ程度の範囲が望ましい。
電層２を形成する（同図（ａ）参照）。めっき用基板１
としてはステンレス板（例えばＳＵＳ 304など）等を用
いることが出来る。後で除去可能な導電層２は例えば無
電解銅めっきにより形成することが出来、厚さは 0.5〜
1.0μｍ程度の範囲が望ましい。
【００１２】次に、上記基板１の導電層２上にスピンナ
ー等でめっき用レジストを一様に塗布し、これに所望の
パターンを焼付け、現像して不要なレジストを除去する
ことにより、レジストパターン３を形成する（同図
（ｂ）参照）。めっき用レジストには、市販品のたとえ
ば、東京応化工業（株）製ＰＭＥＲ（商品名）等を使用
することが出来る。次いで、これに電解銅めっき等によ
るパターンめっき４を行い（同図（ｃ）参照）、レジス
トパターン３を剥離除去することにより、第１層の導体
パターン５を形成する（同図（ｄ）参照）。
ー等でめっき用レジストを一様に塗布し、これに所望の
パターンを焼付け、現像して不要なレジストを除去する
ことにより、レジストパターン３を形成する（同図
（ｂ）参照）。めっき用レジストには、市販品のたとえ
ば、東京応化工業（株）製ＰＭＥＲ（商品名）等を使用
することが出来る。次いで、これに電解銅めっき等によ
るパターンめっき４を行い（同図（ｃ）参照）、レジス
トパターン３を剥離除去することにより、第１層の導体
パターン５を形成する（同図（ｄ）参照）。
【００１３】さらに、別のめっき用基板を用いて上記工
程を繰り返すことにより、第２層、第３層、…等の各導
体パターンも同様にして形成することが出来る。
程を繰り返すことにより、第２層、第３層、…等の各導
体パターンも同様にして形成することが出来る。
【００１４】次に、このようにして形成した各層の導体
パターンを転写する。この転写は、具体的には、同図
（ｅ）に示すように、第１層の導体パターン５及び第２
層の導体パターン６がそれぞれ形成された各基板をこの
各導体パターン５，６が絶縁層側に来るように当該絶縁
層７と貼り合わせることによって行ない、貼り合せの際
に適度な加圧加熱を施してもよい。当該絶縁層７はポリ
イミド、エポキシ等の樹脂からなる。
パターンを転写する。この転写は、具体的には、同図
（ｅ）に示すように、第１層の導体パターン５及び第２
層の導体パターン６がそれぞれ形成された各基板をこの
各導体パターン５，６が絶縁層側に来るように当該絶縁
層７と貼り合わせることによって行ない、貼り合せの際
に適度な加圧加熱を施してもよい。当該絶縁層７はポリ
イミド、エポキシ等の樹脂からなる。
【００１５】こうして、第１層の導体パターン５及び第
２層の導体パターン６を絶縁層７に転写した後、第２層
導体パターンの基板１を剥離し、表面に露出した導電層
２をエッチングによって除去する（同図（ｆ），（ｇ）
参照）。エッチングの方法は特に問わないが、無電解銅
めっき層の場合は例えば塩化第２鉄溶液や過硫酸アンモ
ニウム溶液で簡単にエッチング除去することが出来る。
２層の導体パターン６を絶縁層７に転写した後、第２層
導体パターンの基板１を剥離し、表面に露出した導電層
２をエッチングによって除去する（同図（ｆ），（ｇ）
参照）。エッチングの方法は特に問わないが、無電解銅
めっき層の場合は例えば塩化第２鉄溶液や過硫酸アンモ
ニウム溶液で簡単にエッチング除去することが出来る。
【００１６】次に、各層間の導通を取るためのＶＩＡホ
ールを形成する。具体的には、同図（ｈ）に示す如く、
ＶＩＡホールのパターンを形成したマスク８を用いてエ
キシマレーザ等で焼付けることにより、絶縁層７にホー
ル９を形成し、更に該ホール９に所望の手段にてめっき
を施し、ＶＩＡホール１０を形成する（同図（ｉ）参
照）。ホールめっきの方法は任意であるが、一般的には
無電解銅めっき又は電解銅めっき、或はこれらの併用等
による方法が適当であり、特にめっき厚を厚くするため
には電解銅めっきによる方法が望ましい。
ールを形成する。具体的には、同図（ｈ）に示す如く、
ＶＩＡホールのパターンを形成したマスク８を用いてエ
キシマレーザ等で焼付けることにより、絶縁層７にホー
ル９を形成し、更に該ホール９に所望の手段にてめっき
を施し、ＶＩＡホール１０を形成する（同図（ｉ）参
照）。ホールめっきの方法は任意であるが、一般的には
無電解銅めっき又は電解銅めっき、或はこれらの併用等
による方法が適当であり、特にめっき厚を厚くするため
には電解銅めっきによる方法が望ましい。
【００１７】以上のようにして、導体パターンを２層と
する構造が出来上がるが、さらに多層構造とする場合に
は、図２に示すように、前記第２層の導体パターン６上
に、絶縁層を設け、これに第３層の導体パターン１１の
転写を行ない（同図（ａ）参照）、その上にさらに絶縁
層を設けて、これに第４層の導体パターン１２の転写を
行なう（同図（ｂ）参照）。すなわち、前述のようにし
てめっきにより形成した各層の導体パターンを絶縁層を
介して順次転写することにより多層構造を形成するもの
で、このような方法によれば、製造が極めて簡易に行な
える。
する構造が出来上がるが、さらに多層構造とする場合に
は、図２に示すように、前記第２層の導体パターン６上
に、絶縁層を設け、これに第３層の導体パターン１１の
転写を行ない（同図（ａ）参照）、その上にさらに絶縁
層を設けて、これに第４層の導体パターン１２の転写を
行なう（同図（ｂ）参照）。すなわち、前述のようにし
てめっきにより形成した各層の導体パターンを絶縁層を
介して順次転写することにより多層構造を形成するもの
で、このような方法によれば、製造が極めて簡易に行な
える。
【００１８】以上の如く、第１層〜第４層の各導体パタ
ーン５，６，１１，１２を順次絶縁層に転写し、必要な
ＶＩＡホールを形成して作製した多層パターン（図２
（ｃ）参照）を、本実施例では反転した上で、導電性の
接着剤シート１３を介してリードフレームのアイランド
１４上に貼り合わせ、表面に位置する第１層導体パター
ンの基板１を剥離し、さらに露出する導電層２を前述の
方法と同様にしてエッチングによって除去する（同図
（ｄ）参照）ことにより、図示したような第１層〜第４
層の４層の導体パターンを形成したマルチチップモジュ
ール用の半導体装置が出来上がる。なお、本実施例で
は、上記の如く、作製した多層パターンを最後に反転し
てリードフレームに貼り合わせているが、これは形成す
る導体パターンによって異なり、必ずしも反転を必須と
するものではない。
ーン５，６，１１，１２を順次絶縁層に転写し、必要な
ＶＩＡホールを形成して作製した多層パターン（図２
（ｃ）参照）を、本実施例では反転した上で、導電性の
接着剤シート１３を介してリードフレームのアイランド
１４上に貼り合わせ、表面に位置する第１層導体パター
ンの基板１を剥離し、さらに露出する導電層２を前述の
方法と同様にしてエッチングによって除去する（同図
（ｄ）参照）ことにより、図示したような第１層〜第４
層の４層の導体パターンを形成したマルチチップモジュ
ール用の半導体装置が出来上がる。なお、本実施例で
は、上記の如く、作製した多層パターンを最後に反転し
てリードフレームに貼り合わせているが、これは形成す
る導体パターンによって異なり、必ずしも反転を必須と
するものではない。
【００１９】また、本実施例では、導体パターンが４層
からなる多層構造を示したが、本発明方法がこれに限定
されるものではないことは言うまでもない。
からなる多層構造を示したが、本発明方法がこれに限定
されるものではないことは言うまでもない。
【００２０】さらに、リードフレームのアイランドと導
体パターンが同じ大きさである必要はなく、例えばリー
ドフレームのインナーリードにかかるような大きさでも
よい。
体パターンが同じ大きさである必要はなく、例えばリー
ドフレームのインナーリードにかかるような大きさでも
よい。
【００２１】
【発明の効果】以上詳細に説明したように、本発明によ
れば、めっきにより形成した各層の導体パターンを絶縁
層を介して順次転写していくことにより多層構造を形成
することが出来、しかも各層の導体パターンはあらかじ
め別体の基板上にそれぞれ形成しておくことが出来るの
で、従来の下から順に導体パターンの形成を行なう方法
よりも能率的で、製造が簡易に行なえるという優れた効
果を奏する。また、これによって、導体パターンの微細
化、生産性の向上並びに低価格化が同時に達成出来る。
れば、めっきにより形成した各層の導体パターンを絶縁
層を介して順次転写していくことにより多層構造を形成
することが出来、しかも各層の導体パターンはあらかじ
め別体の基板上にそれぞれ形成しておくことが出来るの
で、従来の下から順に導体パターンの形成を行なう方法
よりも能率的で、製造が簡易に行なえるという優れた効
果を奏する。また、これによって、導体パターンの微細
化、生産性の向上並びに低価格化が同時に達成出来る。
【図１】本発明の一実施例を工程順に示す断面図であ
る。
る。
【図２】本発明の一実施例を工程順に示す断面図であ
る。
る。
１ めっき用基板 ２ 導電層 ３ レジストパターン ４ パターンめっき ５ 第１層の導体パターン ６ 第２層の導体パターン ７ 絶縁層 ８ マスク ９ ホール １０ ＶＩＡホール １１ 第３層の導体パターン １２ 第４層の導体パターン １３ 接着剤シート １４ リードフレームのアイランド
Claims (2)
- 【請求項１】 リードフレームの中心部に形成されたア
イランド上、または、該アイランドとその周囲に形成さ
れたインナーリード上に、絶縁層と導体パターンとを順
次積層する半導体装置の製造方法において、前記導体パ
ターンは、めっきにより形成したパターンを絶縁層に転
写することにより形成するようにしたことを特徴とする
半導体装置の製造方法。 - 【請求項２】 後で除去可能な導電層をめっき用基板に
予め形成し、前記導電層上にめっきにより所望の導体パ
ターンを形成し、これを絶縁層に転写した後、前記導電
層を除去することを特徴とする請求項１記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35167392A JPH06177277A (ja) | 1992-12-08 | 1992-12-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35167392A JPH06177277A (ja) | 1992-12-08 | 1992-12-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177277A true JPH06177277A (ja) | 1994-06-24 |
Family
ID=18418849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35167392A Pending JPH06177277A (ja) | 1992-12-08 | 1992-12-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177277A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001230547A (ja) * | 2000-02-15 | 2001-08-24 | Ibiden Co Ltd | 配線板の製造方法 |
| WO2004039136A1 (ja) * | 2002-10-25 | 2004-05-06 | Murata Manufacturing Co., Ltd. | 樹脂基板の製造方法、および樹脂多層基板の製造方法 |
| JP2009060076A (ja) * | 2007-08-31 | 2009-03-19 | Samsung Electro Mech Co Ltd | 多層プリント基板の製造方法 |
| JP2013062546A (ja) * | 2007-04-30 | 2013-04-04 | Samsung Electro-Mechanics Co Ltd | 回路転写用キャリア部材、これを用いたコアレスプリント基板、及びその製造方法 |
-
1992
- 1992-12-08 JP JP35167392A patent/JPH06177277A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001230547A (ja) * | 2000-02-15 | 2001-08-24 | Ibiden Co Ltd | 配線板の製造方法 |
| WO2004039136A1 (ja) * | 2002-10-25 | 2004-05-06 | Murata Manufacturing Co., Ltd. | 樹脂基板の製造方法、および樹脂多層基板の製造方法 |
| JP2013062546A (ja) * | 2007-04-30 | 2013-04-04 | Samsung Electro-Mechanics Co Ltd | 回路転写用キャリア部材、これを用いたコアレスプリント基板、及びその製造方法 |
| JP2009060076A (ja) * | 2007-08-31 | 2009-03-19 | Samsung Electro Mech Co Ltd | 多層プリント基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5664325A (en) | Fabrication process of wiring board | |
| JPH10335569A (ja) | リードフレーム、その製造方法、半導体装置及びその製造方法 | |
| JP3593935B2 (ja) | バンプ付き配線回路基板の製造方法及びバンプ形成方法 | |
| KR20020006462A (ko) | 범프가 부착된 배선회로기판 및 그 제조방법 | |
| JPH0536756A (ja) | 半導体装置用テープキヤリア及びその製造方法 | |
| KR100658022B1 (ko) | 회로 장치의 제조 방법 | |
| JPH06177277A (ja) | 半導体装置の製造方法 | |
| JP2004119730A (ja) | 回路装置の製造方法 | |
| JP2002111185A (ja) | バンプ付き配線回路基板及びその製造方法 | |
| JPS60216573A (ja) | フレキシブル印刷配線板の製造方法 | |
| JPH10116861A (ja) | キャリアテープ、及びキャリアテープ製造方法 | |
| JP2717200B2 (ja) | 電子部品搭載用基板におけるオーバーレイめっきの形成方法 | |
| JPH08307057A (ja) | 多層配線回路基板及びその製造方法 | |
| JP4449228B2 (ja) | 検査治具の製造方法 | |
| JP2664409B2 (ja) | 混成集積回路の製造方法 | |
| JPH06177278A (ja) | 半導体装置の製造方法 | |
| JP4252227B2 (ja) | 両面可撓性回路基板の製造法 | |
| JPS6167989A (ja) | 多層配線基板の製造方法 | |
| JPH01128493A (ja) | 多層配線基板の製造方法 | |
| JPH11261225A (ja) | 多層配線板の製造方法 | |
| JPH05183272A (ja) | 多層電子部品搭載用基板の製造方法 | |
| JPH1117059A (ja) | ボールグリッドアレイ基板及びその連続体 | |
| JPH10178141A (ja) | 複合リードフレーム及びその製造方法 | |
| JPH0677650A (ja) | 多層配線板の製造方法 | |
| JPH01257397A (ja) | 金属プリント基板 |